JP7182374B2 - リードフレーム及びその製造方法 - Google Patents

リードフレーム及びその製造方法 Download PDF

Info

Publication number
JP7182374B2
JP7182374B2 JP2018083832A JP2018083832A JP7182374B2 JP 7182374 B2 JP7182374 B2 JP 7182374B2 JP 2018083832 A JP2018083832 A JP 2018083832A JP 2018083832 A JP2018083832 A JP 2018083832A JP 7182374 B2 JP7182374 B2 JP 7182374B2
Authority
JP
Japan
Prior art keywords
lead
external connection
connection terminal
frame
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018083832A
Other languages
English (en)
Other versions
JP2018195808A5 (ja
JP2018195808A (ja
Inventor
浩之佑 小林
晃士 阿藤
誠 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Publication of JP2018195808A publication Critical patent/JP2018195808A/ja
Publication of JP2018195808A5 publication Critical patent/JP2018195808A5/ja
Application granted granted Critical
Publication of JP7182374B2 publication Critical patent/JP7182374B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、リードフレーム及びその製造方法に関する。
従来、半導体チップなどの電子部品を実装するためのリードフレームがある。そのようなリードフレームでは、ダイパッドの上に搭載された半導体チップが周囲のリードにワイヤによって接続され、半導体チップ及びワイヤが封止樹脂で封止される。
特開２０１４－２１２２０７号公報 特開２０１４－２１２２１０号公報
後述する予備的事項で説明するように、金属板をハーフエッチングしてリードを形成するリードフレームがある。そのようなリードフレームでは、リードの裏面が凹状面となって形成されるため、リードの厚みが薄くなると、リードの断面積がかなり小さくなってしまう。
このため、リードに外力がかかるとリードが変形しやすいため、リードフレームのリードと半導体チップとをワイヤで信頼よく接続することが困難になる。
リードの変形を防止できる新規な構造のリードフレーム及びその製造方法を提供することを目的とする。
以下の開示の一観点によれば、枠部と、前記枠部から内側に延在し、表面と裏面とを有するリードと、前記リードの延在方向の一部分に形成され、前記リードの裏面から突出する外部接続端子とを有し、前記枠部、前記リード及び前記外部接続端子は単一の金属から構成され、前記リードは、前記外部接続端子よりも前記枠部の内側に、前記リードの表面を上側に向けた断面視で、本体部と、前記本体部の下面から突出する突出部とを有し、前記突出部は、前記リードの幅方向の中央部に設けられるとともに、前記リードの延在方向に延び、前記突出部と前記外部接続端子とは、連結部を介して繋がっており、前記連結部の幅は、前記突出部の幅よりも大きく、かつ前記外部接続端子の幅よりも小さく、前記連結部は、前記突出部及び前記外部接続端子に繋がる２つの曲面を有し、前記２つの曲面の間の距離は、前記突出部側から前記外部接続端子側にかけて大きくなり、前記外部接続端子は、前記リードの延在方向の中間に配置され、前記突出部は、前記枠部と前記外部接続端子との間の領域の前記リードにも形成されているリードフレームが提供される。
また、その開示の他の観点によれば、単一の金属から構成された金属板を用意する工程と、前記金属板をエッチング加工することにより、枠部と、前記枠部から内側に延在し、表面と裏面とを有するリードと、前記リードの延在方向の一部分に配置され、前記リードの裏面から突出する外部接続端子とを形成する工程とを有し、前記枠部と、前記リードと、前記外部接続端子とを形成する工程において、前記リードに、前記外部接続端子よりも前記枠部の内側において、前記リードの表面を上側に向けた断面視で、本体部と、前記本体部の下面から突出する突出部と、前記突出部と前記外部接続端子とを繋ぐ連結部とを形成し、前記突出部は、前記リードの幅方向の中央部に設けられるとともに、前記リードの延在方向に延び、前記連結部の幅は、前記突出部の幅よりも大きく、かつ前記外部接続端子の幅よりも小さく、前記連結部は、前記突出部及び前記外部接続端子に繋がる２つの曲面を有し、前記２つの曲面の間の距離は、前記突出部側から前記外部接続端子側にかけて大きくなり、前記外部接続端子は、前記リードの延在方向の中間に配置され、前記突出部は、前記枠部と前記外部接続端子との間の領域の前記リードにも形成されるリードフレームの製造方法が提供される。
以下の開示によれば、リードフレームでは、枠部から内側にリードが延在しており、リードの延在方向の一部分に、リードの裏面から突出する外部接続端子が形成されている。
そして、リードの表面を上側に向けた断面形状が、四角状の本体部と、本体部の下面から突出する三角状の突出部とを備えた五角状であり、本体部の下端の幅が上端の幅よりも小さく設定されている。
リードは裏面側に下側に突出する突出部を備えているため、リードの裏面が凹状に食い込んだ構造よりもリードの強度を強くすることができ、外力によるリードの変形が防止される。
また、断面形状が五角状のリードの下端の幅が上端の幅よりも小さく設定されることで断面積が小さくなるため、リードを切断する際にバリの発生が防止される。
図１は予備的事項のリードフレームを説明するための平面図（その１）である。 図２（ａ）及び（ｂ）は予備的事項のリードフレームを説明するための断面図（その２）である。 図３（ａ）及び（ｂ）は予備的事項のリードフレームを説明するための断面図（その３）である。 図４（ａ）及び（ｂ）は予備的事項のリードフレームを説明するための断面図（その４）である。 図５は実施形態のリードフレームの全体を示す平面図である。 図６は図５の一つの製品領域のリードフレームを表面側からみた部分平面図である。 図７は図５の一つの製品領域のリードフレームを裏面側からみた部分平面図である。 図８は図７のリードフレームのＡの領域を拡大した部分拡大平面図である。 図９（ａ）は図８のＩＩ－ＩＩに沿った断面図、図９（ｂ）は図８のＩＩＩ－ＩＩＩに沿った断面図である。 図１０は図８のリードフレームの別の態様を示す部分拡大平面図である。 図１１（ａ）及び（ｂ）は実施形態のリードフレームの製造方法を示す断面図（その１）である。 図１２は実施形態のリードフレームの製造方法を示す断面図（その２）である。 図１３は実施形態のリードフレームの製造方法を示す平面図（その３）である。 図１４は実施形態のリードフレームの製造方法を示す断面図（その４）である。 図１５は実施形態のリードフレームの製造方法を示す断面図（その５）である。 図１６は実施形態のリードフレームの製造方法を示す断面図（その６）である。 図１７は実施形態のリードフレームの製造方法を示す断面図（その７）である。 図１８は実施形態の第１変形例のリードフレームの製造方法を示す平面図（その１）である。 図１９（ａ）及び（ｂ）は実施形態の第１変形例のリードフレームの製造方法を示す平面図及び断面図（その２）である。 図２０（ａ）及び（ｂ）は実施形態の第１変形例のリードフレームの製造方法を示す平面図及び断面図（その３）である。 図２１は実施形態の第２変形例のリードフレームの製造方法を示す平面図（その１）である。 図２２（ａ）及び（ｂ）は実施形態の第２変形例のリードフレームの製造方法を示す平面図及び断面図（その２）である。 図２３（ａ）及び（ｂ）は実施形態の第２変形例のリードフレームの製造方法を示す平面図及び断面図（その３）である。 図２４は実施形態のリードフレームを使用する電子部品装置の製造方法を示す断面図（その１）である。 図２５は実施形態のリードフレームを使用する電子部品装置の製造方法を示す断面図（その２）である。 図２６は実施形態のリードフレームを使用する電子部品装置の製造方法を示す断面図（その３）である。 図２７は実施形態のリードフレームを使用する電子部品装置の製造方法を示す断面図（その４）である。 図２８は実施形態の電子部品装置を示す断面図（その１）である。 図２９は電子部品装置を裏面側からみた平面図である。 図３０は実施形態の電子部品装置を示す断面図（その２）である。 図３１は実施形態の電子部品装置を示す断面図（その３）である。 図３２は他の実施形態における図８のＩＩ－ＩＩ、ＩＩＩ－ＩＩＩに沿った断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
実施形態を説明する前に、基礎となる予備的事項について説明する。
図１は、予備的事項に係るリードフレームを説明するための図である。予備的事項の記載は、発明者の個人的な検討内容であり、公知技術ではない技術内容を含む。
図１には、予備的事項に係るリードフレームの裏面側が示されており、ダイパッド１００の一部と、その周囲に配置されたリード２００の一部とが部分的に示されている。
図１に示すように、予備的事項に係るリードフレームでは、四角状のダイパッド１００と、その周囲に並んで配置されたリード２００とを備えている。リード２００は、枠部３００に繋がっており、第１リード２００ａと第２リード２００ｂとを備えている。第１リード２００ａの延在方向の中央部に第１外部接続端子Ｔ１が配置されている。また、第２リード２００ｂの枠部３００との付け根部に第２外部接続端子Ｔ２が配置されている。
第１外部接続端子Ｔ１及び第２外部接続端子Ｔ２は、第１リード２００ａ及び第２リード２００ｂの各裏面から突出して形成されている。これにより、第１外部接続端子Ｔ１及び第２外部接続端子Ｔ２の外形パターンが区画されている。
図２（ａ）及び（ｂ）は、図１のリードフレームの製造方法を示す断面図であり、図１のＩ－Ｉに沿った断面形状が得られる。また、図２（ａ）及び（ｂ）では、金属板１２０の表面を上側に向けている。
図２（ａ）に示すように、まず、金属板１２０の表面に第１レジスト層４００をパターニングする。第１レジスト層４００は、図１の第１リード２００ａ及び第１外部接続端子Ｔ１を得るための第１パターン４００ａと、図１の第２リード２００ｂ及び第２外部接続端子Ｔ２を得るための第２パターン４００ｂとを備える。
さらに、金属板１２０の裏面に第２レジスト層５００をパターニングする。第２レジスト層５００は、第１レジスト層４００の第２パターン４００ｂに対応するように配置される。金属板１２０の裏面側では、第１レジスト層４００の第１パターン４００ａに対応する領域には第２レジスト層５００が配置されずに開口された状態となる。
そして、図２（ｂ）に示すように、第１レジスト層４００及び第２レジスト層５００の開口領域を通して、金属板１２０を表面側及び裏面側からウェットエッチングする。
これにより、第１レジスト層４００の第１パターン４００ａの周りの領域では、金属板１２０が背面側から等方的にハーフエッチングされて、図１の第１リード２００ａが得られる。このため、第１リード２００ａの背面が凹状面となってされる。
また同時に、第１レジスト層４００の第２パターン４００ｂの周りの領域では、金属板１２０が表面側及び裏面側からウェットエッチングによって貫通加工されて、図１の第２外部接続端子Ｔ２が得られる。
図３（ａ）には、図１のリードフレームを裏返して表面を上側に向けた様子が断面図で示されている。図３（ａ）は、図１の第１リード２００ａの縦方向に沿ったリードフレームの断面図である。図３（ａ）に示すように、第１外部接続端子Ｔ１が第１リード２００ａの裏面から下側に突出して配置されている。
そして、図３（ｂ）に示すように、ダイパッド１００の上に半導体チップ６００が搭載され、半導体チップ６００とリード２００（第１、第２リード２００ａ，２００ｂ）の先端部のワイヤボンディング部とがワイヤ６２０で接続される。
さらに、図１の第１、第２外部接続端子Ｔ１，Ｔ２の下面が露出するように、半導体チップ６００、ワイヤ６２０及びリード２００が封止樹脂（不図示）で封止される。
近年では、金からなるワイヤ６２０の削減によるコストダウン及びワイヤ６２０同士の電気ショートの防止を目的として、リード２００の長さを長くしてリード２００の先端のワイヤボンディング部とダイパッド１００とを近づける要求がある。
しかし、前述したように、リード２００は、金属板１２０がハーフエッチングされて形成されるため、厚みが薄くなっている。しかも、前述した図２（ｂ）のように、リード２００の下面は凹状面となって食い込んで形成されるため、リード２００の断面積がかなり小さくなってしまう。
このため、図４（ａ）及び（ｂ）に示すように、厚みが薄く、かつ長さが長くなった第１リード２００ａに外力がかかると、枠部３００との付け根部で変形が起こりやすくなる。また同様に、図１の第２リード２００ｂに外力がかかると、第２外部接続端子Ｔ２との付け根部で変形が起こりやすくなる。
よって、リードフレームのリード２００と半導体チップ６００とをワイヤ６２０で信頼よく接続することが困難になる。
このようなリードフレームのリード２００の変形は、リードフレームを搬送する際、又は保護フィルムを介してリードフレームを積層してストッカーに保管する際などに、リード２００が外部部品や保護フィルムに引っ掛かるなどして発生する。
この対策として、前述した図２（ｂ）の製造工程で、金属板１２０の裏面からのハーフエッチングの深さを浅くすることにより、リード２００の断面積を比較的大きく確保する方法が考えられる。
しかし、この手法では、金属板１２０を表面及び裏面からエッチングして貫通加工する領域でエッチング不足となりやすく、リード２００間で電気ショートが発生しやすい。
さらには、リード２００の断面積を大きく確保しすぎると、リード２００を枠部３００から切断する際にバリが発生しやすくなる。
以下に説明する実施形態のリードフレームでは、前述した課題を解消することができる。
（実施の形態）
図５～図１０は実施形態のリードフレームを説明するための図、図１１～図２２は実施形態のリードフレームの製造方法を説明するための図である。
図５は、実施形態のリードフレームの全体の様子を表面側からみた平面図である。図５に示すように、実施形態のリードフレーム１は、金属板がエッチング加工されて形成され、外形が矩形状の外枠部１０を備えている。そして、外枠部１０の内部に３つのブロック領域Ｂが区画されている。各ブロック領域Ｂの間には外枠部１０に連結された内枠部１２が形成されている。
さらに、各ブロック領域Ｂに複数の製品領域Ｒがそれぞれ区画されている。図６は、図５のリードフレーム１のブロック領域Ｂ内の一つの製品領域Ｒを拡大した部分拡大平面図である。
図６に示すように、枠部２０によって区画された各四角領域が一つの製品領域Ｒとなっている。枠部２０は、図５のリードフレーム１の外枠部１０及び内枠部１２に連結されている。
なお、図５のリードフレーム１のブロック領域Ｂ及び製品領域Ｒの位置や数は任意に設定することができる。例えば、図５のリードフレーム１が縦方向に複数で繋がっていてもよい。
各製品領域Ｒの中央部には四角状のダイパッド２２が配置されている。また、ダイパッド２２の四隅にサポートバー２４がそれぞれ繋がっており、サポートバー２４は枠部２０に連結されている。
このようして、ダイパッド２２は、４本のサポートバー２４によって枠部２０に支持されている。
さらに、各製品領域Ｒのダイパッド２２の四辺に対向する枠部２０には５本のリード３０がそれぞれ連結されている。各製品領域Ｒにおいて、リード３０は枠部２０の内壁から内側のダイパッド２２側に向かって延在している。
リード３０は、第１リード３０ａ及び第２リード３０ｂを備えている。第１リード３０ａの延在方向の中央部に第１外部接続端子Ｔ１が形成され、第１リード３０ａが枠部２０の内壁に繋がっている。第１外部接続端子Ｔ１は枠部２０から内側に離れた位置に配置されている。
また、第２リード３０ｂの枠部２０との付け根部に第２外部接続端子Ｔ２が形成されている。第２外部接続端子Ｔ２の一端が枠部２０の内壁に繋がり、他端が第２リード３０ｂに繋がっている。
第１外部接続端子Ｔ１及び第２外部接続端子Ｔ２の各幅は、第１リード３０ａ及び第２リード３０ｂの各幅よりも大きく設定されている。
また、第１外部接続端子Ｔ１及び第２外部接続端子Ｔ２の各表面は、第１リード３０ａ及び第２リード３０ｂの各表面と面一になっている。
さらに、第１リード３０ａ及び第２リード３０ｂの先端部がワイヤボンディング部ＷＢとなっている。後述するように、リード３０の各ワイヤボンディング部ＷＢと半導体チップとがワイヤで接続される。
図７は、図６のリードフレーム１を裏返して、リードフレーム１の裏面側の様子をみた平面図である。
図７に示すように、図６のリードフレーム１を裏面側からみると、第１外部接続端子Ｔ１は第１リード３０ａの裏面から突出しており、第１外部接続端子Ｔ１の厚みは第１リード３０ａの厚みよりも厚く設定されている。また同様に、第２外部接続端子Ｔ２は第２リード３０ｂの裏面から突出しており、第２外部接続端子Ｔ２の厚みは第２リード３０ｂの厚みよりも厚く設定されている。
このように、第１外部接続端子Ｔ１が第１リード３０ａの裏面から突出することで、第１外部接続端子Ｔ１の外形パターンが画定されている。
また同様に、第２外部接続端子Ｔ２が第２リード３０ｂの裏面から突出することで、第２外部接続端子Ｔ２の外形パターンが画定されている。
例えば、枠部２０、第１外部接続端子Ｔ１、第２外部接続端子Ｔ２、及びダイパッド２２は、同じ厚みで形成されている。また、後述するように、サポートバー２４は裏面側がハーフエッチングされて形成されるため、枠部２０などよりも厚みが薄く形成される。
図８は、図７のＡで示される領域を拡大した部分拡大平面図である。図９（ａ）は図８のＩＩ－ＩＩに沿った断面図、図９（ｂ）は図８のＩＩＩ－ＩＩＩに沿った断面図である。
図８に示すように、第１リード３０ａの延在方向の中間（例えば中央部）に第１外部接続端子Ｔ１が配置されている。そして、第１リード３０ａの裏面の幅方向の中央部に、延在方向に延びる突出部Ｐ１が形成されている。
第１リード３０ａでは、枠部２０と第１外部接続端子Ｔ１との間の領域に突出部Ｐ１を備えている。第１リード３０ａの突出部Ｐ１は一端側が枠部２０の内壁に繋がっており、他端側が第１外部接続端子Ｔ１の側壁に繋がっている。図７では、第１リード３０ａの突出部Ｐ１は太線で描かれている。
図９（ａ）に示すように、図８の第１リード３０ａの表面を上側に向けた断面形状は、四角状の本体部Ｍと、本体部Ｍの下面から突出する三角状の突出部Ｐ１とを備えた五角状である。さらに、図９（ａ）の第１リード３０ａの断面形状では、本体部Ｍの下端の幅Ｗ２が上端の幅Ｗ１よりも小さく設定されている。
第１リード３０ａの突出部Ｐ１の突出高さＨは、例えば、２０μｍ～３０μｍである。
また、図８に示すように、第２リード３０ｂの枠部２０との付け根部に第２外部接続端子Ｔ２が配置され、第２外部接続端子Ｔ２の一端側が枠部２０の内壁に繋がっている。
また、図９（ｂ）に示すように、第２リード３０ｂにおいても、第１リード３０ａと同じ断面形状を有し、第１リード３０ａと同様な突出部Ｐ２が形成されている。第２リード３０ｂの突出部Ｐ２は、第２外部接続端子Ｔ２の他端側から内側領域に形成されている。
第２リード３０ｂの突出部Ｐ２は、第２外部接続端子Ｔ２の他端の側壁に繋がっている。
また、図７では、第２リード３０ｂの突出部Ｐ２は、第１リード３０ａの突出部Ｐ１と同様に、太線で描かれている。
また、図８に示すように、第１リード３０ａでは、第１外部接続電極Ｔ１の外端からワイヤボンディング部ＷＢが配置された領域に突出部Ｐ１が配置されない構造となっている。
また、第２リード３０ｂの突出部Ｐ２は第２外部接続端子Ｔ２の他端側から第１外部接続端子Ｔ１の外端（ワイヤボンディング部ＷＢ側の端部）に対応する領域まで形成されており、それよりも先端側のワイヤボンディング部ＷＢが配置される領域に突出部Ｐ２が配置されない構造となっている。
このように、第１外部接続端子Ｔ１よりも内側領域の第１、第２リード３０ａ，３０ｂの先端部にワイヤボンディング部ＷＢが配置されるため、ワイヤボンディング部ＷＢの裏面には突出部Ｐ１，Ｐ２を形成しないようにする。
これは、ワイヤボンディング部ＷＢの裏面に断面形状が三角状の突出部Ｐ１，Ｐ２を配置すると、ワイヤボンディングする際に、ワイヤボンディング部ＷＢが傾くおそれがあり、ワイヤボンディングの処理に支障をきたす場合があるからである。
後述する製造方法で説明するように、リードフレーム１のリード３０は、金属板が裏面からハーフエッチングされて形成され、第１、第２外部接続端子Ｔ１，Ｔ２は金属板が表面及び裏面からウェットエッチングによって貫通加工されて形成される。このため、リード３０の厚みは第１、第２外部接続端子Ｔ１，Ｔ２の厚みよりも薄くなる。
本実施形態では、第１リード３０ａの裏面に突出部Ｐ１を形成し、突出部Ｐ１が厚膜の枠部２０の内壁に繋がっている。また、第２リード３０ｂの裏面に突出部Ｐ２を形成し、突出部Ｐ２が厚膜の第２外部接続端子Ｔ２の外端に連結されている。
このため、前述した予備的に事項で説明したように、ワイヤの削減及びワイヤ同士の電気ショートの防止を目的として、リード３０の長さを長くしても、リード３０の強度を強くすることができる。
これにより、リード３０に外力がかかるとしても、枠部２０及び第２外部接続端子Ｔ２との付け根部での変形を防止することができる。よって、リードフレーム１のリード３０のワイヤボンディング部ＷＢと半導体チップとをワイヤで信頼よく接続することができる。
また、本実施形態では、リード３０の表面を上側に向けた断面形状が、四角状の本体部Ｍと、本体部Ｍの下面から突出する三角状の突出部Ｐ１とを備えた五角状に設定されている。さらに、本体部Ｍの下端の幅Ｗ２が上端の幅Ｗ１よりも小さく設定されている。
これにより、本体部Ｍの下端の幅Ｗ２が上端の幅Ｗ１よりも大きい形状を採用する場合よりも断面積を小さくすることができる。
このため、リード３０を切断して枠部２０から切り離す際に、リード３０にバリが発生することが防止される。
また、本実施形態では、後述する製造方法で説明するように、金属板の裏面からのエッチングレートを低く設定することにより、突出部Ｐ１，Ｐ２の高さを高くすることができる。例えば、第１、第２リード３０ａ，３０ｂの厚みを第１、第２外部接続端子Ｔ１，Ｔ２の厚み（金属板の厚み）の５０％～７０％に設定される。
このため、リード３０の断面積を小さくしてバリの発生を防止しつつ、リード３０の突出部Ｐ１，Ｐ２の高さを高くして強度を十分に補強することができる。
また、図９（ａ）及び（ｂ）に示すように、第１外部接続端子Ｔ１及び第２外部接続端子Ｔ２は、表面側の幅よりも裏面側の幅が大きくなって形成されている。このため、後述する図２８及び図２９での電子部品装置２において、第１外部接続端子Ｔ１及び第２外部接続端子Ｔ２の裏面の封止樹脂５０からの露出面積が大きくなる。従って、電子部品装置２が実装される実装基板のパッドと第１外部接続端子Ｔ１及び第２外部接続端子Ｔ２との間のはんだ等による接合強度を向上することができる。
このような形状を得るため、後述する図１４及び図１５のエッチング工程で、金属板５の第１外部接続端子Ｔ１及び第２外部接続端子Ｔ２を形成する部分において、第１レジスト層１３ａの幅よりも第２レジスト層１３ｂの幅が大きく設定される。
さらに、後述する図２６での封止樹脂５０からの抜け落ち防止のため、ダイパッド２２は、表面側の幅よりも裏面側の幅が小さくなって形成される（後述する図１７参照）。ダイパッド２２の裏面側の外周全体にわたって、ダイパッド２２の中央部分よりも厚みが薄い段差部が設けられる。
このような段差部を形成するため、後述する図１４及び図１５のエッチング工程で、金属板５のダイパッド２２を形成する部分（不図示）において、第１レジスト層１３ａの幅よりも第２レジスト層１３ｂの幅が小さく設定される。
図１０には、第１リード３０ａ及び第２リード３０ｂの長さがさらに長く設定される態様が示されている。図１０に示すように、第１リード３０ａの長さがさらに長くなる場合、第１外部接続端子Ｔ１の外端から第１リード３０ａの先端に向けて突出部Ｐ１を形成してもよい。この突出部Ｐ１は、ワイヤボンディング部ＷＢの手前の領域まで形成される。
また、第２リード３０ｂの長さがさらに長くなる場合、第２リード３０ｂの先端に向けて突出部Ｐ２を延長して形成してもよい。この突出部Ｐ２は、第１外部接続端子Ｔ１の外端を越えて、ワイヤボンディング部ＷＢの手前の領域まで形成される。
次に、図１１～図２３を参照しなから、前述した図５～図１０のリードフレーム１の製造方法について説明する。
図１１（ａ）に示すように、まず、金属板５を用意する。金属板５は銅、銅合金、又は鉄・ニッケル合金などから形成され、厚みは０．１ｍｍ～０．２５ｍｍである。
図１１（ａ）には、前述した図５で説明したリードフレーム１のブロック領域Ｂ内の一つの製品領域Ｒに対応する金属板５が部分的に示されている。
そして、図１１（ｂ）に示すように、金属板５の表面に第１レジスト層１３ａを形成し、裏面に第２レジスト層１３ｂを形成する。第１レジスト層１３ａ及び第２レジスト層１３ｂの形成は、ドライフィルムレジストを貼付してもよいし、あるいは、液状レジストを塗布してもよい。
次いで、図１２に示すように、金属板５の表面側の第１レジスト層１３ａをフォトリソグラフィに基づいて露光、現像することにより、第１レジスト層１３ａをパターニングする。
さらに同様に、金属板５の裏面側の第２レジスト層１３ｂをフォトリソグラフィに基づいて露光、現像することにより、第２レジスト層１３ｂをパターニングする。
図１２の断面図では、前述した図６のリードフレーム１の第１リード３０ａを含むＸ１－Ｘ１に沿った断面に対応する領域の第１、第２レジスト層１３ａ，１３ｂのパターンが示されている。
また、図１３は、図１２の断面図の裏面側のＢの領域の第２レジスト層１３ｂ及びその周りの様子を示す部分平面図である。図１３のＸ２－Ｘ２に沿った断面が図１２の断面図のＢの領域に相当する。
図１２の金属板５の表面側の第１レジスト層１３ａは前述した図５のリードフレーム１の各パターンに対応するパターンで形成される。具体的には、金属板５の表面に、外枠部１０、内枠部１２、枠部２０、リード３０、第１、第２外部接続端子Ｔ１，Ｔ２、ダイパッド２２、及びサポートバー２４の各パターンに対応するように、第１レジスト層１３ａをパターニングする。
また、図１２の金属板５の裏面側の第２レジスト層１３ｂは、リード３０を形成するためのパターン以外は、基本的に、第１レジスト層１３ａのパターンに対応するパターンで形成される。
一方、図１３に示すように、リード３０が形成される領域では、突出部Ｐ１，Ｐ２が配置される部分に、第２レジスト層１３ｂの補助パターンＳＰが配置される。また、リード３０が形成される領域では、リード３０に突出部Ｐ１，Ｐ２が形成されない領域には補助パターンＳＰが配置されず開口された状態となる。
図１４は、図１３のＸ３－Ｘ３に沿った部分断面図である、図１４では、金属板５の表面が上側を向いた状態で描かれている。
このように、金属板５の裏面に、リード３０以外のパターンに対応する主パターンＭＰと、リード３０の突出部Ｐ１，Ｐ２に対応する補助パターンＳＰとを備えた第２レジスト層１３ｂをパターニングする。リードフレーム１のリード３０以外のパターンは、外枠部１０、内枠部１２、枠部２０、第１、第２外部接続端子Ｔ１，Ｔ２、及びダイパッド２２である。なお、サポートバー２４は裏面側がハーフエッチングされて形成される。従って、第２レジスト層１３ｂには、サポートバー２４に対応するパターンは形成されない。
図１３に図１４を加えて参照すると、第２レジスト層１３ｂの補助パターンＳＰの幅は、リード３０を形成するため表面側の第１レジスト層１３ａのパターンの幅（図１３の破線のパターン）よりも小さく設定される。
また、第２レジスト層１３ｂの補助パターンＳＰ内には、複数の孔部Ｈが格子状に配置されている。第２レジスト層１３ｂの補助パターンＳＰ内に複数の孔部Ｈを配置することにより、補助パターンＳＰが配置された部分からも金属板５がエッチングされるようになる。孔部Ｈは、例えば、３０μｍ×３０μｍの四角状、直径が３０μｍの円形などで形成される。
第２レジスト層１３ｂの補助パターンＳＰの開口率を調整することにより、補助パターンＳＰが配置された部分からの金属板５のエッチングレートを調整することができる。
これにより、リード３０に形成される突出部Ｐ１，Ｐ２の高さや形状を制御することができる。
予備的事項で説明したように、図１４において、金属板５の裏面側の第２レジスト層１３ｂの補助パターンＳＰを配置しないと、リード３０の裏面が凹状に食い込んだ形状になる。
また、図１４に示すように、金属板５の裏面側の第２レジスト層１３ｂの補助パターンＳＰと隣接する主パターンＭＰとの間の開口幅Ｗ４は、表面側の第１レジスト層１３ａのパターン同士の開口幅Ｗ３よりも広く設定される。第２レジスト層１３ｂの主パターンＭＰはリードフレーム１のリード３０以外のパターンを形成するためのものである。
次いで、図１４の金属板５の第１レジスト層１３ａ及び第２レジスト層１３ｂの各開口領域を通して、金属板５を表面側及び裏面側からウェットエッチングする。
このとき、図１５に示すように、金属板５の表面側の第１レジスト層１３ａの開口領域からのエッチング面と、裏面側の第２レジスト層１３ｂの開口領域からのエッチング面とが連通して金属板５が貫通加工される。
また、裏面側の第２レジスト層１３ｂの補助パターンＳＰが配置された領域の金属板５においても、裏面から補助パターンＳＰの孔部Ｈを通してウェットエッチングされる。このとき、補助パターンＳＰの孔部Ｈを通した金属板５のエッチング量は、開口領域を通した金属板５のエッチング量よりも少なくなる。このため、リード３０の高さを金属板５の厚みの５０％～７０％に設定することができる。
また、リード３０の裏面側は、補助パターンＳＰの孔部Ｈを通したエッチングレートが低いエッチング面と、開口領域を通したエッチングレートの高いエッチング面とが合成されて形成される。これにより、リード３０の裏面に下側に突出する突出部Ｐ１，Ｐ２が形成される。
また、前述したように、裏面側の第２レジスト層１３ｂの開口幅Ｗ４は、表面側の第１レジスト層１３ａの開口幅Ｗ３よりも広く設定されている（図１４）。
このため、裏面側の第２レジスト層１３ｂの開口領域からの金属板５のエッチング量が、表面側の第１レジスト層１３ａの開口領域からのエッチング量よりも多くなる。
これにより、断面形状が五角状のリード３０の四角状の本体部Ｍが形成されるときに、本体部Ｍの側面の食い込みが抑えられ、本体部Ｍの下端の位置が内側に配置されるように形成される。このようにして、前述したように、断面形状が五角状の第１リード３０ａの本体部Ｍの下端の幅Ｗ２が上端の幅Ｗ１よりも小さくなって形成される（図９（ａ））。
図１６には、以上の方法により、図１２の金属板５が表面側及び裏面側からウェットエッチングされて貫通加工された様子が示されている。図１６では、裏面側の第２レジスト層１３ｂの補助パターンＳＰが配置された領域の第１リード３０ａの裏面に突出部Ｐ１が形成された様子が部分的に示されている。
以上のように、リード３０が配置される領域では、金属板５の表面側にリード３０に対応する第１レジスト層１３ａのパターンが配置され、金属板５が裏面からハーフエッチングされて、突出部Ｐ１，Ｐ２を備えたリード３０が形成される。また、サポートバー２４が配置される領域では、金属板５の表面側にサポートバー２４に対応する第１レジスト層１３ａのパターンが配置され、金属板５が裏面からハーフエッチングされて、サポートバー２４が形成される。
一方、リード３０及びサポートバー２４以外の第１、第２外部接続端子Ｔ１、Ｔ２や枠部２０などが配置される領域では、金属板５の表面側の第１レジスト層１３ａのパターン及び裏面側の第２レジスト層１３ｂのパターンが平面視で互いに重なり合うようにして配置される。そして、金属板５のこれらパターンから露出する部分が両側から貫通加工されて、第１、第２外部接続端子Ｔ１、Ｔ２や枠部２０などが形成される。
このように、突出部Ｐ１，Ｐ２を備えたリード３０は金属板５が裏面側からハーフエッチングされて得られ、枠部２０や第１、第２外部接続端子Ｔ１，Ｔ２などは金属板５が表面側及び裏面側から貫通加工されて得られる。
以上のように、金属板５がエッチング加工されて、前述した図５及び図６のリードフレーム１の外枠部１０、内枠部１２、枠部２０、第１、第２外部接続端子Ｔ１，Ｔ２、ダイパッド２２、及びサポートバー２４と、リード３０とが同時に形成される。
なお、前述した図１４～図１６のエッチング工程において、エッチング量のコントロールが容易な場合は、第２レジスト層１３ｂの補助パターンＳＰに孔部Ｈを設けなくてもよい。
次いで、図１７に示すように、図１６のエッチング加工された金属板５から第１レジスト層１３ａ及び第２レジスト層１３ｂを除去する。
以上により、前述した図５及び図６のリードフレーム１が製造される。
図１７の工程の後に、リードフレーム１の第１外部接続端子Ｔ１、第２外部接続端子Ｔ２、ワイヤボンディング部ＷＢなどの所要部分にめっき層を形成してもよい。めっき層としては、銀めっき層、又は、ニッケルめっき層／パラジウムめっき層／金めっき層からなる積層膜などが使用される。
図１８～図２０には、実施形態の第１変形例のリードフレームの製造方法が示されている。前述した図１３の例では、金属板５の裏面側に形成される第２レジスト層１３ｂにおいて、第１、第２外部接続端子Ｔ１，Ｔ２を得るための主パターンＭＰに補助パターンＳＰが繋がっている。
このような構造では、金属板５を裏面からハーフエッチングしてリード３０を形成する際に、第１、第２外部接続端子Ｔ１，Ｔ２の突出部Ｐ１、Ｐ２との繋がり部分では金属板５が厚み方向に十分にエッチングされない。
その結果、第１、第２外部接続端子Ｔ１，Ｔ２の突出部Ｐ１、Ｐ２との繋がり部分が先細り形状となり、平面視で設計スペックの四角状の外形と異なる形状となるため、製品によっては好ましくない場合がある。
この対策として、図１８に示すように、前述した図１３の工程で、第２レジスト層１３ｂの第１、第２外部接続端子Ｔ１，Ｔ２を得るための主パターンＭＰと、補助パターンＳＰとの間に隙間ＣＬを空けて分離して配置する。
これにより、図１９（ａ）及び（ｂ）に示すように、第１リード３０ａでは、第１外部接続端子Ｔ１と第１リード３０ａの突出部Ｐ１との問に隙間ＣＬが配置されて両者が分離されて形成される。図１９（ｂ）の断面図は、図１９（ａ）のＸ４－Ｘ４に沿った断面に相当する。
また同様に、図２０（ａ）及び（ｂ）に示すように、第２リード３０ｂにおいても、第２外部接続端子Ｔ２と第２リード３０ｂの突出部Ｐ２との間に隙間ＣＬが配置されて両者が分離されて形成される。図２０（ｂ）の断面図は、図２０（ａ）のＸ５－Ｘ５に沿った断面に相当する。
このように、第１、第２外部接続端子Ｔ１、Ｔ２と突出部Ｐ１，Ｐ２との間の領域の金属板５が厚み方向に十分にエッチングされるため、平面視で設計スペックの第１、第２外部接続端子Ｔ１、Ｔ２の四角状の外形が得られる。
また、図２１～図２３には、実施形態の第２変形例のリードフレームの製造方法が示されている。図２１に示すように、前述した図１３において、金属板５の裏面側に第２レジスト層１３ｂを形成する際に、第１、第２外部接続端子Ｔ１，Ｔ２を得るための主パターンＭＰに補助パターンＳＰよりも幅の大きい連結パターンＣＰを繋げて配置する。
そして、連結パターンＣＰを通した金属板５のエッチングレートが補助パターンＳＰを通したエッチングレートよりも高くなるようにする。具体的には、図２１に示すように、連結パターンＣＰの孔部Ｈｘのサイズを補助パターンＳＰの孔部Ｈのサイズよりも大きく設定する。
このとき、連結パターンＣＰを通した金属板５のエッチングレートが開口領域のエッチングレートよりも低くなるように、連結パターンＣＰの孔部Ｈｘのサイズや開口率を調整する。
図２２には、このような構造の第２レジスト層１３ｂを形成して、金属板５をエッチング加工した様子が示されている。図２２（ｂ）の断面図は、図２２（ａ）の平面図のＸ６－Ｘ６に沿った断面に相当する。
図２２（ａ）に示すように、第１リード３０ａでは、第１外部接続端子Ｔ１と第１リード３０ａの突出部Ｐ１の間に、突出部Ｐ１よりも幅が大きく、かつ第１外部接続端子Ｔ１よりも幅が小さい連結部３１が曲面状に形成される。
また、前述したように、第２レジスト層１３ｂの連結パターンＣＰを通した金属板５のエッチングレートは、開口領域のエッチングレートよりも低く、補助パターンＳＰを通したエッチングレートよりも高い。
このため、図２２（ｂ）に示すように、連結部３１の高さは、第１リード３０ａの突出部Ｐ１よりも高く、第１外部接続端子Ｔ１の高さよりも低く設定される。また、連結部３１の断面形状は、第１外部接続端子Ｔ１から第１リード３０ａの突出部Ｐ１側になるにつれて高さが低くなる裾引き形状となり、曲面状に形成される。
これは、第２レジスト層１３ｂの連結パターンＣＰにサイズが大きい孔部Ｈｘを設けるとしても、第１外部接続端子Ｔ１側の領域で金属板５のエッチングレートが低くなるためである。
また同様に、図２３（ａ）及び（ｂ）に示すように、第２リード３０ｂにおいても、第２外部接続端子Ｔ２と第２リード３０ｂの突出部Ｐ２の間に、突出部Ｐ２よりも幅が大きく、かつ第２外部接続端子Ｔ２よりも幅が小さい連結部３１が形成される。第２リード３０ｂの連結部３１においても、同様に、断面形状が裾引き形状になる。
図２３（ｂ）の断面図は、図２３（ａ）の平面図のＸ７－Ｘ７に沿った断面に相当する。
このように、第１、第２リード３０ａ，３０ｂの突出部Ｐ１，Ｐ２はそれよりも幅が大きい連結部３１を介して第１、第２外部接続端子Ｔ１，Ｔ２に繋がるため、リード３０の強度をさらに強くすることができる。
さらに、第１、第２外部接続端子Ｔ１，Ｔ２の連結部３１側の側壁が金属板５の上面から十分にエッチングされて区画されるため、設計スペックの第１、第２外部接続端子Ｔ１，Ｔ２の四角状の外形が得られる。
以上のように、連結部３１の幅を突出部Ｐ１，Ｐ２の幅よりも大きくし、かつ連結部３１の高さを第１、第２外部接続端子Ｔ１，Ｔ２の高さよりも低くする。これにより、リード３０をより強く補強できると共に、設計スペックの第１、第２外部接続端子Ｔ１，Ｔ２の外形が得られる。
次に、図２４～図２９を参照して、前述した図１７のリードフレーム１を使用して電子部品装置を製造する方法について説明する。
図２４に示すように、表面に接続パッド４２を備えた半導体チップ４０を用意する。そして、リードフレーム１の各製品領域Ｒのダイパッド２２の上に接着剤４４により半導体チップ４０の背面をそれぞれ接着する。
次いで、図２５に示すように、ワイヤボンディング装置のステージ６の上に図２４の半導体チップ４０が搭載されたリードフレーム１を配置する。そして、ワイヤボンディング法により、金や銅などの金属ワイヤ４６で半導体チップ４０の接続パッド４２とリード３０のワイヤボンディング部ＷＢとを接続する。
このとき、リード３０のワイヤボンディングＷＢの裏面は、突出部Ｐ１，Ｐ２が形成されておらず平坦面となっているため、リード３０のワイヤボンディング部ＷＢが傾くことがなく、信頼性よくワイヤボンディングを行うことができる。
その後に、ワイヤボンディング装置のステージ６からリードフレーム１を取り外す。さらに、図２６に示すように、リードフレーム１の全体に、各製品領域Ｒのダイパッド２２、半導体チップ４０、金属ワイヤ４６及びリード３０などを封止する封止樹脂５０を形成する。
封止樹脂５０は、リードフレーム１の上面側を被覆し、リード３０に繋がる第１、第２外部接続端子Ｔ１，Ｔ２の下面が露出するように形成される。
続いて、図２７に示すように、製品領域Ｒごとに封止樹脂５０及びリードフレーム１を切断して、サポートバー２４及びリード３０から枠部２０、外枠部１０及び内枠部１２を分離する。
このとき、前述したように、本実施形態のリード３０の断面構造を採用することにより、リード３０からのバリの発生が防止される。
これにより、図２８に示すように、実施形態の電子部品装置２が得られる。半導体チップ４０としては、例えば、メモリ、電源コントローラ、又はＣＰＵなどのＬＳＩチップが使用されるが、各種の電子部品を搭載してもよい。
図２９は、図２８の電子部品装置２を裏面側からみた平面図である。
図２８に示すように、実施形態の電子部品装置２では、前述した図５のリードフレーム１が切断されて得られたダイパッド２２、リード３０、第１、第２外部接続端子Ｔ１，Ｔ２を備えている。ダイパッド２２の上に半導体チップ４０の背面が接着剤４４で接着されている。
半導体チップ４０の接続パッド４２とリード３０のワイヤボンディング部ＷＢとが金属ワイヤ４６で接続されている。さらに、リード３０の表面／側面／裏面、ダイパッド２２、半導体チップ４０、及び金属ワイヤ４６が封止樹脂５０で封止されている。
図２９を加えて参照すると、リード３０の裏面から突出する第１、第２外部接続端子Ｔ１，Ｔ２の裏面が封止樹脂５０から露出している。また、ダイパッド２２の裏面が封止樹脂５０から露出している。
また、内側に配置された第１外部接続端子Ｔ１と、外側に配置された第２外部接続端子Ｔ２とが交互に千鳥状に配置されている。図２９の例では、複数の第１外部接続端子Ｔ１が並ぶ内側の列と、複数の第２外部接続端子Ｔ２が並ぶ外側の列とからなる２列になって配列されている。
外部接続端子の配列は３列又は４列であってもよく、任意の端子の列数に設定することができる。
前述したように、本実施形態のリードフレーム１のリード３０は、突出部Ｐ１，Ｐ２を備えて強度が補強され、かつ、切断時にバリが発生しないように断面積が調整されている。このため、本実施形態のリードフレーム１を使用することにより、高い歩留りで信頼性よく電子部品装置２を構築することができる。
また、図３０に示すように、図２８の電子部品装置２からダイパッド２２を省略してもよい。この場合は、半導体チップ４０の裏面が封止樹脂５０から露出するように電子部品装置２が構築される。
また、図３１に示すように、リードフレームに半導体チップ４０をフリップチップ接続して電子部品装置２が構築してもよい。この場合は、半導体チップ４０の接続パッド４２とリード３０の先端上面とが、はんだバンプや金バンプなどのバンプ電極４８により接続される。
次に、図３２を参照して、リードフレームの他の実施形態について説明する。図３２（ａ）は他の実施形態における図８のＩＩ－ＩＩに沿った断面図、図３２（ｂ）は他の実施形態における図８のＩＩＩ－ＩＩＩに沿った断面図である。
図３２に示すように、本実施形態のリードフレームでは、図２６での封止樹脂５０からの抜け落ち防止のため、第１外部接続端子Ｔ１及び第２外部接続端子Ｔ２は、表面側の幅よりも裏面側の幅が小さくなって形成されている。他の構成は、上記の実施形態と同様である。
このような形状を得るため、図１４及び図１５のエッチング工程で、金属板５の第１外部接続端子Ｔ１及び第２外部接続端子Ｔ２を形成する部分において、第１レジスト層１３ａの幅よりも第２レジスト層１３ｂの幅が小さく設定される。
本実施形態に第１の実施形態の第１、第２の変形例が適用されてもよい。また、本実施形態のリードフレームを用いて電子部品装置２を構成してもよい。
１…リードフレーム、２…電子部品装置、５…金属板、６－ステージ、１０…外枠部、１２…内枠部、１３ａ…第１レジスト層、１３ｂ…第２レジスト層、２０…枠部、２２…ダイパッド、２４…サポートバー、３０…リード、３０ａ…第１リード、３０ｂ…第２リード、３１…連結部、４０…半導体チップ、４２…接続パッド、４４…接着剤、４６…金属ワイヤ、４８…バンプ電極、５０…封止樹脂、Ｂ…ブロック領域、ＣＬ…隙間、ＣＰ…連結パターン、Ｈ，Ｈｘ…孔部、ＭＰ…主パターン、Ｐ１，Ｐ２…突出部、Ｒ…製品領域、ＳＰ…補助パターン、Ｔ１…第１外部接続端子、Ｔ２…第２外部接続端子。

Claims (14)

  1. 枠部と、
    前記枠部から内側に延在し、表面と裏面とを有するリードと、
    前記リードの延在方向の一部分に形成され、前記リードの裏面から突出する外部接続端子と
    を有し、
    前記枠部、前記リード及び前記外部接続端子は単一の金属から構成され、
    前記リードは、前記外部接続端子よりも前記枠部の内側に、前記リードの表面を上側に向けた断面視で、本体部と、前記本体部の下面から突出する突出部とを有し、
    前記突出部は、前記リードの幅方向の中央部に設けられるとともに、前記リードの延在方向に延び、
    前記突出部と前記外部接続端子とは、連結部を介して繋がっており、
    前記連結部の幅は、前記突出部の幅よりも大きく、かつ前記外部接続端子の幅よりも小さく、
    前記連結部は、前記突出部及び前記外部接続端子に繋がる２つの曲面を有し、
    前記２つの曲面の間の距離は、前記突出部側から前記外部接続端子側にかけて大きくなり、
    前記外部接続端子は、前記リードの延在方向の中間に配置され、
    前記突出部は、前記枠部と前記外部接続端子との間の領域の前記リードにも形成されていることを特徴とするリードフレーム。
  2. 前記本体部の断面形状が四角状であり、前記突出部の断面形状が三角状であり、前記リードの断面形状が五角状であり、
    前記本体部の下端の幅が上端の幅よりも小さいことを特徴とする請求項１に記載のリードフレーム。
  3. 前記連結部の高さは、前記突出部の高さよりも高く、かつ前記外部接続端子の高さよりも低く、
    前記曲面の高さは、前記突出部側から前記外部接続端子側にかけて高くなることを特徴とする請求項１又は２に記載のリードフレーム。
  4. 前記外部接続端子の厚みは、前記リードの前記突出部が設けられた部分の厚みよりも厚いことを特徴とする請求項１乃至３のいずれか１項に記載のリードフレーム。
  5. 前記外部接続端子の厚みは、前記枠部の厚みと等しいことを特徴とする請求項１乃至４のいずれか１項に記載のリードフレーム。
  6. 前記リードは、前記枠部に接続された端部とは反対側の端部に、前記リードの表面にワイヤが接続されるワイヤボンディング部を有し、
    前記ワイヤボンディング部は前記突出部を有さず、
    前記ワイヤボンディング部の裏面は平坦であることを特徴とする請求項１乃至５のいずれか１項に記載のリードフレーム。
  7. 単一の金属から構成された金属板を用意する工程と、
    前記金属板をエッチング加工することにより、枠部と、前記枠部から内側に延在し、表面と裏面とを有するリードと、前記リードの延在方向の一部分に配置され、前記リードの裏面から突出する外部接続端子とを形成する工程と
    を有し、
    前記枠部と、前記リードと、前記外部接続端子とを形成する工程において、前記リードに、前記外部接続端子よりも前記枠部の内側において、前記リードの表面を上側に向けた断面視で、本体部と、前記本体部の下面から突出する突出部と、前記突出部と前記外部接続端子とを繋ぐ連結部とを形成し、
    前記突出部は、前記リードの幅方向の中央部に設けられるとともに、前記リードの延在方向に延び、
    前記連結部の幅は、前記突出部の幅よりも大きく、かつ前記外部接続端子の幅よりも小さく、
    前記連結部は、前記突出部及び前記外部接続端子に繋がる２つの曲面を有し、
    前記２つの曲面の間の距離は、前記突出部側から前記外部接続端子側にかけて大きくなり、
    前記外部接続端子は、前記リードの延在方向の中間に配置され、
    前記突出部は、前記枠部と前記外部接続端子との間の領域の前記リードにも形成されることを特徴とするリードフレームの製造方法。
  8. 前記本体部の断面形状が四角状であり、前記突出部の断面形状が三角状であり、前記リードの断面形状が五角状であり、
    前記本体部の下端の幅が上端の幅よりも小さいことを特徴とする請求項７に記載のリードフレームの製造方法。
  9. 前記枠部と、前記リードと、前記外部接続端子とを形成する工程は、
    前記金属板の表面に、前記枠部と前記リードと前記外部接続端子とに対応する第１レジスト層をパターニングすると共に、前記金属板の裏面に、前記枠部と前記外部接続端子とに対応する主パターンと、前記リードの突出部に対応する補助パターンとを備えた第２レジスト層をパターニングする工程と、
    前記第１レジスト層及び前記第２レジスト層の各開口領域を通して、前記金属板を表面側及び裏面側からエッチングする工程と
    を有し、
    前記リードは前記金属板が裏面側からハーフエッチングされて得られ、前記枠部と前記外部接続端子とは前記金属板が表面側及び裏面側から貫通加工されて得られることを特徴とする請求項７又は８に記載のリードフレームの製造方法。
  10. 前記第２レジスト層の補助パターンに複数の孔部が配置されていることを特徴とする請求項９に記載のリードフレームの製造方法。
  11. 前記枠部と、前記リードと、前記外部接続端子とを形成する工程において、
    前記連結部の高さは、前記突出部の高さよりも高く、かつ前記外部接続端子の高さよりも低く設定され、
    前記曲面の高さは、前記突出部側から前記外部接続端子側にかけて高くなることを特徴とする請求項７乃至１０のいずれか一項に記載のリードフレームの製造方法。
  12. 前記外部接続端子の厚みは、前記リードの前記突出部が設けられた部分の厚みよりも厚いことを特徴とする請求項７乃至１１のいずれか１項に記載のリードフレームの製造方法。
  13. 前記外部接続端子の厚みは、前記枠部の厚みと等しいことを特徴とする請求項７乃至１２のいずれか１項に記載のリードフレームの製造方法。
  14. 前記リードは、前記枠部に接続された端部とは反対側の端部に、前記リードの表面にワイヤが接続されるワイヤボンディング部を有し、
    前記ワイヤボンディング部は前記突出部を有さず、
    前記ワイヤボンディング部の裏面は平坦であることを特徴とする請求項７乃至１３のいずれか１項に記載のリードフレームの製造方法。
JP2018083832A 2017-05-15 2018-04-25 リードフレーム及びその製造方法 Active JP7182374B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017096152 2017-05-15
JP2017096152 2017-05-15

Publications (3)

Publication Number Publication Date
JP2018195808A JP2018195808A (ja) 2018-12-06
JP2018195808A5 JP2018195808A5 (ja) 2021-03-25
JP7182374B2 true JP7182374B2 (ja) 2022-12-02

Family

ID=64096708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018083832A Active JP7182374B2 (ja) 2017-05-15 2018-04-25 リードフレーム及びその製造方法

Country Status (4)

Country Link
US (1) US10396017B2 (ja)
JP (1) JP7182374B2 (ja)
CN (1) CN108878393B (ja)
TW (1) TWI770176B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847483B2 (en) * 2018-08-29 2020-11-24 Texas Instruments Incorporated Integrated circuits with conductive bumps having a profile with a wave pattern
JP7392319B2 (ja) * 2019-08-13 2023-12-06 富士電機株式会社 半導体装置
CN116266567A (zh) * 2021-12-17 2023-06-20 先进半导体材料(深圳)有限公司 引线框结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188331A (ja) 2001-12-19 2003-07-04 Mitsui High Tec Inc リードフレームおよびこれを用いた半導体装置
JP2010192509A (ja) 2009-02-16 2010-09-02 Dainippon Printing Co Ltd 樹脂封止型半導体装置、リードフレーム、リードフレームの製造方法、および樹脂封止型半導体装置の製造方法
JP2010263094A (ja) 2009-05-08 2010-11-18 Hitachi Metals Ltd リードフレーム
JP2014212210A (ja) 2013-04-18 2014-11-13 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2014212207A (ja) 2013-04-18 2014-11-13 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
US20170117210A1 (en) 2015-10-23 2017-04-27 Shinko Electric Industries Co., Ltd. Leadframe

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04364770A (ja) * 1991-06-12 1992-12-17 Shinko Electric Ind Co Ltd 低融点ガラス封止型半導体パッケージの製造方法
US5637914A (en) * 1994-05-16 1997-06-10 Hitachi, Ltd. Lead frame and semiconductor device encapsulated by resin
US6924548B2 (en) * 2001-01-31 2005-08-02 Hitachi, Ltd. Semiconductor device and its manufacturing method with leads that have an inverted trapezoid-like section
JP3696820B2 (ja) * 2001-10-10 2005-09-21 新光電気工業株式会社 リードフレーム及びその製造方法
JP4173346B2 (ja) * 2001-12-14 2008-10-29 株式会社ルネサステクノロジ 半導体装置
KR101146973B1 (ko) * 2005-06-27 2012-05-22 페어차일드코리아반도체 주식회사 패키지 프레임 및 그를 이용한 반도체 패키지
TWI277184B (en) * 2005-12-02 2007-03-21 Advanced Semiconductor Eng Flip-chip leadframe type package and fabrication method thereof
TW200849521A (en) * 2007-06-06 2008-12-16 Advanced Semiconductor Eng Leadframe with die pad and leads corresponding there to
JP2009076658A (ja) * 2007-09-20 2009-04-09 Renesas Technology Corp 半導体装置及びその製造方法
JP5493323B2 (ja) * 2008-09-30 2014-05-14 凸版印刷株式会社 リードフレーム型基板の製造方法
JP5549066B2 (ja) * 2008-09-30 2014-07-16 凸版印刷株式会社 リードフレーム型基板とその製造方法、及び半導体装置
US9257306B2 (en) 2013-04-18 2016-02-09 Dai Nippon Printing Co., Ltd. Lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device
JP6357371B2 (ja) * 2014-07-09 2018-07-11 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
JP6398143B2 (ja) * 2015-02-27 2018-10-03 大口マテリアル株式会社 リードフレーム及びその製造方法
JP6500567B2 (ja) * 2015-04-01 2019-04-17 富士電機株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188331A (ja) 2001-12-19 2003-07-04 Mitsui High Tec Inc リードフレームおよびこれを用いた半導体装置
JP2010192509A (ja) 2009-02-16 2010-09-02 Dainippon Printing Co Ltd 樹脂封止型半導体装置、リードフレーム、リードフレームの製造方法、および樹脂封止型半導体装置の製造方法
JP2010263094A (ja) 2009-05-08 2010-11-18 Hitachi Metals Ltd リードフレーム
JP2014212210A (ja) 2013-04-18 2014-11-13 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2014212207A (ja) 2013-04-18 2014-11-13 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
US20170117210A1 (en) 2015-10-23 2017-04-27 Shinko Electric Industries Co., Ltd. Leadframe

Also Published As

Publication number Publication date
CN108878393A (zh) 2018-11-23
US20180331023A1 (en) 2018-11-15
CN108878393B (zh) 2023-03-28
TWI770176B (zh) 2022-07-11
TW201901899A (zh) 2019-01-01
US10396017B2 (en) 2019-08-27
JP2018195808A (ja) 2018-12-06

Similar Documents

Publication Publication Date Title
KR101019369B1 (ko) 리드프레임, 수지봉입형 반도체장치 및 그 제조방법
JP3062192B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
KR102054385B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
US10008437B2 (en) Lead frame and electronic component device
JP6244147B2 (ja) 半導体装置の製造方法
US8105932B2 (en) Mixed wire semiconductor lead frame package
KR20060121823A (ko) 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법
JP7182374B2 (ja) リードフレーム及びその製造方法
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
JP2008277751A (ja) 半導体装置の製造方法、および半導体装置
TW201737430A (zh) 引線框架、半導體裝置及引線框架的製造方法
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2007300088A (ja) 複数の金属層から形成される半導体素子パッケージリードフレーム
JP2009043793A (ja) 半導体装置、およびその半導体装置の製造方法
JP2011142337A (ja) 半導体装置の製造方法
JP4635471B2 (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JP4400492B2 (ja) 電子装置
JPH10270623A (ja) ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法
JP4248528B2 (ja) リードフレーム及び該リードフレームを用いる樹脂封止型半導体装置の製造方法
JP3699966B2 (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
JP3965813B2 (ja) ターミナルランドフレームの製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
TWI761105B (zh) 半導體封裝結構及導線架
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH0834282B2 (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221121

R150 Certificate of patent or registration of utility model

Ref document number: 7182374

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150