JP6500567B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6500567B2 JP6500567B2 JP2015075357A JP2015075357A JP6500567B2 JP 6500567 B2 JP6500567 B2 JP 6500567B2 JP 2015075357 A JP2015075357 A JP 2015075357A JP 2015075357 A JP2015075357 A JP 2015075357A JP 6500567 B2 JP6500567 B2 JP 6500567B2
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- plate
- semiconductor device
- sealing material
- base plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 114
- 229910052751 metal Inorganic materials 0.000 claims description 70
- 239000002184 metal Substances 0.000 claims description 70
- 239000003566 sealing material Substances 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 45
- 229920005989 resin Polymers 0.000 claims description 30
- 239000011347 resin Substances 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 23
- 238000007747 plating Methods 0.000 claims description 12
- 239000000919 ceramic Substances 0.000 claims description 7
- 229910000679 solder Inorganic materials 0.000 claims description 7
- 229920001187 thermosetting polymer Polymers 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 239000010949 copper Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000002131 composite material Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000005336 cracking Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 229910018104 Ni-P Inorganic materials 0.000 description 3
- 229910018536 Ni—P Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- PEEHTFAAVSWFBL-UHFFFAOYSA-N Maleimide Chemical compound O=C1NC(=O)C=C1 PEEHTFAAVSWFBL-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229920003180 amino resin Polymers 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000004512 die casting Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 238000005470 impregnation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000004663 powder metallurgy Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は、半導体装置に関する。特に高電圧を扱うパワー半導体装置に関する。
従来、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のパワー半導体素子を用いたパワー半導体モジュールでは、Ｓｉ半導体素子が用いられている。また、パワー半導体モジュールのパッケージ内で構成部材を封止する封止材は、シリコーンゲルのような軟質樹脂が用いられている。
ＳｉＣやＧａＮ等のワイドバンドギャップ（ＷＢＧ）半導体素子は、Ｓｉ半導体素子と比較して耐電圧特性が高いため、これを適用すればより高い耐電圧を有するパワー半導体モジュールが実現可能である。一方で、ＷＢＧ半導体素子を適用したパワー半導体モジュールでは、半導体素子以外の構成部材にも高い耐電圧特性が必要となる。例えばパワー半導体モジュールの定格電圧が１０ｋＶを超える場合、ＩＥＣ規格に準拠すると２０ｋＶ程度の耐破壊電圧が必要となり、また構成部材には１０ｋＶ程度の電圧での部分放電耐性も必要となる。
ここに、封止材として軟質樹脂を用いたパワー半導体モジュールにＷＢＧ半導体素子を適用すると、構成部材である軟質樹脂にも高い電圧が印加される。このような高い電圧下において軟質樹脂中に一旦放電が起こると、その放電電荷量が微小であっても放電トリーと呼ばれる樹枝状の破壊痕跡が発生する。そして放電電荷量が大きくなり、更に放電トリーが進展することで、パワー半導体モジュールは絶縁破壊を起こしてしまう。
一方、特許文献１に記載の熱硬化性エポキシ樹脂等の硬質樹脂よりなる封止材では、微小放電が発生しても放電トリーの進展が抑制されるため、放電トリーに起因した絶縁破壊は発生しない。しかし、硬質樹脂を用いた封止の場合、樹脂自体の熱硬化時の硬化収縮や、他の構成部材との熱膨張係数の差異に起因する残留応力が大きい。
このため、樹脂とその他の構成部材との間に界面剥離が発生し、あるいは残留応力により、積層基板などの構成部材の割れが生じるなどのおそれがあった。
図１１に、従来のパワー半導体モジュール１１０の模式的な断面図を示す。パワー半導体モジュール１１０は、積層基板１１１、半導体チップ１１２，１１３、ベース板１１４、封止材１１７などから構成される。積層基板１１１は、セラミックである絶縁板１１１ａ、金属である回路板１１１ｂ及び金属板１１１ｃよりなる。積層基板１１１の回路板１１１ｂに、半導体チップ１１２，１１３及び外部端子１１６が導電性の接合材１１９により電気的かつ機械的に接続されている。また、金属板１１１ｃとベース板１１４とが、接合材１１９により接合されている。ベース板１１４に枠１１８が接着固定され、この枠１１８内に封止材１１７が注入、固化されている。
図１２に、図１１の積層基板１１１の端部近傍の拡大断面図を示す。封止材１１７が硬質樹脂である場合、封止材１１７は硬化時に収縮し、また、他の構成部材との熱膨張係数の差異に起因する残留応力が発生する。そして、積層基板１１１を基準にすると、回路板１１１ｂ側の封止材の量は、ベース板１４を接合した金属板１１１ｃ面側の封止材の量よりも非常に多い。このため、積層基板１１１の端部を、回路板１１１ｂ側に持ち上げる方向に応力が加わる。その結果、積層基板１１１において、金属板１１１ｃの端部と接する箇所１１１ｄに応力が集中し、セラミックスよりなる絶縁板１１１ａに割れ１１１ｅが生じる場合がある。
積層基板とベース板とを接合する接合材のクラック発生を抑制するために、ベース板に溝を形成し、この溝を接合材で充填した半導体装置がある（特許文献２）。しかし、特許文献２では積層基板の割れについては検討されておらず、特許文献２に記載の半導体装置では、積層基板の割れを十分に抑制することはできなかった。
本発明は、積層基板と硬質樹脂よりなる封止材を備える半導体装置において、積層基板の割れを抑制して信頼性の高い半導体装置を提供することを目的とする。
本発明の半導体装置は、セラミックで構成される絶縁板と、前記絶縁板のおもて面に配置された回路板と、前記絶縁板の裏面に配置された金属板と、を有する積層基板と、前記回路板に固定された半導体チップと、前記金属板の底面と接合され、前記金属板と接合される面のうち、前記金属板の端と対向する箇所の少なくとも一部に凹部を有するベース板と、前記ベース板の周縁部に接着固定されている樹脂からなる枠と、硬質樹脂で構成され、前記半導体チップ、前記絶縁板、前記回路板、前記金属板の側面、および前記凹部と対向する前記金属板の底面に接している封止材と、を備えている。
本発明の半導体装置によれば、積層基板の割れを抑制して、信頼性の高い半導体装置を提供することができる。
以下、本発明の半導体装置の実施形態について、図面を参照しつつ具体的に説明する。なお、本出願の記載に用いられている「電気的かつ機械的に接続されている」という用語は、対象物同士が直接接合により接続されている場合に限られず、はんだや金属焼結材などの導電性の接合材を介して対象物同士が接続されている場合も含むものとする。
（実施形態１）
図１は、本発明の一実施形態のパワー半導体モジュール１０の模式的な断面図である。
パワー半導体モジュール１０は、積層基板１１、半導体チップ１２、半導体チップ１３、ベース板１４及び封止材１７を備えている。パワー半導体モジュール１０は、さらに、ボンディングワイヤ１５、外部端子１６及び枠１８を備えている。パワー半導体モジュール１０は、例えばスイッチング素子と還流ダイオードが逆並列に接続された回路を有している。この場合、図１では半導体チップ１２としてスイッチング素子を、半導体チップ１３としてダイオードを示している。なお、半導体チップ１２、半導体チップ１３はそれぞれ、複数個よりなる場合もある。
図１は、本発明の一実施形態のパワー半導体モジュール１０の模式的な断面図である。
パワー半導体モジュール１０は、積層基板１１、半導体チップ１２、半導体チップ１３、ベース板１４及び封止材１７を備えている。パワー半導体モジュール１０は、さらに、ボンディングワイヤ１５、外部端子１６及び枠１８を備えている。パワー半導体モジュール１０は、例えばスイッチング素子と還流ダイオードが逆並列に接続された回路を有している。この場合、図１では半導体チップ１２としてスイッチング素子を、半導体チップ１３としてダイオードを示している。なお、半導体チップ１２、半導体チップ１３はそれぞれ、複数個よりなる場合もある。
積層基板１１は、絶縁板１１ａと、回路板１１ｂと、金属板１１ｃとを有している。回路板１１ｂは、絶縁板１１ａのおもて面、換言すれば主面に配置されている。金属板１１ｃは、絶縁板１１ａの裏面に配置されている。すなわち、積層基板１１は回路板１１ｂ、絶縁板１１ａ及び金属板１１ｃが順次に積層されてなる。積層基板１１は、例えばＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板やＡＭＢ（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｌａｚｉｎｇ）基板等を用いることができる。
絶縁板１１ａは、酸化アルミニウム、窒化アルミニウム、窒化珪素等の絶縁性セラミックスよりなる。絶縁板が樹脂よりなる場合、高い耐電圧特性を実現するためには絶縁板の厚さを厚くする必要があり、その結果、半導体チップからベース板への放熱性が低くなる。そのため、絶縁板１１ａはセラミックスが適している。
回路板１１ｂ、金属板１１ｃは、例えば銅やアルミニウム等の導電性金属よりなる。そして回路板１１ｂは、所定の回路パターンが形成されている。接合材との接合強度を高め、また、封止材との密着性を高めるために、回路板１１ｂ及び金属板１１ｃの表面には、必要に応じてＮｉ−Ｐめっき、Ａｕめっき、Ａｇめっき等のめっき膜を形成してもよい。
回路板１１ｂ、金属板１１ｃは、例えば銅やアルミニウム等の導電性金属よりなる。そして回路板１１ｂは、所定の回路パターンが形成されている。接合材との接合強度を高め、また、封止材との密着性を高めるために、回路板１１ｂ及び金属板１１ｃの表面には、必要に応じてＮｉ−Ｐめっき、Ａｕめっき、Ａｇめっき等のめっき膜を形成してもよい。
半導体チップ１２、半導体チップ１３は、おもて面に図示しない電極を有しており、裏面が回路板１１ｂに接合材１９によって固定されている。接合材１９は、例えば鉛を含まない錫系のはんだ材を用いることができる。本実施形態では、半導体チップ１２、半導体チップ１３は、おもて面と裏面のそれぞれに電極が配置された縦型の半導体チップであり、裏面の電極が回路板１１ｂに電気的かつ機械的に接続されている。もっとも、半導体チップ１２、半導体チップ１３は、縦型のものに限られず、半導体チップ１２、半導体チップ１３のおもて面に複数種類の電極が配置された横型の半導体チップであってもよい。
半導体チップ１２は、例えばパワーＭＯＳＦＥＴやＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）である。半導体チップ１３は、例えば還流ダイオード（ＦＷＤ）やショットキーバリアダイオード（ＳＢＤ）である。半導体チップ１２、半導体チップ１３は、Ｓｉ半導体よりなるものでもよいし、炭化ケイ素（ＳｉＣ）等のＷＢＧ半導体よりなるものでもよい。特に、ＷＢＧ半導体を適用することにより、定格電圧が１０ｋＶ以上の高い耐電圧特性を備えたパワー半導体モジュールを実現できる。半導体チップ１２がＩＧＢＴの場合では、裏面の電極はコレクタ電極であり、おもて面の電極はエミッタ電極及びゲート電極である。半導体チップ１２がパワーＭＯＳＦＥＴである場合は、裏面の電極はドレイン電極であり、おもて面の電極はソース電極及びゲート電極である。半導体チップ１３では、裏面の電極はカソード電極であり、おもて面の電極はアノード電極である。
ボンディングワイヤ１５は、例えば、半導体チップ１２、半導体チップ１３のおもて面電極と、積層基板１１の回路板１１ｂとの間を電気的に接続する。ボンディングワイヤ１５は、ＡｌやＣｕ等の金属よりなる。なお、パワー半導体モジュール１０の配線部材は、ボンディングワイヤ１５に限られず、例えばＡｌやＣｕ等よりなるリードフレームなどであってもよい。また、パワー半導体モジュール１０の配線部材は、プリント基板と、複数の導電ポストとを組み合わせたものであってもよい。
外部端子１６の一端が、積層基板１１の回路板１１ｂに、はんだ接合、超音波接合又はレーザー溶接等により電気的かつ機械的に接続されている。外部端子１６は、Ｃｕ等の金属よりなり、リード等の形状のものを用いることができる。
積層基板１１の金属板１１ｃに、ベース板１４が接合材１９によって固定されている。接合材１９は、例えば鉛を含まない錫系のはんだ材を用いることができる。金属板１１ｃとベース板１４との接合は、回路板１１ｂと半導体チップ１２及び半導体チップ１３との接合と同じ工程で行ってもよいし、また、別の工程で行ってもよい。
ベース板１４は、例えば、Ｃｕ（銅）若しくはＡｌ（アルミニウム）等の熱伝導性の高い金属、又はＡｌ−ＳｉＣ等の金属−セラミックス複合材よりなる。金属板１１ｃと接合するベース板１４の接合面には、必要に応じてＮｉ−Ｐめっき、Ａｕめっき、Ａｇめっき等のめっき膜を形成してもよい。これにより、接合材１９の接合強度を高めることができる。特に、Ａｌ−ＳｉＣ複合材は、はんだとの濡れ性が低いため、ベース板１４と金属板１１ｃとをはんだ接合する場合には、事前にめっき処理をすることが有効である。
ベース板１４は、金属板１１ｃと接合する面のうち、当該金属板１１ｃの端と対向する箇所の少なくとも一部に凹部を有している。この凹部については、後で詳しく説明する。
ベース板１４は、例えば、Ｃｕ（銅）若しくはＡｌ（アルミニウム）等の熱伝導性の高い金属、又はＡｌ−ＳｉＣ等の金属−セラミックス複合材よりなる。金属板１１ｃと接合するベース板１４の接合面には、必要に応じてＮｉ−Ｐめっき、Ａｕめっき、Ａｇめっき等のめっき膜を形成してもよい。これにより、接合材１９の接合強度を高めることができる。特に、Ａｌ−ＳｉＣ複合材は、はんだとの濡れ性が低いため、ベース板１４と金属板１１ｃとをはんだ接合する場合には、事前にめっき処理をすることが有効である。
ベース板１４は、金属板１１ｃと接合する面のうち、当該金属板１１ｃの端と対向する箇所の少なくとも一部に凹部を有している。この凹部については、後で詳しく説明する。
枠１８は、ベース板１４の周縁部に、図示しない接着剤により接着固定されている。枠１８は、ＰＰＳ（Ｐｏｌｙ Ｐｈｅｎｙｌｅｎｅ Ｓｕｌｆｉｄｅ）樹脂等の耐熱性及び耐トラッキング性が高い樹脂よりなる。枠１８の外面には、ベース板１４と外部端子１６との沿面距離を確保するために、ひだ状の凹凸を設けることができるが、図１ではこの凹凸を省略している。また、枠１８の上部には、樹脂で形成された蓋を設けることができるが、図１ではこの蓋を省略している。
硬質樹脂よりなる封止材１７が、パワー半導体モジュール１０の内部に注入され、固化されている。そして、封止材１７が、内部に収容された積層基板１１、半導体チップ１２、半導体チップ１３、ボンディングワイヤ１５及び外部端子１６と接して、これらを封止している。封止材１７を硬質樹脂にすることにより、シリコーンゲルよりなる封止材に比べて、パワー半導体モジュール１０の耐熱性、耐電圧特性を向上させることができる。
硬質樹脂は、絶縁性及び耐熱性が高いエポキシ系の熱硬化性樹脂を用いることができる。もっとも、硬質樹脂は、エポキシ系樹脂に限定されるものではなく、絶縁性及び耐熱性を有し、パワー半導体モジュール１０における接合材１９以外の部材との密着強度が高い硬質樹脂であればよい。硬質樹脂は、例えば、ポリイミド樹脂、シリコーン樹脂、フェノール樹脂、アミノ樹脂、マレイミド樹脂やこれらの混合樹脂を用いることもできる。また、封止材１７は、放熱性を高めるために、樹脂中に熱伝導性の高い絶縁材料のフィラーを添加してもよい。フィラーは、例えば、アルミナや窒化ボロン等が適用できる。パワー半導体モジュール１０の内部への注入の際に、封止材１７は、ベース板１４の凹部の内にも充填される。
図２に、図１に示したベース板１４の平面図を示す。なお図２には、絶縁板１１ａ及び金属板１１ｃの輪郭を併せて図示している。ベース板１４において、積層基板１１の金属板１１ｃと接合される面に設けられた凹部は、本実施形態では、当該金属板１１ｃの周縁に沿って連続的に配置された溝１４ａである。そして、溝１４ａは、金属板１１ｃの端と対向する箇所に、連続的に配置されている。換言すれば、図２に示した平面図において、金属板１１ｃの最外端が、ベース板１４の溝１４ａの溝の間に位置するように、積層基板１１が配置されている。なお、溝１４ａは、積層基板１１において半導体チップ１２、半導体チップ１３が接合された位置と、重ならないようにした方が良い。なぜなら、半導体チップ１２、半導体チップ１３が接合された位置に溝１４ａを配置すると、半導体チップ１２、半導体チップ１３で発生した熱の放熱性が低下するおそれがあるからである。
図３に、積層基板１１の端部近傍の拡大断面図を示す。溝１４ａには封止材１７が充填される。これにより、封止材１７が充填された溝１４ａの部分が、アンカー効果を生じさせることから、ベース板１４から封止材１７が剥離することを抑制することができる。また、このアンカー効果により、積層基板１１を回路板１１ｂ側に持ち上げる方向に働く、封止材１７からの応力が緩和される。
そして、封止材１７は、金属板１１ｃの側面と、溝１４ａと対向する金属板１１ｃの底面の少なくとも一部と接し、これらを封止している。これにより、積層基板１１の端部に加わる応力を分散させることができる。これにより、積層基板１１の絶縁板１１ａにクラックが発生することを抑制することができる。その理由について、以下に述べる。
図４に、参考例のパワー半導体モジュールにおける積層基板１１の端部近傍の拡大断面図を示す。図４では、本実施形態のパワー半導体モジュール１０と同様に、金属板１１ｃの端を、ベース板１４の溝１４ａの間に配置している。一方で、ベース板１４に対向する金属板１１ｃの底面は、すべて接合材１９で覆われ、封止材１７とは接していない。図４に示す参考例は、積層基板１１の端部において、絶縁板１１ａと金属板１１ｃとの段差部分１１ｄが、封止材１７の収縮のストッパーとなる。このため、段差部分１１ｄに封止材１７の収縮による応力が集中する。
これに対して、本実施形態のパワー半導体モジュール１０は、図３に示されるように積層基板１１の端部において、絶縁板１１ａと金属板１１ｃとの段差部分１１ｄに加えて、金属板１１ｃと接合材１９との段差部分１１ｅを備えている。そのため、封止材１７の収縮による応力集中が、２箇所の段差部分１１ｄおよび１１ｅに分散することから、絶縁板１１ａと金属板１１ｃとの段差部分の応力集中が緩和される。これにより、積層基板１１の絶縁板１１ａにクラックが発生するのを効果的に抑制することができる。
本実施形態では、溝１４ａに接合材１９が入り込んでおらず、封止材１７が溝１４ａの底面１４ｂや側面１４ｃにも接している。すなわち、封止材１７が溝１４ａの内部全体を封止している。溝１４ａに接合材１９が一部入り込んでも、封止材１７と金属板１１ｃの一部が接していれば、上記応力分散の効果は得られる。一方で、封止材１７により溝１４ａの内部全体が封止されることにより、先に述べたアンカー効果がより効果的に得られるため、さらに有効である。
この場合、溝１４ａを形成している底面１４ｂ及び側面１４ｃには、ベース板１４の金属板１１ｃと対向する表面とは異なり、Ｎｉ−Ｐ等のめっき処理は行わないことが好ましい。めっき処理を行わないことにより、溝１４ａの底面１４ｂ及び側面１４ｃのはんだ濡れ性を低下させ、これにより溝１４ａ内に接合材１９が入り込むのを防止することができる。
また、金属板１１ｃとベース板１４とを接合する接合材１９の量を適量に調整して、余分の接合材１９が溝１４ａ内に入り込まないようにすることも好ましい。
この場合、溝１４ａを形成している底面１４ｂ及び側面１４ｃには、ベース板１４の金属板１１ｃと対向する表面とは異なり、Ｎｉ−Ｐ等のめっき処理は行わないことが好ましい。めっき処理を行わないことにより、溝１４ａの底面１４ｂ及び側面１４ｃのはんだ濡れ性を低下させ、これにより溝１４ａ内に接合材１９が入り込むのを防止することができる。
また、金属板１１ｃとベース板１４とを接合する接合材１９の量を適量に調整して、余分の接合材１９が溝１４ａ内に入り込まないようにすることも好ましい。
溝１４ａの幅及び深さは特に限定されない。溝１４ａの幅は、溝１４ａ内に封止材１７を流入させられるだけの隙間が、積層基板１１とベース板１４との間に形成され得る程度の幅を有していることが好ましい。そのためには、金属板１１ｃと同様に、絶縁板１１ａの最外端を、溝１４ａの間に配置することが有効である。また、溝１４ａの深さは、ベース板１４の厚さの半分程度以下とすることが好ましい。
溝１４ａは、切削加工や鋳造（ダイキャストを含む）等により成形することができる。また、ベース板１４がＡｌ−ＳｉＣ複合材である場合には、粉末冶金法や加圧含浸法により得られた複合材に、必要に応じて溝を切削加工にすることによって成形することもできる。Ａｌ−ＳｉＣ複合材における溝の切削加工を容易にするために、溝加工をする領域の組成を、Ａｌリッチにすることも有効である。
（実施形態２）
図５は実施形態２のパワー半導体モジュールのベース板１４Ｄの平面図である。なお図５には、絶縁板１１ａ及び金属板１１ｃの輪郭を併せて図示している。本実施形態のパワー半導体モジュールは、ベース板１４Ｄ以外は実施形態１のパワー半導体モジュールと同じ部材より構成される。そこで、以下ではベース板１４Ｄについて重点的に説明する。
図５は実施形態２のパワー半導体モジュールのベース板１４Ｄの平面図である。なお図５には、絶縁板１１ａ及び金属板１１ｃの輪郭を併せて図示している。本実施形態のパワー半導体モジュールは、ベース板１４Ｄ以外は実施形態１のパワー半導体モジュールと同じ部材より構成される。そこで、以下ではベース板１４Ｄについて重点的に説明する。
ベース板１４Ｄにおいて、積層基板１１の金属板１１ｃと接合される面に設けられた凹部は、当該金属板１１ｃの周縁に沿って不連続的に配置された溝１４ｅである。そして、溝１４ｄは、金属板１１ｃの端と対向する箇所の一部に配置されている。このように凹部が不連続な溝１４ｄであっても、積層基板１１の絶縁板１１ａにクラックが発生するのを抑制することができる。
図５に示される溝１４ｄは、平面形状がＬ字形状又は四角形形状を有している。溝１４ｄの平面形状は、Ｌ字形状又は四角形形状に限られず、例えば円形状、楕円形状などであってもよい。
（実施形態３）
図６は実施形態３のパワー半導体モジュールのベース板１４Ｆの平面図である。なお図６には、絶縁板１１ａ及び金属板１１ｃの輪郭を併せて図示している。本実施形態のパワー半導体モジュールは、ベース板１４Ｆ以外は実施形態２のパワー半導体モジュールと同じ部材より構成される。そこで、以下ではベース板１４Ｆについて重点的に説明する。
図６は実施形態３のパワー半導体モジュールのベース板１４Ｆの平面図である。なお図６には、絶縁板１１ａ及び金属板１１ｃの輪郭を併せて図示している。本実施形態のパワー半導体モジュールは、ベース板１４Ｆ以外は実施形態２のパワー半導体モジュールと同じ部材より構成される。そこで、以下ではベース板１４Ｆについて重点的に説明する。
ベース板１４Ｆにおいて、積層基板１１の金属板１１ｃと接合される面に設けられた凹部１４ｇは、金属板１１ｃの角部のみに配置されたＬ字形の平面形状を有している。そして、凹部１４ｇは、金属板１１ｃの角部と対向する箇所に配置されている。封止材１７に起因する応力は、金属板１１ｃの角部に特に集中する。このため、この角部に凹部１４ｇを配置することにより、積層基板１１の絶縁板１１ａにクラックが発生するのを効果的に抑制することができる。
なお、実施形態２で示した不連続な溝１４ｄについても、少なくとも金属板１１ｃの角部に溝１４ｄを配置することが、上記と同じ理由により特に有効である。
なお、実施形態２で示した不連続な溝１４ｄについても、少なくとも金属板１１ｃの角部に溝１４ｄを配置することが、上記と同じ理由により特に有効である。
実施形態１のパワー半導体モジュール１０を用いて、部分放電試験をヒートサイクル（−４０℃から１７５℃）前後で行った結果を図７に示す。
この部分放電試験の方法は次の通りである。まず、金属よりなるベース板１４を接地電位とし、外部端子１６の間を短絡させた。次に、外部端子１６側に商用周波数６０Ｈｚの交流電圧を印加する。この印加する交流電圧を０Ｖから徐々に上昇させ、部分放電が発生する電圧を測定した。比較用として、図１１に示す従来の構成で、同じ熱硬化性の硬質樹脂よりなる封止材１７で封止したパワー半導体モジュールの１１０の部分放電試験の結果も示す。
この部分放電試験の方法は次の通りである。まず、金属よりなるベース板１４を接地電位とし、外部端子１６の間を短絡させた。次に、外部端子１６側に商用周波数６０Ｈｚの交流電圧を印加する。この印加する交流電圧を０Ｖから徐々に上昇させ、部分放電が発生する電圧を測定した。比較用として、図１１に示す従来の構成で、同じ熱硬化性の硬質樹脂よりなる封止材１７で封止したパワー半導体モジュールの１１０の部分放電試験の結果も示す。
図７より、従来の構成のパワー半導体モジュール１１０では、初期の部分放電開始時間が低く、更にヒートサイクルにより部分開放開始電圧が低下した。これは、封止材１７の応力に起因して、絶縁板１１１ａにクラックが発生し、放電が発生する空間が形成されていたと考えられる。これに対し、本実施形態のパワー半導体モジュール１０では、放電開始電圧の低下はみられず、本発明の効果が確認できた。
次に、図１〜図３に示す実施形態１、図４に示す参考例、図１１に示す比較例について、ベース板と封止材との界面に加わる応力の解析を行った。その結果を、実施形態１については図８に、参考例については図９に、比較例については図１０に示す。なおそれぞれのグラフの横軸は、枠１８の内面側を基準にベース板と金属板との接合部までの距離を示している。
図１０から分かるように、比較例では、封止材の剥離強度である２５ＭＰａ（図中の破線）を超える応力が加わる。また参考例では、ベース板１４に溝１４ａが設けられていることから、アンカー効果により応力は比較例に比べて低くなっている。実施形態１は参考例と対比して、ベース板と金属板との接合部の近傍においても応力が上昇しておらず、応力が一層緩和されていることが分かる。
以上、本発明のパワー半導体モジュールを図面及び実施形態を用いて具体的に説明したが、本発明のパワー半導体モジュールは、実施形態及び図面の記載に限定されるものではなく、本発明の趣旨を逸脱しない範囲で幾多の変形が可能である。
１０ パワー半導体モジュール
１１ 積層基板
１１ａ 絶縁板
１１ｂ 回路板
１１ｃ 金属板
１２、１３ 半導体チップ
１４ ベース板
１４ａ 溝
１７ 封止材
１９ 接合材
１１ 積層基板
１１ａ 絶縁板
１１ｂ 回路板
１１ｃ 金属板
１２、１３ 半導体チップ
１４ ベース板
１４ａ 溝
１７ 封止材
１９ 接合材
Claims (8)
- セラミックで構成される絶縁板と、前記絶縁板のおもて面に配置された回路板と、前記絶縁板の裏面に配置された金属板と、を有する積層基板と、
前記回路板に固定された半導体チップと、
前記金属板の底面と接合され、前記金属板と接合される面のうち、前記金属板の端と対向する箇所の少なくとも一部に凹部を有するベース板と、
前記ベース板の周縁部に接着固定されている樹脂からなる枠と、
硬質樹脂で構成され、前記半導体チップ、前記絶縁板、前記回路板、前記金属板の側面、および前記凹部と対向する前記金属板の底面に接している封止材と、
を備える半導体装置。 - 前記封止材は、さらに前記凹部の内部全体と接している請求項１記載の半導体装置。
- 前記封止材は、熱硬化性樹脂で構成されている請求項１または２記載の半導体装置。
- 前記凹部が、前記金属板の角部に対向して配置されている請求項１ないし３のいずれか１項記載の半導体装置。
- 前記凹部が、前記金属板の周縁に沿って連続的に配置された溝である請求項１ないし４のいずれか１項記載の半導体装置。
- 前記凹部が、前記金属板の周縁に沿って不連続的に配置された溝である請求項１ないし４のいずれか１項記載の半導体装置。
- 前記半導体チップが、ワイドバンドギャップ半導体よりなる請求項１ないし６のいずれか１項記載の半導体装置。
- 前記金属板の裏面と前記ベース板とが、はんだ材で接合され、
前記ベース板が、前記金属板と接合される面にめっき膜が形成され、前記凹部にめっき膜が形成されていない請求項１ないし７のいずれか１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015075357A JP6500567B2 (ja) | 2015-04-01 | 2015-04-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015075357A JP6500567B2 (ja) | 2015-04-01 | 2015-04-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016195224A JP2016195224A (ja) | 2016-11-17 |
| JP6500567B2 true JP6500567B2 (ja) | 2019-04-17 |
Family
ID=57323035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015075357A Active JP6500567B2 (ja) | 2015-04-01 | 2015-04-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6500567B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6895307B2 (ja) * | 2017-04-27 | 2021-06-30 | 株式会社 日立パワーデバイス | 半導体装置 |
| JP7182374B2 (ja) * | 2017-05-15 | 2022-12-02 | 新光電気工業株式会社 | リードフレーム及びその製造方法 |
| JP6898203B2 (ja) | 2017-10-27 | 2021-07-07 | 株式会社 日立パワーデバイス | パワー半導体モジュール |
| WO2019146259A1 (ja) * | 2018-01-25 | 2019-08-01 | 住友電気工業株式会社 | 半導体装置 |
| JP7120256B2 (ja) * | 2018-01-25 | 2022-08-17 | 住友電気工業株式会社 | 半導体装置 |
| JP7005373B2 (ja) | 2018-02-09 | 2022-01-21 | 三菱電機株式会社 | パワーモジュールおよび電力変換装置 |
| WO2019176260A1 (ja) * | 2018-03-13 | 2019-09-19 | 住友電気工業株式会社 | 半導体装置 |
| JP7187814B2 (ja) * | 2018-04-27 | 2022-12-13 | 株式会社デンソー | 半導体装置 |
| WO2022102253A1 (ja) * | 2020-11-16 | 2022-05-19 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP7001186B1 (ja) | 2021-03-18 | 2022-01-19 | 富士電機株式会社 | 半導体装置、半導体モジュール、車両、および、半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4722415B2 (ja) * | 2004-06-14 | 2011-07-13 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2008294282A (ja) * | 2007-05-25 | 2008-12-04 | Showa Denko Kk | 半導体装置及び半導体装置の製造方法 |
| JP5602077B2 (ja) * | 2011-03-23 | 2014-10-08 | 三菱電機株式会社 | 半導体装置 |
| WO2013141154A1 (ja) * | 2012-03-22 | 2013-09-26 | 富士電機株式会社 | 放熱フィン付き半導体モジュール |
| JP6435945B2 (ja) * | 2015-03-23 | 2018-12-12 | 三菱マテリアル株式会社 | ヒートシンク付きパワーモジュール用基板 |
-
2015
- 2015-04-01 JP JP2015075357A patent/JP6500567B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016195224A (ja) | 2016-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6500567B2 (ja) | 半導体装置 | |
| JP6398270B2 (ja) | 半導体装置 | |
| JP6540326B2 (ja) | 半導体装置およびその製造方法 | |
| JP6755386B2 (ja) | 電力用半導体モジュールおよび電力用半導体モジュールの製造方法 | |
| WO2015174158A1 (ja) | パワー半導体モジュールおよび複合モジュール | |
| JP6439389B2 (ja) | 半導体装置 | |
| US11201121B2 (en) | Semiconductor device | |
| JP6097013B2 (ja) | パワーモジュール半導体装置 | |
| EP3026701A1 (en) | Power module and manufacturing method thereof | |
| CN110447094B (zh) | 半导体装置及其制造方法、及电力变换装置 | |
| WO2017094189A1 (ja) | 半導体モジュール | |
| JP2007012831A (ja) | パワー半導体装置 | |
| WO2017006771A1 (ja) | パワーモジュールおよびインバータ装置 | |
| JP2012015222A (ja) | 半導体装置 | |
| JP2019175989A (ja) | 半導体装置 | |
| JP5826443B1 (ja) | 半導体装置及びその製造方法 | |
| KR101766082B1 (ko) | 파워모듈 | |
| JP2015220398A (ja) | パワー半導体モジュール | |
| JP7135293B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2017135144A (ja) | 半導体モジュール | |
| JP7308791B2 (ja) | 電力半導体装置 | |
| JP7419781B2 (ja) | 半導体モジュール | |
| JP6891075B2 (ja) | パワー半導体モジュール | |
| US20230028808A1 (en) | Semiconductor device | |
| EP3065164A1 (en) | Power semiconductor arrangement and method of generating a power semiconductor arrangement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190304 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6500567 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |