JP6895307B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6895307B2
JP6895307B2 JP2017088243A JP2017088243A JP6895307B2 JP 6895307 B2 JP6895307 B2 JP 6895307B2 JP 2017088243 A JP2017088243 A JP 2017088243A JP 2017088243 A JP2017088243 A JP 2017088243A JP 6895307 B2 JP6895307 B2 JP 6895307B2
Authority
JP
Japan
Prior art keywords
metal layer
layer
semiconductor device
thickness
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017088243A
Other languages
English (en)
Other versions
JP2018186220A (ja
Inventor
紺野　哲豊
哲豊 紺野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2017088243A priority Critical patent/JP6895307B2/ja
Priority to PCT/JP2018/014994 priority patent/WO2018198747A1/ja
Publication of JP2018186220A publication Critical patent/JP2018186220A/ja
Application granted granted Critical
Publication of JP6895307B2 publication Critical patent/JP6895307B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40491—Connecting portions connected to auxiliary connecting means on the bonding areas being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、パワー半導体チップを備えた半導体装置に関する。
半導体装置は、直流電源から供給された直流電力をモーターなどの誘導性負荷に供給するための交流電力に変換する機能、あるいはモーターにより発電された交流電力を直流電源に供給するための直流電力に変換する機能を備えている。この交流電力を直流電量に変換する機能を果すために、半導体装置は、スイッチング機能を有するパワー半導体チップを備えている。そして、半導体装置は、導通動作と遮断動作を繰り返すことにより、直流電力から交流電力へ、あるいは、交流電力から直流電力へ、電力を変換する制御を行っている。
パワー半導体チップを備えた半導体装置は、放熱ベースの上に、配線パターンを形成した絶縁基板がはんだ等で接合され、その絶縁基板の配線パターンの上に、パワー半導体チップがはんだ等で搭載されている。パワー半導体チップには、表裏に電極が備えられ、裏面の電極は絶縁基板上の配線パターンと接続され、表面の電極はワイヤーを介して絶縁基板上の配線パターンと接続される。鉄道用途などの大電力用の半導体装置では、絶縁基板を複数搭載することで、大電流に対応できるようにしている。
半導体装置の絶縁基板上に搭載されるパワー半導体チップには、スイッチング素子として、ＭＯＳＦＥＴ(metal-oxide-semiconductor field-effect transistor)やＩＧＢＴ（Insulated Gate Bipolar Transistor）と、還流ダイオードが搭載される。
パワー半導体チップを備えた半導体装置において、配線部材とパワー半導体チップとの熱膨張差に基づく、配線部材とパワー半導体チップとの接合面の剥離を防止する、という課題がある。
この課題に対して、特許文献１には、絶縁基板上に装着されたパワー半導体チップ及び平板金属によって形成された半導体装置が開示されている。この特許文献１に開示された半導体装置は、パワー半導体チップの電極部と対向する電極対向部と、この電極対向部から折曲されて延在する立ち上げ部と、この立ち上げ部に連なる導出部とを有する配線部材を備えて、パワー半導体モジュールが構成されている。そして、このパワー半導体モジュールにおいて、パワー半導体チップの電極部と配線部材の電極対向部とが、導電性樹脂によって接続されている。
特開２０００−１２４３９８号公報
近年、パワー半導体装置の電流密度が上昇している。特に、炭化ケイ素（ＳｉＣ）を用いたパワー半導体チップは、シリコン（Ｓｉ）を用いたパワー半導体チップと比較して、最大動作温度がより高く、より大電流を流すことが可能となってきた。
パワー半導体装置の電流密度が上昇すると、一つのパワー半導体チップに流れる電流量が増加するため、発熱量が増大し、これに伴う熱伸縮が発生する。そして、この熱伸縮により、パワー半導体チップの裏面の電極と絶縁基板の配線パターンを接続する接合層が劣化する、パワー半導体チップの表面の電極とワイヤーの接合の信頼性が低下する、という問題が生じる。
また、特許文献１では、パワー半導体チップと配線部材との接続を、導電性樹脂（エポキシ樹脂等の樹脂をマトリクス材料として、銀等の導電性の充填剤を充填したもの）で行っている。そのため、パワー半導体チップの動作温度が高くなった場合に、導電性樹脂の耐熱性が十分ではなく、接続の信頼性が十分に得られない。
本発明の目的は、パワー半導体チップの表面電極に接続される配線の接合信頼性を向上させることを目的とする。
また、本発明の上記の目的及びその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
上記課題を解決するため、本発明の半導体装置は、パワー半導体チップと、回路配線パターンを有する絶縁基板と、パワー半導体チップの表面電極と接合された積層金属板と、積層金属板に接合されたワイヤーと、絶縁基板が接合された放熱ベースと、パワー半導体チップを絶縁基板に接合する第１の接合層と、積層金属板を前記パワー半導体チップの前記表面電極に接合する第２の接合層を備える。
そして、積層金属板は、第１金属層、第３金属層、及び、第１金属層と第３金属層に挟まれた第２金属層が積層されて形成される。さらに、第２金属層は、第１金属層及び第３金属層よりも厚く、かつ第１金属層及び第３金属層よりも熱膨張係数が小さい。
さらに、積層金属板の第１金属層に対する第２金属層の厚さは、５倍以上１８倍以下であり、積層金属板の厚さは、０．３ｍｍ以上１．０ｍｍ以下であり、積層金属板の第１金属層は銅、第２金属層は３６Ｎｉ−Ｆｅ、第３金属層は銅である。
本発明によれば、パワー半導体チップを備えた半導体装置の信頼性を向上することができる。これにより、半導体装置の寿命の向上を図ることができる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
本発明の一実施の形態の半導体装置の概略構成図（断面図）である。 従来の半導体装置の概略構成図（断面図）である。 積層金属板の厚さが１ｍｍの場合の、金属層の厚さの比と熱応力繰り返し回数比との関係を示したグラフである。 積層金属板の厚さが０．６ｍｍの場合の、金属層の厚さの比と熱応力繰り返し回数比との関係を示したグラフである。 積層金属板の厚さが０．３ｍｍの場合の、金属層の厚さの比と熱応力繰り返し回数比との関係を示したグラフである。
以下、図面等を用いて、本発明の実施形態について説明する。
本発明の一実施形態の半導体装置の概略構成図（断面図）を、図１に示す。
本実施形態の半導体装置は、パワー半導体チップであるＭＯＳＦＥＴ１０１、ワイヤー１０２、絶縁基板１０３、放熱ベース１０４、積層金属板１０５、ドレイン端子１０６Ｃ、ソース端子１０６Ｅ、ＭＯＳＦＥＴ１０１の下の接合層１０７、積層金属板１０５の下の接合層１０８、絶縁基板１０３の下の接合層１０９を備える。
ＭＯＳＦＥＴ１０１は、半導体層１０１Ｓ、ドレイン電極１０１Ｃ及びソース電極１０１Ｅで構成されている。半導体層１０１Ｓの裏面（絶縁基板１０３側）には、ドレイン電極１０１Ｃが設けられ、半導体層１０１Ｓの表面（ワイヤー１０２側）には、ソース電極１０１Ｅが設けられている。
本実施形態では、半導体層１０１ＳにＳｉＣ（シリコンカーバイド）を用いている。半導体層１０１ＳにＳｉＣを用いることにより、Ｓｉを用いた場合よりも、ＭＯＳＦＥＴ１０１の最大動作温度を高くすることができる。
ワイヤー１０２は、直径３００μｍ程度の銅ワイヤーである。より多くの電流を流すため、ワイヤーは通常複数本配置されている。
絶縁基板１０３は、絶縁層１０３Ｉと、裏面金属層１０３Ｍ、ドレイン配線パターン１０３Ｃ、ソース配線パターン１０３Ｅで構成されている。絶縁層１０３Ｉには、厚さ０．６３ｍｍ程度の窒化アルミニウム（ＡｌＮ）が用いられている。その他、耐圧や用途によっては、絶縁層に窒化珪素（Ｓｉ３Ｎ４）、酸化アルミニウム（Ａｌ２Ｏ３）等のセラミック材料が用いられることもある。
絶縁層１０３Ｉの裏側（放熱ベース１０４側）には、裏面金属層１０３Ｍが接合されている。裏面金属層１０３Ｍは、厚さ０．２ｍｍ程度のＣｕ（銅）の層である。
絶縁基板１０３の表面側、すなわち、ＭＯＳＦＥＴ１０１側には、ドレイン配線パターン１０３Ｃ及びソース配線パターン１０３Ｅが接合されている。ドレイン配線パターン１０３Ｃ及びソース配線パターン１０３Ｅは、厚さ０．３ｍｍ程度のＣｕの層である。
放熱ベース１０４は、パワー半導体チップから発せられた熱を、効率良く外部の冷却器に伝える役目をしている。放熱ベース１０４の材質としては、アルミニウム（Ａｌ）とシリコンカーバイド（ＳｉＣ）の複合材料（ＡｌＳｉＣ）が用いられる。放熱ベース１０４の厚さは、５ｍｍ程度である。
積層金属板１０５は、上層（ワイヤー１０２側）から順に、第１金属層１０５Ａ、第２金属層１０５Ｂ、第３金属層１０５Ｃの３層の金属層で構成されている。第１金属層１０５Ａには銅を、第２金属層１０５Ｂにはインバー（３６Ｎｉ−Ｆｅ）を、第３金属層１０５Ｃには銅を、それぞれ用いている。インバーは、熱膨張係数が１．８±０．２（１０−６／Ｋ）であり、銅の熱膨張係数１６．９（１０−６／Ｋ）に比べて小さい。したがって、第２金属層１０５Ｂは、第１金属層１０５Ａ及び第３金属層１０５Ｃよりも、熱膨張係数が小さい。
ドレイン端子１０６Ｃ及びソース端子１０６Ｅは、厚さ１．５ｍｍ程度の銅板を折り曲げ加工したものであり、それぞれドレイン配線パターン１０３Ｃ、ソース配線パターン１０３Ｅに接合され、外部機器との電流の流入流出に用いる端子である。
ＭＯＳＦＥＴ１０１のドレイン電極１０１Ｃは、絶縁基板１０３上のドレイン配線パターン１０３Ｃに、接合層１０７を介して接続されている。
ＭＯＳＦＥＴ１０１のソース電極１０１Ｅ上には、積層金属板１０５が、接合層１０８を介して接合されている。
積層金属板１０５上及び絶縁基板１０３のソース配線パターン１０３Ｅ上には、ワイヤー１０２が接合されている。
絶縁基板１０３は、接合層１０９を介して、放熱ベース１０４と接続されている。
接合層１０７及び接合層１０８には、銅の焼結体が用いられる。
ワイヤー１０２は、積層金属板１０５の第１金属層１０５Ａに接合されている。すなわち、ワイヤー１０２は、接合層を介さず直接、積層金属板１０５に接合されている。
ＭＯＳＦＥＴ１０１がオン状態の場合、ドレイン端子１０６Ｃから流入した電流は、ドレイン配線パターン１０３Ｃ、接合層１０７、ＭＯＳＦＥＴ１０１、接合層１０８、積層金属板１０５、ワイヤー１０２、ソース配線パターン１０３Ｅを通ってソース端子１０６Ｅから流出する。
なお、半導体装置には、この他にも、上述した構成の全体を覆う樹脂ケース、放電防止のための内部充填剤等を必要とするが、本実施形態で開示する技術内容と直接関係しないため、図示及び説明を省略した。
ここで、本実施形態と従来技術の違いについて説明する。従来の半導体装置の概略構成図（断面図）を、図２に示す。
図２に示す従来の半導体装置は、本実施形態で用いている積層金属板１０５とその接合材である接合層１０８がなく、ワイヤー１０２がソース電極１０１Ｅに直接接合されている。
また、従来の半導体装置は、ＭＯＳＦＥＴ１０１の下の接合層１０７として、はんだが用いられている。
さらにまた、従来の半導体装置は、ワイヤー１０２として、直径４００μｍのＡｌ（アルミニウム）ワイヤーが用いられている。
これに対して、本実施形態の半導体装置では、ＭＯＳＦＥＴ１０１とＣｕのワイヤー１０２の間に積層金属板１０５を介在させている。積層金属板１０５は、ＭＯＳＦＥＴ１０１の半導体層１０１Ｓより熱膨張係数が大きく、Ｃｕ（銅）のワイヤー１０２より熱膨張係数が小さい。このため、Ｃｕのワイヤー１０２やソース電極１０１Ｅにかかる熱応力が低減され、半導体装置の信頼性を高めることができる。
積層金属板１０５は、第１金属層１０５Ａ、第２金属層１０５Ｂ、第３金属層１０５Ｃの厚さの比率により、熱膨張係数を調整することが可能である。そして、積層金属板１０５の第２金属層１０５Ｂを、第１金属層１０５Ａ及び第３金属層１０５Ｃよりも厚く、かつ第１金属層１０５Ａ及び第３金属層１０５Ｃよりも線膨張係数を小さくすることにより、信頼性の高い接合となる。
さらに、各金属層をより好適な厚さの比率にすることにより、破壊に至る熱応力の繰り返し回数をより増大させることが可能である。
また、従来の半導体装置のように、Ａｌワイヤーを用いた場合、ＡｌワイヤーとＭＯＳＦＥＴ１０１の熱膨張係数差に起因した熱応力がＡｌワイヤーに繰り返しかかることにより、Ａｌワイヤーにクラックが入り破壊に至ることが問題になっていた。
これに対して、本実施形態の半導体装置において、ワイヤー１０２として用いているＣｕワイヤーは、従来のＡｌワイヤーに比べ、降伏応力が高く、熱応力がかかってもクラックが入りにくい、という特性がある。したがって、本実施形態では、Ｃｕワイヤーを用いることにより、信頼性の高い接合が得られる。
また、従来の半導体装置のように、ＭＯＳＦＥＴ１０１の下の接合層１０７として、はんだが用いられている場合、ＭＯＳＦＥＴ１０１と絶縁基板１０３の熱膨張係数差に起因した熱応力がパワー半導体チップの下の接合層１０７に繰り返しかかることにより、はんだにクラックが入り破壊に至ることが問題になっていた。
これに対して、本実施形態の半導体装置において、ＭＯＳＦＥＴ１０１の下の接合層１０７として用いている、銅の焼結体は、従来のはんだに比べて、降伏応力が高く、熱応力がかかってもクラックが入りにくい、という特性がある。したがって、銅の焼結体を用いることにより、信頼性の高い接合が得られる。
ただし、銅の焼結体に限定する必要はなく、例えば銀の焼結体を用いても、信頼性の高い接合が得られる。
本実施形態では、さらに、積層金属板１０５の下の接合材である接合層１０８にも、銅の焼結体を用いているため、同様に信頼性の高い接合が得られる。
なお、絶縁基板１０３と放熱ベース１０４の間の接合層１０９にかかる熱応力はあまり大きくない。そのため、接合層１０９には、接合層１０７や接合層１０８と同様に、銅の焼結体を用いてもよいし、他の材料、例えば銀の焼結体やはんだを用いてもよい。
ここで、図１に示した本実施の形態の半導体装置において、積層金属板１０５全体の厚さを同じとして、金属板１０５Ａ，１０５Ｂ，１０５Ｃの厚さの比率を変えて、熱応力に対する特性を調べた。
積層金属板１０５の全体の厚さが１ｍｍの場合について、第１金属層１０５Ａと第３金属層１０５Ｃは同じ厚さとして、第２金属層１０５Ｂの厚さ／第１金属層１０５Ａの厚さの比率を１〜２０の間で変えて、半導体装置の試料を作製した。
同様にして、積層金属板１０５の全体の厚さが０．６ｍｍの場合、０．３ｍｍの場合についても、第２金属層１０５Ｂの厚さ／第１金属層１０５Ａの厚さの比率を１〜２０の間で変えて、半導体装置の試料を作製した。
作製した半導体装置の各試料に対して、熱応力を繰り返し加えて、破壊に至るまでの熱応力の繰り返し回数を測定した。熱応力の繰り返しの条件は、ＭＯＳＦＥＴ１０１に間欠的な電流を流すことにより、ＭＯＳＦＥＴ１０１の温度が５０℃から１７５℃に上昇し再び５０℃に降下することを繰り返す温度負荷とした。
そして、第２金属層１０５Ｂと第１金属層１０５Ａが同じ厚さの場合、つまり第２金属層１０５Ｂの第１金属層１０５Ａに対する厚さの比率が１の場合を基準として、この基準の場合の繰り返し回数に対する各試料の繰り返し回数の比を求めた。この繰り返し回数の比を、以下、「熱応力繰り返し回数比」と呼ぶ。
図３は、積層金属板１０５の厚さが１ｍｍの場合の、第２金属層１０５Ｂの第１金属層１０５Ａに対する厚さの比率と、破壊に至るまでの熱応力繰り返し回数比との関係を表したグラフである。
図３に示すように、破壊に至るまでの熱応力繰り返し回数比は、第２金属層１０５Ｂの第１金属層１０５Ａに対する厚さの比率が１の場合よりも、１より大きい場合の方が増大することがわかる。特に、第２金属層１０５Ｂの第１金属層１０５Ａに対する厚さの比率が５以上１８以下の場合、第２金属層１０５Ｂの第１金属層１０５Ａに対する厚さの比率が１の場合に比べ、破壊に至るまでの熱応力繰り返し回数が４倍以上増大する。さらに好ましくは、第２金属層１０５Ｂの第１金属層１０５Ａに対する厚さの比率が９以上１６以下の場合、第２金属層１０５Ｂの第１金属層１０５Ａに対する厚さの比率が１の場合に比べ、破壊に至るまでの熱応力繰り返し回数が４.５倍以上増大する。
図４は、積層金属板１０５の厚さが０．６ｍｍの場合の、第２金属層１０５Ｂの第１金属層１０５Ａに対する厚さの比率と、破壊に至るまでの熱応力繰り返し回数比の関係を表したグラフである。
図４に示すように、破壊に至るまでの熱応力繰り返し回数比は、第２金属層１０５Ｂの第１金属層１０５Ａに対する厚さの比率が１の場合よりも、１より大きい場合の方が増大することがわかる。特に、第２金属層１０５Ｂの第１金属層１０５Ａに対する厚さの比率が５以上１８以下の場合、第２金属層１０５Ｂの第１金属層１０５Ａに対する厚さの比率が１の場合に比べ、破壊に至るまでの熱応力繰り返し回数が４．５倍以上増大する。さらに好ましくは、第２金属層１０５Ｂの第１金属層１０５Ａに対する厚さの比率が９以上１６以下の場合、第２金属層１０５Ｂの第１金属層１０５Ａに対する厚さの比率が１の場合に比べ、破壊に至るまでの熱応力繰り返し回数が５．９倍以上増大する。
図５は、積層金属板１０５の厚さが０．３ｍｍの場合の、第２金属層１０５Ｂの第１金属層１０５Ａに対する厚さの比率と、破壊に至るまでの熱応力繰り返し回数比の関係を表したグラフである。
図５に示すように、破壊に至るまでの熱応力繰り返し回数比は、第２金属層１０５Ｂの第１金属層１０５Ａに対する厚さの比率が１の場合よりも、１より大きい場合の方が増大することがわかる。特に、第２金属層１０５Ｂの第１金属層１０５Ａに対する厚さの比率が５以上１８以下の場合、第２金属層１０５Ｂの第１金属層１０５Ａに対する厚さの比率が１の場合に比べ、破壊に至るまでの熱応力繰り返し回数が３．５倍以上増大する。さらに好ましくは、第２金属層１０５Ｂの第１金属層１０５Ａに対する厚さの比率が９以上１６以下の場合、第２金属層１０５Ｂの第１金属層１０５Ａに対する厚さの比率が１の場合に比べ、破壊に至るまでに熱応力繰り返し回数が４倍以上増大する。
図３〜図５に示した結果から、積層金属板１０５の厚さが０．３ｍｍ以上１．０ｍｍ以下の範囲において、第１金属層１０５Ａよりも第２金属層１０５Ｂを厚くして、第２金属層１０５Ｂの厚さ／第１金属層１０５Ａの厚さの比を大きくしていくことにより、破壊に至るまでの熱応力繰り返し回数を大きくして、半導体装置の寿命を向上できることが確かめられた。そして、好ましくは第２金属層１０５Ｂの第１金属層１０５Ａに対する厚さの比率を５以上１８以下、さらに好ましくは第２金属層１０５Ｂの第１金属層１０５Ａに対する厚さの比率を９以上１６以下とすることにより、熱応力繰り返し回数を十分に大きくすることができる。
上述の実施形態の半導体装置によれば、ＭＯＳＦＥＴ１０１とＣｕのワイヤー１０２の間に、積層金属板１０５を介在させている。そして、積層金属板１０５は、ＭＯＳＦＥＴ１０１の半導体層１０１Ｓより熱膨張係数が大きく、Ｃｕのワイヤー１０２より熱膨張係数が小さいので、Ｃｕのワイヤー１０２やソース電極１０１Ｅにかかる熱応力が低減される。これにより、ＭＯＳＦＥＴ１０１の表面電極であるソース電極１０１のクラックの進展を低減することができるので、半導体装置の信頼性を向上することができる。
また、積層金属板１０５を配置したことにより、熱容量が増加するため、瞬時の温度上昇が抑えられ、短絡への耐性を向上することができる。
そして、接続部分のクラックの進展を抑制することができ、半導体装置の信頼性を向上することができるので、ＭＯＳＦＥＴ１０１等パワー半導体チップの高温（例えば、１７５℃程度）での動作が可能になる。高温での動作が可能になることにより、冷却器を簡素化し、半導体装置の小型化を図ることも可能になる。
また、半導体装置の信頼性を向上することができるので、半導体装置を備えた機器の寿命を向上することができる。
さらに、ワイヤーを銅製のワイヤーとすることにより、ワイヤーのクラック進展を低減することができ、半導体装置の信頼性を向上することができる。
さらにまた、第１の接合層１０７及び第２の接合層１０８に、銅または銀の焼結体を用いることにより、従来のはんだに比べて降伏応力が高くなり、熱応力がかかってもクラックが入りにくくなる。これにより、信頼性の高い接合が得られる。
なお、本実施形態では、スイッチング素子にＭＯＳＦＥＴ１０１を用いたが、これに限らず、電流のオン・オフを切り替え可能な素子なら使用することが可能である。例えば、スイッチング素子にＩＧＢＴ（Insulated Gate Bipolar Transistor）を用いることも可能である。
また、本実施形態では、還流ダイオードとしてＭＯＳＦＥＴ１０１の内蔵ボディーダイオードを用いているが、還流ダイオードを別途搭載した形態も可能である。
１０１ ＭＯＳＦＥＴ、１０１Ｃ ドレイン電極、１０１Ｅ ソース電極、１０２ ワイヤー、１０３ 絶縁基板、１０３Ｉ 絶縁層、１０３Ｃ ドレイン配線パターン、１０３Ｅ ソース配線パターン、１０３Ｍ 裏面金属層、１０４ 放熱ベース、１０５ 積層金属板、１０５Ａ 第１金属層、１０５Ｂ 第２金属層、１０５Ｃ 第３金属層、１０６Ｃ ドレイン端子、１０６Ｅ ソース端子、１０７，１０８，１０９ 接合層

Claims (4)

  1. パワー半導体チップと、
    回路配線パターンを有する絶縁基板と、
    前記パワー半導体チップの表面電極と接合された積層金属板と、
    前記積層金属板に接合されたワイヤーと、
    前記絶縁基板が接合された放熱ベースと、
    前記パワー半導体チップを前記絶縁基板に接合する第１の接合層と、
    前記積層金属板を前記パワー半導体チップの前記表面電極に接合する第２の接合層を備え、
    前記積層金属板は、第１金属層、第３金属層、及び、前記第１金属層と前記第３金属層に挟まれた第２金属層が積層されて成り、
    前記第２金属層は、前記第１金属層及び前記第３金属層よりも厚く、かつ前記第１金属層及び前記第３金属層よりも熱膨張係数が小さく、
    前記積層金属板の前記第１金属層に対する前記第２金属層の厚さは、５倍以上１８倍以下であり、
    前記積層金属板の厚さは、０．３ｍｍ以上１．０ｍｍ以下であり、
    前記積層金属板の前記第１金属層は銅、前記第２金属層は３６Ｎｉ−Ｆｅ、前記第３金属層は銅である、
    ことを特徴とする半導体装置。
  2. 前記ワイヤーは銅製のワイヤーである、
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記第１の接合層と前記第２の接合層が、銅または銀の焼結体である
    ことを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記パワー半導体チップの半導体はシリコンカーバイドである、
    ことを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置。
JP2017088243A 2017-04-27 2017-04-27 半導体装置 Active JP6895307B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017088243A JP6895307B2 (ja) 2017-04-27 2017-04-27 半導体装置
PCT/JP2018/014994 WO2018198747A1 (ja) 2017-04-27 2018-04-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017088243A JP6895307B2 (ja) 2017-04-27 2017-04-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2018186220A JP2018186220A (ja) 2018-11-22
JP6895307B2 true JP6895307B2 (ja) 2021-06-30

Family

ID=63918284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017088243A Active JP6895307B2 (ja) 2017-04-27 2017-04-27 半導体装置

Country Status (2)

Country Link
JP (1) JP6895307B2 (ja)
WO (1) WO2018198747A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112567504B (zh) * 2018-11-30 2024-08-20 株式会社博迈立铖 电连接用部件、电连接结构和电连接用结构的制造方法
WO2021117402A1 (ja) * 2019-12-12 2021-06-17 住友電気工業株式会社 半導体装置
US20230253349A1 (en) * 2020-08-03 2023-08-10 Mitsubishi Electric Corporation Semiconductor device, manufacturing method thereof and power converter

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015142059A (ja) * 2014-01-30 2015-08-03 株式会社日立製作所 パワー半導体モジュール
JP2016143685A (ja) * 2015-01-30 2016-08-08 株式会社日立製作所 半導体モジュール
JP6500567B2 (ja) * 2015-04-01 2019-04-17 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
WO2018198747A1 (ja) 2018-11-01
JP2018186220A (ja) 2018-11-22

Similar Documents

Publication Publication Date Title
JP6300386B2 (ja) 半導体装置
US9171773B2 (en) Semiconductor device
JP6755386B2 (ja) 電力用半導体モジュールおよび電力用半導体モジュールの製造方法
JP5542567B2 (ja) 半導体装置
US10861833B2 (en) Semiconductor device
CN108735692B (zh) 半导体装置
JP2007251076A (ja) パワー半導体モジュール
KR20090005221A (ko) 전력 반도체 모듈
US20170018495A1 (en) Semiconductor device for electric power
JP6330436B2 (ja) パワー半導体モジュール
US20200075455A1 (en) Circuit Cooled on Two Sides
JP6895307B2 (ja) 半導体装置
JP6192561B2 (ja) 電力用半導体装置
US9443784B2 (en) Semiconductor module including plate-shaped insulating members having different thickness
US20130112993A1 (en) Semiconductor device and wiring substrate
JP6826665B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP4096741B2 (ja) 半導体装置
JP2019134018A (ja) 半導体装置
JP2012209470A (ja) 半導体装置、半導体装置モジュール及び半導体装置の製造方法
JP7419781B2 (ja) 半導体モジュール
JP2007150342A (ja) 半導体装置およびその製造方法
CN106252307A (zh) 半导体装置
JP7570298B2 (ja) 半導体装置
US20230028808A1 (en) Semiconductor device
JP7170911B2 (ja) パワー半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210607

R150 Certificate of patent or registration of utility model

Ref document number: 6895307

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350