JP6330436B2 - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JP6330436B2
JP6330436B2 JP2014075640A JP2014075640A JP6330436B2 JP 6330436 B2 JP6330436 B2 JP 6330436B2 JP 2014075640 A JP2014075640 A JP 2014075640A JP 2014075640 A JP2014075640 A JP 2014075640A JP 6330436 B2 JP6330436 B2 JP 6330436B2
Authority
JP
Japan
Prior art keywords
circuit board
power semiconductor
insulating substrate
semiconductor module
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014075640A
Other languages
English (en)
Other versions
JP2015198171A (ja
Inventor
稲葉　哲也
哲也 稲葉
池田　良成
良成 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2014075640A priority Critical patent/JP6330436B2/ja
Priority to US14/672,467 priority patent/US9812431B2/en
Publication of JP2015198171A publication Critical patent/JP2015198171A/ja
Application granted granted Critical
Publication of JP6330436B2 publication Critical patent/JP6330436B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

本発明は、パワー半導体モジュールに関する。
半導体装置としてのパワー半導体モジュールは、大別して絶縁型のパワー半導体モジュールと非絶縁型のパワー半導体モジュールとがある。非絶縁型のパワー半導体モジュールは、パワー半導体モジュールそれ自体が絶縁機能を有していないパワー半導体モジュールである。そして、当該パワー半導体モジュールが取り付けられる装置が絶縁機能を備え、当該パワー半導体モジュールの絶縁機能を担っている。非絶縁型のパワー半導体モジュールは、特に低いインダクタンスが必要とされる装置に用いられる。非絶縁型のパワー半導体モジュールは、特許文献１、特許文献２、特許文献３に記載されている。
非絶縁型のパワー半導体モジュールの一例を図４に平面図で、図５に断面図で示す。
図４及び図５に示すパワー半導体モジュール１０１は、導電板としての金属ベース２を備えている。
この金属ベース２上には、半導体素子としての半導体チップ３が電気的に接続して固定されている。図示した例では、半導体チップ３が金属ベース２上に複数個が設けられている。半導体チップ３の下面に形成されたドレイン電極と金属ベース２とが、図示しない接合材、例えばはんだにより接合されている。
この金属ベース２上には、半導体チップ３とは別に、絶縁基板４が接合されている。絶縁基板４は、絶縁板４１と、絶縁板４１の一方の面に設けられ、絶縁基板と図示しない接合材、例えばはんだにより接合される金属板４２と、絶縁板４１のもう一方の面に設けられ、所定の回路を形成する回路板４３（４３ａおよび４３ｂ）とからなる。
また、絶縁基板４の回路板４３ａに、金属端子５の一方の端部が電気的に接続され、固定される。金属端子５の他方の端部は、半導体チップ３及び絶縁基板が収容されるケース６よりも外方に突出するようになっている。ケース６内で半導体チップ３及び絶縁基板４は、絶縁材７、例えば熱硬化性樹脂により封止される。
半導体チップ３と絶縁基板４とを電気的に接続するために、半導体チップ３の上面に形成されたソース電極と絶縁基板４の回路板４３ａとが、ボンディングワイヤ１０８により接続されている。また、半導体チップ３の上面に形成されたゲート電極と絶縁基板４の回路板４３ｂとが、ボンディングワイヤ１０８により接続されている。
図４及び図５に示したパワー半導体モジュール１０１は、半導体チップ３が金属ベース２に電気的に接続して固定されているため非絶縁型であり、さらにインダクタンスが低いモジュールである。また、複数のパワー半導体モジュール１０１を上下に重ねて加圧することにより、直列で用いることが可能である。なぜなら、下側に位置するパワー半導体モジュール１０１の金属端子５の先端と、上側に位置するパワー半導体モジュール１０１の金属ベース２とが接触して導通可能だからである。さらに、パワー半導体モジュール１０１は、複数のモジュールを上下に重ねて押圧したときに、半導体チップ３には荷重が加わらない構造となっているからである。
特開平１−１２２１４６号公報 特開平６−２９５９６５号公報 特開平７−３１２４１０号公報
高周波でスイッチングが必要とされる装置に用いられるパワー半導体モジュールは、低いインダクタンス特性を有することが求められる。上記の非絶縁型のパワー半導体モジュール１０１は、インダクタンスが低いために、かかる高周波でスイッチングが必要とされる装置に用いられて好適である。しかしながら、各種の装置における高速スイッチングの要請は止むことがなく、よってパワー半導体モジュールについても、さらなる低インダクタンス化が求められる。
そこで、本発明は、上記の問題を有利に解決するものであり、非絶縁型のパワー半導体モジュールにおいて、更なる低インダクタンス化を達成することができるパワー半導体モモジュールを提供することを目的とする。
本発明のパワー半導体モジュールは、金属ベースと、両主面に第１電極および第２電極が設けられ、該第１電極が該金属ベースに電気的に接続して固定された半導体素子と、回路板、絶縁板、金属板が積層して構成され、該金属板が該金属ベースに該半導体素子と同じ側で固定された絶縁基板と、該半導体素子及び該絶縁基板に対向して設けられ、該半導体素子の第２電極と該絶縁基板の回路板とを電気的に接続する金属膜を有する回路基板と、一端が該半導体素子の第２電極に電気的に接続して固定され、他端が該回路基板の金属膜と電気的に接続して固定される導電ポストを備えている。
また本発明のその他のパワー半導体モジュールは、金属ベースと、両主面に第１電極および第２電極が設けられ、該第１電極が該金属ベースに電気的に接続して固定された半導体素子と、回路板、絶縁板、金属板が積層して構成され、該金属板が該金属ベースに該半導体素子と同じ側で固定された絶縁基板と、該半導体素子及び該絶縁基板に対向して設けられ、該半導体素子の第２電極と該絶縁基板の回路板とを電気的に接続する金属膜を有する回路基板と、一端が該絶縁基板の回路板に電気的に接続して固定され、他端が該回路基板の金属膜と電気的に接続して固定される導電ポストを備えている。
本発明のパワー半導体モジュールによれば、回路基板及び導電ポストを備え、半導体素子と絶縁基板とが、当該回路基板及び導電ポストによって電気的に接続されるから、ボンディングワイヤを用いた従来のパワー半導体モジュールに比べてインダクタンスを下げることができる。
本発明の一実施形態のパワー半導体モジュールの説明図である。 実施形態２のパワー半導体モジュールの断面図である。 実施形態３のパワー半導体モジュールの断面図である。 従来のパワー半導体モジュールの一例の平面図である。 従来のパワー半導体モジュールの一例の断面図である。
以下、本発明のパワー半導体モジュールの実施形態について、図面を参照しつつ具体的に説明する。
（実施形態１）
図１は、本発明の一実施形態のパワー半導体モジュールの断面図（同図（ａ））及び拡大断面図（同図（ｂ））である。図１（ａ）は、図５に示す従来のパワー半導体モジュールの断面図に対応する図面である。
図１（ａ）に示した本実施形態のパワー半導体モジュール１は、導電板としての金属ベース２を備えている。また両主面に第１電極および第２電極が設けられた、半導体素子としての半導体チップ３を備えている。そして金属ベース２上には、半導体チップ３が固定されている。半導体チップ３は、具体的には、例えばＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）やパワーＭＯＳＦＥＴである。以下はパワーＭＯＳＦＥＴの例であって、下面に形成された第１電極がドレイン電極であり、上面に形成された第２電極がソース電極及びゲート電極である場合について説明する。半導体チップ３が炭化ケイ素（ＳｉＣ）からなるパワーＭＯＳＦＥＴである場合は、シリコンからなる半導体チップに比べて高周波でのスイッチングが可能であるために、本実施形態のパワー半導体モジュールの半導体チップ３として最適である。
もっとも、本発明において半導体素子は、ＩＧＢＴやパワーＭＯＳＦＥＴに限定されず、スイッチングの動作が可能な半導体素子であればよい。図示した例において、半導体チップ３は、紙面左右方向に合計２個が設けられているとともに、紙面奥行方向に複数個が設けられている。これらの半導体チップ３は、各半導体チップ３の下面に形成された第１電極（ドレイン電極）と金属ベース２とが、図示しない導電性の接合材、例えばはんだや金属焼結材により接合されている。これにより半導体チップ３の第１電極と金属ベース２の電気的な接続も確保されている。
この金属ベース２上には、半導体チップ３とは別に、絶縁基板４が接合されている。絶縁基板４は図１（ａ）で示す通り、回路板４３と、絶縁板４１と、金属板４２が積層して構成されている。回路板４３および金属板４２は、絶縁基板と図示しない接合材、例えばはんだにより接合されている。そして回路板４３は、所定の回路を形成する回路板４３ａ、４３ｂで構成されている。絶縁板４１は例えば窒化アルミニウム、酸化アルミニウム等の絶縁性セラミックス絶縁板よりなり、金属板４２、回路板４３は、例えば銅よりなる。絶縁基板４は、これらの絶縁板４１と金属板４２、回路板４３とを直接接合したＤＣＢ（Direct Copper Bond）基板等を用いることができる。
また、絶縁基板４の回路板４３ａに、金属端子５の一方の端部が電気的に接続され、固定される。金属端子５の他方の端部は、半導体チップ３及び絶縁基板４が収容されるケース６よりも外方に突出するようになっている。ケース６内で半導体チップ３及び絶縁基板４は、絶縁材７としての絶縁性ゲルや絶縁性硬質樹脂により封止される。絶縁材７は、高温使用に耐えられるという観点から絶縁性硬質樹脂、なかでもエポキシ樹脂が好ましい。本実施形態のパワー半導体モジュール１における、金属ベース２、半導体チップ３、絶縁基板４、金属端子５、ケース６及び絶縁材７は、図４に示した従来のパワー半導体モジュール１０１と同様の構成とすることができる。したがって、以下の説明では、金属ベース２、半導体チップ３、絶縁基板４、金属端子５、ケース６及び絶縁材７の説明に関して図４を参照できる。
本実施形態のパワー半導体モジュール１は、半導体チップ３及び絶縁基板４に対向して回路基板８が設けられている。これは、半導体チップ３の上面に形成された第２電極のうちのソース電極と、絶縁基板４の回路板４３ａとを電気的に接続するためである。また、半導体チップ３の上面に形成された第２電極のうちのゲート電極と、絶縁基板４の回路板４３ｂとを電気的に接続するためである。この回路基板８は、図１（ｂ）に拡大断面図を示すように絶縁板８１の少なくとも一方の表面に、銅やアルミニウム等の導電性金属により形成された金属層８２が形成されているものである。低インダクタンスのためには、金属層８２は銅配線が好ましい。回路基板８には、少なくとも２種類の金属層を有する。一つは、半導体チップ３の上面に形成されたソース電極と、絶縁基板４の回路板４３ａとを電気的に接続するための金属層である。もう一つは、半導体チップ３の上面に形成されたゲート電極と、絶縁基板４の回路板４３ｂとを電気的に接続するための金属層である。
そして、この回路基板８の金属層８２に電気的に接続したスルーホール８ａに導電ポスト９の一端が挿入され、はんだ等の導電性の接合材（図示せず）により接合されている。この導電ポスト９の他端は、半導体チップ３の上面に形成された第２電極（ソース電極又はゲート電極）と、はんだ等の導電性の接合材１０により接合されている。
また、回路基板８の金属層８２と絶縁基板４の回路板４３ａ、４３ｂとは、接合パッド８３を介してはんだ等の接合材１０により接合されている。
上記の構成により、絶縁基板４の回路板４３ａと半導体チップ３のソース電極とが、回路基板８と導電ポスト９と接合材１０とを介して電気的に接合される。また、絶縁基板４の回路板４３ｂと半導体チップ３のゲート電極とが、回路基板８と導電ポスト９と接合材１０とを介して電気的に接合される。本実施形態のパワー半導体モジュール１は、図５に示した従来のパワー半導体モジュール１０１におけるボンディングワイヤ１０８の代わりに、回路基板８と導電ポスト９とを用いた構成になる。
本実施形態のパワー半導体モジュール１における回路基板８と導電ポスト９を用いた電気的接続は、図５に示した従来のパワー半導体モジュール１０１におけるボンディングワイヤ１０８と比べて、配線の断面積を太くすることができる。また、配線長を短くすることができる。更に、回路基板８において隣接する金属層、又は隣接する複数の導電ポスト９について、ソース電極から流れる電流と、ゲート電極に流れる電流との方向を逆向きにして、インダクタンスをさらに低減することができる。これらのことから、本実施形態のパワー半導体モジュール１は、従来のパワー半導体モジュール１０１よりも低インダクタンスとすることができる。従来のパワー半導体モジュール１０１のインダクタンス全体に占める、ボンディングワイヤ１０８によるインダクタンスの割合は大きいことから、ボンディングワイヤ１０８を用いない本実施形態のパワー半導体モジュール１のインダクタンス低減効果は大きい。
また、半導体チップ３のゲートに接続する配線において、従来例のボンディングワイヤ１０８では困難である等長配線が、回路基板８では可能である。なぜならボンディングワイヤ１０８は図４に示す通り直線状でのみ配線が可能であるのに対し、回路基板８を用いればいかなる形状の配線も可能だからである。このゲートの等長配線により、複数の半導体チップ３を同期させてスイッチングすることが可能となるため、パワー半導体モジュール１のスイッチング特性を向上させることができる。
また、近年の半導体チップの小型化、半導体チップに流す電流の大電流化、電流密度の増大化の要請があった。しかし、従来のパワー半導体モジュール１０１においてそれを実現することは、ボンディングワイヤ１０８の細線化の限界、通電電流の限界、ボンディング装置の制限等によって難しくなりつつあった。これに対して、本実施形態のパワー半導体モジュール１は、回路基板８と導電ポスト９とを用いて半導体チップ３と絶縁基板４とを電気的に接続している。このため、上述した半導体チップの小型化、半導体チップに流す電流の大電流化、電流密度の増大化を図ることができ、また、容易に組み立てることができる。
また従来のパワー半導体モジュール１０１は、ボンディングワイヤ１０８と半導体チップ３との接合部に、半導体チップ３の温度変化の繰り返しによってクラックが入り易い。また、場合によっては半導体チップ３からボンディングワイヤ１０８が剥がれることもあった。それに対して、本実施形態のパワー半導体モジュール１は、半導体チップ３と回路基板８とを、導電ポスト９および接合材１０により信頼性高く接合することができるので、パワー半導体モジュール１の信頼性を高めることができる。
また更に、本実施形態のパワー半導体モジュール１は、従来のパワー半導体モジュール１０１と比べて、ボンディングワイヤ１０８を用いない分だけパッケージ高さを低くすることができる。このため、ケース６内に充填される絶縁材７の充填高さ又は充填量を小さくすることができる。これによりパワー半導体モジュール１のコストを下げることができ、また、信頼性を高めることができる。
本実施形態のパワー半導体モジュール１において、回路基板８は、絶縁板８１がガラスエポキシ材などからなるリジッド基板でもよく、また、絶縁板８１がポリイミド材などからなるフレキシブル基板でよく、更に、セラミックス基板でもよい。回路基板８の金属層８２は、絶縁板８１の一方の面（上面又は下面）に形成されていてもよいし、または両面に形成されていてもよい。また回路基板８は、絶縁基板４との接合部に、図１（ｂ）に示したような接合パッド８３を備えている。この接合パッド８３は、回路基板８と絶縁基板４との接合面積を拡大して接合の信頼性を高めるのに役立つが、必須の構成要素ではない。
導電ポスト９は、導電性のよい銅などの金属材料からなる。また、必要に応じて金属めっきを表面に施すことができる。導電ポスト９の外形は、円柱形状、直方体形状等の形状とすることができるが特に限定されない。もっとも、導電ポスト９の底面は、半導体チップ３上面に形成された第２電極より小さくしなければならない。また、導電ポスト９の高さが高ければケース６内での絶縁材７の流動の容易になり、低ければパワー半導体モジュールのパッケージの高さを低くすることができる。このため導電ポスト９の高さはこれらの要件を勘案して適宜決めればよい。
更に、一つの半導体チップ３に対する導電ポスト９の設置数は任意であり、一つの電極に複数個の導電ポスト９を接合することも可能である。
パワー半導体モジュール１では、回路基板８と導電ポスト９とを接合して一体化した、導電ポスト付き回路基板を用いているので、その製造工程を簡素化することができる。
本実施形態のパワー半導体モジュール１は、金属ベース２の表面から半導体チップ３の上面電極までの高さよりも、金属ベース２の表面から絶縁基板４の表面までの高さの方が高い。したがって、回路基板８が金属ベース２や絶縁基板４とほぼ平行に位置されるようにするため、回路基板８と絶縁基板４との接合には導電ポストは用いず、接合パッド８３を介して接合材１０により接合されている。しかし、長さが異なる導電ポスト９を用いることにより、回路基板８の平行を保ちつつ、導電ポスト９を回路基板８と半導体チップ３との接合ばかりでなく、回路基板８と絶縁基板４との接合にも用いることもできる。
（実施形態２）
図２に、本発明の実施形態２のパワー半導体モジュールの断面図を示す。図２に示した本実施形態のパワー半導体モジュール２１は、図１に示した実施形態１のパワー半導体モジュール１と同一の部材について同一の符号を付した。したがって、以下に述べる実施形態２のパワー半導体モジュールの説明では、図１に示した実施形態１のパワー半導体モジュール１と同一の部材についての重複する説明は省略する。
図２に示した実施形態２のパワー半導体モジュール２１の、図１に示した実施形態１のパワー半導体モジュール１との大きな相違点は、金属ベース２と、半導体チップ３との間に、金属ブロック１１が設けられ、半導体チップ３は、金属ブロック１１を介して金属ベース２と導通している点である。この金属ブロック１１は、図示しない導電性の接合材により金属ベース２及び半導体チップ３とそれぞれ接合されている。
金属ブロック１１は、金属ベース２の線膨張係数と、半導体チップ３の線膨張係数との中間の線膨張係数を有する金属材料、例えばモリブデンからなる。このような金属ブロック１１が設けられることにより、半導体チップ３が発熱したときの熱膨張差に起因して、金属ベース２と半導体チップ３との間の接合材でクラック等の不具合が生じるのを効果的に抑制することができる。
パワー半導体モジュール２１は、金属ベース２の表面から半導体チップ３の上面電極までの高さよりも、金属ベース２の表面から絶縁基板４の表面までの高さが低い。したがって、回路基板８が金属ベース２や絶縁基板４とほぼ平行に配置されるように、導電ポスト９は、回路基板８と絶縁基板４との接合に用いられている。そして、回路基板８と半導体チップ３との接合には導電ポストではなく、接合パッド８３を介して接合材１０により接合されている。
また本発明の実施形態２の変形例として、金属ブロック１１の高さを図２よりも低くして、金属ベース２の表面から半導体チップ３の上面電極までの高さよりも、金属ベース２の表面から絶縁基板４の表面までの高さを高くすることもできる。この場合には実施形態１と同様に、導電ポストは、回路基板８と半導体チップ３との接合に用いられ、回路基板８と絶縁基板との接合には接合パッドを介して接合されるようにすればよい。要するに、金属ベース２の表面から半導体チップの上面電極までの高さと、金属ベース２の表面から絶縁基板４の表面までの高さとを比較して、低い方に導電ポスト９を用いればよい。
（実施形態３）
図３に、本発明の実施形態３のパワー半導体モジュールの断面図を示す。図３に示した本実施形態のパワー半導体モジュール３１は、図１に示した実施形態１のパワー半導体モジュール１と同一の部材について同一の符号を付した。したがって、以下に述べる実施形態３のパワー半導体モジュールの説明では、図１に示した実施形態１のパワー半導体モジュール１と同一の部材についての重複する説明は省略する。
絶縁基板４と回路基板８との間隔が狭い場合、本発明のパワー半導体モジュールを製造する際に、用いる絶縁材７の粘性によっては絶縁基板４と回路基板８との間に絶縁材７が十分に充填されない可能性がある。これを解消するために実施形態３のパワー半導体モジュール３１は、図１に示したパワー半導体モジュール１よりも回路基板８が絶縁基板４から離れて設けられている。このようにも回路基板８が絶縁基板４から離れて設けられていることにより、絶縁材７の充填性をさらに向上させることができる。
図３に示したパワー半導体モジュール３１は、パワー半導体モジュール１と比べて回路基板８が、導電ポスト９の、より長手方向端部寄りで接合されている。もしくは図１に示した導電ポストよりも長い導電ポスト９が用いられ、その導電ポスト９の一端部に回路基板８が接合されている。さらに、絶縁基板４の回路板４３と回路基板８との間に、金属ブロック１２が設けられ、絶縁基板の回路板４３は、金属ブロック１２及び接合材１０を介して回路基板８と導通している。金属ブロック１２は、図示しない導電性の接合材により回路基板８と接合されている。
金属ブロック１２は、導電性のよい銅などからなる。金属ブロック１２が設けられることにより、回路基板８を金属ベース２や絶縁基板４とほぼ平行に配置することができる。
以上、本発明のパワー半導体モジュールを図面及び実施形態を用いて具体的に説明したが、本発明のパワー半導体モジュールは、実施形態及び図面の記載に限定されるものではなく、本発明の趣旨を逸脱しない範囲で幾多の変形が可能である。
１ パワー半導体モジュール
２ 金属ベース
３ 半導体チップ
４ 絶縁基板
５ 金属端子
６ ケース
７ 絶縁材
８ 回路基板
９ 導電ポスト
１０ 接合材
１１、１２ 金属ブロック

Claims (7)

  1. 金属ベースと、
    両主面に第１電極および第２電極が設けられ、該第１電極が該金属ベースに電気的に接続して固定された半導体素子と、
    回路板、絶縁板、金属板が積層して構成され、該金属板が該金属ベースに該半導体素子と同じ側で固定された絶縁基板と、
    該半導体素子及び該絶縁基板に対向して設けられ、該半導体素子の第２電極と該絶縁基板の回路板とを電気的に接続する金属膜を有する回路基板と、
    一端が該半導体素子の第２電極に電気的に接続して固定され、他端が該回路基板の金属膜と電気的に接続して固定される導電ポストと、
    を備えるパワー半導体モジュール。
  2. 金属ベースと、
    両主面に第１電極および第２電極が設けられ、該第１電極が該金属ベースに電気的に接続して固定された半導体素子と、
    回路板、絶縁板、金属板が積層して構成され、該金属板が該金属ベースに該半導体素子と同じ側で固定された絶縁基板と、
    該半導体素子及び該絶縁基板に対向して設けられ、該半導体素子の第２電極と該絶縁基板の回路板とを電気的に接続する金属膜を有する回路基板と、
    一端が該絶縁基板の回路板に電気的に接続して固定され、他端が該回路基板の金属膜と電気的に接続して固定される導電ポストと、
    を備えるパワー半導体モジュール。
  3. 前記絶縁基板の回路板と前記回路基板の金属膜とが、金属ブロックを介して接続される請求項１記載のパワー半導体モジュール。
  4. 前記金属ベースと前記半導体素子の第１電極とが、金属ブロックを介して接続される請求項２記載のパワー半導体モジュール。
  5. 前記半導体素子が炭化ケイ素からなる半導体素子である請求項１または２記載のパワー半導体モジュール。
  6. 前記半導体素子及び前記絶縁基板を収容するケースを備え、該ケース内の半導体素子及び前記絶縁基板が熱硬化性樹脂により封止された請求項１または２記載のパワー半導体モジュール。
  7. 前記半導体素子及び前記絶縁基板を収容するケースを備え、前記絶縁基板の回路板と電気的に接続して接合され、かつ該ケースから外方に突出する金属端子を備える請求項１または２記載のパワー半導体モジュール。
JP2014075640A 2014-04-01 2014-04-01 パワー半導体モジュール Active JP6330436B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014075640A JP6330436B2 (ja) 2014-04-01 2014-04-01 パワー半導体モジュール
US14/672,467 US9812431B2 (en) 2014-04-01 2015-03-30 Power semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014075640A JP6330436B2 (ja) 2014-04-01 2014-04-01 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
JP2015198171A JP2015198171A (ja) 2015-11-09
JP6330436B2 true JP6330436B2 (ja) 2018-05-30

Family

ID=54191438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014075640A Active JP6330436B2 (ja) 2014-04-01 2014-04-01 パワー半導体モジュール

Country Status (2)

Country Link
US (1) US9812431B2 (ja)
JP (1) JP6330436B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6248803B2 (ja) * 2014-05-20 2017-12-20 富士電機株式会社 パワー半導体モジュール
JP6344197B2 (ja) * 2014-10-30 2018-06-20 富士電機株式会社 半導体装置
JP6439552B2 (ja) * 2015-04-01 2018-12-19 富士電機株式会社 半導体モジュール及び半導体装置
JP6701641B2 (ja) * 2015-08-13 2020-05-27 富士電機株式会社 半導体モジュール
JP6604183B2 (ja) * 2015-12-16 2019-11-13 富士電機株式会社 半導体モジュール
US10283447B1 (en) * 2017-10-26 2019-05-07 Infineon Technologies Ag Power semiconductor module with partially coated power terminals and method of manufacturing thereof
US20210401300A1 (en) * 2018-11-12 2021-12-30 Sony Group Corporation Biological information measuring device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666411B2 (ja) * 1987-11-06 1994-08-24 富士電機株式会社 平形半導体装置
JPH01144930A (ja) * 1987-11-30 1989-06-07 Kanegafuchi Chem Ind Co Ltd 水中油型乳化油脂食品の製造方法
JP3003452B2 (ja) * 1993-04-08 2000-01-31 富士電機株式会社 二つの導体の導通接触構造
DE69509428T2 (de) 1994-03-24 1999-09-30 Fuji Electric Co Ltd Struktur einer Parallelschaltverbindung für flache Halbleiterschalter
JP3228043B2 (ja) 1994-03-24 2001-11-12 富士電機株式会社 平形半導体スイッチの並列接続構造
JPH10294421A (ja) 1997-04-17 1998-11-04 Hitachi Ltd マルチチップモジュールおよびその製造方法
JP3994381B2 (ja) * 2002-09-18 2007-10-17 株式会社安川電機 パワーモジュール
JP3960230B2 (ja) 2003-01-24 2007-08-15 富士電機ホールディングス株式会社 半導体モジュールおよびその製造方法並びにスイッチング電源装置
JP4294405B2 (ja) 2003-07-31 2009-07-15 株式会社ルネサステクノロジ 半導体装置
JP4637784B2 (ja) * 2006-04-14 2011-02-23 三菱電機株式会社 電力用半導体装置
US8354740B2 (en) * 2008-12-01 2013-01-15 Alpha & Omega Semiconductor, Inc. Top-side cooled semiconductor package with stacked interconnection plates and method
JP5083226B2 (ja) * 2009-01-14 2012-11-28 富士電機株式会社 半導体装置およびその製造方法
JP5500936B2 (ja) * 2009-10-06 2014-05-21 イビデン株式会社 回路基板及び半導体モジュール
JP4947169B2 (ja) 2010-03-10 2012-06-06 オムロン株式会社 半導体装置及びマイクロフォン
KR20130055867A (ko) 2011-11-21 2013-05-29 한국전자통신연구원 압전 마이크로 발전기 및 그 제조 방법
JP2012074730A (ja) 2011-12-07 2012-04-12 Mitsubishi Electric Corp 電力用半導体モジュール
JP5899952B2 (ja) 2012-01-19 2016-04-06 株式会社明電舎 半導体モジュール
WO2013136895A1 (ja) * 2012-03-15 2013-09-19 富士電機株式会社 半導体装置
JP6097084B2 (ja) 2013-01-24 2017-03-15 スタンレー電気株式会社 半導体発光装置
JP6248803B2 (ja) * 2014-05-20 2017-12-20 富士電機株式会社 パワー半導体モジュール

Also Published As

Publication number Publication date
JP2015198171A (ja) 2015-11-09
US9812431B2 (en) 2017-11-07
US20150279753A1 (en) 2015-10-01

Similar Documents

Publication Publication Date Title
JP6330436B2 (ja) パワー半導体モジュール
US9673118B2 (en) Power module and method of manufacturing power module
US9171773B2 (en) Semiconductor device
JP6439389B2 (ja) 半導体装置
US10170433B2 (en) Insulated circuit board, power module and power unit
WO2015064232A1 (ja) 半導体モジュール
CN108735692B (zh) 半导体装置
EP3157053B1 (en) Power module
US20120306086A1 (en) Semiconductor device and wiring substrate
US9159715B2 (en) Miniaturized semiconductor device
JP6149932B2 (ja) 半導体装置
JP2006253516A (ja) パワー半導体装置
JP2016018866A (ja) パワーモジュール
US20130112993A1 (en) Semiconductor device and wiring substrate
KR102586458B1 (ko) 반도체 서브 어셈블리 및 반도체 파워 모듈
JP2015115471A (ja) 電力用半導体装置
KR101766082B1 (ko) 파워모듈
JP6248803B2 (ja) パワー半導体モジュール
CN112530915A (zh) 半导体装置
JP7012453B2 (ja) ブリッジレッグ回路組立品およびフルブリッジ回路組立品
JP5840102B2 (ja) 電力用半導体装置
JP2022053401A (ja) 半導体モジュール
JP6274019B2 (ja) 半導体装置及びその製造方法
JP7069848B2 (ja) 半導体装置
WO2021079913A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180409

R150 Certificate of patent or registration of utility model

Ref document number: 6330436

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250