JP6274019B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP6274019B2 JP6274019B2 JP2014114631A JP2014114631A JP6274019B2 JP 6274019 B2 JP6274019 B2 JP 6274019B2 JP 2014114631 A JP2014114631 A JP 2014114631A JP 2014114631 A JP2014114631 A JP 2014114631A JP 6274019 B2 JP6274019 B2 JP 6274019B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- region
- conductor portion
- terminal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明の実施の形態1にかかる半導体装置1の構成を説明する。図1は、本発明の実施の形態1にかかる半導体装置1の平面図であり、図2は本発明の実施の形態1にかかる半導体装置1の断面図である。図2は図1のA‐A断面における断面図に相当する。図1及び図2において、半導体装置1は、基板2と、基板2上に配置された半導体素子及び端子と、半導体素子及び端子と接合される接続装置5と、を備えている。
図10は本発明の実施の形態2にかかる半導体装置1の平面図であり、図11は本発明の実施の形態2にかかる半導体装置1の断面図である。図11は図10のA‐A断面における断面図に相当する。図12は本発明の実施の形態2にかかる半導体装置1における接続装置5の平面図である。図10乃至図12において、図1乃至図9と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態1とは、第1金属層52、第2金属層53、第4金属層55、第5金属層56及び第6金属層57のいずれかと、端子の接合方法が相違している。それ以外は、本発明の実施の形態1と同様である。
図13は、本発明の実施の形態3にかかる半導体装置1における接続装置5を示す平面図である。図13において、図1乃至図12と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態1又は実施の形態2とは、第1金属層52の形状が相違している。それ以外は、本発明の実施の形態1又は実施の形態2と同様である。
図14は、本発明の実施の形態4にかかる半導体装置1を示す断面図であり、図1のA‐A断面における断面図と対応する。図15は、本発明の実施の形態4にかかる半導体装置1における接続装置5の平面図である。図14及び図15において、図1乃至図13と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態1乃至実施の形態3のいずれかとは、接続装置5の構成が相違している。それ以外は、本発明の実施の形態1乃至実施の形態3のいずれかと同様である。
図16は、本発明の実施の形態4にかかる半導体装置1を示す断面図であり、図1のA‐A断面における断面図と対応する。図17は、本発明の実施の形態4にかかる半導体装置1における接続装置5の平面図である。図16及び図17において、図1乃至図15と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。
図18は、本発明の実施の形態6にかかる半導体装置1を示す断面図であり、図1のA‐A断面における断面図と対応する。図15において、図1乃至図14と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態1乃至実施の形態5のいずれかとは、接続装置5の構成が相違している。それ以外は、本発明の実施の形態1乃至実施の形態5と同様である。本発明の実施の形態6では、本発明の実施の形態1乃至実施の形態5のいずれかと相違する部分について説明し、同一又は対応する部分についての説明は省略する。
図19は、本発明の実施の形態7にかかる半導体装置1を示す断面図である。本発明の実施の形態7にかかる半導体装置1を上面から見たときの平面図は図1と同様な図になり、図19は、図1のB‐B断面における断面図に対応する。図20は、本発明の実施の形態7にかかる半導体装置1における接続装置5の平面図である。図19及び図20において、図1乃至図18と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態1乃至実施の形態6のいずれかとは、接続装置5の構成が相違している。それ以外は、本発明の実施の形態1乃至実施の形態6のいずれかと同様である。
Claims (8)
- 絶縁部の一方の面上に、第1導体部と、第2導体部と、第4導体部と、が形成された基板と、
前記第1導体部上に配置された半導体素子と、
前記第2導体部上に配置された端子と、
前記第4導体部上に配置されたゲート端子と、
前記半導体素子、前記端子及び前記ゲート端子と接合された接続装置と、を備え、
前記半導体素子は、
前記第1導体部と接合された第1接続面と、
前記第1接続面と向かい合う第2接続面と、
前記第2接続面上に、第1電極と、第2電極と、を有し、
前記接続装置は、
絶縁層と、
前記絶縁層の一方の面上に、第1金属層と、第2金属層と、を備え、
前記第1金属層は、前記端子及び前記第1電極と接合され、
前記第2金属層は、前記ゲート端子及び前記第2電極と接合された半導体装置。 - 絶縁部の一方の面上に、第1導体部と、第2導体部と、が形成された基板と、
前記第1導体部上に配置された半導体素子と、
前記第2導体部上に配置された端子と、
前記半導体素子及び前記端子と接合された接続装置と、を備え、
前記半導体素子は、
前記第1導体部と接合された第1接続面と、
前記第1接続面と向かい合う第2接続面と、
前記第2接続面上に、第1電極と、第2電極と、を有し、
前記接続装置は、
絶縁層と、
前記絶縁層の一方の面上に、第1金属層と、第2金属層と、を備え、
前記第1金属層は、前記端子及び前記第1電極と接合され、
前記第2金属層は、前記第2電極と接合され、
前記第1金属層は、
前記半導体素子と接合された第1領域と、
前記端子と接合された第2領域と、
前記第1領域と前記第2領域の間の領域である第3領域と、を有し、
前記第2領域又は前記第3領域の幅が、前記第1領域の幅よりも広い半導体装置。 - 前記第1金属層は、
前記半導体素子と接合された第1領域と、
前記端子と接合された第2領域と、
前記第1領域と前記第2領域の間の領域である第3領域と、を有し、
前記第2領域又は前記第3領域の幅が、前記第1領域の幅よりも広いことを特徴とする請求項1に記載の半導体装置。 - 前記第1金属層は、前記第1領域内に、前記第1電極と接合された突起を有することを特徴とする請求項2又は3に記載の半導体装置。
- 前記突起は、前記第1領域内に2つ以上形成されたことを特徴とする請求項4に記載の半導体装置。
- 前記第1金属層は、前記半導体素子と前記端子との間に屈曲部を有することを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。
- 前記接続装置は、前記絶縁層上でかつ前記第1金属層及び前記第2金属層が形成されていない領域に、前記半導体素子と電気的に絶縁された第3金属層を有することを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置。
- 絶縁部の一方の面上に第1導体部と第2導体部と第4導体部とを有する基板の前記第1導体部と、第1接続面及び前記第1接続面と向かい合う第2接続面を有し、前記第2接続面上に第1電極及び第2電極を有する半導体素子の前記第1接続面と、を接合する工程と、
前記第2導体部上に端子を配置する工程と、
前記第4導体部上にゲート端子を配置する工程と、
絶縁層の一方の面上に第1金属層と第2金属層とを有する接続装置を用いて、前記半導体素子、前記端子及び前記ゲート端子を接合する工程と、を備え、
前記半導体素子及び前記端子を接合する工程では、
前記第1金属層と、前記第1電極及び前記端子と、を接合する工程と、
前記第2金属層と、前記第2電極及び前記ゲート端子と、を接合する工程と、を有する
半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014114631A JP6274019B2 (ja) | 2014-06-03 | 2014-06-03 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014114631A JP6274019B2 (ja) | 2014-06-03 | 2014-06-03 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015230897A JP2015230897A (ja) | 2015-12-21 |
JP6274019B2 true JP6274019B2 (ja) | 2018-02-07 |
Family
ID=54887564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014114631A Active JP6274019B2 (ja) | 2014-06-03 | 2014-06-03 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6274019B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4239660A1 (en) * | 2022-03-03 | 2023-09-06 | Hitachi Energy Switzerland AG | Method of attaching a terminal to a metal substrate structure for a semiconductor power module and semiconductor power module |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3279842B2 (ja) * | 1994-09-29 | 2002-04-30 | オリジン電気株式会社 | 電力用半導体装置 |
JP3879150B2 (ja) * | 1996-08-12 | 2007-02-07 | 株式会社デンソー | 半導体装置 |
JP4062191B2 (ja) * | 2003-07-03 | 2008-03-19 | 富士電機デバイステクノロジー株式会社 | 半導体装置及びその製造方法 |
DE10355925B4 (de) * | 2003-11-29 | 2006-07-06 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul und Verfahren seiner Herstellung |
JP4885046B2 (ja) * | 2007-04-20 | 2012-02-29 | 三菱電機株式会社 | 電力用半導体モジュール |
DE102010039824B4 (de) * | 2010-08-26 | 2018-03-29 | Semikron Elektronik Gmbh & Co. Kg | Leistungsbaugruppe mit einer flexiblen Verbindungseinrichtung |
DE102012211952B4 (de) * | 2012-07-09 | 2019-04-25 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit mindestens einem stressreduzierenden Anpasselement |
DE102012218868B3 (de) * | 2012-10-17 | 2013-11-07 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul |
-
2014
- 2014-06-03 JP JP2014114631A patent/JP6274019B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4239660A1 (en) * | 2022-03-03 | 2023-09-06 | Hitachi Energy Switzerland AG | Method of attaching a terminal to a metal substrate structure for a semiconductor power module and semiconductor power module |
WO2023166165A1 (en) * | 2022-03-03 | 2023-09-07 | Hitachi Energy Switzerland Ag | Method of attaching a terminal to a metal substrate structure for a semiconductor power module and semiconductor power module |
Also Published As
Publication number | Publication date |
---|---|
JP2015230897A (ja) | 2015-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7267930B2 (ja) | 半導体装置 | |
US20150008570A1 (en) | Semiconductor device | |
CN113169144B (zh) | 半导体装置 | |
JP2015220429A (ja) | 半導体装置 | |
JP6366723B2 (ja) | 半導体装置およびその製造方法 | |
US11398448B2 (en) | Semiconductor module | |
KR101988064B1 (ko) | 전력 반도체 모듈 및 전력 반도체 모듈의 제조 방법 | |
JP6898203B2 (ja) | パワー半導体モジュール | |
JP2016018866A (ja) | パワーモジュール | |
JP6330436B2 (ja) | パワー半導体モジュール | |
JP2014183078A (ja) | 半導体装置 | |
JP2012015222A (ja) | 半導体装置 | |
JP6248803B2 (ja) | パワー半導体モジュール | |
JP2016111083A (ja) | パワーモジュール及びその製造方法 | |
WO2019235146A1 (ja) | 半導体モジュール | |
JP2010192591A (ja) | 電力用半導体装置とその製造方法 | |
JP2007012831A (ja) | パワー半導体装置 | |
JP7334655B2 (ja) | 半導体装置 | |
WO2017217149A1 (ja) | 半導体装置 | |
JP6274019B2 (ja) | 半導体装置及びその製造方法 | |
JP5840102B2 (ja) | 電力用半導体装置 | |
CN108432118A (zh) | 用于电源模块双面冷却的金属块 | |
JP2013128065A (ja) | 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法 | |
JP2023168849A (ja) | 半導体装置、及び、半導体装置の製造方法 | |
JP2012238749A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170718 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171225 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6274019 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |