JP6274019B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6274019B2
JP6274019B2 JP2014114631A JP2014114631A JP6274019B2 JP 6274019 B2 JP6274019 B2 JP 6274019B2 JP 2014114631 A JP2014114631 A JP 2014114631A JP 2014114631 A JP2014114631 A JP 2014114631A JP 6274019 B2 JP6274019 B2 JP 6274019B2
Authority
JP
Japan
Prior art keywords
metal layer
region
conductor portion
terminal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014114631A
Other languages
English (en)
Other versions
JP2015230897A (ja
Inventor
岡 誠次
誠次 岡
玲奈 河原
玲奈 河原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014114631A priority Critical patent/JP6274019B2/ja
Publication of JP2015230897A publication Critical patent/JP2015230897A/ja
Application granted granted Critical
Publication of JP6274019B2 publication Critical patent/JP6274019B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置における半導体素子と端子との接続に関するものである。
従来の半導体装置において、半導体素子と端子とを接続する技術として、第1の金属フォイルと電気絶縁フォイルと第2の金属フォイルとを備える連続層から形成された接続装置を配線に使用する技術があった(例えば、特許文献1参照)。半導体素子に相当するパワー半導体コンポーネント及び端子に相当する負荷端子要素と当該接続装置を接合し、半導体素子と端子とを電気的に接続する技術である。
さらに、負荷端子要素が接合された接続装置は、負荷端子要素との接触領域が、基板表面によって形成された平面に対して直角に位置するように曲げられる。その後、負荷端子要素は基板を囲むハウジングに接続される。このハウジングは、一般的に熱伝導性の低い絶縁性材料から成る。
特開2010−287887号公報
このような半導体装置にあっては、負荷端子要素が熱伝導性の低いハウジングへ接続されているため、半導体素子から生じる熱を端子を通して放熱することが困難である。また、半導体素子の最大使用電流は、半導体素子表面の温度に依存する。そのため、半導体素子から生じる熱を上手く放熱できなければ、半導体素子表面の温度を下げられず、半導体素子の最大使用電流を上げることが困難であるという問題点があった。
本発明は、上述のような問題を解決するためになされたもので、半導体素子から生じる熱を効率良く放熱し、放熱性を向上させた半導体装置を提供することを目的とする。
本発明にかかる半導体装置は、絶縁部の一方の面上に、第1導体部と、第2導体部と、第4導体部と、が形成された基板と、第1導体部上に配置された半導体素子と、第2導体部上に配置された端子と、第4導体部上に配置されたゲート端子と、半導体素子端子及びゲート端子と接合された接続装置と、を備え、半導体素子は、第1導体部と接合された第1接続面と、第1接続面と向かい合う第2接続面と、第2接続面上に、第1電極と、第2電極と、を有し、接続装置は、絶縁層と、絶縁層の一方の面上に、第1金属層と、第2金属層と、を備え、第1金属層は、端子及び第1電極と接合され、第2金属層は、ゲート端子及び第2電極と接合されたものである。
本発明にかかる半導体装置によれば、端子が絶縁性材料より熱伝導性の高い基板上にあることで、端子へ伝導した半導体素子から生じる熱を、基板から放熱することができる。これにより、半導体素子表面の温度を下げることができ、半導体素子の最大使用電流を上げることが可能となる。
本発明の実施の形態1にかかる半導体装置1を示す平面図である。 本発明の実施の形態1にかかる半導体装置1を示す断面図である。 本発明の実施の形態1にかかる半導体装置1が構成している回路図である。 本発明の実施の形態1にかかる半導体装置1の接続装置5を省略した平面図である。 本発明の実施の形態1にかかる半導体装置1における接続装置5を示す平面図である。 本発明の実施の形態1にかかる半導体装置1の製造方法の工程を示す平面図である。 本発明の実施の形態1にかかる半導体装置1の製造方法の工程を示す断面図である。 本発明の実施の形態1にかかる半導体装置1の製造方法の工程を示す平面図である。 本発明の実施の形態1にかかる半導体装置1の製造方法の工程を示す断面図である。 本発明の実施の形態2にかかる半導体装置1を示す平面図である。 本発明の実施の形態2にかかる半導体装置1を示す断面図である。 本発明の実施の形態2にかかる半導体装置1における接続装置5を示す平面図である。 本発明の実施の形態3にかかる半導体装置1における接続装置5を示す平面図である。 本発明の実施の形態4にかかる半導体装置1の断面図である。 本発明の実施の形態4にかかる半導体装置1における接続装置5を示す平面図である。 本発明の実施の形態5にかかる半導体装置1の断面図である。 本発明の実施の形態5にかかる半導体装置1における接続装置5を示す平面図である。 本発明の実施の形態6にかかる半導体装置1の断面図である。 本発明の実施の形態7にかかる半導体装置1の断面図である。 本発明の実施の形態7にかかる半導体装置1における接続装置5を示す平面図である。
実施の形態1.
本発明の実施の形態1にかかる半導体装置1の構成を説明する。図1は、本発明の実施の形態1にかかる半導体装置1の平面図であり、図2は本発明の実施の形態1にかかる半導体装置1の断面図である。図2は図1のA‐A断面における断面図に相当する。図1及び図2において、半導体装置1は、基板2と、基板2上に配置された半導体素子及び端子と、半導体素子及び端子と接合される接続装置5と、を備えている。
まず、図1及び図2における基板2の構成について説明する。基板2は絶縁部21の一方の面上に、第1導体部22と、第2導体部23と、第3導体部24と、第4導体部25と、が形成されていている。第1導体部22、第2導体部23、第3導体部24及び第4導体部25それぞれの下面が、絶縁部21と接合された状態である。
絶縁部21は、無機材料であるセラミックス、例えばアルミナ(aluminum oxide)や窒化アルミ(aluminum nitride)、窒化ケイ素(silicon nitride)から成るが、有機材料、例えばエポキシ樹脂やポリイミド樹脂やシアネート系樹脂などに、セラミックスフィラー、例えばアルミナ(aluminum oxide)や窒化アルミ(aluminum nitride)、窒化ホウ素(boron nitride)などを充填したものであってもよい。第1導体部22、第2導体部23、第3導体部24及び第4導体部25は金属から成り、好ましくは銅が用いられる。
次に、図1及び図2における半導体素子について説明する。本発明の実施の形態1における半導体素子としては、IGBT(Insulated Gate Bipolar Transistor)31及びダイオード32が用いられるが、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)などを用いても良い。IGBT31及びダイオード32は、第1導体部22上に配置されている。IGBT31は、第1導体部22と接合された第1接続面311と、第1接続面311と向かい合う第2接続面312と、第2接続面312上に、第1電極3121と、第2電極3122と、を有する。
次に、図1及び図2における端子について説明する。本発明の実施の形態1における端子としては、交流出力端子41、ゲート端子42a、エミッタ端子42b、正極端子43a及び負極端子43bがある。交流出力端子41は第2導体部23上に、ゲート端子42a及びエミッタ端子42bは第4導体部25上に、正極端子43aは第1導体部22上に、負極端子43bは第3導体部24上に配置されている。
ここで、交流出力端子41は、半導体装置1によって直流から交流へ変換された電流を外部へ取り出し、モーターなどの負荷につながる。ゲート端子42a及びエミッタ端子42bは、IGBT31を制御するための信号の入出力を行う。正極端子43a及び負極端子43bは、半導体素子に電圧をかける直流電源をつなぐ。端子は、金属から成り、好ましくは銅が用いられる。
次に、図1及び図2における接続装置5の構成について説明する。接続装置5は、絶縁層51の一方の面上に、第1金属層52と、第2金属層53と、が形成されている。第1金属層52及び第2金属層53のそれぞれの上面は、絶縁層51と接合されている。
図3は、本発明の実施の形態1にかかる半導体装置1が構成している回路図である。IGBT31aとダイオード32aとを逆並列接続した上アームと、IGBT31bとダイオード32bとを逆並列接続した下アームとを直列接続した構成を1相として、これが3つ接続された3相電圧形インバータ回路であり、本発明の実施の形態1の半導体装置1が構成できる回路の例である。ここで、IGBT31は、IGBT31a及IGBT31bを総称し、ダイオード32は、ダイオード32a及びダイオード32bを総称している。
図4は、本発明の実施の形態1にかかる半導体装置1において、接続装置5を省略した平面図である。絶縁部21の一方の面上に、第1導体部22と、第2導体部23と、第3導体部24と、第4導体部25と、が形成されていている。第1導体部22上には、IGBT31a及びダイオード32aが配置されている。第2導体部23上にはIGBT31b及びダイオード32bが配置されている。第2導体部23上に交流出力端子41、第4導体部25上にゲート端子42a及びエミッタ端子42b、第1導体部22上に正極端子43a、第3導体部24上に負極端子43bが配置されている。
図5は、本発明の実施の形態1にかかる半導体装置1における接続装置5の平面図である。図5における接続装置5の構成について説明する。図5における接続装置5は、図4で示すように配置された半導体素子を図3の回路を構成するように接続する。接続装置5は、図1及び図2で示した絶縁層51の一方の面上に、第1金属層52と、第2金属層53と、の他に、第4金属層55と、第5金属層56と、第6金属層57が形成されている。第1金属層52、第2金属層53、第4金属層55、第5金属層56及び第6金属層57それぞれの上面は、絶縁層51と接合されている。
図5では、第1金属層52、第2金属層53、第4金属層55、第5金属層56及び第6金属層57は、絶縁層51の一方の面上に選択的に形成されている。
具体的には、第1金属層52は、IGBT31aの第1電極3121と、ダイオード32aと、交流出力端子41とを電気的に接続するように形成され、下面がそれぞれに接合されている。第2金属層53は、IGBT31aの第2電極3122と、ゲート端子42aとを電気的に接続するように形成され、下面がそれぞれに接合されている(図2参照)。以下は図示しないが、第4金属層55は、IGBT31aの第1電極3121と、エミッタ端子42bとを電気的に接続するように形成され、下面がそれぞれに接合されている。第5金属層56は、IGBT31bの第1電極3121と、ダイオード32bと、第3導体部24と、エミッタ端子42bとを電気的に接続するように形成され、下面がそれぞれに接合されている。第6金属層57は、IGBT31bの第2電極3122と、ゲート端子42aを電気的に接続するように形成され、下面がそれぞれに接合されている。
絶縁層51は、ポリイミド又はポリイミドアミド若しくは熱可塑樹脂、例えばポリエチレンテレフタレート(polyethylene terephthalate)やポリエーテルエーテルケトン(polyetheretherketone)などから成り、半導体素子の発熱温度に十分耐えられるものが好ましい。厚みとしては、加工のしやすさから、10μmから100μmの範囲が好ましい。
第1金属層52、第2金属層53、第4金属層55、第5金属層56及び第6金属層57は、金属から成り、好ましくはアルミニウム又は銅から成る。厚みとしては、加工のしやすさから、200μmから600μmの範囲が好ましい。第1金属層52、第2金属層53、第4金属層55、第5金属層5及び第6金属層57それぞれと、絶縁層51は、接着剤を用いた接合又は熱及び圧力をかけた接合により接合されている。
次に、本発明の実施の形態1における半導体装置1の製造方法について説明する。図6及び図8は、本発明の実施の形態1にかかる半導体装置1の製造方法の工程を示す平面図である。図7及び図9は、本発明の実施の形態1にかかる半導体装置1の製造方法の工程を示す断面図であり、図7は図6のA‐A断面における断面図、図9は図8のA‐A断面における断面図に相当する。
まず、図6及び図7に示すように、絶縁部21の一方の面上に、第1導体部22と、第2導体部23と、第3導体部24と、第4導体部25と、が形成されていている基板2を準備し、第1導体部22上及び第2導体部23上に、IGBT31及びダイオード32を配置する。そして、第1導体部22の上面及び第2導体部23の上面と、第1接続面311とを接合する。また、第1導体部22上面及び第2導体部23の上面と、ダイオード32の下面とを接合する。接合の方法は、接着剤を用いた接着接合又は超音波接合である。接着接合に用いる接着剤としては、はんだ又はナノ銀ペースト若しくは有機接合剤、例えばエポキシ樹脂を含む銀ペーストがある。接着接合を行う場合は、用いる接着剤、第1導体部22及び第2導体部23の材料により、必要に応じて以下に述べる面に、ニッケルや金、銀などのめっきを施す。第1導体部22及び第2導体部23の上面と、第1接続面311と、ダイオード32の下面である。
次に、図8及び図9に示すように、絶縁部21の一方の面上に、第1導体部22と、第2導体部23と、第3導体部24と、第4導体部25と、が形成されている基板2上に、端子を配置し、接合する。第1導体部22上に正極端子43aを、第3導体部24上に負極端子43bを、第2導体部23上に交流出力端子41を、第4導体部25上にゲート端子42a及びエミッタ端子42bを配置し、接合する。
次に、図5に示すように、絶縁層51の一方の面上に、第1金属層52と、第2金属層53と、第4金属層55と、第5金属層56と、第6金属層57と、が形成されている接続装置5を準備する。そして、図示しないが、第1金属層52と、第2金属層53と、第4金属層55と、第5金属層56及び第6金属層57それぞれを半導体素子及び端子に接合する。
具体的には、第1金属層52の下面は、IGBT31aの第1電極3121と、ダイオード32aの上面と、交流出力端子41と、接合される。第2金属層53の下面は、IGBT31aの第2電極3122と、ゲート端子42aと、接合される。第4金属層55の下面は、IGBT31aの第1電極3121と、エミッタ端子42bと、接合される。第5金属層56の下面は、IGBT31bの第1電極3121と、ダイオード32bの上面と、第3導体部24と、エミッタ端子42bと、接合される。第6金属層57の下面は、IGBT31bの第2電極3122と、ゲート端子42aと、接合される。
接合の方法としては、接着剤を用いた接着接合又は超音波接合がある。接着接合に用いる接着剤としては、はんだ又はナノ銀ペースト若しくは有機接合剤、例えばエポキシ樹脂を含む銀ペーストがある。接着接合を行う場合は、用いる接着剤、第1金属層52、第2金属層53、第4金属層55、第5金属層56、第6金属層57、第3導体部24及び端子の材料により、必要に応じて以下に述べる面に、ニッケルや金、銀などのめっきを施す。第1金属層52、第2金属層53、第4金属層55、第5金属層56及び第6金属層57それぞれの下面と、第2接続面312、ダイオード32の上面と、第3導体部の上面及び端子表面である。
以上より、図1及び図2に示す半導体装置1が完成する。
本発明の実施の形態1では、以上のような構成としたことにより、半導体素子において生じた熱は第1金属層52、第2金属層53、第4金属層55、第5金属層56又は第6金属層57へ伝わり、そして交流出力端子41、ゲート端子42a又はエミッタ端子42bへ伝わる。その後、第2導体部23又は第4導体部25へ伝わり、半導体素子で生じる熱は基板2へ効率的に放熱することができる。これにより、放熱性を向上させた半導体装置1を提供することができるという効果がある。
さらに、端子が、第1導体部22、第2導体部23、第3導体部24又は第4導体部25上に接合されていることにより、従来の半導体装置に比べて半導体装置を小型にすることができるという効果がある。
また、接続装置5が絶縁層51と、絶縁層51上に第1金属層52と、第2金属層53と、第4金属層55と、第5金属層56及び第6金属層57を備えたことにより、複数の配線材料を一体化して扱うことができる。すなわち、ここでは第1金属層52と、第2金属層53と、第4金属層55と、第5金属層56及び第6金属層57に相当するものが絶縁層51により1つの接続装置5となり、同時に扱うことができる。これにより、半導体装置の生産性を向上させることができるという効果がある。
さらに、第1金属層52と、第2金属層53と、第4金属層55と、第5金属層56及び第6金属層57のような層状の金属を半導体素子間及び半導体素子と端子間の配線に用いることにより、配線と半導体素子との接合面積を広くすることができる。これにより、半導体素子表面の電流密度分布を均一化でき、半導体素子表面の温度を均一化できるため、半導体素子表面の温度を下げることができる。したがって、半導体素子の最大使用電流を上げることが可能となる。
実施の形態2.
図10は本発明の実施の形態2にかかる半導体装置1の平面図であり、図11は本発明の実施の形態2にかかる半導体装置1の断面図である。図11は図10のA‐A断面における断面図に相当する。図12は本発明の実施の形態2にかかる半導体装置1における接続装置5の平面図である。図10乃至図12において、図1乃至図9と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態1とは、第1金属層52、第2金属層53、第4金属層55、第5金属層56及び第6金属層57のいずれかと、端子の接合方法が相違している。それ以外は、本発明の実施の形態1と同様である。
本発明の実施の形態2では、本発明の実施の形態1と相違する部分について説明し、同一又は対応する部分についての説明は省略する。
本発明の実施の形態1と相違している第1金属層52、第2金属層53、第4金属層55、第5金属層56及び第6金属層57のいずれかと、端子との接合方法について説明する。
図10乃至図12において、第1金属層52の交流出力端子41と接合する部分の上面には、絶縁層51が付いていない。第1金属層52の交流出力端子41との接合は、この絶縁層51が付いていない部分を第2導体部23と、交流出力端子41の間に挟み込んで接合する。すなわち、第2導体部23の上面に第1金属層52の下面が接合され、第1金属層52の上面に交流出力端子41が接合される。
第2金属層53のゲート端子42aと接合する部分の上面には、絶縁層51が付いていない。第2金属層53のゲート端子42aとの接合は、この絶縁層51が付いていない部分を第4導体部25と、ゲート端子42aの間に挟み込んで接合する。すなわち、第4導体部25の上面に第2金属層53の下面が接合され、第2金属層53の上面にゲート端子42aが接合される。
第4金属層55、第5金属層56いずれかのエミッタ端子42bと接合する部分の上面には、絶縁層51が付いていない。第4金属層55、第5金属層56のいずれかと、エミッタ端子42bとの接合は、この絶縁層51が付いていない部分を第4導体部25と、エミッタ端子42bの間に挟み込んで接合する。すなわち、第4導体部25の上面に第4金属層55、第5金属層56のいずれかの下面が接合され、第4金属層55、第5金属層56のいずれかの上面にエミッタ端子42bが接合される。また、第6金属層57のゲート端子42aと接合する部分の上面にも、絶縁層51は付いていない。第6金属層57とゲート端子42aとの接合は、この絶縁層51が付いていない部分を第4導体部25と、ゲート端子42aの間に挟み込んで接合する。すなわち、第4導体部25の上面に第6金属層57の下面が接合され、第6金属層57の上面にゲート端子42aが接合される。
接合の方法としては、接着剤を用いた接着接合又は超音波接合がある。接着接合に用いる接着剤としては、はんだ又はナノ銀ペースト若しくは有機接合剤、例えばエポキシ樹脂を含む銀ペーストがある。接着接合を行う場合は、用いる接着剤、第1金属層52、第2金属層53、第4金属層55、第5金属層56、第6金属層57、第1導体部22、第2導体部23、第3導体部24、第4導体部25及び端子の材料により、必要に応じて以下に述べる面に、ニッケルや金、銀などのめっきを施す。第1金属層52、第2金属層53、第4金属層55、第5金属層56及び第6金属層57それぞれの上面及び下面と、第1導体部22、第2導体部23、第3導体部24及び第4導体部25それぞれの上面と、端子表面である。
本発明の実施の形態2では、以上のような構成としたことにより、半導体素子において生じた熱は第1金属層52、第2金属層53、第4金属層55、第5金属層56又は第6金属層57へ伝わり、その後、第1導体部22、第2導体部23、第3導体部24又は第4導体部25へ伝わる。実施の形態1では、IGBT31で発生した熱は、例えば第1金属層52、交流出力端子41、第2導体部23を通って基板2へ伝わる。このとき、第1金属層52と交流出力端子41の界面、交流出力端子41と第2導体部23の界面における熱抵抗が大きい。本実施の形態では、IGBT31で発生した熱は、交流出力端子41を介さずに第1金属層52、第2導体部23を通って基板2へ伝わるが、熱抵抗が大きいのは第1金属層52と第2導体部23の界面のみであり、熱伝導の経路において、熱抵抗が大きくなる領域が減少するため、半導体装置1の放熱性をより向上させることができる。したがって、本発明の実施の形態1よりも放熱性を向上させた半導体装置1を提供することができるという効果がある。
また、端子の配線との接合部面積が、端子の太さ分広くなり、配線と端子間の熱抵抗が減少するので、端子と配線間の接合信頼性が向上するという効果がある。ここで、配線とは第1金属層52、第2金属層53、第4金属層55、第5金属層56及び第6金属層57を示している。
実施の形態3.
図13は、本発明の実施の形態3にかかる半導体装置1における接続装置5を示す平面図である。図13において、図1乃至図12と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態1又は実施の形態2とは、第1金属層52の形状が相違している。それ以外は、本発明の実施の形態1又は実施の形態2と同様である。
本発明の実施の形態3では、本発明の実施の形態1又は実施の形態2と相違する部分について説明し、同一又は対応する部分についての説明は省略する。
本発明の実施の形態1又は実施の形態2と相違している第1金属層52について説明する。図13において、第1金属層52は、半導体素子と接合され二点鎖線で囲まれた第1領域F1と、交流出力端子41と接合され破線で囲まれた第2領域F2と、第1領域F1と第2領域F2の間の領域であり点線で囲まれた第3領域F3を有する。図13において、第1金属層52の紙面上で横向きの端から端までの長さを幅とすると、第1領域F1の幅W1は、回路の絶縁距離を考慮した上で最大限広くなっている。第2領域F2の幅W2又は第3領域F3の幅W3は、第1領域F1の幅W1より1.1倍以上2倍以下に広くなっている。
図13において、第5金属層56は、半導体素子と接合され二点鎖線で囲まれた第5領域F5と、エミッタ端子42bと接合され破線で囲まれた第6領域F6と、第5領域F5と第6領域F6の間の領域であり点線で囲まれた第7領域F7及び一点鎖線で囲まれた第8領域F8を有する。紙面上で横向きに第5金属層56の端から端までの長さを幅とすると、第5領域F5の幅W5は、回路の絶縁距離を考慮して最大限広くなっている。図13に示すように、第7領域F7の幅W7と第8領域F8の幅W8を足し合わせた幅が、第5領域F5の幅W5よりも1.1倍以上2倍以下に広い箇所があってもよい。
本発明の実施の形態3では、以上のような構成としたことにより、半導体素子において生じる熱を放熱できる配線、ここでは第1金属層52及び第5金属層56の表面積が増えたため、半導体素子において生じる熱を効率良く放熱することができ、半導体素子表面の温度を下げることができる。したがって、半導体素子の最大使用電流を上げることが可能となる。
ここで、効率良く放熱するためには、第2領域F2の幅W2又は第3領域F3の幅W3が、第1領域F1の幅W1より1.1倍以上であることが望ましい。また、第2領域F2の幅W2又は第3領域F3の幅W3が、第1領域F1の幅W1より2倍以上の場合、接続装置5が大きくなり、半導体装置が大きくなってしまう。
実施の形態4.
図14は、本発明の実施の形態4にかかる半導体装置1を示す断面図であり、図1のA‐A断面における断面図と対応する。図15は、本発明の実施の形態4にかかる半導体装置1における接続装置5の平面図である。図14及び図15において、図1乃至図13と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態1乃至実施の形態3のいずれかとは、接続装置5の構成が相違している。それ以外は、本発明の実施の形態1乃至実施の形態3のいずれかと同様である。
本発明の実施の形態4では、本発明の実施の形態1乃至実施の形態3と相違する部分について説明し、同一又は対応する部分についての説明は省略する。
本発明の実施の形態1乃至実施の形態3のいずれかと相違している接続装置5の構成について説明する。接続装置5は、図14及び図15に示すように、本発明の実施の形態1乃至実施の形態3と同様に、絶縁層51の一方の面上に、第1金属層52と、第2金属層53と、第4金属層55と、第5金属層56及び第6金属層57が形成されている。第1金属層52、第2金属層53、第4金属層55、第5金属層56及び第6金属層57それぞれの上面は、絶縁層51と接合されている。
第1金属層52、第2金属層53、第4金属層55、第5金属層56及び第6金属層57は、本発明の実施の形態1乃至実施の形態3と同様に、絶縁層21の一方の面上に選択的に形成されている。
また、絶縁層21、第1金属層52、第2金属層53、第4金属層55、第5金属層56及び第6金属層57の材料と厚みは、本発明の実施の形態1乃至実施の形態3と同様である。
第1金属層52は、半導体素子と接合され二点鎖線で囲まれた第1領域F1を有する。第2金属層53は、半導体素子と接合され点線で囲まれた第20領域F20を有する。第4金属層55は、半導体素子と接合され破線で囲まれた第40領域F40を有する。第5金属層56は、半導体素子と接合され二点鎖線で囲まれた第5領域F5を有する。第6金属層57は、半導体素子と接合され一点鎖線で囲まれた第60領域F60を有する。
図14及び図15に示すように、第1金属層52は、第1領域F1内に、上面がくぼんだ突起6が形成されており、この突起6は第1電極3121と、ダイオード32の上面と接合されている。第2金属層53は、第20領域F20内に、上面がくぼんだ突起6が形成されており、この突起6は第2電極3122と接合されている。第4金属層55は、第40領域F40内に、上面がくぼんだ突起6が形成されており、この突起6は第1電極3121と接合されている。第5金属層56は、第5領域F5内に、上面がくぼんだ突起6が形成されており、この突起6は第1電極3121と、ダイオード32の上面と接合されている。第6金属層57は、第60領域F60内に、上面がくぼんだ突起6が形成されており、この突起6は第2電極3122と接合されている。突起6は機械加工、例えば型押し法により形成される。
図14及び図15に示すように、突起6は半導体素子に接着剤を用いた接着接合又は超音波接合される。接着接合に用いる接着剤としては、はんだ又はナノ銀ペースト若しくは有機接合剤、例えばエポキシ樹脂を含む銀ペーストがある。用いる接着剤、第1金属層52、第2金属層53、第4金属層55、第5金属層56及び第6金属層57の材料により、必要に応じて以下に述べる面に、ニッケルや金、銀などのめっきを施す。第1金属層52、第2金属層53、第4金属層55、第5金属層56及び第6金属層57それぞれが有する突起6の表面、第2接続面312、ダイオード32の上面である。
本発明の実施の形態4では、以上のような構成としたことにより、配線、ここでは第1金属層52、第2金属層53、第4金属層55、第5金属層56及び第6金属層57と、半導体素子の線膨張係数の違いによりかかる接合部の、接合界面に沿った伸び縮み等の応力を、突起6の曲り部分が吸収し、応力が緩和されるという効果がある。これにより、配線、ここでは第1金属層52、第2金属層53、第4金属層55、第5金属層56及び第6金属層57と、半導体素子との接合信頼性が向上する。
実施の形態5.
図16は、本発明の実施の形態4にかかる半導体装置1を示す断面図であり、図1のA‐A断面における断面図と対応する。図17は、本発明の実施の形態4にかかる半導体装置1における接続装置5の平面図である。図16及び図17において、図1乃至図15と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。
本発明の実施の形態5は、本発明の実施の形態1乃至実施の形態3のいずれかとは、接続装置5の構成が相違し、本発明の実施の形態4とは突起6の数が相違している。それ以外は、本発明の実施の形態1乃至実施の形態4のいずれかと同様である。本発明の実施の形態5では、本発明の実施の形態4と相違する部分について説明し、同一又は対応する部分についての説明は省略する。本発明の実施の形態1乃至実施の形態3のいずれかとの相違は、本発明の実施の形態4の説明と同一となり、省略する。
図16及び図17に示すように、突起6は、第1領域F1内、第20領域F20内、第40領域F40内、第5領域F5内、第60領域F6内それぞれに2つ以上形成されている。その数及び大きさは、第1金属層52、第2金属層53、第4金属層55、第5金属層56及び第6金属層57の材料と、流れる電流容量によって定められる。例えば、第1金属層52にアルミニウムが用いられ、第1金属層52に流れる電流容量が200Aのとき、突起6の直径が0.5mmであれば、接合される半導体素子ひとつに対して突起6は12個形成される。
本発明の実施の形態5では、以上のような構成としたことにより、配線、ここでは第1金属層52、第2金属層53、第4金属層55、第5金属層56及び第6金属層57と、端子の線膨張係数の違いによりかかる接合部の伸び縮み等の応力を、複数の突起6に分散させることができるため、本発明の実施の形態4よりもさらに緩和することができるという効果がある。これにより、配線、ここでは第1金属層52、第2金属層53、第4金属層55、第5金属層56及び第6金属層57と、半導体素子との接合信頼性が、本発明の実施の形態4よりも向上する。
実施の形態6.
図18は、本発明の実施の形態6にかかる半導体装置1を示す断面図であり、図1のA‐A断面における断面図と対応する。図15において、図1乃至図14と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態1乃至実施の形態5のいずれかとは、接続装置5の構成が相違している。それ以外は、本発明の実施の形態1乃至実施の形態5と同様である。本発明の実施の形態6では、本発明の実施の形態1乃至実施の形態5のいずれかと相違する部分について説明し、同一又は対応する部分についての説明は省略する。
図18に示すように、第1金属層52及び第2金属層53は、半導体素子と端子との間に、屈曲部7を有する。また、図示しないが、第4金属層55、第5金属層56、第6金属層57も、半導体素子と端子との間に、屈曲部7を有していても良い。屈曲部7の曲げ角度は、直角でなくても良く、120度や135度などゆるやかであっても良い。また、湾曲した状態であっても良い。屈曲部7は、機械加工、例えば型押し法により形成される。
本発明の実施の形態6では、以上のような構成としたことにより、配線、ここでは第1金属層52、第2金属層53、第4金属層55、第5金属層56及び第6金属層57と、端子の線膨張係数の違いによりかかる接合部の、接合界面に沿った伸び縮み等の応力を、屈曲部7が吸収し、応力が緩和するという効果がある。これにより、配線、ここでは第1金属層52、第2金属層53、第4金属層55、第5金属層56及び第6金属層57と、端子との接合信頼性が向上する。
実施の形態7.
図19は、本発明の実施の形態7にかかる半導体装置1を示す断面図である。本発明の実施の形態7にかかる半導体装置1を上面から見たときの平面図は図1と同様な図になり、図19は、図1のB‐B断面における断面図に対応する。図20は、本発明の実施の形態7にかかる半導体装置1における接続装置5の平面図である。図19及び図20において、図1乃至図18と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態1乃至実施の形態6のいずれかとは、接続装置5の構成が相違している。それ以外は、本発明の実施の形態1乃至実施の形態6のいずれかと同様である。
本発明の実施の形態7では、本発明の実施の形態1乃至実施の形態6のいずれかと相違する部分について説明し、同一又は対応する部分についての説明は省略する。
本発明の実施の形態1乃至実施の形態6のいずれかと相違している接続装置5の構成について説明する。接続装置5は、図19及び図20に示すように、絶縁層51の一方の面上に、第1金属層52と、第2金属層53と、第3金属層54と、第4金属層55と、第5金属層56及び第6金属層57が形成されている。第1金属層52、第2金属層53、第3金属層54と、第4金属層55、第5金属層56及び第6金属層57それぞれの上面は、絶縁層51と接合されている。
第1金属層52、第2金属層53、第4金属層55、第5金属層56及び第6金属層57は、本発明の実施の形態1乃至実施の形態6いずれかと同様に、絶縁層21の一方の面上に選択的に形成されている。
また、絶縁層21、第1金属層52、第2金属層53、第4金属層55、第5金属層56及び第6金属層57の材料と厚みは、本発明の実施の形態1乃至実施の形態6いずれかと同様である。
第3金属層54は、第1金属層52、第2金属層53、第4金属層55、第5金属層56及び第6金属層57が形成されない領域に、半導体素子と電気的に絶縁されて形成されている。つまり、第3金属層54はどこへも接続していない。第3金属層54の材料と厚みは、本発明の実施の形態1乃至実施の形態6いずれかの第1金属層52、第2金属層53、第4金属層55、第5金属層56及び第6金属層57と同様である。
本発明の実施の形態7では、以上のような構成としたことにより、接続装置5の絶縁層51だけでは厚みの薄い箇所の厚みが、第3金属層54の厚み分増し、接続装置5の強度が増すことで、接続装置5の撓みが減るという効果がある。これにより、半導体装置1内における接続装置5の余計な接触箇所を減らすことができる。
また、接続装置5の強度が増したことにより、半導体装置1の生産時に、接続装置5を片手で取り扱いができるなど、取り扱い性が容易になる。これにより、半導体装置1の生産性を向上させることができるという効果がある。
なお、本発明は、発明の範囲内において、各実施の形態を自由に組み合わせることや、各実施の形態を適宜、変形、省略することが可能である。
1 半導体装置、2 基板、5 接続装置、6 突起、7 屈曲部、21 絶縁部、22 第1導体部、23 第2導体部、24 第3導体部、25 第4導体部、31 IGBT、31a IGBT、31b IGBT、32 ダイオード、32a ダイオード、32b ダイオード、41 交流出力端子、42a ゲート端子、42b エミッタ端子、43a 正極端子、43b 負極端子、51 絶縁層、52 第1金属層、53 第2金属層、54 第3金属層、55 第4金属層、56 第5金属層、57 第6金属層、311 第1接続面、312 第2接続面、3121 第1電極、3122 第2電極、F1 第1領域、F2 第2領域、F3 第3領域、F4 第4領域、F5 第5領域、F6 第6領域、F7 第7領域、F8 第8領域、F20 第20領域、F40 第40領域、F60 第60領域、W1 第1領域の幅、W2 第2領域の幅、W3 第3領域の幅、W4 第4領域の幅、W5 第5領域の幅、W6 第6領域の幅、W7 第7領域の幅、W8 第8領域の幅。

Claims (8)

  1. 絶縁部の一方の面上に、第1導体部と、第2導体部と、第4導体部と、が形成された基板と、
    前記第1導体部上に配置された半導体素子と、
    前記第2導体部上に配置された端子と、
    前記第4導体部上に配置されたゲート端子と、
    前記半導体素子前記端子及び前記ゲート端子と接合された接続装置と、を備え、
    前記半導体素子は、
    前記第1導体部と接合された第1接続面と、
    前記第1接続面と向かい合う第2接続面と、
    前記第2接続面上に、第1電極と、第2電極と、を有し、
    前記接続装置は、
    絶縁層と、
    前記絶縁層の一方の面上に、第1金属層と、第2金属層と、を備え、
    前記第1金属層は、前記端子及び前記第1電極と接合され、
    前記第2金属層は、前記ゲート端子及び前記第2電極と接合された半導体装置。
  2. 絶縁部の一方の面上に、第1導体部と、第2導体部と、が形成された基板と、
    前記第1導体部上に配置された半導体素子と、
    前記第2導体部上に配置された端子と、
    前記半導体素子及び前記端子と接合された接続装置と、を備え、
    前記半導体素子は、
    前記第1導体部と接合された第1接続面と、
    前記第1接続面と向かい合う第2接続面と、
    前記第2接続面上に、第1電極と、第2電極と、を有し、
    前記接続装置は、
    絶縁層と、
    前記絶縁層の一方の面上に、第1金属層と、第2金属層と、を備え、
    前記第1金属層は、前記端子及び前記第1電極と接合され、
    前記第2金属層は、前記第2電極と接合され、
    前記第1金属層は、
    前記半導体素子と接合された第1領域と、
    前記端子と接合された第2領域と、
    前記第1領域と前記第2領域の間の領域である第3領域と、を有し、
    前記第2領域又は前記第3領域の幅が、前記第1領域の幅よりも広い半導体装置。
  3. 前記第1金属層は、
    前記半導体素子と接合された第1領域と、
    前記端子と接合された第2領域と、
    前記第1領域と前記第2領域の間の領域である第3領域と、を有し、
    前記第2領域又は前記第3領域の幅が、前記第1領域の幅よりも広いことを特徴とする請求項1に記載の半導体装置。
  4. 前記第1金属層は、前記第1領域内に、前記第1電極と接合された突起を有することを特徴とする請求項又はに記載の半導体装置。
  5. 前記突起は、前記第1領域内に2つ以上形成されたことを特徴とする請求項に記載の半導体装置。
  6. 前記第1金属層は、前記半導体素子と前記端子との間に屈曲部を有することを特徴とする請求項1乃至のいずれか1項に記載の半導体装置。
  7. 前記接続装置は、前記絶縁層上でかつ前記第1金属層及び前記第2金属層が形成されていない領域に、前記半導体素子と電気的に絶縁された第3金属層を有することを特徴とする請求項1乃至のいずれか1項に記載の半導体装置。
  8. 絶縁部の一方の面上に第1導体部と第2導体部と第4導体部とを有する基板の前記第1導体部と、第1接続面及び前記第1接続面と向かい合う第2接続面を有し、前記第2接続面上に第1電極及び第2電極を有する半導体素子の前記第1接続面と、を接合する工程と、
    前記第2導体部上に端子を配置する工程と、
    前記第4導体部上にゲート端子を配置する工程と、
    絶縁層の一方の面上に第1金属層と第2金属層とを有する接続装置を用いて、前記半導体素子前記端子及び前記ゲート端子を接合する工程と、を備え、
    前記半導体素子及び前記端子を接合する工程では、
    前記第1金属層と、前記第1電極及び前記端子と、を接合する工程と、
    前記第2金属層と前記第2電極及び前記ゲート端子を接合する工程と、を有する
    半導体装置の製造方法。
JP2014114631A 2014-06-03 2014-06-03 半導体装置及びその製造方法 Active JP6274019B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014114631A JP6274019B2 (ja) 2014-06-03 2014-06-03 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014114631A JP6274019B2 (ja) 2014-06-03 2014-06-03 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015230897A JP2015230897A (ja) 2015-12-21
JP6274019B2 true JP6274019B2 (ja) 2018-02-07

Family

ID=54887564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014114631A Active JP6274019B2 (ja) 2014-06-03 2014-06-03 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP6274019B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4239660A1 (en) * 2022-03-03 2023-09-06 Hitachi Energy Switzerland AG Method of attaching a terminal to a metal substrate structure for a semiconductor power module and semiconductor power module

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3279842B2 (ja) * 1994-09-29 2002-04-30 オリジン電気株式会社 電力用半導体装置
JP3879150B2 (ja) * 1996-08-12 2007-02-07 株式会社デンソー 半導体装置
JP4062191B2 (ja) * 2003-07-03 2008-03-19 富士電機デバイステクノロジー株式会社 半導体装置及びその製造方法
DE10355925B4 (de) * 2003-11-29 2006-07-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren seiner Herstellung
JP4885046B2 (ja) * 2007-04-20 2012-02-29 三菱電機株式会社 電力用半導体モジュール
DE102010039824B4 (de) * 2010-08-26 2018-03-29 Semikron Elektronik Gmbh & Co. Kg Leistungsbaugruppe mit einer flexiblen Verbindungseinrichtung
DE102012211952B4 (de) * 2012-07-09 2019-04-25 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit mindestens einem stressreduzierenden Anpasselement
DE102012218868B3 (de) * 2012-10-17 2013-11-07 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4239660A1 (en) * 2022-03-03 2023-09-06 Hitachi Energy Switzerland AG Method of attaching a terminal to a metal substrate structure for a semiconductor power module and semiconductor power module
WO2023166165A1 (en) * 2022-03-03 2023-09-07 Hitachi Energy Switzerland Ag Method of attaching a terminal to a metal substrate structure for a semiconductor power module and semiconductor power module

Also Published As

Publication number Publication date
JP2015230897A (ja) 2015-12-21

Similar Documents

Publication Publication Date Title
JP7267930B2 (ja) 半導体装置
US20150008570A1 (en) Semiconductor device
CN108735692B (zh) 半导体装置
JP2015220429A (ja) 半導体装置
US11398448B2 (en) Semiconductor module
CN113169144B (zh) 半导体装置
JP6330436B2 (ja) パワー半導体モジュール
JP6366723B2 (ja) 半導体装置およびその製造方法
JP2016018866A (ja) パワーモジュール
KR101988064B1 (ko) 전력 반도체 모듈 및 전력 반도체 모듈의 제조 방법
JP2007012831A (ja) パワー半導体装置
JP2014183078A (ja) 半導体装置
JP2012015222A (ja) 半導体装置
JP2016111083A (ja) パワーモジュール及びその製造方法
JP2010192591A (ja) 電力用半導体装置とその製造方法
WO2019235146A1 (ja) 半導体モジュール
JP6898203B2 (ja) パワー半導体モジュール
JP6248803B2 (ja) パワー半導体モジュール
WO2017217149A1 (ja) 半導体装置
JP5840102B2 (ja) 電力用半導体装置
JP6274019B2 (ja) 半導体装置及びその製造方法
KR20140031124A (ko) 전력반도체 모듈 및 전력반도체 모듈의 제조 방법
JP2012238749A (ja) 半導体装置
JP6493751B2 (ja) 電力変換装置
JP2020167749A (ja) スイッチング素子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171225

R151 Written notification of patent or utility model registration

Ref document number: 6274019

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250