JP2016111083A - パワーモジュール及びその製造方法 - Google Patents

パワーモジュール及びその製造方法 Download PDF

Info

Publication number
JP2016111083A
JP2016111083A JP2014244959A JP2014244959A JP2016111083A JP 2016111083 A JP2016111083 A JP 2016111083A JP 2014244959 A JP2014244959 A JP 2014244959A JP 2014244959 A JP2014244959 A JP 2014244959A JP 2016111083 A JP2016111083 A JP 2016111083A
Authority
JP
Japan
Prior art keywords
porous member
wiring
semiconductor element
power semiconductor
power module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014244959A
Other languages
English (en)
Other versions
JP6287789B2 (ja
Inventor
陽 田中
Yo Tanaka
陽 田中
藤田 淳
Atsushi Fujita
藤田  淳
真之介 曽田
Shinnosuke Soda
真之介 曽田
昌樹 田屋
Masaki Taya
昌樹 田屋
晃久 福本
Akihisa Fukumoto
晃久 福本
西川 和康
Kazuyasu Nishikawa
和康 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014244959A priority Critical patent/JP6287789B2/ja
Publication of JP2016111083A publication Critical patent/JP2016111083A/ja
Application granted granted Critical
Publication of JP6287789B2 publication Critical patent/JP6287789B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29016Shape in side view
    • H01L2224/29017Shape in side view being non uniform along the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/29078Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/3701Shape
    • H01L2224/37012Cross-sectional shape
    • H01L2224/37013Cross-sectional shape being non uniform along the connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434Bonding interfaces of the connector
    • H01L2224/84345Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/8484Sintering

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】板状の配線とパワー半導体素子との間の未接合部を減らしたパワーモジュールを提供することを目的とする。【解決手段】放熱板13と、放熱板13上に設けられた絶縁板8又は81と、絶縁板8又は81上に形成された回路パターン7と、回路パターン7上に配置され、表面に電極4が形成されたパワー半導体素子5と、電極4上に配置され、金属性の第1の多孔質部材2と、第1の多孔質部材2上に配置された板状の第1の配線1とを備えたことを特徴とする。【選択図】 図1

Description

本発明は、パワーモジュール及びその製造方法に関するものである。
従来のパワーモジュールにおいて、パワー半導体素子間、パワー半導体素子と回路パターンとの間などの配線には、ワイヤが用いられている。ここで、パワーモジュールの電流容量を増大化するために、ワイヤの本数を増やす必要がある。しかしながら、ワイヤを接合することができる面積は限られているため、パワー半導体素子間、パワー半導体素子と回路パターンとの間などの配線にワイヤを用いる構造では、パワーモジュールの電流容量を増やすことが難しい。
そのため、ワイヤの代わりに板状の配線を用いて、パワー半導体素子間、パワー半導体素子と回路パターンとの間などの配線を行う構造が考案されている。板状の配線は、被接合部材に超音波接合によって接合される。しかしながら、板状の配線及び被接合部材の表面に酸化膜、汚れ又は微視的な凹凸が存在することに起因して、超音波接合後の板状の配線と被接合部材との間に未接合部が残り、接合不良が発生する。
そこで、板状の配線に相当するリードの被接合部材に接合される面を、凸状に湾曲させ、凸状の面を被接合部材に向けた状態で、凸状の面とは反対側の面に超音波印加手段を押圧して超音波を印加し、リードと被接合部材を超音波接合することにより、未接合部の生成を抑えていた(例えば、特許文献1)。
特開2012−039018号公報
このようなパワーモジュールにあっては、板状の配線を一方向に凸状に湾曲させ、被接合部材に超音波接合しているため、被接合部材が板状の配線が湾曲している方向と同じ方向に湾曲していた場合、板状の配線及び被接合部材の表面に酸化膜、汚れ又は微視的な凹凸が存在することに起因した超音波接合後の板状の配線と被接合部材との間の未接合部がまだ残ることとなる。また、被接合部材が板状の配線が湾曲している方向と異なる方向に湾曲していた場合、超音波接合開始時に、板状の配線と被接合部材が接触する領域に偏りが生じ、接合界面全体に超音波振動が印加されず、未接合部が残る。
本発明は、上述のような問題を解決するためになされたもので、板状の配線とパワー半導体素子との間の未接合部を減らしたパワーモジュールを提供することを目的とする。
本発明にかかるパワーモジュールは、放熱板と、放熱板上に設けられた絶縁板と、絶縁板上に形成された回路パターンと、回路パターン上に配置され、表面に電極が形成されたパワー半導体素子と、電極上に配置され、金属性の第1の多孔質部材と、第1の多孔質部材上に配置された板状の第1の配線とを備えたことを特徴とする。
本発明にかかるパワーモジュールによれば、板状の配線とパワー半導体素子とを接合する時に、板状の配線とパワー半導体素子は、第1の多孔質部材を介して接合されるため、板状の配線とパワー半導体素子との間の未接合部を減らしたパワーモジュールを得ることができる。なぜなら、板状の配線とパワー半導体素子とを接合する時に、パワー半導体素子が湾曲していても、第1の多孔質部材が変形するので、接合界面全体に第1の多孔質部材が広がるからである。
本発明の実施の形態1にかかるパワーモジュールの構成を概略的に示す断面図であり、(a)と(b)はパワー半導体素子と放熱板との間の構成が異なる。 本発明の実施の形態1にかかるパワーモジュールの製造方法を示す工程フロー図である。 本発明の実施の形態1にかかるパワーモジュールの製造方法の工程のステップS1を説明するための配線及び多孔質部材を示す側面図及び下面図である。 本発明の実施の形態1にかかるパワーモジュールの製造方法の工程のステップS2を説明するための図であり、(a)はステップS2の開始直前、(b)はステップS2の開始直後、(c)はステップS2の終了直後である。 本発明の実施の形態1にかかるパワーモジュールの製造方法の工程のステップS1の変形例を説明するためのパワー半導体素子と回路パターンと多孔質部材の断面図である。 本発明の実施の形態2にかかるパワーモジュールの製造方法の工程のステップS1を説明するための配線及び多孔質部材を示す側面図及び下面図であり、(a)は多孔質部材を1つとした場合、(b)は多孔質部材を複数にした場合である。 本発明の実施の形態2にかかるパワーモジュールの製造方法の工程のステップS1を説明するための配線及び多孔質部材を示す変形例の側面図及び下面図であり、図6の多孔質部材と異なる形状の多孔質部材を示し、(a)は多孔質部材を1つとした場合、(b)は多孔質部材を複数にした場合である。 本発明の実施の形態2にかかるパワーモジュールの製造方法の工程のステップS1を説明するための配線及び多孔質部材を示す変形例の側面図及び下面図であり、図8及び図7の多孔質部材と異なる形状の多孔質部材を示し、(a)は多孔質部材を1つとした場合、(b)は多孔質部材を複数にした場合である。 本発明の実施の形態3にかかるパワーモジュールの構成を概略的に示す断面図である。 本発明の実施の形態4にかかるパワーモジュールの構成を概略的に示す断面図である。
実施の形態1.
本発明の実施の形態1にかかるパワーモジュールの構成を説明する。図1は、本発明の実施の形態1にかかるパワーモジュールの構成を概略的に示す断面図であり、(a)と(b)はパワー半導体素子と放熱板との間の構成が異なる。
まず、図1(a)の本発明の実施の形態1にかかるパワーモジュール100について説明する。図1(a)のパワーモジュール100は、放熱板13と、放熱板13上に設けられた絶縁板8と、絶縁板8上に形成された回路パターン7と、回路パターン7上に配置され、表面に電極4が形成されたパワー半導体素子5と、電極4上に配置され、金属性の第1の多孔質部材2と、第1の多孔質部材2上に配置された板状の第1の配線1とを備えている。そしてさらに、回路パターン7上に配置され、金属性の第2の多孔質部材21と、第2の多孔質部材21上に配置された板状の第2の配線3とを備えている。絶縁板8は、回路パターン7が形成される面と反対側の面に金属パターン9が形成されており、金属パターン9と放熱板13が絶縁基板接合材61を介して接合されている。パワー半導体素子5は素子接合材6を介して回路パターン7に接合されている。
そして、パワーモジュール100は、絶縁板8と、回路パターン7と、金属パターン9と、パワー半導体素子5と、第1の多孔質部材2と、第2の多孔質部材21とを収納するケース14を備え、放熱板13の絶縁板8と対向する面と、絶縁板8と、回路パターン7と、金属パターン9と、パワー半導体素子5と、第1の多孔質部材2と、第2の多孔質部材21とを封止する第1の封止樹脂16を備えている。第1の封止樹脂16は、ケース14内に充填されている。
次に、図1(b)の本発明の実施の形態1にかかるパワーモジュール101について説明する。図1(b)のパワーモジュール101は、放熱板13と、放熱板13上に設けられた絶縁板81と、絶縁板81上に形成された回路パターン7と、回路パターン7上に配置され、表面に電極4が形成されたパワー半導体素子5と、電極4上に配置され、金属性の第1の多孔質部材2と、第1の多孔質部材2上に配置された板状の第1の配線1とを備えている。そしてさらに、回路パターン7上に配置され、金属性の第2の多孔質部材21と、第2の多孔質部材上に配置された板状の第2の配線3とを備えている。絶縁板81は、回路パターン7が形成される面と反対側の面が、放熱板13に接合されている。パワー半導体素子5は素子接合材6を介して回路パターン7に接合されている。
そして、パワーモジュール101は、絶縁板81と、回路パターン7と、パワー半導体素子5と、第1の多孔質部材2と、第2の多孔質部材21とを収納するケース14を備え、絶縁板81と、回路パターン7と、パワー半導体素子5と、第1の多孔質部材2と、第2の多孔質部材21とを封止する第1の封止樹脂16を備えている。第1の封止樹脂16は、ケース14内に充填されている。
ここで、パワー半導体素子5は、絶縁ゲート型バイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)、フリーホイール・ダイオード(FWD:Free Wheel Diode)などである。もちろん、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)であってもよい。
パワー半導体素子5の表面に形成された電極4の形状は特に限定されるものではない。
第1の配線1及び第2の配線3には、ここでは銅が用いられているが、これに限定されるものではない。第1の配線1及び第2の配線3は、高い電気伝導性を有する材料であることが好ましい。ここで、第1の配線1及び第2の配線3は、パワーモジュール100及び101の電流及び電圧の入出力に用いられているため、ケース14を貫通して、パワーモジュール100及び101内部の回路と、パワーモジュール100及び101が接続する外部機器とをつなぐように形成されている。
絶縁板8には、無機材料であるセラミックス、例えばアルミナ(Aluminum Oxide)、窒化アルミニウム(Aluminum Nitride)、窒化ケイ素(Silicon Nitride)等が用いられる。絶縁板81には、有機材料、例えばエポキシ樹脂、ポリイミド樹脂、シアネート系樹脂等に、セラミックスフィラー、例えばアルミナ(Aluminum Oxide)、窒化アルミニウム(Aluminum Nitride)、窒化ホウ素(Boron Nitride)等を充填したものが用いられる。
回路パターン7には、ここでは銅が用いられているが、絶縁板8又は81と直接接合法又は活性金属接合法で接合でき、高い電気伝導性を有する材料が用いられていればよい。直接接合法は、回路パターン7の銅と、絶縁板8又は81の無機材料との直接反応により接合する方法である。活性金属接合法は、チタンやジルコニウム等の活性金属を添加したろう材を介して絶縁板8又は81と接合する方法である。回路パターン7は、パワーモジュール100又は101が構成する回路設計に対して、選択的に形成されている。
金属パターン9には、ここでは銅が用いられているが、これに限定されるものではない。金属パターン9の材料としては、絶縁板8と直接接合法又は活性金属接合法で接合でき、絶縁基板接合材61を介して放熱板13に接合できる材料である必要があり、より好ましくは、熱伝導性の良い材料であることである。ここでの金属パターン9は、絶縁板8と放熱板13とを絶縁基板接合材61を介して接合するために設けられ、さらにパワーモジュール100稼働時に内部に発生する熱を放熱板13に伝えるために設けられたものである。絶縁板8と放熱板13と絶縁基板接合材61を介さずに接合する場合は、絶縁板には絶縁板81が用いられるのである。絶縁板81は、放熱板13に塗布して硬化させることで放熱板13に接合できるからである。
放熱板13には、ここでは銅が用いられているが、熱伝導性が良い材料を用いればよく、炭化ケイ素とアルミニウムの複合材(Al−SiC)を用いてもよい。放熱板13は、パワーモジュール100及び101稼働時に内部に発生する熱を外部へ放熱する機能と、筐体の一部としての機能をもつ。図1においては、ケース14の下に放熱板13が設けられているが、放熱板13の一部をケース14が覆っている部分があってもよく、例えば、放熱板13の外周部分をケース14が囲んでいてもよい。放熱板13の絶縁板8と対向する面と反対側の面、又は放熱板13の絶縁板81が接合された面と反対側の面、すなわち図1における放熱板13の下面が、外部に露出し、パワーモジュール100又は101の熱を放熱できるようになっていればよい。
素子接合材6及び絶縁基板接合材61は、ここでははんだが用いられているが、銀ナノ粒子ペースト、又はいわゆる導電性接着剤であるエポキシ樹脂を含む銀ペーストであってもよい。
ケース14には、耐熱性の高い絶縁性の材料が用いられ、例えば、ポリフェニレンサルファイド(Poly Phenylen Sulfide)やポリブチレンテレフタレート(Poly Butylene Terephthalate)等の耐熱性の高い熱可塑性樹脂等が用いられる。
第1の封止樹脂16には、シリコン樹脂が用いられるが、例えば、ウレタン樹脂、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、アクリル樹脂、ゴム材等を用いてもよい。また、ゲル状のシリコン樹脂の上に、エポキシ樹脂を重ねるなどしてもよい。
第1の多孔質部材2及び第2の多孔質部材21は、金属を用いており、ここでは構成元素が第1の配線1及び第2の配線3と同じ銅を用いた場合で説明する。第1の多孔質部材2及び第2の多孔質部材21は、電気的特性、後述するパワーモジュールの製造方法における機械的特性から、銅、アルミニウム、銀、ニッケル、金のいずれかが用いられることが好ましく、これらのいずれかを主体とした合金を用いてもよい。第1の多孔質部材2及び第2の多孔質部材21は、その名称の通り、多孔質であるので、複数の微細な孔を有するものである。第1の多孔質部材2及び第2の多孔質部材21それぞれ、複数の微細な孔が占める割合は全体の30%程度である。30%程度であれば、パワー半導体素子5と第1の配線1との間、又は回路パターン7と第2の配線3との間の電気抵抗を極端に上げることはない。
第1の多孔質部材2及び第2の多孔質部材21を形成するための素材は、購入製品を用いてもよいし、本発明の実施の形態1にかかるパワーモジュール100及び101の製造方法において後述するように、第1の配線1及び第2の配線3上に素材の生成も含めて形成してもよい。購入製品を用いる方法としては例えば、多孔質金属として販売されている住友電気工業株式会社製のセルメット(登録商標)を第1の多孔質部材2の素材として購入し、この素材を必要な寸法に加工して第1の多孔質部材2とする。次に、この第1の多孔質部材2を第1の配線1のパワー半導体素子5に接合される面にろう付けし、第1の配線1とパワー半導体素子5とを第1の多孔質部材2を介して接合する。
このとき、購入する第1の多孔質部材2の素材は、第1の配線1より柔らかいものを選択する。第2の多孔質部材21の素材も、第2の配線3より柔らかいものを選択する。第1の配線1より柔らかいものとは、ここでは、ビッカース硬さ又は降伏応力(0.2%耐力)が、第1の配線1のビッカース硬さ又は降伏応力(0.2%耐力)よりも小さいものを示す。
次に、本発明の実施の形態1にかかるパワーモジュール100及び101の製造方法についてそれぞれ説明する。まず、パワーモジュール100を製造する場合は、絶縁板8の一方の面上に回路パターン7が、他方の面上に金属パターン9が接合された絶縁基板と、表面に電極4が形成されたパワー半導体素子5とを用意する。そして、放熱板13上に絶縁基板接合材61を介して金属パターン9が放熱板13側となるように絶縁基板を置き、その絶縁基板の回路パターン7上に素子接合材6を介してパワー半導体素子5を配置し、リフロー炉に入れる。リフロー炉に入れることにより、絶縁基板接合材61及び素子接合材6が融解し、放熱板13と絶縁基板とパワー半導体素子5が接合される。
パワーモジュール101を製造する場合は、放熱板13の一方の面上に絶縁板81が接合され、さらにその上、絶縁板81上に回路パターン7が接合された金属基板と、表面に電極4が形成されたパワー半導体素子5とを用意する。そして、金属基板の回路パターン7上に素子接合材6を介してパワー半導体素子5を配置し、リフロー炉に入れる。そして、素子接合材6が融解することにより、金属基板とパワー半導体素子5が接合される。
これにより、パワーモジュール100又は101を製造するための用意ができたこととなる。
次に、第1の多孔質部材2及び第2の多孔質部材21を用いて、板状の配線の接合を行う。図2は、本発明の実施の形態1にかかるパワーモジュール100及び101の製造方法のうち、板状の配線の接合を行う工程を示す工程フロー図である。図2に示されたステップS1において、第1の配線1の一方の面に第1の多孔質部材2を形成し、第2の配線3の一方の面に第2の多孔質部材21を形成する。そして、ステップS2において、板状の配線である第1の配線1とパワー半導体素子5の電極4とを第1の多孔質部材2を介して接合し、板状の配線である第2の配線3と回路パターン7とを第2の多孔質部材21を介して接合する。
図2のステップS1及びステップS2について、図3及び図4を用いて、その詳細を説明する。なお、図3は本発明の実施の形態1にかかるパワーモジュール100及び101の製造方法の工程のステップS1を説明するための配線及び多孔質部材(第1の多孔質部材2及び第2の多孔質部材21)を示す側面図及び下面図である。図4は、本発明の実施の形態1にかかるパワーモジュール100及び101の製造方法の工程のステップS2を説明するための図であり、(a)はステップS2の開始直前、(b)はステップS2の開始直後、(c)はステップS2の終了直後である。
ステップS1では、図3に示すように、第1の配線1の一方の面であるパワー半導体素子5に接合する面に、第1の多孔質部材2を形成する。なお、第2の配線3に第2の多孔質部材21を形成する方法も、以下に説明する第1の配線1に第1の多孔質部材2を形成する方法と同様の方法を用いることができる。したがって、同様の説明となるため、省略する。
ここでは、第1の配線1のパワー半導体素子5に接合する面を下面としている。第1の多孔質部材2の形状は、側面図において凸状、下面図において円形状とした。まず、第1の配線1に素材の生成も含めて第1の多孔質部材2を形成する場合を説明する。第1の配線1に素材の生成も含めて第1の多孔質部材2を形成する方法には、好ましくは、コールドスプレー法又は微粒子焼結法を用いる。コールドスプレー法とは、金属の微粒子を高速で物体に吹き付けて膜を形成する方法である。第1の多孔質部材2に用いる金属の微粒子を高速で第1の配線1のパワー半導体素子5に接合する面に吹き付けることで、第1の多孔質部材2を形成することができる。微粒子焼結法とは、金属の微粒子を物体上に堆積し、堆積後、金属の微粒子を焼き付けて膜を形成する方法である。第1の多孔質部材2に用いる金属の微粒子を第1の配線1のパワー半導体素子5に接合する面上に積み、その後、金属の微粒子を第1の配線1に焼き付けることで、第1の多孔質部材2を形成することができる。コールドスプレー法又は微粒子焼結法以外には、射出成形により第1の多孔質部材2を生成し、第1の配線1のパワー半導体素子5と接合する面にろう付けする方法を用いてもよい。
第1の多孔質部材2に購入製品を用いる場合は、上述したように、例えば、多孔質金属として販売されている住友電気工業株式会社製のセルメット(登録商標)を第1の多孔質部材2の素材として購入し、この素材を、図3に示すような形状に加工して、第1の配線1のパワー半導体素子5に接合される面にろう付けする。
ここで、第1の多孔質部材2を形成する金属材料を、第1の配線1と同じ金属材料として第1の多孔質部材2を形成した場合、第1の配線1に形成された第1の多孔質部材2は、密度が第1の配線1よりも低いので、第1の配線1よりも柔らかい。一般的に、多孔質金属の密度が低くなっていくと、硬度が低下していくからである。
第1の多孔質部材2を形成する金属材料を、第1の配線1と異なる金属材料として第1の多孔質部材2を形成する場合、第1の多孔質部材2は、第1の配線1よりも柔らかくなるようにする。第1の多孔質部材2が第1の配線1よりも柔らかくなるようにとは、第1の配線1に形成後の第1の多孔質部材2のビッカース硬さ又は降伏応力(0.2%耐力)が、第1の配線1のビッカース硬さ又は降伏応力(0.2%耐力)よりも小さくなるようにということを示す。
すなわち、第1の多孔質部材2に第1の配線1と同じ金属材料を用いた場合でも、異なる金属材料を用いた場合でも、第1の配線1に形成後の第1の多孔質部材2のビッカース硬さ又は降伏応力(0.2%耐力)は、第1の配線1のビッカース硬さ又は降伏応力(0.2%耐力)よりも必ず小さくなっている。
例えば、第1の配線1に無酸素銅(C1020−1/2H)を用いている場合、第1の配線1に形成後の第1の多孔質部材2のビッカース硬さは75kgf/mm未満であり、降伏応力(0.2%耐力)は250N/mm未満であるように形成される。
第2の多孔質部材21の第2の配線3に対する硬さ関係も、第1の多孔質部材2の第1の配線1に対する硬さ関係と同様の関係である。すなわち、第2の多孔質部材21に第2の配線3と同じ金属材料が用いられていても、異なる金属材料が用いられていても、第2の配線3に形成後の第2の多孔質部材21のビッカース硬さ又は降伏応力(0.2%耐力)は、第2の配線3のビッカース硬さ又は降伏応力(0.2%耐力)よりも必ず小さくなっている。
次に、ステップS2では、第1の配線1とパワー半導体素子5を第1の多孔質部材2を介して接合する。なお、第2の配線3と回路パターン7を第2の多孔質部材21を介して接合する方法も、以下に説明する第1の配線1とパワー半導体素子5を第1の多孔質部材2を介して接合する方法と同様の方法を用いることができる。パワー半導体素子5が回路パターン7となるのみであり、同様の説明となるため、省略する。
図4(a)に示すように、第1の配線1をパワー半導体素子5の表面に形成された電極4上に配置する。ここで、第1の配線1の第1の多孔質部材2が形成された面と反対側には、超音波接合ツール30が存在する。第1の配線1は、ケース14の所定の箇所にあらかじめ形成されており、放熱板13にケース14を固定することによって、第1の配線1はパワー半導体素子5の表面に形成された電極4上に配置される。
そして、図4(b)に示すように、第1の配線1に形成された第1の多孔質部材2がパワー半導体素子5の表面に形成された電極4に接触するように、超音波接合ツール30を上側から、すなわち第1の配線1の第1の多孔質部材2が形成された面と反対側から第1の配線1に押しあて、荷重及び超音波振動を印加する。
すると、第1の多孔質部材2とパワー半導体素子5の表面に形成された電極4の接触領域10から、第1の多孔質部材2の変形が始まり、接触領域10の面積が拡大していく。そして、図4(c)に示すように、第1の多孔質部材2と電極4の接合界面全体が接触領域11となり、接合界面全体に超音波振動が印加され、接合が完了し、第1の配線1とパワー半導体素子5とが第1の多孔質部材2を介して接合されたこととなる。
第1の多孔質部材2は、第1の配線1とパワー半導体素子5とが第1の多孔質部材2を介して接合されたあとも、多孔質の状態を保っている。第2の多孔質部材21も同様に、第2の配線3と回路パターン7とが第2の多孔質部材21を介して接合されたあとも、多孔質の状態を保っている。
ここで、図4におけるパワー半導体素子5の下側には、回路パターン7と絶縁板8と金属パターン9があり、放熱板13が省略され、図1(a)の本発明の実施の形態1にかかるパワーモジュール100を製造するための図となっている。図1(b)の本発明の実施の形態1にかかるパワーモジュール101を製造するときは、パワー半導体素子5の下側には、回路パターン7と絶縁板81と放熱板13とがあることは言うまでもない。
次に、第1の封止樹脂16を、ケース14と放熱板13で囲まれる領域に充填し、硬化させる。以上により、本発明の実施の形態1にかかるパワーモジュール100及び101が製造される。
第1の配線1とパワー半導体素子5とを第1の多孔質部材2を介して接合する方法には、超音波接合法を用いた。熱圧着法を用いてもよく、超音波併用熱圧着法を用いてもよいが、パワー半導体素子5に熱のかからない超音波接合法が好ましい。第2の配線3と回路パターン7とを第2の多孔質部材21を介して接合する方法も同様である。
ここで、本発明の実施の形態1にかかるパワーモジュール100及び101の製造途中の状態でステップS1の直前のパワーモジュール100又は101、すなわち、第1の多孔質部材2及び第2の多孔質部材21と、第1の配線1及び第2の配線3と、第1の封止樹脂16と、ケース14以外を備えたパワーモジュール100及び101には、反りが発生している。なぜなら、線膨張係数の異なる様々な材料を用いた部材を重ね、リフロー炉に入れることによって、製造しているためである。
したがって、図4に示したように、パワー半導体素子5の表面に形成された電極4と第1の配線1は、その対向する面は平行になっていないのである。回路パターン7と第2の配線3の対抗する面も同様である。
第1の多孔質部材2の厚み、及び面内寸法、ここでは円形の直径は、適宜決定されるものである。第1の多孔質部材2を介して第1の配線1が接合されるパワー半導体素子5に生じている反り、第1の配線1のパワー半導体素子5が接合される面の面積、及びパワー半導体素子5の表面に形成された電極4の面積により変わるためである。
例えば、第1の多孔質部材2と、第2の多孔質部材21と、第1の配線1と、第2の配線3と、第1の封止樹脂16と、ケース14以外を備えたパワーモジュール100又は101に生じている反りが500μm程度である場合、第1の多孔質部材2は250μm以上750μm以下の厚みがあればよいと考えられる。
第1の多孔質部材2と、第2の多孔質部材21と、第1の配線1と、第2の配線3と、第1の封止樹脂16と、ケース14以外を備えたパワーモジュール100又は101に生じている反りが500μm程度である場合、パワー半導体素子5に生じている反りはそれよりも小さく、パワー半導体素子5に生じている反りに起因した第1の配線1の接合不良の発生を低減させるためには、第1の多孔質部材2の厚さは、250μm以上あればよいと考えられる。
そして、第1の多孔質部材2が750μmよりも厚い場合には、第1の多孔質部材2の電気抵抗値が増加すること、第1の配線1を第1の多孔質部材2を介してパワー半導体素子5に超音波接合する際に、超音波振動が第1の多孔質部材2とパワー半導体素子5との接合界面に伝わりにくくなることが懸念されるため、第1の多孔質部材2は750μm以下の厚みであればよいと考えられる。
第2の多孔質部材21の厚み、及び面内寸法も、第1の多孔質部材2と同様に適宜決定されるものである。
上述の本発明の実施の形態1にかかるパワーモジュール100及び101の製造方法では、第1の配線1に第1の多孔質部材2を形成し、第2の配線3に第2の多孔質部材21を形成した。そして、第1の配線1を第1の多孔質部材2を介してパワー半導体素子5の表面に形成される電極4に接合し、第2の配線3を第2の多孔質部材21を介して回路パターン7に接合した。
図5は、本発明の実施の形態1にかかるパワーモジュールの製造方法の工程のステップS1の変形例を説明するためのパワー半導体素子と回路パターンと多孔質部材の断面図である。図5において、第1の多孔質部材2は、パワー半導体素子5の表面に形成された電極4上に形成され、第2の多孔質部材21は、回路パターン7上に形成されている。
ステップS1の変形例として、第1の配線1に第1の多孔質部材2を形成するのではなく、図5に示すように、パワー半導体素子5の表面に形成された電極4上に第1の多孔質部材2を形成してもよい。第1の多孔質部材2を形成する方法は、上述したように、コールドスプレー法又は微粒子焼結法が用いられる。もちろん、射出成形により第1の多孔質部材2を形成し、パワー半導体素子5の表面に形成された電極4上にろう付けする方法を用いてもよい。
そして、ステップS2において、第1の配線1を第1の多孔質部材2を介してパワー半導体素子5の表面に形成される電極4に接合する。
第2の配線3を第2の多孔質部材21を介して回路パターン7に接合する場合も同様に、ステップS1の変形例として、第2の配線3に第2の多孔質部材21を形成するのではなく、図5に示すように、回路パターン7上に第2の多孔質部材21を形成してもよい。そして、ステップS2において、第2の配線3を第2の多孔質部材21を介して回路パターン7に接合する。
また、更なるステップS1の変形例としては、第1の配線1及びパワー半導体素子5の表面に形成された電極4上の両方に第1の多孔質部材2を形成してもよい。そして、ステップS2において、第1の配線1を第1の多孔質部材2を介してパワー半導体素子5の表面に形成される電極4に接合する。同様に、第2の配線3及び回路パターン7上の両方に第2の多孔質部材21を形成してもよい。そして、ステップS2において、第2の配線3を第2の多孔質部材21を介して回路パターン7に接合する。
本発明の実施の形態1にかかるパワーモジュール100及び101は、以上のような構成及び製造方法としたことにより、第1の配線1とパワー半導体素子5との間の未接合部を減らしたパワーモジュール100及び101を得ることができる。また、第2の配線3と回路パターン7との間の未接合部を減らしたパワーモジュール100及び101を得ることができる。
なぜなら、第1の配線1とパワー半導体素子5とを接合する時には、パワー半導体素子5が湾曲していても、図4に示したように、第1の配線1とパワー半導体素子5のそれぞれが対向する面が平行でなくても、第1の多孔質部材2が多孔質であり、かつ金属性であるので変形しやすく、接合界面全体に第1の多孔質部材2が広がるからである。第2の配線3と回路パターン7との間も同様である。
さらに、第1の配線1とパワー半導体素子5とを接合する時には、第1の多孔質部材2が変形することで、パワー半導体素子5に過度な荷重及びせん断応力が加わることなく、パワー半導体素子5の損傷を低減させることができる。
また、第1の配線1とパワー半導体素子5との間に第1の多孔質部材2が存在することにより、パワーモジュール100及び101の稼働時に発生する、第1の多孔質部材2から、第1の配線1と第1の多孔質部材2との界面及びパワー半導体素子5の表面に形成された電極4と第1の多孔質部材2との界面にかかる応力を、第1の多孔質部材2が有する複数の微細な孔が、その形を変形することにより、緩和させることができる。したがって、パワーモジュール100及び101は、第1の配線1とパワー半導体素子5との接合をパワーモジュール100及び101の稼働時も保つことができ、第1の配線1とパワー半導体素子5との接合信頼性が向上したパワーモジュール100及び101を得ることができる。
従来の技術を用いて、第1の配線1とパワー半導体素子5とを銀ペーストを介して接合した場合、第1の配線1とパワー半導体素子5との間には、銀フィラーだけでなく、エポキシ樹脂などの導電性樹脂も存在する。また、第1の配線1とパワー半導体素子5とを銀ナノ粒子ペーストを介して接合した場合は、第1の配線1とパワー半導体素子5との間には、銀ナノ粒子だけでなく、有機材料が用いられている分散剤も存在する。銀ナノ粒子ペーストは、接合時に分散剤を揮発させるが、銀ナノ粒子ペーストの中心部は分散剤が揮発しにくいため、第1の配線1とパワー半導体素子5との間には、銀ナノ粒子だけでなく、分散剤も残ることとなるからである。
したがって、第1の配線1とパワー半導体素子5とを銀ペーストを介して接合した場合は、銀フィラーと導電性樹脂との線膨張係数の差に起因した応力が、銀ペーストから第1の配線1と銀ペーストとの界面、及び銀ペーストとパワー半導体素子5との界面にかかる。また、第1の配線1とパワー半導体素子5とを銀ナノ粒子ペーストを介して接合した場合は、分散剤が揮発しにくい銀ナノ粒子ペーストの中心部で、銀ナノ粒子と第1の配線1又はパワー半導体素子5、若しくは銀ナノ粒子同士の焼結が進行し難くなる。その結果、銀ナノ粒子の未焼結部又は未接合部が残存する。これにより、銀ナノ粒子接合部の熱抵抗が増加する。
一方、本発明の実施の形態1では、第1の多孔質部材2から、第1の配線1と第1の多孔質部材2との界面、及び第1の多孔質部材2とパワー半導体素子5との界面にかかる応力は、発生しても、その大きさは小さく、銀ペーストで接合した場合と比べると、その値は小さい。なぜなら、本発明の実施の形態1にかかるパワーモジュール100及び101には、有機材料を含まない金属性の第1の多孔質部材2が用いられているので、第1の多孔質部材2内で、金属材料と有機材料との線膨張係数の差に起因した応力が発生しないからである。
また、本発明の実施の形態1では、第1の多孔質部材2が用いられた接合部の熱抵抗は、銀ナノ粒子ペーストで接合した場合と比べると、その値は小さい。なぜなら、本発明の実施の形態1にかかるパワーモジュール100及び101には、有機材料を含まない金属性の第1の多孔質部材2が用いられており、さらに、第1の多孔質部材2を図4に示す超音波接合法により接合するため、銀ナノ粒子の未焼結部又は未接合部の残存を抑制できるためである。
さらに、銀ペースト及び銀ナノ粒子ペーストを用いて接合する場合は、接合時に熱を加えなければならず、パワー半導体素子5に余計な熱を加えることになる。一方、本発明の実施の形態1にかかる第1の多孔質部材2は、熱を用いずに超音波接合法により第1の配線1とパワー半導体素子5とを接合することができるので、パワー半導体素子5に余計な熱を加えなくて済むという効果がある。
第2の配線3と回路パターン7との接合についても、第2の多孔質部材21が存在するため、第1の配線1とパワー半導体素子5との接合と同様の効果がある。したがって、パワーモジュール100及び101は、第1の配線1とパワー半導体素子5との接合信頼性だけでなく、第2の配線3と回路パターン7との接合信頼性も向上している。
ここで、図4に示した超音波接合ツール30は、一定ピッチの突起を有している。そして、図1(a)のパワーモジュール100及び図1(b)のパワーモジュール101は、第1の配線1の第2の多孔質部材2が形成された面と反対側の面、及び第2の配線3の第2の多孔質部材2が形成された面と反対側の面に、超音波接合ツール30の接触跡である一定ピッチの凹凸を有している。しかしながら、超音波接合ツール30の形状は、特に限定されるものではなく、第1の配線1とパワー半導体素子5、第2の配線3と回路パターン7の接合を実施できるものでよい。そのため、図1(a)及び(b)に示したような一定ピッチの凹凸を有さない第1の配線1及び3もある。
実施の形態2.
本発明の実施の形態2では、本発明の実施の形態1と相違する部分について説明し、同一又は対応する部分についての説明は省略する。本発明の実施の形態2では、第1の配線1に形成する第1の多孔質部材2の形状が異なる。
図6は、本発明の実施の形態2にかかるパワーモジュールの製造方法の工程のステップS1を説明するための配線及び多孔質部材を示す側面図及び下面図であり、(a)は多孔質部材を1つとした場合、(b)は多孔質部材を複数にした場合である。図6に示すように、第1の配線1のパワー半導体素子5に接合する面に、第1の多孔質部材2を形成する。
ここでは、第1の配線1のパワー半導体素子5に接合する面を下面としている。図6において、第1の多孔質部材2の形状は、側面図において凸状、下面図において楕円形状とした。図6(a)では上述したように、第1の多孔質部材2が1つで形成され、図6(b)では複数形成されている。
図6(a)は、パワー半導体素子5の表面に形成された電極4の形状が矩形、かつ向かい合う辺の長さが異なる場合において、第1の配線1とパワー半導体素子5とを第1の多孔質部材2を介して接合する時に、第1の多孔質部材2がパワー半導体素子5の表面に形成された電極4の寸法に応じて変形し、第1の配線1とパワー半導体素子5とを接合することができる第1の多孔質部材2の形状を示している。これにより、パワー半導体素子5の表面に形成された電極4の形状が矩形、かつ向かい合う辺の長さが異なる場合であっても、本発明の実施の形態1と同様の効果を得ることができる。
図6(b)は、パワー半導体素子5の表面に形成された電極4が分割して形成されている場合において、第1の多孔質部材2をパワー半導体素子5の表面に形成された電極4の形状及び位置に合わせて配置することができる第1の多孔質部材2の形状を示している。すなわち、パワー半導体素子5の表面に形成された電極4が分割して形成されている場合は、図6(b)に示すように、第1の多孔質部材2をその形状及び位置に合わせて複数形成すればよい。したがって、図6(b)では複数の例として、3つを示しているが、これに限ることはない。このときも本発明の実施の形態1と同様の効果を得られることは言うまでもない。
図7は、本発明の実施の形態2にかかるパワーモジュールの製造方法の工程のステップS1を説明するための配線及び多孔質部材を示す側面図及び下面図であり、図6の多孔質部材と異なる形状の多孔質部材を示し、(a)は多孔質部材を1つとした場合、(b)は多孔質部材を複数にした場合である。図7に示すように、第1の配線1のパワー半導体素子5に接合する面に、第1の多孔質部材2を形成する。
ここでは、第1の配線1のパワー半導体素子5に接合する面を下面としている。図7において、第1の多孔質部材2の形状は、側面図において凸状であって矩形状、下面図において矩形状とした。すなわち、角柱状となっている。図7(a)では上述したように、第1の多孔質部材2が1つで形成され、図7(b)では複数形成されている。
図7(a)は、第1の多孔質部材2を矩形状に形成することで、第1の多孔質部材2を図3のような凸状かつ円形状、又は図6のような凸状かつ楕円形状に形成する場合よりも、第1の多孔質部材2を形成するのを簡略にすることができる。
また、第1の多孔質部材2を図3のような凸状かつ円形状、又は図6のような凸状かつ楕円形状に形成する場合よりも、第1の多孔質部材2の体積は、図7のように凸状かつ矩形状に形成する場合の方が大きい。したがって、第1の多孔質部材2を構成する金属量が、図7のように形成する場合の方が図3又は図6のように形成する場合より多くなる。そのため、図7のように形成する場合の方が、第1の多孔質部材2の熱容量が大きくなり、パワーモジュールの稼働時に発生する熱を、第1の多孔質部材2を通して拡散させやすくなる。
したがって、パワーモジュールの放熱性が向上する。また、上述のような放熱性の効果は、第1の多孔質部材2が凸状かつ矩形状である場合のみに限定されるわけではなく、凸状かつ円形状であって、円柱状などの場合においても得られる。もちろん、本発明の実施の形態1と同様の効果が得られることは言うまでもない。
図7(b)は、図6(b)と同様に、パワー半導体素子5の表面に形成された電極4が分割して形成されている場合において、第1の多孔質部材2をパワー半導体素子5の表面に形成された電極4の形状及び位置に合わせて配置することができる第1の多孔質部材2の形状を示している。したがって、図7(b)では複数の例として、3つを示したが、これに限ることはない。この場合も、本発明の実施の形態1と同様の効果を得られることは言うまでもなく、加えて、上述のような放熱性の効果が得られることも言うまでもない。
図8は、本発明の実施の形態2にかかるパワーモジュールの製造方法の工程のステップS1を説明するための配線及び多孔質部材を示す側面図及び下面図であり、図6及び図7の多孔質部材と異なる形状の多孔質部材を示し、(a)は多孔質部材を1つとした場合、(b)は多孔質部材を複数にした場合である。図8に示すように、第1の配線1のパワー半導体素子5に接合する面に、第1の多孔質部材2を形成する。
ここでは、第1の配線1のパワー半導体素子5に接合する面を下面としている。図8において、第1の多孔質部材2の形状は、側面図において凸状であって三角状、下面図において正方形状とした。すなわち、角錐状となっている。図8(a)では上述したように、第1の多孔質部材2が1つで形成され、図8(b)では複数形成されている。
図8(a)は、第1の多孔質部材2を角錐状とすることで、第1の配線1とパワー半導体素子5とを接合する時、図2のステップS2において、第1の多孔質部材2の角錐の先端に荷重が集中するので、本発明の実施の形態1と同様の効果に加えて、第1の多孔質部材2を効率的に変形させることができる。ここで、図8(a)に示される第1の多孔質部材2は、下面図において正方形状としたが、矩形状であっても、円形状であっても、第1の多孔質部材2を効率的に変形させる同様の効果を有する。
図8(b)は、図6(b)及び図7(b)と同様に、パワー半導体素子5の表面に形成された電極4が分割して形成されている場合において、第1の多孔質部材2をパワー半導体素子5の表面に形成された電極4の形状及び位置に合わせて配置することができる第1の多孔質部材2の形状を示している。したがって、図8(b)では複数の例として、9つを示したが、これに限ることはない。この場合も、本発明の実施の形態1と同様の効果を得られることは言うまでもなく、加えて、上述のような、第1の多孔質部材2を効率的に変形させる効果が得られることも言うまでもない。
なお、図6から図8を用いた上述では、第1の配線1に第1の多孔質部材2を形成する場合について述べているが、第1の多孔質部材2を、パワー半導体素子5の表面に形成された電極4上に形成する場合も同様である。そして、第2の配線3に第2の多孔質部材21を形成する場合も同様であり、第2の多孔質部材21を回路パターン7上に形成する場合も同様であることは言うまでもない。
実施の形態3.
本発明の実施の形態3は、本発明の実施の形態1及び本発明の実施の形態2と相違する部分について説明し、同一又は対応する部分についての説明は省略する。本発明の実施の形態3では、本発明の実施の形態1及び本発明の実施の形態2と異なり、第1の配線1が2つのパワー半導体素子5を接続している。
図9は、本発明の実施の形態3にかかるパワーモジュール102の構成を概略的に示す断面図である。本発明の実施の形態3にかかるパワーモジュール102は、図9に示すように、放熱板13と、放熱板13上に設けられた絶縁板8と、絶縁板8上に形成された回路パターン7と、回路パターン7上に配置され、表面に電極4が形成されたパワー半導体素子5が2つと、2つあるパワー半導体素子5のそれぞれの電極4上に配置され、金属性の第1の多孔質部材2と、2つの第1の多孔質部材2上に配置された板状の第1の配線1とを備えている。すなわち、本発明の実施の形態3にかかる第1の配線1は、2つのパワー半導体素子5のそれぞれの電極4と、2つのパワー半導体素子5のそれぞれの電極4上に配置されている第1の多孔質部材2を介して接合されている。
さらに、パワーモジュール102は、回路パターン7上に配置され、金属性の第2の多孔質部材21と、第2の多孔質部材上に配置された板状の第2の配線3とを備えている。絶縁板8は、回路パターン7が形成される面と反対側の面に金属パターン9が形成されており、金属パターン9と放熱板13が絶縁基板接合材61を介して接合されている。2つのパワー半導体素子5は素子接合材6を介して回路パターン7に接合されている。
そして、パワーモジュール102は、絶縁板8と、回路パターン7と、金属パターン9と、2つのパワー半導体素子5と、2つの第1の多孔質部材2と、第2の多孔質部材21とを収納するケース14を備え、放熱板13の絶縁板8と対向する面と、絶縁板8と、回路パターン7と、金属パターン9と、2つのパワー半導体素子5と、2つの第1の多孔質部材2と、第2の多孔質部材21とを封止する第1の封止樹脂16を備えている。
このように、本発明の実施の形態3にかかるパワーモジュール102は、本発明の実施の形態1のパワーモジュール100が、2つのパワー半導体素子5を備え、それぞれに対して第1の多孔質部材2を備えたものであり、第1の配線1が2つのパワー半導体素子5と、パワーモジュール102が接続する外部機器とをつなぐものである。
パワーモジュールをモータ制御などの回路に適用する場合には、パワーモジュールには電流や電圧をスイッチングする動作が必要となる。したがって、パワーモジュール内部で電流や電圧を入出力する回路は、絶縁ゲート型バイポーラトランジスタ(IGBT)チップなどと、それに逆並列接続したフリーホイール・ダイオード(FWD)などのパワー半導体素子で構成することとなる。
本発明の実施の形態3にかかるパワーモジュール102は、このような内部で電流や電圧を入出力する回路を有しているため、第1の配線1が2つのパワー半導体素子5と、パワーモジュール102が接続する外部機器とをつなぐものになるのである。
2つのパワー半導体素子5のそれぞれが、具体的に何であるかは、本発明の実施の形態3にかかるパワーモジュール102内の回路設計によるものである。
本発明の実施の形態3にかかるパワーモジュール102も、本発明の実施の形態1にかかるパワーモジュール101と同様の効果が得られる。
また、本発明の実施の形態3にかかるパワーモジュール102も、本発明の実施の形態1にかかるパワーモジュール101のように、回路パターン7と放熱板13との間の構成を絶縁板81のみとしてもよい。
実施の形態4.
本発明の実施の形態4では、本発明の実施の形態1から本発明の実施の形態3と相違する部分について説明し、同一又は対応する部分についての説明は省略する。本発明の実施の形態4では、パワーモジュールの構成を、本発明の実施の形態1から本発明の実施の形態3で示したようないわゆるケース型パワーモジュールというものから、モールド型パワーモジュールというものにした。
図10は、本発明の実施の形態4にかかるパワーモジュール103の構成を概略的に示す断面図である。本発明の実施の形態4にかかるパワーモジュール103は、放熱板13と、放熱板13上に設けられた絶縁板81と、絶縁板81上に形成された回路パターン7と、回路パターン7上に配置され、表面に電極4が形成されたパワー半導体素子5と、電極4上に配置され、金属性の第1の多孔質部材2と、第1の多孔質部材2上に配置された板状の第1の配線1とを備えている。そしてさらに、回路パターン7上に配置され、金属性の第2の多孔質部材21と、第2の多孔質部材上に配置された板状の第2の配線3とを備えている。絶縁板81は、回路パターン7が形成される面と反対側の面が、放熱板13に接合されている。パワー半導体素子5は素子接合材6を介して回路パターン7に接合されている。
そして、パワーモジュール103は、絶縁板81と、回路パターン7と、パワー半導体素子5と、第1の多孔質部材2と、第2の多孔質部材21とをモールド封止する第2の封止樹脂17を備えている。
第2の封止樹脂17は、エポキシ樹脂が用いられたモールド樹脂であって、熱を加えることによって硬化し、その後は軟化することなく元に戻らない樹脂である。本発明の実施の形態4にかかるパワーモジュール103は、金型に第2の封止樹脂17以外を備えたパワーモジュール103を置き、そこにモールド樹脂である第2の封止樹脂17を流し込み、熱を加えることによって硬化させるトランスファーモールド工程によって製造される。
本発明の実施の形態4にかかるパワーモジュール103は、トランスファーモールド工程により製造することができるため、製造コストを低減することができる。また、本発明の実施の形態1から本発明の実施の形態3にかかるパワーモジュールのように、ケース型構造で、第1の配線1、第1の多孔質部材2、及びパワー半導体素子5などのパワーモジュールを構成する部材をシリコン樹脂などが用いられる第1の封止樹脂16で封止する場合よりも、第2の封止樹脂17で封止するモールド型構造の場合の方が、強固に封止されるため、さらに、第1の配線1とパワー半導体素子5との間及び第2の配線3と回路パターン7との間の接合信頼性を向上させたパワーモジュールを得ることができる
ここで、本発明の実施の形態4にかかるパワーモジュール103は、第1の配線1及び第2の配線3がリードフレームとなるようなモールド型パワーモジュールを示したが、回路パターン7がリードフレームとなってもよく、モールド型パワーモジュールにおいてどこをリードフレームとするかは、パワーモジュールが構成する回路設計によるものである。
また、本発明の実施の形態4にかかるパワーモジュール103も、本発明の実施の形態1にかかるパワーモジュール100のように、回路パターン7と放熱板13との間の構成を絶縁板8と金属パターン9としてもよい。
もちろん、本発明の実施の形態3に示した第1の配線1が2つのパワー半導体素子5と、パワーモジュール102が接続する外部機器とをつなぐようなパワーモジュールを、本発明の実施の形態4にかかるパワーモジュール103のようにモールド型パワーモジュールとしてもよい。
本発明の実施の形態1から実施の形態4では第1の配線1が、パワー半導体素子5と外部機器をつなぐものとしたが、これに限定されることはない。第1の配線1が、パワー半導体素子5と、パワー半導体素子5とは別のパワー半導体素子をつなぐものでもよい。すなわち、図9を用いて説明すれば、第1の配線1が、2つのパワー半導体素子5だけをつなぐものであってもよい。
また、パワー半導体素子5に接続する第1の配線1だけを第1の多孔質部材2を介して接合し、回路パターン7に接続する第2の配線3は第2の多孔質部材21を介さずに接合するパワーモジュールとしてもよい。さらに、回路パターン7に接続する第2の配線3だけを第2の多孔質部材21を介して接合し、パワー半導体素子5に接続する第1の配線1は第1の多孔質部材2を介さずに接合するパワーモジュールとしてもよい。すなわち、本発明にかかるパワーモジュールは、パワーモジュール内に1箇所でも多孔質部材を介して接合した板状の配線があるものを示すものである。
最後に、本発明は、発明の範囲内において、各実施の形態を自由に組み合わせることや、各実施の形態を適宜、変形、省略することが可能である。
1 第1の配線、2 第1の多孔質部材、3 第2の配線、4 電極、5 パワー半導体素子、6 素子接合材、7 回路パターン、8,81 絶縁板、9 金属パターン、10,11 接触領域、13 放熱板、16 第1の封止樹脂、17 第2の封止樹脂、21 第2の多孔質部材、30 超音波接合ツール、61 絶縁基板接合材、100,101,102,103 パワーモジュール。

Claims (16)

  1. 放熱板と、
    前記放熱板上に設けられた絶縁板と、
    前記絶縁板上に形成された回路パターンと、
    前記回路パターン上に配置され、表面に電極が形成されたパワー半導体素子と、
    前記電極上に配置され、金属性の第1の多孔質部材と、
    前記第1の多孔質部材上に配置された板状の第1の配線と、
    を備えたパワーモジュール。
  2. 前記回路パターン上に配置され、金属性の第2の多孔質部材と、
    前記第2の多孔質部材上に配置された板状の第2の配線と、
    をさらに備えた請求項1に記載のパワーモジュール。
  3. 放熱板と、
    前記放熱板上に設けられた絶縁板と、
    前記絶縁板上に形成された回路パターンと、
    前記回路パターン上に配置され、表面に電極が形成されたパワー半導体素子と、
    前記回路パターン上に配置され、金属性の第2の多孔質部材と、
    前記第2の多孔質部材上に配置された板状の第2の配線と、
    を備えたパワーモジュール。
  4. 前記第1の多孔質部材は、
    前記第1の配線よりも、硬度が低いことを特徴とする、
    請求項1又は請求項2に記載のパワーモジュール。
  5. 前記第2の多孔質部材は、
    前記第2の配線よりも、硬度が低いことを特徴とする、
    請求項2又は請求項3に記載のパワーモジュール。
  6. 前記絶縁板と、前記回路パターンと、前記パワー半導体素子と、前記第1の多孔質部材とを収納するケースと、
    前記絶縁板と、前記回路パターンと、前記パワー半導体素子と、前記第1の多孔質部材とを封止する第1の封止樹脂と
    をさらに備え、前記第1の封止樹脂は前記ケース内に充填された、
    請求項1、請求項2又は請求項4のいずれか1項に記載のパワーモジュール。
  7. 前記絶縁板と、前記回路パターンと、前記パワー半導体素子と、前記第1の多孔質部材とをモールド封止する第2の封止樹脂と
    をさらに備えた請求項1、請求項2又は請求項4のいずれか1項に記載のパワーモジュール。
  8. 前記絶縁板と、前記回路パターンと、前記パワー半導体素子と、前記第2の多孔質部材とを収納するケースと、
    前記絶縁板と、前記回路パターンと、前記パワー半導体素子と、前記第2の多孔質部材とを封止する第1の封止樹脂と、
    をさらに備え、前記第1の封止樹脂は前記ケース内に充填された、
    請求項2、請求項3又は請求項5のいずれか1項に記載のパワーモジュール。
  9. 前記絶縁板と、前記回路パターンと、前記パワー半導体素子と、前記第2の多孔質部材とをモールド封止する第2の封止樹脂と
    をさらに備えた請求項2、請求項3又は請求項5のいずれか1項に記載のパワーモジュール。
  10. 板状の配線の一方の面に第1の多孔質部材を形成する工程と、
    パワー半導体素子の電極と前記配線とを前記配線の一方の面に形成された前記第1の多孔質部材を介して接合する工程と、
    を備えたパワーモジュールの製造方法。
  11. 板状の配線の一方の面に第2の多孔質部材を形成する工程と、
    回路パターンと前記配線とを前記配線の一方の面に形成された前記第2の多孔質部材を介して接合する工程と、
    を備えたパワーモジュールの製造方法。
  12. パワー半導体素子の電極上に第1の多孔質部材を形成する工程と、
    板状の配線と前記パワー半導体素子の電極とを前記第1の多孔質部材を介して接合する工程と、
    を備えたパワーモジュールの製造方法。
  13. 回路パターン上に第2の多孔質部材を形成する工程と、
    板状の配線と前記回路パターンとを前記第2の多孔質部材を介して接合する工程と、
    を備えたパワーモジュールの製造方法。
  14. 前記第1の多孔質部材の素材を生成する方法が、
    コールドスプレー法又は微粒子焼結法であることを特徴とする、
    請求項10又は請求項12に記載のパワーモジュールの製造方法。
  15. 前記第2の多孔質部材の素材を生成する方法が、
    コールドスプレー法又は微粒子焼結法であることを特徴とする、
    請求項11又は請求項13に記載のパワーモジュールの製造方法。
  16. 前記接合が超音波接合であることを特徴とする、
    請求項10から請求項15のいずれか1項に記載のパワーモジュールの製造方法。
JP2014244959A 2014-12-03 2014-12-03 パワーモジュール及びその製造方法 Active JP6287789B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014244959A JP6287789B2 (ja) 2014-12-03 2014-12-03 パワーモジュール及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014244959A JP6287789B2 (ja) 2014-12-03 2014-12-03 パワーモジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016111083A true JP2016111083A (ja) 2016-06-20
JP6287789B2 JP6287789B2 (ja) 2018-03-07

Family

ID=56122235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014244959A Active JP6287789B2 (ja) 2014-12-03 2014-12-03 パワーモジュール及びその製造方法

Country Status (1)

Country Link
JP (1) JP6287789B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018135465A1 (ja) * 2017-01-17 2018-07-26 三菱電機株式会社 半導体装置および電力変換装置
JP2018190930A (ja) * 2017-05-11 2018-11-29 三菱電機株式会社 パワー半導体モジュール及びその製造方法並びに電力変換装置
JPWO2018025571A1 (ja) * 2016-08-05 2019-06-13 三菱電機株式会社 パワー半導体装置
JP2020009995A (ja) * 2018-07-12 2020-01-16 三菱電機株式会社 半導体装置、電力変換装置、及び半導体装置の製造方法
WO2020075549A1 (ja) * 2018-10-09 2020-04-16 ローム株式会社 半導体装置および半導体装置の製造方法
WO2020110860A1 (ja) * 2018-11-29 2020-06-04 三菱電機株式会社 半導体装置、電力用半導体モジュール、電力変換装置および電力用半導体モジュールの製造方法
JP2021141149A (ja) * 2020-03-04 2021-09-16 三菱電機株式会社 半導体装置、電力変換装置、および半導体装置の製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02281737A (ja) * 1989-04-24 1990-11-19 Toshiba Corp 半田バンプ型半導体装置
JP2003174055A (ja) * 2001-12-06 2003-06-20 Asahi Kasei Corp 微細パターン接続用回路部品およびその形成方法
JP2006352080A (ja) * 2005-05-16 2006-12-28 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置
WO2007142175A1 (ja) * 2006-06-05 2007-12-13 Tanaka Kikinzoku Kogyo K.K. 接合方法
JP2008235651A (ja) * 2007-03-22 2008-10-02 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2012513682A (ja) * 2008-12-23 2012-06-14 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電気複合構成部材または電子複合構成部材、および、電気複合構成部材または電子複合構成部材の製造方法
JP2013030759A (ja) * 2011-06-20 2013-02-07 Tohoku Univ パッケージされたデバイス、パッケージング方法及びパッケージ材の製造方法
JP2013098266A (ja) * 2011-10-31 2013-05-20 Hitachi Ltd 半導体装置及びその製造方法
JP2013219139A (ja) * 2012-04-06 2013-10-24 Hitachi Ltd 半導体装置
US20140264796A1 (en) * 2013-03-15 2014-09-18 Microchip Technology Incorporated Insulated Bump Bonding

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02281737A (ja) * 1989-04-24 1990-11-19 Toshiba Corp 半田バンプ型半導体装置
JP2003174055A (ja) * 2001-12-06 2003-06-20 Asahi Kasei Corp 微細パターン接続用回路部品およびその形成方法
JP2006352080A (ja) * 2005-05-16 2006-12-28 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置
WO2007142175A1 (ja) * 2006-06-05 2007-12-13 Tanaka Kikinzoku Kogyo K.K. 接合方法
JP2008235651A (ja) * 2007-03-22 2008-10-02 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2012513682A (ja) * 2008-12-23 2012-06-14 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電気複合構成部材または電子複合構成部材、および、電気複合構成部材または電子複合構成部材の製造方法
JP2013030759A (ja) * 2011-06-20 2013-02-07 Tohoku Univ パッケージされたデバイス、パッケージング方法及びパッケージ材の製造方法
JP2013098266A (ja) * 2011-10-31 2013-05-20 Hitachi Ltd 半導体装置及びその製造方法
JP2013219139A (ja) * 2012-04-06 2013-10-24 Hitachi Ltd 半導体装置
US20140264796A1 (en) * 2013-03-15 2014-09-18 Microchip Technology Incorporated Insulated Bump Bonding

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727186B2 (en) 2016-08-05 2020-07-28 Mitsubishi Electric Corporation Power semiconductor device
JPWO2018025571A1 (ja) * 2016-08-05 2019-06-13 三菱電機株式会社 パワー半導体装置
JPWO2018135465A1 (ja) * 2017-01-17 2019-11-07 三菱電機株式会社 半導体装置および電力変換装置
WO2018135465A1 (ja) * 2017-01-17 2018-07-26 三菱電機株式会社 半導体装置および電力変換装置
JP2018190930A (ja) * 2017-05-11 2018-11-29 三菱電機株式会社 パワー半導体モジュール及びその製造方法並びに電力変換装置
JP7026451B2 (ja) 2017-05-11 2022-02-28 三菱電機株式会社 パワー半導体モジュール及びその製造方法並びに電力変換装置
JP2020009995A (ja) * 2018-07-12 2020-01-16 三菱電機株式会社 半導体装置、電力変換装置、及び半導体装置の製造方法
JP7020325B2 (ja) 2018-07-12 2022-02-16 三菱電機株式会社 半導体装置、電力変換装置、及び半導体装置の製造方法
JPWO2020075549A1 (ja) * 2018-10-09 2021-09-09 ローム株式会社 半導体装置および半導体装置の製造方法
WO2020075549A1 (ja) * 2018-10-09 2020-04-16 ローム株式会社 半導体装置および半導体装置の製造方法
US11710705B2 (en) 2018-10-09 2023-07-25 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP7322054B2 (ja) 2018-10-09 2023-08-07 ローム株式会社 半導体装置および半導体装置の製造方法
WO2020110860A1 (ja) * 2018-11-29 2020-06-04 三菱電機株式会社 半導体装置、電力用半導体モジュール、電力変換装置および電力用半導体モジュールの製造方法
JPWO2020110860A1 (ja) * 2018-11-29 2021-05-20 三菱電機株式会社 半導体装置、電力用半導体モジュール、電力変換装置および電力用半導体モジュールの製造方法
JP7138720B2 (ja) 2018-11-29 2022-09-16 三菱電機株式会社 半導体装置、電力用半導体モジュール、電力変換装置および電力用半導体モジュールの製造方法
JP2021141149A (ja) * 2020-03-04 2021-09-16 三菱電機株式会社 半導体装置、電力変換装置、および半導体装置の製造方法
JP7387232B2 (ja) 2020-03-04 2023-11-28 三菱電機株式会社 半導体装置、電力変換装置、および半導体装置の製造方法

Also Published As

Publication number Publication date
JP6287789B2 (ja) 2018-03-07

Similar Documents

Publication Publication Date Title
JP6287789B2 (ja) パワーモジュール及びその製造方法
JP6272512B2 (ja) 半導体装置および半導体装置の製造方法
JP4576448B2 (ja) 電力用半導体装置
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP5542567B2 (ja) 半導体装置
JP4973059B2 (ja) 半導体装置及び電力変換装置
US10522482B2 (en) Semiconductor device manufacturing method comprising bonding an electrode terminal to a conductive pattern on an insulating substrate using ultrasonic bonding
JP3988735B2 (ja) 半導体装置及びその製造方法
JP2012119597A (ja) 半導体装置及びその製造方法
JP6504962B2 (ja) 電力用半導体装置
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
JP2010192591A (ja) 電力用半導体装置とその製造方法
JP6406996B2 (ja) 半導体装置
JP2015015335A (ja) 半導体装置
JP2011023748A (ja) 電子機器装置
JP7072624B1 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP2011216766A (ja) 電極部材およびこれを用いた半導体装置
JP2015037094A (ja) 電子部品モジュール
JP2014143342A (ja) 半導体モジュール及びその製造方法
JPWO2017006916A1 (ja) 半導体装置及び半導体装置の製造方法
JP6274019B2 (ja) 半導体装置及びその製造方法
JP2009016380A (ja) 半導体装置及びその製造方法
WO2017077729A1 (ja) 半導体モジュール及びその製造方法
KR101897304B1 (ko) 파워 모듈
JP7490974B2 (ja) 半導体モジュール及び半導体モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180122

R151 Written notification of patent or utility model registration

Ref document number: 6287789

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250