JP2012513682A - 電気複合構成部材または電子複合構成部材、および、電気複合構成部材または電子複合構成部材の製造方法 - Google Patents

電気複合構成部材または電子複合構成部材、および、電気複合構成部材または電子複合構成部材の製造方法 Download PDF

Info

Publication number
JP2012513682A
JP2012513682A JP2011542749A JP2011542749A JP2012513682A JP 2012513682 A JP2012513682 A JP 2012513682A JP 2011542749 A JP2011542749 A JP 2011542749A JP 2011542749 A JP2011542749 A JP 2011542749A JP 2012513682 A JP2012513682 A JP 2012513682A
Authority
JP
Japan
Prior art keywords
composite component
electronic
sintered compact
joint part
joint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011542749A
Other languages
English (en)
Other versions
JP5602763B2 (ja
Inventor
リトナー マーティン
ペーター エリク
ギュンター ミヒャエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2012513682A publication Critical patent/JP2012513682A/ja
Application granted granted Critical
Publication of JP5602763B2 publication Critical patent/JP5602763B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Powder Metallurgy (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本発明は、第１接合部品（２）と少なくとも１つの第２接合部品（３）とを含む電気複合構成部材または電子複合構成部材（１）に関する。本発明によれば、前記第１接合部品と前記第２接合部品とのあいだに、前記第１接合部品および前記第２接合部品の双方に固定に接続された、開放孔を有する焼結成形体（６；７）が収容されている。

Description

本発明は、請求項１の上位概念記載の電気複合構成部材または電子複合構成部材、および、請求項８の上位概念記載の電気複合構成部材または電子複合構成部材の製造方法に関する。
ＪＦＥＴ，ＭＯＳＦＥＴ，ＩＧＢＴまたはダイオードのようなパワー半導体とパワーエレクトロニクスモジュールの回路支持体との接合、および、基板／ヒートシンクへの回路支持体の接合は、典型的には軟質はんだ技術によって実現される。新しいＥＵ立法に基づき、将来的には鉛を含有する軟質はんだ合金（Ｓｎ６３Ｐｂ３７およびＳｎ５Ｐｂ９５）の使用は禁止されることになっている。代替合金としてのＳｎＡｇＣｕベースの鉛フリー軟質はんだ合金は限定的にしか使用することができない。なぜなら、このＳｎＡｇＣｕベースの鉛フリーの軟質はんだ合金は、特に受動的および能動的な温度変化の負荷のもとでは、信頼性の点で制限されているからである。代替手段としての合金である高融点の軟質はんだは、取り扱いに対して脆弱すぎるか（Ｂｉ９７，５Ａｇ２．５）、または、高価すぎる（Ａｕ８０Ｓｎ２０）。
耐高温ならびに高信頼性の接合技術の代替手段として、接合部品どうしを銀ペーストを用いて焼結することが公知である。この技術は低温接合技術ＮＴＶと称される。ここでは２つの異なる実施手段、つまりＥＰ２２４６２６Ｂ１に記載されているような銀金属薄片の焼結と、ＷＯ２００５／０７９３５３Ａ２に記載されているような銀金属ナノ粒子の焼結とが区別される。というのは、焼結粒子は、はんだプロセスとは異なり、焼結時に液相に至らない（つまり溶融しない）からである。
銀金属薄片の焼結時には、粉体ワックス（Mahlwachs）を燃焼させるための大気中の酸素、約２４０℃の温度、ならびに、約４０ＭＰａの高圧が必要となる。銀金属ナノ粒子の焼結は、約１００ｋＰａから５ＭＰａまでの範囲の格段に低い圧力によって焼結プロセスを実施する手段を提供する。ただし、ナノ粒子を焼結する場合にも、銀金属薄片を焼結する場合と同様に、酸素ならびに約２８０℃のプロセス温度は必要である。これに加えて、公知の銀金属とナノ粒子とのペースト状配合物は、銀金属薄片ベースのペースト状配合物よりも高い有機成分、例えば溶剤および／またはバインダ等を含む。公知の方法では、焼結ペーストが第１接合部品および／または第２接合部品に直接に被着され、その後、熱作用のもとで、これらの接合部品どうしが互いにプレスされる。焼結ペーストを用いたプロセスを行うには、焼結層を通して大きな気体体積を交換しなければならないという課題、すなわち、酸素は接合箇所に達しなければならないし、溶剤および燃焼／酸化された有機物は排出されなければならないという課題が存在する。このため、特に所望される低いプロセス圧力のもとで大面積の接合を行う場合には、断裂の形成がひどくなる。
発明の開示
本発明の基礎となる課題は、電気複合構成部材または電子複合構成部材、ならびに、電気複合構成部材または電子複合構成部材の製造方法を提供し、接合時の断裂形成を回避できるようにすることである。なお、複合構成部材は低コストに製造でき、温度変化に対する耐性を有することが望ましい。
この課題は、請求項１の特徴を有する電気複合構成部材または電子複合構成部材、および、請求項８の特徴を有する電気複合構成部材または電子複合構成部材の製造方法によって解決される。本発明の有利な実施形態は従属請求項に記載されている。明細書、特許請求の範囲、図面等に開示された各特徴は、単独でも任意に組み合わせても、本発明の対象となりうる。なお、反復を避けるために、装置発明に関して開示された特徴は方法発明としても請求されうるものとし、また、方法発明に関して開示された特徴も同様に装置発明として請求されうるものとする。
本発明の基礎となる技術思想は、少なくとも２つの接合部品どうしを従来技術のごとく焼結ペーストを用いて焼結固定するのではなく、焼結ペーストを用いずに、あらかじめ形成されている貫通した開放孔を有する焼結成形体と接合部品とを固定的に接続することにある。有利には、使用される焼結成形体（焼結フィルム）の厚さは、接合部品の積層方向で見て約１０μｍから約３００μｍまでの範囲にあるか、またはそれ以上である。このような焼結成形体は、後の接合部品との接合プロセスにおいて、例えばはんだ付け、溶接、接着等によって形成される接合箇所の換気および排気に利用可能な、安定した気体チャネルが既に組み込まれているという利点を有する。多孔性の焼結成形体を取り付け部材ないし嵌め込み部材として使用することは、接合部品と焼結成形体とを接合する焼結プロセスにポジティブに作用し、特に、シリコンパワー半導体と回路支持体、または、回路支持体とヒートシンクなど、大面積の接合部品と焼結成形体とを焼結する場合に有利である。また、焼結成形体を介して、打ち抜き板を接合することもできる。
焼結成形体を使用することのさらなる利点は、接合箇所を設計する際の自由度が拡張されることである。なぜなら、焼結成形体は、接合部品のうち少なくとも一方、有利には双方よりも大きな面積を有することができ、および／または、従来技術のごとく焼結ペーストを用いて接合部品どうしを焼結する場合よりも格段に広い間隔をあけて配置することができるからである。これにより特に、温度変化耐性が向上するので有利である。
本発明は、多くの電気的および／または電子的な用途に使用することができる。特に有利には、機械／電気変換（発電機、整流器）、電気／電気変換（ＡＣ／ＡＣコンバータ、ＤＣ／ＤＣコンバータ）、電気／機械変換（電気駆動装置、インバータ）などの多様なエネルギ変換に必要とされるパワーエレクトロニクスモジュールにおいて使用される。さらに、自動車のジェネレータにおける整流や、電気駆動装置、ＤＣ／ＤＣコンバータ、パルスインバータ、ハイブリッドＦＣ／Ｅドライブ、光電変換器などの制御のために相応に構成されたパワーエレクトロニクスモジュールとして使用することもできる。これに代えてまたはこれに加えて、本発明により、高い損失電力を有する個々の素子をそれぞれ別個のパッケージで打ち抜き板上に接合することも可能であり、こうして本発明は例えば完全に鉛フリーの解決手段としてプリント回路板技術に利用可能となる。
特に有利には、本発明は、半導体レーザダイオードを備える構造体において、または、特に高温で使用されるＭＥＭＳやセンサにおいて使用される。さらなる適用分野は、レーダー用の半導体発光ダイオードおよび高周波半導体である。
複合構成部材の特に有利な実施形態においては、焼結成形体が銀金属、特に銀金属薄片から製造されているか、および／または、銀金属、特に銀金属薄片を含んでいる。銀金属から製造された焼結成形体、または、銀金属を含む焼結成形体は、導電性および熱伝導性が高い点で有利である。さらに銀は、気体チャネルを形成する複数の貫通した開放孔を実現するのにも適している。
少なくとも２つの接合部品を焼結成形体に接合するには種々の手段が存在するが、本発明においては、２つの接合部品に対して同一の手法を選択することも異なる手法を選択することもできる。第１の選択手段によれば、第１接合部品および／または第２接合部品が焼結ペーストなしで焼結成形体とともに焼結される。焼結成形体を少なくとも１つの接合部品に結合すなわち焼結するには、充分な圧力および温度を適用するだけでよい。
これに代えて、第１接合部品および／または第２接合部品を、有利にはんだペースト、はんだ粉末、はんだ成形体（これら全体をはんだ材料と称する）を用いて、焼結成形体にはんだ付けすることもできる。はんだ材料は熱作用によって液相へ移行し、焼結成形体と少なくとも１つの接合部品とを接合する。特に有利には、はんだ材料は鉛フリーのはんだペーストであるが、鉛を含むはんだペースト、特に標準はんだペーストを用いることもできる。使用される焼結成形体は多孔性構造のためにローバストなはんだ接合の達成に良好に適している。これは特に、現行のはんだ材料と、少なくとも部分的に銀金属、特に銀薄片から製造される焼結成形体との良好なぬれ性に基づいている。"粉末状の"焼結成形体は、後になって電気複合構成部材または電子複合構成部材を使用する際に純粋なはんだ材料に作用する熱的機械的応力を大幅に低減する。有利には、使用されるはんだ材料、特にはんだペーストは、接合部品ならびにデポ（Depot）として機能する焼結成形体の双方に印刷または塗布されてもよいし、これに代えて焼結成形体の両側に印刷または塗布されてもよいし、さらに代えて焼結成形体の一方側と一方の接合部品にのみ印刷または塗布されてもよい。はんだ付けプロセスで生じた気体は焼結成形体の開放孔によって形成される気体チャネルを介して最適に放出される。また、はんだ付けプロセスに先行するはんだペースト印刷プロセスにおいて、ＳＭＤ部品の実装およびこれに続くリフローはんだを接合箇所にはんだデポとして被着することもできる。この場合、接合箇所では融剤の塗布が必要とされるだけである。焼結成形体の多孔性構造により、融剤系の排気に対する充分な手段が実現される。
少なくとも一方の接合部品と焼結成形体とを接合する別の手段として、接合部品と焼結成形体とを接着剤、特に導電性接着剤によって、接着することができる。この場合、有利には、銀を含む接着剤または銀の充填された接着剤が使用され、焼結成形体内の理想的な接合面に塗布される。
さらに、少なくとも一方の接合部品と焼結成形体とを、特に摩擦溶接、超音波溶接、抵抗溶接によって結合することもできる。有利には銀を含む焼結成形体あるいは銀から成る焼結成形体の表面が、溶接プロセスによって、少なくとも一方の接合部品、有利には双方の接合部品と最適に結合される。
第１接合部品および第２接合部品の構成に関しては、種々の複合構成部材をもたらす種々の可能性が存在する。特に有利には、第１接合部品は電子素子、有利には半導体素子、特に有利にはパワー半導体であり、焼結成形体によって、第２接合部品、特に回路支持体（プリント回路板）と接続することができる。同様に、回路支持体として構成された第１接合部品を、焼結成形体によって、特に銅製の基板として構成された第２接合部品と接続することも可能である。有利には、銅製の基板は、ヒートシンクとして機能するか、または、ヒートシンクとして用いられる冷却体に接続されている。また、冷却体（第１接合部品）を、焼結成形体によって基板（第２接合部品）に接続することも可能である。さらに、焼結成形体によって、少なくとも１つのボンディングワイヤまたは少なくとも１つのボンディングリボンを、別の接合部品である電子回路素子、有利には半導体素子、特にパワー半導体素子に接続するか、または、電気回路素子の回路支持体に接続する（コンタクトする）ことができる。この場合、焼結成形体は、動作信頼性を高める。同様に、第１接合部品を例えば電気素子、特に打ち抜き板（リードフレーム）とすることができ、焼結成形体によって、第２接合部品、特に回路支持体、より正確に言えば回路支持体の金属に接続することができる。従来は、打ち抜き板が直接にプリント回路板（回路支持体）上にはんだ付けされていたので、閉鎖された孔または中空室（ブローホール）が生じることが多かった。さらに公知のプロセス制御では接合ギャップが変動しやすく、したがって温度負荷または温度変化の負荷があると信頼性が必ずしも保証されていなかった。なお、必要に応じて、第１接合部品と第２接合部品の種々の組み合わせを実現することができる。
焼結成形体の使用は、接合部品を２つしか有さない複合構成部材に制限されているわけではない。例えば、２つ以上の焼結成形体によって１つの複合構成部材を製造することも考えられ、この場合それぞれ１つずつの焼結成形体によって少なくとも２つの接合部品が互いに固定される。このようにして３つ以上の接合部品を含むサンドイッチ構造を形成することができ、接合部品および焼結成形体は有利には積層方向で積層される。したがって、例えば、パワー半導体によって構成された第２接合部品の両側を、それぞれ１つの焼結成形体によって、第１接合部品および第３接合部品を構成する回路支持体に接続させることができ、これによってパワー半導体は回路支持体の間にサンドイッチ状に収容され、回路支持体とパワー半導体との間にそれぞれ１つずつ焼結成形体が位置することになる。なお、サンドイッチ構造は、必ずしも１つのプロセスステップにおいて実現しなければならないわけではなく、例えば２つ以上のステップで製造することもできる。
本発明は、電気複合構成部材または電子複合構成部材の製造方法、有利にはこれまで説明した複合構成部材の製造方法にも関する。本発明の方法の核心となるのは、少なくとも２つの接合部品を、有利には焼結ペーストを用いずに、有利には、鉛フリーのはんだ材料、特にはんだペーストを用いて、あるいは、銀を含む導電性接着剤を用いて、あるいは、摩擦溶接、超音波溶接、抵抗溶接などによって、開放孔を有する焼結成形体（焼結フィルム）に直接に焼結することである。本発明の方法の利点は、焼結成形体の貫通した開放孔の構造によって、接合プロセス（焼結プロセス）の際に気体を放出させ、また必要に応じて酸素などの気体を接合箇所に供給して、断裂の発生を回避できることである。有利には、排気および給気は接合部品の側方から、つまり接合部品の積層方向に対して横断方向に行われる。
本発明の特徴および利点を、図示の有利な実施例に則して、以下に詳細に説明する。
パワーエレクトロニクスモジュールの複合構成部材を示す図である。 ２つの接合部品を接続するための焼結成形体の断面図である。 ２つの接合部品を含む電気複合構成部材または電子複合構成部材の製造プロセスの概略図である。 ３つの接合部品と２つの焼結成形体とを含む電気複合構成部材または電子複合構成部材の製造プロセスの概略図である。
図中、同じ要素および同様の機能を有する要素には同じ参照番号を付してある。
図１には電子複合構成部材１が示されている。当該の電子複合構成部材１は、第１接合部品２と、第２接合部品３と、第３接合部品４とを含む。図１の実施例では、第１接合部品２はパワー半導体素子、特にＩＧＢＴであり、第２接合部品３は回路支持体であり、第３接合部品４は銅基板である。この銅基板はさらに冷却体５（ヒートシンク）に取り付けられている。
第１接合部品２と第２接合部品３とのあいだには、積層方向Ｓで見て約５０μｍの厚さを有する第１焼結成形体６が配置されている。第１接合部品２および第２接合部品３は、第１焼結成形体６の対向する２つの面にはんだペースト（またははんだ粉末またははんだ成形体）を用いたはんだ付けによって取り付けられている。第１焼結成形体６は銀焼結材料から形成されている。第２接合部品３は、さらに、第１焼結成形体６と同様に形成された第２焼結成形体７を介して、第３接合部品４に接合されており、第２接合部品３と第３接合部品４とははんだ付けによって第２焼結成形体７に固定に接合されている。これに代えて、第１焼結成形体６と第２焼結成形体７との形状を相互に異なるように構成してもよい。
図１の実施例では、第３接合部品４は冷却体５に直接にはんだ付けされている。これに代えて、図示されてはいないが、第３接合部品４と冷却体５とのあいだに別個の焼結成形体を配置してこれらを焼結ペーストなしで直接に焼結してもよいし、はんだ付けまたは接着または溶接によって固定してもよい。
図１に示されているように、基板として構成されている第３接合部品４には、第１接合部品２および第２接合部品３および第１焼結成形体６を含むいわゆる積層体型デバイスを包囲するプラスティックケーシング８が固定されている。当該の積層体型デバイスは弾性を有する保護物質９によって包囲されている。当該の保護物質９を通してプラスティックケーシング８の外側へ接続線１０，１１が引き出されており、これらの接続線１０，１１は第１焼結成形体６を介してこの第１焼結成形体６に接触している第２接合部品（回路支持体）３に固定されている。
図２には、銀薄片から製造された第１焼結成形体６の構造が示されている。図２からは複数の開放孔が見て取れる。これらの開放孔は気体チャネルを形成しており、当該の気体チャネルを通って気体が或る接合箇所から外部へまたは別の接合箇所へ流れる。有利には、側方すなわち積層方向Ｓに対する横断方向（図１を参照）で、開放孔またはこの開放孔によって形成されている気体チャネルから気体が発生し、これによって、特にはんだ付けプロセスにおける断裂の発生が回避される。
図３には、図右方の電気複合構成部材または電子複合構成部材１を製造するプロセスが概略的に示されている。電子複合構成部材１は、図上方の第１接合部品２および図下方の第２接合部品３と、この２つの接合部品のあいだにサンドイッチ式に挟み込まれる焼結成形体６とを含む。例えば、第１接合部品２はチップであり、第２接合部品３は回路支持体である。これに代えて、第１接合部品２が回路支持体であり、第２接合部品３が基板、特に銅基板および／または冷却体（ヒートシンク）であってもよい。また、特許請求の範囲に記載した第１接合部品２および第２接合部品３の組み合わせも可能である。図３の実施例では、第１焼結成形体６の２つの面に、まず、はんだ材料１２、特にはんだペーストまたははんだ成形体がデポとして被着される。有利には、はんだ付けの前に、接合箇所に融剤材料が塗布される。積層方向Ｓにおける積層の後、２つの接合部品２，３および第１焼結成形体６およびはんだ材料１２が、接合プロセス１３、ここでははんだ付けプロセスにかけられる。はんだ材料１２のはんだ付けに対する気体交換は第１焼結成形体６の開放孔の全体積にわたって生じる。
別の接合プロセスも図３によって説明可能である。例えば、第２接合部品３は回路支持体、特に金属、典型的には銅または銅合金の回路支持体であり、第１接合部品２は打ち抜き板、典型的には銅または銅合金の打ち抜き板である。この場合には、接着剤１４，特に銀を含む接着剤１４が、例えば、第２接合部品３に印刷または塗布される。必要に応じて、第１焼結成形体６は、第１接合部品２である打ち抜き板の反対側において、接着剤デポとともに配置されてもよい。これに代えて、接着剤１４を、後続のプロセス、例えば被着プロセスにおいて、接着剤デポとして被着してもよい。続いて、第１接合部品２は、接着剤１４上に載置され、所定の温度および／または圧力の作用のもとで硬化プロセスにかけられる。接着剤１４またはその成分は第１焼結成形体６の開放孔構造によってガス抜き可能である。
これに代えて、さらに、少なくとも１つの接合部品２，３を溶接によって第１焼結成形体６に接合することもできる。ただし、溶接プロセスは、必ずしも補助材料１５を用いて行われなくてよい。補助材料を省略する場合には、図３の補助材料１５のデポは必要ない。
図４では、図右方に、全部で３つの接合部品２，３，４を有し、接合部品２，３間に第１焼結成形体６を、接合部品３，４間に第２焼結成形体７を有する、電気複合構成部材または電子複合構成部材１が示されている。例えば、第１接合部品２および第３接合部品４は回路支持体であり、中央に配置される第２接合部品３はパワー半導体である。サンドイッチ構造は必ずしも１回の共通の接合プロセスによる必要はなく、２段階の連続する接合プロセスによって実現されてもよい。例えば、第１接合部品２，第１焼結成形体６，第２接合部品３を接合した後、第２焼結成形体７および第３接合部品４を接合してもよいし、これに代えて、まず第３接合部品４，第２焼結成形体７，第２接合部品３を接合した後、第１焼結成形体６および第１接合部品２を接合してもよい。

Claims (17)

  1. 第１接合部品（２）と少なくとも１つの第２接合部品（３）とを含む
    電気複合構成部材または電子複合構成部材（１）において、
    前記第１接合部品と前記第２接合部品とのあいだに、前記第１接合部品および前記第２接合部品の双方に固定に接続された、開放孔を有する第１焼結成形体（６；７）が収容されている
    ことを特徴とする電気複合構成部材または電子複合構成部材。
  2. 前記第１焼結成形体（６；７）は、銀金属、例えば銀金属薄片から製造されているか、および／または、銀金属、例えば銀金属薄片を含む、請求項１記載の電気複合構成部材または電子複合構成部材。
  3. 前記第１接合部品および／または前記第２接合部品は、付加的な焼結ペーストなしで、前記第１焼結成形体に、直接に焼結されているか、または、例えばはんだペーストによってはんだ付けされているか、または、例えば超音波溶接によって溶接されているか、または、接着されている、請求項１または２記載の電気複合構成部材または電子複合構成部材。
  4. 前記第１接合部品は、エレクトロニクスモジュール、有利には半導体素子、特に有利にはパワー半導体素子であるか、または、回路支持体、有利には回路支持体のメタライゼーションであるか、または、打ち抜き板であるか、または、ボンディングワイヤないしはボンディング細線であるか、または、基板である、請求項１から３までのいずれか１項記載の電気複合構成部材または電子複合構成部材。
  5. 前記第２接合部品は、エレクトロニクスモジュール、有利には半導体素子、特に有利にはパワー半導体素子であるか、または、回路支持体、有利には回路支持体のメタライゼーションであるか、または、基板、有利には銅基板であるか、または、冷却体（５）である、請求項１から４までのいずれか１項記載の電気複合構成部材または電子複合構成部材。
  6. 前記第１接合部品と第３接合部品または第４接合部品とのあいだに第２焼結成形体（７；６）が収容されているか、および／または、前記第２接合部品と第３接合部品または第４接合部品とのあいだに第２焼結成形体（７；６）が収容されており、該第２焼結成形体は、有利には隣接する接合部品に焼結ペーストなしで直接に焼結されているかまたははんだ付けされているかまたは溶接されているかまたは接着されている、請求項１から５までのいずれか１項記載の電気複合構成部材または電子複合構成部材。
  7. 前記第３接合部品または前記第４接合部品は、エレクトロニクスモジュール、有利には半導体素子、特に有利にはパワー半導体素子であるか、または、回路支持体、有利には回路支持体のメタライゼーションであるか、または、基板、有利には銅基板であるか、または、冷却体（５）である、請求項６記載の電気複合構成部材または電子複合構成部材。
  8. 電気複合構成部材または電子複合構成部材の製造方法、有利には請求項１から７までのいずれか１項記載の電気複合構成部材または電子複合構成部材の製造方法において、
    第１接合部品および第２接合部品（２，３）を、開放孔を有する第１焼結成形体（６）に固定に接続する
    ことを特徴とする電気複合構成部材または電子複合構成部材の製造方法。
  9. 前記第１接合部品および前記第２接合部品を前記第１焼結成形体の２つの対向面に配置する、請求項８記載の電気複合構成部材または電子複合構成部材の製造方法。
  10. 前記第１接合部品および／または前記第２接合部品を、焼結ペーストなしで直接に、温度および／または圧力の作用のもとで、有利には共通の１回の焼結ステップにおいて、前記第１焼結成形体に焼結する、請求項８または９記載の電気複合構成部材または電子複合構成部材の製造方法。
  11. 前記第１接合部品および／または前記第２接合部品（２，３）を、例えばはんだペーストによって、前記第１焼結成形体にはんだ付けする、請求項８から１０までのいずれか１項記載の電気複合構成部材または電子複合構成部材の製造方法。
  12. 前記はんだペースト、有利には付加的な融剤を、前記第１接合部品および／または前記第２接合部品および／または前記焼結成形体での接合の前に被着し、有利には印刷または塗布する、請求項１１記載の電気複合構成部材または電子複合構成部材の製造方法。
  13. 前記第１接合部品および／または前記第２接合部品を、例えば補助材料（１５）を用いてまたは補助材料（１５）を用いずに、前記第１焼結成形体に溶接する、請求項８から１２までのいずれか１項記載の電気複合構成部材または電子複合構成部材の製造方法。
  14. 前記第１接合部品および／または前記第２接合部品を、有利には超音波溶接により、例えば補助材料（１５）を用いてまたは補助材料（１５）を用いずに、前記焼結成形体に溶接する、請求項８から１３までのいずれか１項記載の電気複合構成部材または電子複合構成部材の製造方法。
  15. 前記第１接合部品と第３接合部品または第４接合部品とのあいだに第２焼結成形体（７）を配置するか、および／または、前記第２接合部品と第３接合部品または第４接合部品とのあいだに第２焼結成形体（７）を配置し、該第２焼結成形体を、有利には隣接する接合部品に直接に焼結するかまたははんだ付けするかまたは溶接するかまたは接着する、請求項８から１４までのいずれか１項記載の電気複合構成部材または電子複合構成部材の製造方法。
  16. 前記第２焼結成形体を前記第１接合部品または前記第２接合部品に、ならびに、前記第１焼結成形体を前記第１接合部品または前記第２接合部品に、共通のプロセスステップまたは別個のプロセスステップで、配置する、請求項１５記載の電気複合構成部材または電子複合構成部材の製造方法。
  17. １つの焼結体を複数の焼結成形体に個別化する、請求項８から１６までのいずれか１項記載の電気複合構成部材または電子複合構成部材の製造方法。
JP2011542749A 2008-12-23 2009-12-07 電気複合構成部材または電子複合構成部材、および、電気複合構成部材または電子複合構成部材の製造方法 Expired - Fee Related JP5602763B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102008055134.1 2008-12-23
DE102008055134A DE102008055134A1 (de) 2008-12-23 2008-12-23 Elektrisches oder elektronisches Verbundbauteil sowie Verfahren zum Herstellen eines elektrischen oder elektronischen Verbundbauteils
PCT/EP2009/066518 WO2010072555A1 (de) 2008-12-23 2009-12-07 Elektrisches oder elektronisches verbundbauteil sowie verfahren zum herstellen eines elektrischen oder elektronischen verbundbauteils

Publications (2)

Publication Number Publication Date
JP2012513682A true JP2012513682A (ja) 2012-06-14
JP5602763B2 JP5602763B2 (ja) 2014-10-08

Family

ID=41467197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011542749A Expired - Fee Related JP5602763B2 (ja) 2008-12-23 2009-12-07 電気複合構成部材または電子複合構成部材、および、電気複合構成部材または電子複合構成部材の製造方法

Country Status (7)

Country Link
US (1) US20110304985A1 (ja)
EP (1) EP2382659A1 (ja)
JP (1) JP5602763B2 (ja)
CN (1) CN102265393A (ja)
AU (1) AU2009331707A1 (ja)
DE (1) DE102008055134A1 (ja)
WO (1) WO2010072555A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015504477A (ja) * 2011-09-30 2015-02-12 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ 少なくとも一種の金属粉末から成る焼結可能な層及びはんだ層を含む層系と支持体シートとから成る層結合体
JP2016111083A (ja) * 2014-12-03 2016-06-20 三菱電機株式会社 パワーモジュール及びその製造方法
JP2020518456A (ja) * 2017-04-25 2020-06-25 シーメンス アクチエンゲゼルシヤフトＳｉｅｍｅｎｓ Ａｋｔｉｅｎｇｅｓｅｌｌｓｃｈａｆｔ 拡散はんだ付けのためのはんだプリフォーム、その製造方法およびその組立方法
JP6927437B1 (ja) * 2019-12-26 2021-09-01 三菱電機株式会社 パワーモジュールおよび電力変換装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011083931A1 (de) * 2011-09-30 2013-04-04 Robert Bosch Gmbh Schichtverbund aus einem elektronischen Substrat und einer Schichtanordnung umfassend ein Reaktionslot
CN105633039B (zh) * 2014-11-26 2018-10-12 意法半导体股份有限公司 具有引线键合和烧结区域的半导体器件及其制造工艺
DE102015210061A1 (de) * 2015-06-01 2016-12-01 Siemens Aktiengesellschaft Verfahren zur elektrischen Kontaktierung eines Bauteils und Bauteilmodul
DE102015113421B4 (de) * 2015-08-14 2019-02-21 Danfoss Silicon Power Gmbh Verfahren zum Herstellen von Halbleiterchips
US9655280B1 (en) * 2015-12-31 2017-05-16 Lockheed Martin Corporation Multi-directional force generating line-replaceable unit chassis by means of a linear spring
CN110447094B (zh) 2017-03-30 2023-12-12 三菱电机株式会社 半导体装置及其制造方法、及电力变换装置
DE102017217537B4 (de) 2017-10-02 2021-10-21 Danfoss Silicon Power Gmbh Leistungsmodul mit integrierter Kühleinrichtung
DE102020102876B4 (de) 2020-02-05 2023-08-10 Infineon Technologies Ag Elektronisches Bauelement, Herstellungsverfahren dafür und Verfahren zur Herstellung eines elektronischen Moduls dieses aufweisend mittels eines Sinterverfahrens mit einer Opferschicht auf der Rückseitenmetallisierung eines Halbleiterdies
EP4283662A1 (en) * 2022-05-23 2023-11-29 Hitachi Energy Switzerland AG Method of attaching a terminal to a metal substrate structure for a semiconductor power module and semiconductor power module

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63186434A (ja) * 1986-12-22 1988-08-02 シーメンス、アクチエンゲゼルシヤフト 電子デバイスを基板に固定する方法
JPH08509844A (ja) * 1993-05-07 1996-10-15 シーメンス アクチエンゲゼルシャフト 緩衝層を有する電力半導体素子
JP2000349100A (ja) * 1999-06-04 2000-12-15 Shibafu Engineering Kk 接合材とその製造方法及び半導体装置
JP2004298962A (ja) * 2003-03-17 2004-10-28 Mitsubishi Materials Corp はんだ接合材及びこれを用いたパワーモジュール基板
JP2006352080A (ja) * 2005-05-16 2006-12-28 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置
JP2008103623A (ja) * 2006-10-20 2008-05-01 Denso Corp 半導体装置
JP2008153470A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2009094385A (ja) * 2007-10-11 2009-04-30 Mitsubishi Electric Corp 半導体装置およびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH387809A (de) * 1961-11-17 1965-02-15 Bbc Brown Boveri & Cie Lötverbindung an einem Halbleiterelement
DE3575829D1 (de) 1985-10-30 1990-03-08 Ibm Synchronisiertes system fuer mehrere signalprozessoren.
IN168174B (ja) * 1986-04-22 1991-02-16 Siemens Ag
US4965659A (en) * 1987-06-30 1990-10-23 Sumitomo Electric Industries, Ltd. Member for a semiconductor structure
DE4040753A1 (de) * 1990-12-19 1992-06-25 Siemens Ag Leistungshalbleiterbauelement
US5561321A (en) * 1992-07-03 1996-10-01 Noritake Co., Ltd. Ceramic-metal composite structure and process of producing same
US5527627A (en) * 1993-03-29 1996-06-18 Delco Electronics Corp. Ink composition for an ultra-thick thick film for thermal management of a hybrid circuit
JP3120826B2 (ja) * 1995-08-09 2000-12-25 三菱マテリアル株式会社 パワーモジュール用基板の端子構造
DE59611448D1 (de) * 1995-09-11 2007-12-06 Infineon Technologies Ag Verfahren zur Befestigung elektronischer Bauelemente auf einem Substrat durch Drucksintern
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
DE10009678C1 (de) * 2000-02-29 2001-07-19 Siemens Ag Wärmeleitende Klebstoffverbindung und Verfahren zum Herstellen einer wärmeleitenden Klebstoffverbindung
KR20070033329A (ko) 2004-02-18 2007-03-26 버지니아 테크 인터렉추얼 프라퍼티스, 인크. 인터커넥트를 위한 나노 크기의 금속 페이스트 및 이의사용 방법
WO2005098942A1 (ja) * 2004-04-05 2005-10-20 Mitsubishi Materials Corporation Ａi／ａiｎ接合体、パワーモジュール用基板及びパワーモジュール並びにａi／ａiｎ接合体の製造方法
DE102004056879B4 (de) * 2004-10-27 2008-12-04 Curamik Electronics Gmbh Verfahren zum Herstellen eines Metall-Keramik-Substrates
CN101273450A (zh) * 2005-09-28 2008-09-24 日本碍子株式会社 散热模块及其制造方法
DE102005047566C5 (de) * 2005-10-05 2011-06-09 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einem Leistungshalbleiterbauelement und mit einem Gehäuse sowie Herstellungsverfahren hierzu
DE102006009159A1 (de) * 2006-02-21 2007-08-23 Curamik Electronics Gmbh Verfahren zum Herstellen eines Verbundsubstrates sowie Verbundsubstrat
DE102007022337A1 (de) * 2007-05-12 2008-11-20 Semikron Elektronik Gmbh & Co. Kg Gesintertes Leistungshalbleitersubstrat sowie Herstellungsverfahren hierzu

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63186434A (ja) * 1986-12-22 1988-08-02 シーメンス、アクチエンゲゼルシヤフト 電子デバイスを基板に固定する方法
JPH08509844A (ja) * 1993-05-07 1996-10-15 シーメンス アクチエンゲゼルシャフト 緩衝層を有する電力半導体素子
JP2000349100A (ja) * 1999-06-04 2000-12-15 Shibafu Engineering Kk 接合材とその製造方法及び半導体装置
JP2004298962A (ja) * 2003-03-17 2004-10-28 Mitsubishi Materials Corp はんだ接合材及びこれを用いたパワーモジュール基板
JP2006352080A (ja) * 2005-05-16 2006-12-28 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置
JP2008103623A (ja) * 2006-10-20 2008-05-01 Denso Corp 半導体装置
JP2008153470A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2009094385A (ja) * 2007-10-11 2009-04-30 Mitsubishi Electric Corp 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015504477A (ja) * 2011-09-30 2015-02-12 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ 少なくとも一種の金属粉末から成る焼結可能な層及びはんだ層を含む層系と支持体シートとから成る層結合体
JP2016111083A (ja) * 2014-12-03 2016-06-20 三菱電機株式会社 パワーモジュール及びその製造方法
JP2020518456A (ja) * 2017-04-25 2020-06-25 シーメンス アクチエンゲゼルシヤフトＳｉｅｍｅｎｓ Ａｋｔｉｅｎｇｅｓｅｌｌｓｃｈａｆｔ 拡散はんだ付けのためのはんだプリフォーム、その製造方法およびその組立方法
JP6927437B1 (ja) * 2019-12-26 2021-09-01 三菱電機株式会社 パワーモジュールおよび電力変換装置

Also Published As

Publication number Publication date
AU2009331707A1 (en) 2010-07-01
WO2010072555A1 (de) 2010-07-01
US20110304985A1 (en) 2011-12-15
DE102008055134A1 (de) 2010-07-01
JP5602763B2 (ja) 2014-10-08
EP2382659A1 (de) 2011-11-02
CN102265393A (zh) 2011-11-30

Similar Documents

Publication Publication Date Title
JP5602763B2 (ja) 電気複合構成部材または電子複合構成部材、および、電気複合構成部材または電子複合構成部材の製造方法
JP6041469B2 (ja) 高融点半田層の形成方法
CN103035601B (zh) 在烧结银层上包括扩散焊接层的半导体器件
KR102208961B1 (ko) 반도체소자 패키지 및 그 제조방법
TWI702693B (zh) 附冷卻器電力模組用基板及其製造方法
US11424170B2 (en) Method for mounting an electrical component in which a hood is used, and a hood that is suitable for use in this method
US8884343B2 (en) System in package and method for manufacturing the same
US20170092611A1 (en) Porous metallic film as die attach and interconnect
CN107534033B (zh) 接合体、自带散热器的功率模块用基板、散热器及接合体的制造方法、自带散热器的功率模块用基板的制造方法、散热器的制造方法
JP2015092552A (ja) Ｃｕ／セラミックス接合体、Ｃｕ／セラミックス接合体の製造方法、及び、パワーモジュール用基板
JP2012099794A (ja) 焼結金属接合、好ましくは焼結銀接合を有するパワー半導体モジュールおよびその製造方法
JP2012513683A (ja) 電気または電子複合構成部材、ならびに電気または電子複合構成部材を製造するための方法
JP2013038330A (ja) 半導体装置の製造方法及び半導体装置
JP2004174522A (ja) 複合はんだ、その製造方法および電子機器
JP2007059860A (ja) 半導体パッケージ及び半導体モジュール
KR102330134B1 (ko) 접합체의 제조 방법, 파워 모듈용 기판의 제조 방법
JP2013222930A (ja) 放熱装置および放熱装置の製造方法
CN113809032A (zh) 一种功率模块、电源电路及芯片
KR102466817B1 (ko) 세라믹스/알루미늄 접합체, 절연 회로 기판, led 모듈, 세라믹스 부재, 세라믹스/알루미늄 접합체의 제조 방법, 절연 회로 기판의 제조 방법
JP6481409B2 (ja) パワーモジュール用基板及びパワーモジュール
JP2012094679A (ja) 基板の製造方法
JP5654369B2 (ja) 積層材の製造方法
JP2014072314A (ja) 半導体装置、及び半導体装置の製造方法
JPH0677350A (ja) 多層セラミックス回路基板
CN104867863A (zh) 电子模块的制造

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121026

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130123

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140722

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140820

R150 Certificate of patent or registration of utility model

Ref document number: 5602763

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees