JP6041469B2 - 高融点半田層の形成方法 - Google Patents

高融点半田層の形成方法 Download PDF

Info

Publication number
JP6041469B2
JP6041469B2 JP2011172912A JP2011172912A JP6041469B2 JP 6041469 B2 JP6041469 B2 JP 6041469B2 JP 2011172912 A JP2011172912 A JP 2011172912A JP 2011172912 A JP2011172912 A JP 2011172912A JP 6041469 B2 JP6041469 B2 JP 6041469B2
Authority
JP
Japan
Prior art keywords
layer
melting point
high melting
laminated
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011172912A
Other languages
English (en)
Other versions
JP2013013933A (ja
Inventor
拓一 大塚
拓一 大塚
啓樹 奥村
啓樹 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to EP12173116.0A priority Critical patent/EP2541593B1/en
Priority to CN201210220419.9A priority patent/CN102856282B/zh
Publication of JP2013013933A publication Critical patent/JP2013013933A/ja
Application granted granted Critical
Publication of JP6041469B2 publication Critical patent/JP6041469B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B23K20/023—Thermo-compression bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • B23K35/007—Interlayers, transition pieces for metallurgical bonding of workpieces at least one of the workpieces being of copper or another noble metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0233—Sheets, foils
    • B23K35/0238—Sheets, foils layered
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3006—Ag as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3033—Ni as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/018—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of a noble metal or a noble metal alloy
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y10T428/12715—Next to Group IB metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12986—Adjacent functionally defined components

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、高融点半田層の形成方法に係り、特に、液相拡散（ＴＬＰ：Transient Liquid Phase）接合により形成した高融点半田層の形成方法に関する。
現在多くの研究機関において、シリコンカーバイド（ＳｉＣ：Silicon Carbide）デバイスの研究開発が行われている。ＳｉＣデバイスの特徴として、低オン抵抗、高速スイッチングおよび高温動作などを挙げることができる。
従来、半導体パワーモジュールの分野で使用されている絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ:Insulated Gate Bipolar Transistor）などのＳｉデバイスでは、動作可能な温度範囲が１５０℃程度までであるため、従来のＳｎ−Ａｇ系などの低融点半田を使用しても駆動することが可能であった。
しかしながら、ＳｉＣデバイスでは、理論的に、約４００℃まで動作可能であり、従来の低融点半田を使用する場合、ＳｉＣデバイスを高温で駆動すると、低融点半田による結合部が溶融し、電極間のショート、ＳｉＣデバイスとベースプレート間の剥離などを生じ、ＳｉＣデバイスの信頼性を損なうものとなっていた。
このため、ＳｉＣデバイスを高温で駆動することができず、ＳｉＣデバイスの特徴を最大限に生かすことができなかった。
ＳｉＣデバイスの相互接続方法および低熱抵抗パッケージについては、既に開示されている（例えば、特許文献１および特許文献２参照。）。特許文献１および特許文献２においては、ＳｉＣデバイスを収容するパッケージの形成方法が開示されており、ＳｉＣデバイスは、他の部品若しくは導電性表面に対して、ＴＬＰ接合技術を用いて結合されている。
ここで開示されているＴＬＰ技術は、同時に形成された３種若しくは４種の導電性金属の混晶を用いて、高温溶融点結合を形成することで、ＳｉＣデバイスを結合する技術である。結果として、３種若しくは４種の金属材料のＴＬＰ結合を用いるため、導電性金属の混晶の構成材料が複雑である。
一方、Ｓｎおよび／又はＰｂを含んでなり、融点が比較的低い、例えば、４３０℃以下の複合はんだ物品については、既に開示されている（例えば、特許文献３参照。）。特許文献３においては、半田合金が基本半田より小さい液相と固相の温度差を有することを特徴とする。
さらに、ウエハレベルのソルダ・トランスファ技術を用いた金属トランスファＭＥＭＳパッケージについても、既に開示されている（例えば、非特許文献３参照。）。非特許文献３においては、相対的に薄いＮｉ−Ｓｎ層を用いて、デバイスウェハとパッケージキャップとをＴＬＰ技術により、結合している。
国際公開第２００６／０７４１６５号 米国特許出願公開第２００６／０１５１８７１号明細書 特表平０４−５０３４８０号
ワレン シー・ウエルシュ３世、ジュンセオク チャエ、カーリル ナジャフィ著「ウエハレベルのソルダ・トランスファ技術を用いた金属トランスファＭＥＭＳパッケージ」、米国電気電子協会 トランザクション オン アドバンスド パッケージング，２８巻、ナンバー４、２００５年１１月、６４３−６４９ページ（Warren C. Welch, III, Junseok Chae, and Khalil Najafi, "Transfer of Metal MEMS Packages Using a Wafer-Level Solder Transfer Technique", IEEE TRANSACTION ON ADVANCED PACKAGING, VOL, 28, NO.4, NOVEMBER 2005, pp. 643-649）
現在Ｐｂフリーの要求を満たすために、一般的には、低融点半田であるＳｎ−Ａｇ半田などが使用されている。しかし上記で述べたように、低融点半田では、最大でも２３０℃程度と融解温度が低く、ＳｉＣのような高温駆動が可能なデバイスでは使用することができない。
本発明者らは、低融点の半田を融解させ、高融点の半田に拡散させることで高融点合金を得るという方法を見出した。すなわち、本発明者らは、２種の金属材料のみのＴＬＰ接合を用い、半田合金が基本半田より大きい液相と固相の温度差を有することを特徴とし、かつ相対的に厚い半田を利用し、低融点メタル層の融解温度以上の融解温度を有する高融点半田層の形成方法を見出した。
さらに、本発明者らは、高融点半田層を積層化形成することで、プロセス温度の低温化とプロセス時間の短縮化を図ることができることを見出した。
本発明の目的は、プロセス温度の低温化とプロセス時間の短縮化可能な高融点半田層の形成方法を提供することにある。
上記目的を達成するための本発明の一態様によれば、Ｓｎ層若しくはＳｎ−Ａｇ共晶半田層によって形成される低融点メタル薄膜層と、前記低融点メタル薄膜層の表面および裏面に配置されたＡｇ層によって形成される高融点メタル薄膜層とを有する３層構造を複数積層化した積層化構造と、前記積層化構造の表面に配置されたＡｇ層によって形成される第１高融点メタル層と、前記積層化構造の裏面に配置されたＡｇ層若しくはＮｉ層によって形成される第２高融点メタル層とを平坦化する工程と、前記低融点メタル薄膜層の融解温度以上に加熱して、前記積層化構造を前記第１高融点メタル層および前記第２高融点メタル層の合金に拡散させて、液相拡散接合を形成する工程と、前記液相拡散接合を冷却する工程とを有し、前記低融点メタル薄膜層の融解温度以上の融解温度を有する高融点半田層の形成方法が提供される。
本発明によれば、プロセス温度の低温化とプロセス時間の短縮化によって量産効果を増大可能な高融点半田層の形成方法を提供することができる。
（ａ）実施の形態に係る積層化高融点半田層の模式的断面構造図、（ｂ）低融点メタル薄膜層と、低融点メタル薄膜層の表面および裏面に配置された高融点メタル薄膜層とを有する３層構造を複数積層化した積層化構造の模式的断面構造図。 実施の形態に係る積層化高融点半田層を適用した半導体装置の模式的断面構造図。 実施の形態に係る積層化高融点半田層の積層構造を説明する模式的断面構造図。 図２中の絶縁基板の詳細な模式的断面構造図。 実施の形態に係る積層化高融点半田層の形成方法の一工程を説明する模式的断面構造図（その１）。 実施の形態に係る積層化高融点半田層の形成方法の一工程を説明する模式的断面構造図（その２）。 実施の形態に係る積層化高融点半田層の形成方法の一工程を説明する模式的断面構造図（その３）。 実施の形態に係る積層化高融点半田層の形成方法の一工程を説明する模式的断面構造図（その４）。 実施の形態に係る積層化高融点半田層の形成方法の一工程を説明する模式的断面構造図（その５）。 実施の形態に係る積層化高融点半田層の相変化の原理的説明図であって、Ａｇ−Ｓｎ半田の２元状態図。 実施の形態に係る積層化高融点半田層を適用した半導体装置の積層化製造方法の一工程として、基板取り付け工程を説明する模式的断面構造図。 図１１の基板取り付け工程の詳細工程を説明するための温度と時間との関係。 実施の形態に係る積層化高融点半田層を適用した半導体装置の製造方法の一工程として、半導体デバイス取り付け工程を説明する模式的断面構造図。 図１３の半導体デバイス取り付け工程の詳細工程を説明するための温度と時間との関係。 従来の半導体デバイス（Ｐｂ−Ｓｎ系低融点半田層を使用）と本実施形態に係る半導体デバイス（Ａｇ−Ｓｎ系高融点半田層を使用）における、ダイ剥離強度の温度変化を示す図。 実施の形態に係る積層化高融点半田層を適用した半導体装置のモジュール構成例。 （ａ）実施の形態に係る積層化高融点半田層を適用した変形例に係る半導体装置の模式的鳥瞰図、（ｂ）（ａ）のＩ−Ｉ線に沿う模式的断面構造図。 実施の形態に係る積層化高融点半田層を適用した半導体装置を用いて構成した３相インバータの模式的回路構成図。 実施の形態に係る積層化高融点半田層を適用した半導体装置に適用する半導体デバイスの例であって、ＳｉＣ・ＭＯＳＦＥＴの模式的断面構造図。
次に、図面を参照して、実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
[実施の形態]
（積層化高融点半田層の構成）
実施の形態に係る積層化高融点半田層５の模式的断面構造は、図１（ａ）に示すように表され、低融点メタル薄膜層８１と、低融点メタル薄膜層８１の表面および裏面に配置された高融点メタル薄膜層８２とを有する３層構造を複数積層化した積層化構造８０の模式的断面構造は、図１（ｂ）に示すように表される。
実施の形態に係る積層化高融点半田層５は、図１（ａ）および図１（ｂ）に示すように、低融点メタル薄膜層８１と、低融点メタル薄膜層８１の表面および裏面に配置された高融点メタル薄膜層８２とを有する３層構造を複数積層化した積層化構造８０と、積層化構造８０の表面に配置された第１高融点メタル層１ａと、積層化構造８０の裏面に配置された第２高融点メタル層１ｂとを備える。積層化構造８０において、低融点メタル薄膜層８１と、低融点メタル薄膜層８１の表面および裏面に配置された高融点メタル薄膜層８２は、ＴＬＰ接合によって互いに合金化される。また、積層化構造８０と第１高融点メタル層１ａおよび第２高融点メタル層１ｂは、ＴＬＰ接合によって互いに合金化される。
ここで、積層化構造８０を構成する低融点メタル薄膜層８１の厚さｄ1と高融点メタル薄膜層８２の厚さｄ2の比ｄ1：ｄ2は、例えば、約１：１であることが望ましい。また、積層化構造８０の全体の厚さは、例えば、約２５μｍである。
ここで、低融点メタル薄膜層８１の厚さｄ1と高融点メタル薄膜層８２の厚さｄ2の比ｄ1：ｄ2が１：１である理由は、後述する図１０の２元状態図のハッチング領域で描かれている部分の濃度設定に近付けるためである。すなわち、図１０において、Ａｇリッチになればなるほど、（固相＋液相）状態と固相状態との界面にそって、２元状態は、ターゲットの融点の４８０℃から７２４℃の部分まで上がることができるからである。単純に、低融点メタル薄膜層８１の厚さｄ1を厚く設定し、低融点メタル薄膜層８１の厚さｄ1と高融点メタル薄膜層８２の厚さｄ2の比ｄ1：ｄ2＝２：１にすると、高融点の合金を形成することは難しい。反対に、比ｄ1：ｄ2＝１：２にすると、高融点の合金を形成することは可能である。
低融点メタル薄膜層８１は、例えば、Ｓｎで形成され、高融点メタル薄膜層８２は、例えば、Ａｇで形成される。真空蒸着やスパッタリング技術を用いて、これらのＡｇ層およびＳｎ層を薄層化形成することができるため、積層化構造８０全体の厚さも薄層化可能である。このように、積層化構造８０を連続層としてＡｇ／Ｓｎ／Ａｇ／Ｓｎ／Ａｇ…のように薄膜積層化している。このように積層化構造８０の各層を薄層化することによって、ＴＬＰ接合の形成時の拡散距離を短くすることができる。
結果として、実施の形態に係る積層化高融点半田層５の融点の値は、低融点メタル薄膜層８１の融点と高融点メタル薄膜層８２の融点との間の融点の値が得られる。或いは、実施の形態に係る積層化高融点半田層５の融点の値は、低融点メタル薄膜層８１の融点と第１高融点メタル層１ａおよび／若しくは第２高融点メタル層１ｂの融点との間の融点の値が得られる。
低融点メタル薄膜層８１は、Ｓｎ層以外では、Ｓｎ−Ａｇ共晶半田層によって形成されていても良い。また、第１高融点メタル層１ａおよび第２高融点メタル層１ｂは、Ａｇ層によって形成されている。
また、第１高融点メタル層１ａは、Ａｇ層によって形成され、第２高融点メタル層１ｂは、Ｎｉ層によって形成されていても良い。
後述する図１０に示すように、Ｓｎ−Ａｇ共晶半田層は、９６．５±１質量％のＳｎと３．５±１質量％のＡｇの組成からなる。
ＴＬＰ接合を形成する温度は、２５０℃以上４８０℃以下であり、望ましくは、２５０℃以上３５０℃以下である。
また、積層化高融点半田層５は、第１高融点メタル層１ａおよび第２高融点メタル層１ｂを被覆する低融点密着層をさらに備えていても良い。例えば、図１（ａ）に示すように、積層化高融点半田層５は、積層化構造８０が配置された裏面とは反対側の第１高融点メタル層１ａの表面に配置された第１低融点密着層２ａと、積層化構造８０が配置された表面とは反対側の第２高融点メタル層１ｂの裏面に配置された第２低融点密着層２ｂとを備えていても良い。第１低融点密着層２ａおよび第２低融点密着層２ｂは、いずれも濡れ性向上のための層である。
第１低融点密着層２ａおよび第２低融点密着層２ｂは、例えば、Ｓｎ層によって形成される。
（半導体装置）
実施の形態に係る積層化高融点半田層を適用した半導体装置１０の模式的断面構造は、図２に示すように、絶縁基板６と、絶縁基板６上に配置された第１伝導用メタル層７ａと、第１伝導用メタル層７ａ上に配置された第１積層化高融点半田層５ａと、第１積層化高融点半田層５ａ上に配置された半導体デバイス４とを備える。
さらに、第１伝導用メタル層７ａが配置された表面とは反対側の絶縁基板６の裏面に配置された第２伝導用メタル層７ｂと、絶縁基板６が配置された第２伝導用メタル層７ｂの表面とは反対側の第２伝導用メタル層７ｂの裏面に配置された第２積層化高融点半田層５ｂと、第２伝導用メタル層７ｂが配置された第２積層化高融点半田層５ｂの表面とは反対側の第２積層化高融点半田層５ｂの裏面に配置されたベースプレート８とを備えていても良い。
第１積層化高融点半田層５ａおよび第２積層化高融点半田層５ｂは、図１（ａ）および図１（ｂ）に示すように、いずれも低融点メタル薄膜層８１と、低融点メタル薄膜層８１の表面および裏面に配置された高融点メタル薄膜層８２とを有する３層構造を複数積層化した積層化構造８０と、積層化構造８０の表面に配置された第１高融点メタル層１ａと、積層化構造８０の裏面に配置された第２高融点メタル層１ｂとを備える。積層化構造８０において、低融点メタル薄膜層８１と、低融点メタル薄膜層８１の表面および裏面に配置された高融点メタル薄膜層８２は、ＴＬＰ接合によって互いに合金化される。また、積層化構造８０と第１高融点メタル層１ａおよび第２高融点メタル層１ｂは、ＴＬＰ接合によって互いに合金化される。
また、実施の形態に係る積層化高融点半田層を適用した半導体装置１０は、単純に、絶縁基板６と、絶縁基板６上に配置された第２伝導用メタル層７ｂと、第２伝導用メタル層７ｂ上に配置された第２積層化高融点半田層５ｂと、第２積層化高融点半田層５ｂ上に配置されたベースプレート８とを備えていても良い。ここで、第２積層化高融点半田層５ｂは、ＴＬＰ接合によって形成される。
ＴＬＰ接合技術によって形成された第１積層化高融点半田層５ａは、第１伝導用メタル層７ａと半導体デバイス４とを接合するために使用され、ＴＬＰ接合技術によって形成された第２積層化高融点半田層５ｂは、第２伝導用メタル層７ｂとベースプレート８とを接合するために使用される。
ＴＬＰ技術による積層化高融点半田層の形成順序は、第１のステップとして、第２積層化高融点半田層５ｂによって、第２伝導用メタル層７ｂとベースプレート８とを接合する。次に、第２のステップとして、第１積層化高融点半田層５ａによって、第１伝導用メタル層７ａと半導体デバイス４とを接合する。ベースプレート８の熱容量の方が半導体デバイス４の熱容量に比べて大きいため、第１のステップとして、第２伝導用メタル層７ｂとベースプレート８とを接合することによって、時間の要する接合を先に実施し、第２のステップとして、第１伝導用メタル層７ａと半導体デバイス４とを短時間に接合することで、半導体デバイス４を熱的に保護することができるからである。
ベースプレート８の材料としては、絶縁基板６の熱膨張係数に近い、例えば、ＣｕＭｏ、ＣｕＷ、ＡｌＳｉＣやその複合金属の材料などで構成されている材料を選択すると良い。ベースプレート８の材料として、絶縁基板６の熱膨張係数に近い材料を選択することによって、絶縁基板６とベースプレート８との熱膨張係数の差に伴う反りを抑制し、半導体デバイス４の信頼性を向上することができるからである。
第２積層化高融点半田層５ｂと接合するベースプレート８の表面には、ベースプレート８と第２積層化高融点半田層５ｂとの濡れ性を向上するために、例えば、約２〜１５μｍ程度の厚さを有するＮｉメッキなどを施されていても良い。
第１伝導用メタル層７ａおよび第２伝導用メタル層７ｂによって挟まれた絶縁基板６は、例えば、アルミナ（Ａｌ2Ｏ3）や窒化アルミニウム（ＡｌＮ）、又は窒化シリコン（Ｓｉ3Ｎ4）などによって形成することができる。
第１積層化高融点半田層５ａおよび第２積層化高融点半田層５ｂにおいては、図３に示すように、第１高融点メタル層１ａの表面に配置された第１低融点密着層２ａと対向して、第１高融点メタル層１ａの裏面に配置された第３低融点密着層２ｃと、第２高融点メタル層１ｂの裏面に配置された第２低融点密着層２ｂと対向して、第１高融点メタル層１ａの表面に配置された第４低融点密着層２ｄとを備えていても良い。
第３低融点密着層２ｃおよび第４低融点密着層２ｄも、第１低融点密着層２ａおよび第２低融点密着層２ｂと同様に、例えば、Ｓｎ層によって形成される。
結果として、図１（ａ）および図１（ｂ）と同様に、積層化構造８０と第１高融点メタル層１ａおよび第２高融点メタル層１ｂは、ＴＬＰ接合によって互いに合金化される。
第１低融点密着層２ａ、第２低融点密着層２ｂ、第３低融点密着層２ｃおよび第４低融点密着層２ｄは、例えば、約０．５μｍ〜１．５μｍのメッキＳｎ層で形成される。
絶縁基板６にも、図４に示すように、第１伝導用メタル層７ａおよび第２伝導用メタル層７ｂとの濡れ性を向上させ、かつ半田をバリアするために、第１バリアメタル層２２ａおよび第２バリアメタル層２２ｂなどが形成されていても良い。第１バリアメタル層２２ａおよび第２バリアメタル層２２ｂは、例えば、Ｎｉメッキ層、或いはＴｉ層で形成すると良い。
第１伝導用メタル層７ａおよび第２伝導用メタル層７ｂは、いずれも適した電流量を導通可能なアルミニウム（Ａｌ）、銅（Ｃｕ）、その他の伝導性金属によって形成することができる。第１伝導用メタル層７ａおよび第２伝導用メタル層７ｂは、例えば、約０．１ｍｍ〜０．５ｍｍ程度の厚さを有する。
（積層化高融点半田層の形成方法）
実施の形態に係る積層化高融点半田層の形成方法の一工程を説明する模式的断面構造は、図５〜図９に示すように表される。また、実施の形態に係る積層化高融点半田層に適用されるＡｇ−Ｓｎ系半田の２元状態図は、図１０に示すように表される。
実施の形態に係る積層化高融点半田層の形成方法は、図５〜図９に示すように、低融点メタル薄膜層８１と、低融点メタル薄膜層８１の表面および裏面に配置された高融点メタル薄膜層８２とを有する３層構造を複数積層化した積層化構造８０と、積層化構造８０の表面に配置された第１高融点メタル層１２ａと、積層化構造８０の裏面に配置された第２高融点メタル層１２ｂとを平坦化する工程と、低融点メタル薄膜層８１の融解温度以上に加熱して、低融点メタル薄膜層８１を高融点メタル薄膜層８２に拡散させ、かつ積層化構造８０を第１高融点メタル層１２ａおよび第２高融点メタル層１２ｂの合金に拡散させて、ＴＬＰ接合を形成する工程と、ＴＬＰ接合を冷却する工程と有する。結果として、低融点メタル薄膜層８１の融解温度以上の融解温度を有する積層化高融点半田層５が得られる。
低融点メタル薄膜層８１は、Ｓｎ層若しくはＳｎ−Ａｇ共晶半田層によって形成され、高融点メタル薄膜層８２、第１高融点メタル層１２ａおよび第２高融点メタル層１２ｂは、Ａｇ層によって形成される。
或いは、低融点メタル薄膜層８１は、Ｓｎ層若しくはＳｎ−Ａｇ共晶半田層によって形成され、高融点メタル薄膜層８２および前記第１高融点メタル層１２ａは、Ａｇ層によって形成され、第２高融点メタル層１２ｂは、Ｎｉ層によって形成されていても良い。
Ｓｎ−Ａｇ共晶半田層は、９６．５±１質量％のＳｎと３．５±１質量％のＡｇの組成からなる。
ＴＬＰ接合を形成する温度は、約２５０℃以上約４８０℃以下であり、望ましくは、約２５０℃以上約３５０℃以下である。ここで、約２５０℃以上約３５０℃以下の低温プロセスとする理由は、以下の通りである。例えば、図２に示されるように、モジュールの組立工程においては、プロセスを行う際に、様々な熱膨張係数を有する材料に熱を加える。このため、できるだけ低い温度でモジュールの組立工程を実施した方が、モジュールのそりなどが起こりにくくなるからである。また、最大値として約３５０℃と設定しているのは、高温の鉛半田（融点３００℃〜３１５℃）を用いて接合する際に、約３５０℃の値を使用しており、モジュール形成においても問題がないからである。
以下、実施の形態に係る積層化高融点半田層の形成方法を詳述する。
（ａ）まず、Ｓｎ層からなる低融点メタル薄膜層８１と、低融点メタル薄膜層８１の表面および裏面に配置されたＡｇからなる高融点メタル薄膜層８２とを有する３層構造を複数積層化した積層化構造８０と、積層化構造８０の表面に配置され、Ａｇ層からなる第１高融点メタル層１２ａと、積層化構造８０の裏面に配置され、Ａｇ層からなる第２高融点メタル層１２ｂとを備える層形状の積層化高融点半田層５を、絶縁基板６上の第１伝導用メタル層７ａと半導体デバイス４との間に配置して、加熱温度Ｔ＝２５０℃程度で加熱すると、図５に示すように、積層化構造８０の低融点メタル薄膜層８１が融解する。
（ｂ）次に、加熱温度Ｔを３５０℃程度まで上昇させると、図６に示すように、積層化構造８０の低融点メタル薄膜層８１から高融点メタル薄膜層８２および第１高融点メタル層１２ａに向かって、Ｓｎの液相拡散が開始される。同時に、積層化構造８０の低融点メタル薄膜層８１から高融点メタル薄膜層８２および第２高融点メタル層１２ｂに向かって、Ｓｎの液相拡散が開始される。
（ｃ）次に、加熱温度Ｔを３５０℃程度とし加熱時間を持続すると、図７に示すように、積層化構造８０の低融点メタル薄膜層８１から高融点メタル薄膜層８２および第１高融点メタル層１２ａに向かうＳｎの液相拡散によって、積層化構造８０と第１高融点メタル層１２ａ間には、Ａｇ−Ｓｎ合金からなる積層化高融点半田層５が形成され、同様に、積層化構造８０の低融点メタル薄膜層８１から高融点メタル薄膜層８２および第２高融点メタル層１２ｂに向かうＳｎの液相拡散によって、積層化構造８０と第２高融点メタル層１２ｂ間にも、Ａｇ−Ｓｎ合金からなる積層化高融点半田層５が形成される。Ｓｎの液相拡散によって、図７に示すように、積層化構造８０、第１高融点メタル層１２ａおよび第２高融点メタル層１２ｂは、いずれも薄層化される。
（ｄ）さらに、加熱温度Ｔを３５０℃程度とし加熱時間を持続すると、図８に示すように、積層化構造８０は消失し、Ａｇ−Ｓｎ合金からなる積層化高融点半田層５が厚く形成され、第１高融点メタル層１２ａおよび第２高融点メタル層１２ｂは、いずれもさらに薄層化される。
（ｅ）さらに、加熱温度Ｔを３５０℃程度とし加熱時間を持続すると、図９に示すように、第１高融点メタル層１２ａおよび第２高融点メタル層１２ｂは、いずれも消失し、Ａｇ−Ｓｎ合金からなる積層化高融点半田層５が絶縁基板６上の第１伝導用メタル層７ａと半導体デバイス４との間に形成される。
実施の形態に係る積層化高融点半田層の形成方法の説明において、加熱温度Ｔの値を３５０℃以下とする理由は、図１０のＡｇ−Ｓｎ系半田の２元状態図に示すように、３５０℃以下において、低融点の半田であるＳｎが融解し、高融点の半田であるＡｇ層に液相拡散させることで、４８０℃という高融点の合金を得ることができるからである。
図１０に示すように、Ａｇ−Ｓｎ系半田は、Ｓｎの濃度８０％以上において、３５０℃以下で融解して、この融解したＳｎがＡｇに液相拡散することで４８０℃の高融点固相を得ることができる。
（基板取り付け工程）
実施の形態に係る積層化高融点半田層を適用した半導体装置１０の製造方法の一工程として、基板取り付け工程を説明する模式的断面構造は、図１１に示すように表される。また、図１１の基板取り付け工程の詳細を説明するための加熱温度Ｔと時間ｔとの関係は、図１２に示すように表される。
図１１において、例えば、積層化構造８０は、約２５μｍの厚さを有する。第１高融点メタル層１ａおよび第２高融点メタル層１ｂは、例えば、約０．２μｍ〜約１μｍの厚さを有するＡｇ層で形成される。第１低融点密着層２ａ、第２低融点密着層２ｂは、例えば、約１．５μｍの厚さを有するメッキＳｎ層で形成される。
図１および図３に示す構造を有する積層化高融点半田層５は、プレスマシーンによって、機械的にプレスを行う。このときの機械的な圧力は、例えば、錘（５００ｇ程度）を使用する場合には、デバイスに加圧される圧力は、２．５×１０3Ｐａ程度である。さらに、例えば、約２ＭＰａ程度と２〜３桁高い値の圧力を印加する場合には、デバイスとＡｇ層、基板とＡｇ層間のギャップを埋めることで、拡散速度の増加、プロセス時間の短縮化を実現可能である。すなわち、加圧の目的としては、プロセス中に圧力をかけ、ギャップをうめることや酸化膜の圧力による破壊、さらに拡散速度の増加である。
１時間以下にプロセス時間を短縮化する方法としては、上記の圧力の助けにより拡散速度を短くすること、または高融点メタル薄膜層８２（Ａｇ）／低融点メタル薄膜層８１（Ｓｎ）／高融点メタル薄膜層８２（Ａｇ）からなる３層構造（それが基本単位）を複数積層することにより拡散速度を短くすることである。高融点メタル薄膜層８２（Ａｇ）／低融点メタル薄膜層８１（Ｓｎ）／高融点メタル薄膜層８２（Ａｇ）からなる３層構造（基本単位）が複数積層されている積層化構造では、低融点メタル薄膜層８１としてＳｎが積層化される。したがって、積層化構造８０の全体としてのＳｎの量は、高融点メタル薄膜層８２（Ａｇ）／低融点メタル薄膜層８１（Ｓｎ）／高融点メタル薄膜層８２（Ａｇ）からなる３層構造（基本単位）が１基本単位のみ積層されている積層構造と同じである。しかし、高融点メタル薄膜層８２（Ａｇ）／低融点メタル薄膜層８１（Ｓｎ）／高融点メタル薄膜層８２（Ａｇ）からなる３層構造（基本単位）が複数積層されている積層化構造では、積層してる個々の層における融解したＳｎの量は減る。このため、融解したＳｎがＡｇへ完全に拡散する時間は減少する。高融点メタル薄膜層８２（Ａｇ）／低融点メタル薄膜層８１（Ｓｎ）／高融点メタル薄膜層８２（Ａｇ）からなる３層構造（基本単位）が１基本単位のみの積層されている積層構造では、Ｓｎが融解してＡｇへ拡散するには必要なＳｎがすべて一つの層にあるので量が多く、完全にＡｇ層に拡散するには時間がかかる。低融点メタル薄膜層８１（Ｓｎ）の厚さｄ１と高融点メタル薄膜層８２（Ａｇ）の厚さｄ２の比ｄ１：ｄ２を１:１にしているので、低融点メタル薄膜層８１のＳｎが先に溶け、その溶けたSnに高融点メタル薄膜層８２のAgが溶け込んで、各基本単位でＡｇ−Ｓｎ合金が形成される。また、積層化構造８０の全体としてもＡｇ−Ｓｎ合金が形成される。さらに、ここで圧力をプロセス中に与え、Ｓｎの拡散するスピードを早くすることによって、プロセス時間はさらに短縮することができる。
また、高融点メタル薄膜層８２（Ａｇ）／低融点メタル薄膜層８１（Ｓｎ）／高融点メタル薄膜層８２（Ａｇ）からなる３層構造（基本単位）を複数積層することで、プロセス温度も下げることが可能であり、その値が、約３５０℃である。
実施の形態に係る積層化高融点半田層を適用した半導体装置１０の製造方法の基板取り付け工程は、図１１に示すように、リフローマシン２０上に、第１伝導用メタル層７ａおよび第２伝導用メタル層７ｂを形成した絶縁基板６を配置し、第２伝導用メタル層７ｂ上に第２積層化高融点半田層５ｂを介してベースプレート８を配置した構成において、図１２に示すプロセス条件を実施する。
（Ｉ）まず、時刻０〜時刻ｔ１の７分間において、室温ＲＴから約２５０℃まで加熱温度Ｔを上昇する。加熱温度Ｔは、低融点メタル薄膜層８１の金属をＴＬＰ合金へ溶かし始めるために、低融点メタル薄膜層８１の金属の液相を形成するための融解温度以上に設定する。低温で液相を活性化させるために、ある程度の圧力を加えることが望ましい。図１１の構成においては、ベースプレート８の重量が重いことから、特に加圧のための荷重は実施していない。
（II）次に、時刻ｔ１〜時刻ｔ２の４分間において、約２５０℃に加熱温度Ｔを維持する。
（III）次に、時刻ｔ２〜時刻ｔ３の５分間において、約２５０℃から約３５０℃まで加熱温度Ｔを上昇する。低融点メタル薄膜層８１の金属をＴＬＰ合金の構成物へ拡散するのを助けるために、加熱温度Ｔは、ターゲットの２元系のＡｇ−Ｓｎ系合金を得るまで上昇させる。
（IV）次に、時刻ｔ３〜時刻ｔ４の１０分間において、約３５０℃に加熱温度Ｔを維持する。ここで、時刻ｔ３〜時刻ｔ４の期間は、１０分以上３０分以下であっても良い。
（Ｖ）次に、時刻ｔ４〜時刻ｔ５の１２分間において、まず、２分間に２５℃／分で約３００℃まで低下させて２分間維持し、以下５０℃ステップで、約２００℃になるまで、この動作を繰り返す。ここで、第２積層化高融点半田層５ｂの面積が大きく、熱容量も大きい。このため、このような制御された冷却プロセスによって、大きな面積を有する第２積層化高融点半田層５ｂのストレス還元を実施することができる。
（VI）次に、時刻ｔ５〜時刻ｔ６の期間おいて、約２００℃から室温ＲＴまで、自然冷却する。
結果として、積層化高融点半田層５ｂが得られる。ここで、合金化プロセスについて、以下に説明を補足する。まず、説明を単純化するため、１層のＡｇ−Ｓｎ−Ａｇの積層構造で説明すると、このＡｇとＳｎの濃度を２：１の関係にすることで図１０の４８０℃の融点を有する合金を得ることができる。Ａｇ−Ｓｎ半田を使ったとしてもこの合計の濃度の比が多少Ａｇリッチになるため、２元状態図からも明らかなように、図１０において左側にシフトするため、４８０℃の融点を有する合金を得ることができる。すなわち、低融点メタル薄膜層８１が融解し、高融点メタル薄膜層８２のＡｇへ拡散することでＡｇの濃度が７５％、Ｓｎの濃度が２５％の高融点合金を得ることができる。したがって、Ａｇ−Ｓｎの半田が溶け、Ａｇが７５％の濃度になるのではなく、はじめからＡｇ−Ｓｎ−Ａｇの単位を複数層積層化した積層構造を形成する時点で、このＡｇ：Ｓｎ＝２：１の関係は設定しておく必要がある。低融点メタル薄膜層８１が融解し、高融点メタル薄膜層８２のＡｇへ拡散することでＡｇの濃度が７５％、Ｓｎの濃度が２５％の高融点合金を得ることができ、この結果として、積層化高融点半田層５ａが得られる。
（半導体デバイス取り付け工程）
実施の形態に係る積層化高融点半田層を適用した半導体装置１０の製造方法の一工程として、半導体デバイス取り付け工程を説明する模式的断面構造は、図１３に示すように表される。また、図１３の半導体デバイス取り付け工程の詳細を説明するための加熱温度Ｔと時間ｔとの関係は、図１４に示すように表される。
図１３において、例えば、積層化構造８０は、約２５μｍの厚さを有する。第１高融点メタル層１ａおよび第２高融点メタル層１ｂは、例えば、約０．２μｍ〜約１μｍの厚さを有するＡｇ層で形成される。第１低融点密着層２ａ、第２低融点密着層２ｂは、例えば、約０．５μｍの厚さを有するメッキＳｎ層で形成される。
半導体デバイス４の取り付け工程では、ＴＬＰ接合形成の反応の間に、半導体デバイス４のドレイン電極が完全に反応しないようにする点が重要となる。このため、基板取り付け工程時に使用した約１．５μｍの厚さを有するＳｎメッキ層に比べて、例えば、約０．５μｍの厚さを有するＳｎメッキ層を形成し、Ｓｎメッキ層を薄くしている。
実施の形態に係る積層化高融点半田層を適用した半導体装置１０の製造方法の半導体デバイス取り付け工程は、基板取り付け工程後、図１３に示すように、リフローマシン２０上に、ベースプレート８・第２積層化高融点半田層５ｂ・第２伝導用メタル層７ｂ・絶縁基板６・第１伝導用メタル層７ａからなる積層構造を配置し、第１伝導用メタル層７ａ上に、第１積層化高融点半田層５ａを介して半導体デバイス４を配置した構成において、図１４に示すプロセス条件を実施する。図１３の構成においては、半導体デバイス４上に、特に加圧のためのおもり１８を配置して、荷重を実施している。
（Ｉ）まず、時刻０〜時刻ｔ１の７分間において、室温ＲＴから約２５０℃まで加熱温度Ｔを上昇する。加熱温度Ｔは、低融点メタル薄膜層８１の金属をＴＬＰ合金へ溶かし始めるために、低融点メタル薄膜層８１の金属の液相を形成するための融解温度以上に設定する。低温で液相を活性化させるために、ある程度の圧力を加えることが望ましい。
（II）次に、時刻ｔ１〜時刻ｔ２の４分間において、約２５０℃に加熱温度Ｔを維持する。
（III）次に、時刻ｔ２〜時刻ｔ３の５分間において、約２５０℃から約３５０℃まで加熱温度Ｔを上昇する。低融点メタル薄膜層８１の金属をＴＬＰ合金の構成物へ拡散するのを助けるために、加熱温度Ｔは、ターゲットの２元系のＡｇ−Ｓｎ系合金を得るまで上昇させる。
（IV）次に、時刻ｔ３〜時刻ｔ４の１０分間において、約３５０℃に加熱温度Ｔを維持する。ここで、時刻ｔ３〜時刻ｔ４の期間は、１０分以上３０分以下であっても良い。
（Ｖ）次に、時刻ｔ４〜時刻ｔ５の５分間において、３０℃／分で約２００℃まで加熱温度Ｔを低下させる。ここで、第１積層化高融点半田層５ａの面積が大きく、熱容量も大きい。このため、このような制御された冷却プロセスによって、大きな面積を有する第１積層化高融点半田層５ａのストレス還元を実施することができる。
（VI）次に、時刻ｔ５〜時刻ｔ６の期間において、約２００℃に加熱温度Ｔを維持する。
（VII）次に、時刻ｔ６〜時刻ｔ７の期間において、約２００℃から室温ＲＴまで、自然冷却する。
結果として、積層化高融点半田層５ａが得られる。すなわち、はじめからＡｇ−Ｓｎ−Ａｇの単位を複数層積層化した積層構造を形成する時点で、Ａｇ：Ｓｎ＝２：１の関係を設定し、低融点メタル薄膜層８１が融解し、高融点メタル薄膜層８２のＡｇへ拡散することでＡｇの濃度が７５％、Ｓｎの濃度が２５％の高融点合金を得ることができ、この結果として、積層化高融点半田層５ａが得られる。
実施の形態に係る積層化高融点半田層を適用した半導体装置１０においては、半導体デバイス４の取り付け工程時のＴＬＰ接合形成反応中に、半導体デバイス４のドレイン電極が完全にＳｎ層と反応しないようにする点が、電気的および機械的な信頼性を確保する上で、重要となる。
実施の形態に係る積層化高融点半田層を適用した半導体装置１０においては、３００℃以上で動作させた場合にも安定な動作が確認されている。
（ダイ剥離強度）
図１５は、従来の半導体デバイス（Ｐｂ−Ｓｎ系低融点半田層を使用）と本実施の形態に係る半導体デバイス（Ａｇ−Ｓｎ系高融点半田層を使用）における、ダイ剥離強度の温度変化を示す。従来の半導体デバイスは高温で著しくダイ剥離強度が低下するが、本実施の形態に係る半導体デバイスでは、大幅な低下は見られなかった。
（パワーモジュールの構成）
実施の形態に係る積層化高融点半田層を適用して形成した半導体装置１０のモジュール構成例は、図１６に示すように、ベースプレート８と、第２積層化高融点半田層５ｂおよび第２伝導用メタル層７ｂを介してベースプレート８上に配置された絶縁基板６と、第１伝導用メタル層７ａおよび第１積層化高融点半田層５ａを介して絶縁基板６上に配置された半導体デバイス４とを備える。
絶縁基板６上に配置された第１伝導用メタル層７ａは、図１６に示すように、３つに分割されており、第１伝導用メタル層７ａ（Ｇ）は、半導体デバイス４のゲート電極にボンディングワイヤ９ａを介して接続され、かつゲートリードＧに接続される。第１伝導用メタル層７ａ（Ｄ）は、半導体デバイス４のドレイン電極に第１積層化高融点半田層５ａを介して接続され、かつ図示されていないドレインリードＤに接続される。第１伝導用メタル層７ａ（Ｓ）は、半導体デバイス４のソース電極にボンディングワイヤ９ｂを介して接続され、かつソースリードＳに接続される。
半導体装置１０は、枠体４４によって囲まれており、封止板４６によって、中空封止されている。中空部４８には、窒素ガス、アルゴンガスなどが封入されている。
半導体装置１０を並列に配置（例えば、１６個並列に配置）し、並列に配置した半導体装置１０に共通のソース電極・ドレイン電極・ゲート電極をそれぞれ引き出す構成により、所定の能力を有する半導体モジュールを形成することができる。
（変形例）
実施の形態に係る積層化高融点半田層を適用した変形例に係る半導体装置１０は、図１７（ａ）および図１７（ｂ）に示すように、半導体デバイス４と、半導体デバイス４上に配置された第３積層化高融点半田層５ｃと、第３積層化高融点半田層５ｃ上に配置されたソース側パッド電極４０と、第３積層化高融点半田層５ｃが配置された表面とは反対側の半導体デバイス４の裏面に配置された第４積層化高融点半田層５ｄと、半導体デバイス４が配置された第４積層化高融点半田層５ｄの表面とは反対側の第４積層化高融点半田層５ｄの裏面に配置されたドレイン側パッド電極４２とを備える。図１７に示される半導体装置１０においては、３個の半導体デバイス４が並列接続されている。
第３積層化高融点半田層５ｃは、半導体デバイス４のソース電極とソース側パッド電極４０とをＴＬＰ接合により結合し、第４積層化高融点半田層５ｄは、半導体デバイス４のドレイン電極とドレイン側パッド電極４２とをＴＬＰ接合により結合する。
第３積層化高融点半田層５ｃおよび第４積層化高融点半田層５ｄの構成および形成方法は、実施の形態における第１積層化高融点半田層５ａ若しくは第２積層化高融点半田層５ｂの構成および形成方法と同様であるため、重複説明は省略する。
実施の形態に係る積層化高融点半田層を適用した変形例に係る半導体装置１０によれば、４８０℃の耐熱性を有する積層化高融点半田層を半導体デバイス４に直接適用して並列化接続することで大容量化でき、かつ両面冷却化構造とすることで、放熱性に優れる。このため、実施の形態に係る積層化高融点半田層を半導体パワーモジュールに適用することによって、電気的にも熱的にも効率の高い半導体パワーモジュールを作製することができる。
実施の形態に係る積層化高融点半田層を適用した半導体装置１０を用いて構成した３相インバータの模式的回路構成は、図１８に示すように、ゲートドライブ部５０と、ゲートドライブ部５０に接続されたパワーモジュール部５２と、３相モータ部５４とを備える。パワーモジュール部５２は、３相モータ部５４のＵ相、Ｖ相、Ｗ相に対応して、Ｕ、Ｖ、Ｗ相のインバータが接続されている。
パワーモジュール部５２は、コンデンサＣが接続されたプラス端子（＋）とマイナス端子（−）間に、インバータ構成のＳｉＣ・ＭＯＳＦＥＴＱ１・Ｑ２、Ｑ３・Ｑ４、およびＱ５・Ｑ６が接続されている。さらに、ＳｉＣ・ＭＯＳＦＥＴＱ１〜Ｑ６のソース・ドレイン間には、ダイオードＤ１〜Ｄ６がそれぞれ逆並列に接続されている。
実施の形態に係る積層化高融点半田層５は、ＳｉＣ・ＭＯＳＦＥＴＱ１〜Ｑ６のドレイン電極にＴＬＰ接合によって形成されている。
なお、図１７に示すように両面冷却構造を適用する場合には、積層化高融点半田層５は、ＳｉＣ・ＭＯＳＦＥＴＱ１〜Ｑ６のソース電極およびドレイン電極にＴＬＰ接合によって形成されている。
実施の形態に係る半導体装置１０に適用する半導体デバイス４の例として、ＳｉＣ・ＭＯＳＦＥＴの模式的断面構造は、図１９に示すように、ｎ-高抵抗基板２６と、ｎ-高抵抗基板２６の表面側に形成されたｐベース領域２８と、ｐベース領域２８の表面に形成されたソース領域３０と、ｐベース領域２８間のｎ-高抵抗基板２６の表面上に配置されたゲート絶縁膜３２と、ゲート絶縁膜３２上に配置されたゲート電極３８と、ソース領域３０に接続されたソース電極３４と、ｎ-高抵抗基板２６の表面と反対側の裏面に配置されたｎ+ドレイン領域２４と、ｎ+ドレイン領域２４に接続されたドレイン電極３６とを備える。
ドレイン電極３６は、図１９に示すように、第１積層化高融点半田層５ａを介して第１伝導用メタル層７ａ接続される。第１積層化高融点半田層５ａは、ドレイン電極３６にＴＬＰ接合によって接続されている。
なお、第１積層化高融点半田層５ａを適用した半導体デバイスとしては、ＳｉＣ・ＭＯＳＦＥＴの代わりに、ＧａＮ系ＦＥＴなどを適用することもできる。
更には、第１積層化高融点半田層５ａを適用した半導体デバイスは、バンドギャップエネルギーが１．１ｅＶ〜８ｅＶの半導体を用いることができる。
実施の形態に係る積層化高融点半田層によれば、４８０℃まで耐熱性があるため、当該積層化高融点半田層をＳｉＣやＧａＮなどを用いたパワーデバイスに適用することによって、ＳｉＣ系ＦＥＴやＧａＮ系ＦＥＴなどのパワーデバイスを高温で駆動することができる。
実施の形態に係る積層化高融点半田層によれば、低融点半田層よりも、電気的伝導度および熱的伝導度を高くすることができる。このため、実施の形態に係る積層化高融点半田層を半導体パワーモジュールに適用することによって、電気的にも熱的にも効率の高い半導体パワーモジュールを作製することができる。
実施の形態に係る積層化高融点半田層によって、電気的伝導度が高くなることで電力損失を抑制することができ、電力変換効率を増大することができる。
また、熱的伝導度が高くなることで熱放散が容易となり、ヒートシンクの軽量化、半導体デバイスの熱暴走の抑制、高周波特性および消費電力効率などの性能向上をはかることができ、結果として、電力変換効率を増大することができる。
実施の形態に係る積層化高融点半田層およびその形成方法によれば、低温プロセスによって高融点のＴＬＰ接合を形成することができるため、積層化高融点半田層の形成時に、半導体デバイスおよびその構成材料へのダメージを少なくすることができる。
本実施の形態によれば、プロセス温度の低温化とプロセス時間の短縮化によって量産効果を増大可能な積層化高融点半田層およびその形成方法を提供することができる。
また、本本実施の形態によれば、この積層化高融点半田層を適用した半導体装置を提供することができる。
[その他の実施の形態]
上記のように、実施の形態および変形例によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
このように、本発明はここでは記載していない様々な実施の形態などを含む。
本発明の積層化高融点半田層を適用した半導体装置は、パワー半導体モジュール、インテリジェントパワーモジュールなどパワーデバイス全般に利用可能である。
１ａ，１２ａ…第１高融点メタル層
１ｂ，１２ｂ…第２高融点メタル層
２ａ…第１低融点密着層
２ｂ…第２低融点密着層
２ｃ…第３低融点密着層
２ｄ…第４低融点密着層
３，１４…低融点メタル層
４…半導体デバイス
５…積層化高融点半田層
５ａ…第１積層化高融点半田層
５ｂ…第２積層化高融点半田層
５ｃ…第３積層化高融点半田層
５ｄ…第４積層化高融点半田層
６…絶縁基板
７ａ…第１伝導用メタル層
７ｂ…第２伝導用メタル層
８…ベースプレート
９ａ,９ｂ…ボンディングワイヤ
１０…半導体装置
１８…おもり
２０…リフローマシン
２２ａ…第１バリアメタル層
２２ｂ…第２バリアメタル層
２４…ドレイン領域
２６…高抵抗基板
２８…ベース領域
３０…ソース／ドレイン領域
３２…ゲート絶縁膜
３４…ソース電極
３６…ドレイン電極
３８…ゲート電極
４０…ドレイン側パッド電極
４２…ソース側パッド電極
４４…枠体
４６…封止板
５０…ゲートドライブ部
５２…パワーモジュール部
５４…３相モータ部
６０…半導体パワーモジュール
６２…ＴＬＰ接合部
８０…積層化構造
８１…高融点メタル薄膜層
８２…低融点メタル薄膜層
Ｓ…ソースリード
Ｇ…ゲートリード
Ｄ…ドレインリード

Claims (3)

  1. Ｓｎ層若しくはＳｎ−Ａｇ共晶半田層によって形成される低融点メタル薄膜層と、前記低融点メタル薄膜層の表面および裏面に配置されたＡｇ層によって形成される高融点メタル薄膜層とを有する３層構造を複数積層化した積層化構造と、前記積層化構造の表面に配置されたＡｇ層によって形成される第１高融点メタル層と、前記積層化構造の裏面に配置されたＡｇ層若しくはＮｉ層によって形成される第２高融点メタル層とを平坦化する工程と、
    前記低融点メタル薄膜層の融解温度以上に加熱して、前記積層化構造を前記第１高融点メタル層および前記第２高融点メタル層の合金に拡散させて、液相拡散接合を形成する工程と、
    前記液相拡散接合を冷却する工程と
    を有し、前記低融点メタル薄膜層の融解温度以上の融解温度を有することを特徴とする高融点半田層の形成方法。
  2. 前記Ｓｎ−Ａｇ共晶半田層は、９６．５±１質量％のＳｎと３．５±１質量％のＡｇの組成からなることを特徴とする請求項１に記載の高融点半田層の形成方法。
  3. 前記液相拡散接合を形成する温度は、２５０℃以上３５０℃以下であることを特徴とする請求項１に記載の高融点半田層の形成方法。
JP2011172912A 2011-06-30 2011-08-08 高融点半田層の形成方法 Active JP6041469B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP12173116.0A EP2541593B1 (en) 2011-06-30 2012-06-22 Laminated high melting point soldering layer
CN201210220419.9A CN102856282B (zh) 2011-06-30 2012-06-29 叠层高熔点焊接层及其制造方法以及半导体器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/173,122 US8513806B2 (en) 2011-06-30 2011-06-30 Laminated high melting point soldering layer formed by TLP bonding and fabrication method for the same, and semiconductor device
US13/173122 2011-06-30

Publications (2)

Publication Number Publication Date
JP2013013933A JP2013013933A (ja) 2013-01-24
JP6041469B2 true JP6041469B2 (ja) 2016-12-07

Family

ID=47389766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011172912A Active JP6041469B2 (ja) 2011-06-30 2011-08-08 高融点半田層の形成方法

Country Status (2)

Country Link
US (1) US8513806B2 (ja)
JP (1) JP6041469B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5602095B2 (ja) * 2011-06-09 2014-10-08 三菱電機株式会社 半導体装置
US9044822B2 (en) * 2012-04-17 2015-06-02 Toyota Motor Engineering & Manufacturing North America, Inc. Transient liquid phase bonding process for double sided power modules
JP5792694B2 (ja) * 2012-08-14 2015-10-14 株式会社東芝 半導体発光素子
JP2014060341A (ja) 2012-09-19 2014-04-03 Toshiba Corp 半導体装置および半導体装置の製造方法
US9064805B1 (en) * 2013-03-13 2015-06-23 Itn Energy Systems, Inc. Hot-press method
WO2015031078A1 (en) * 2013-08-29 2015-03-05 United Technologies Corporation Method for joining dissimilar engine components
TWI532135B (zh) * 2013-10-17 2016-05-01 隆達電子股份有限公司 晶片共晶焊料結構
JP2015123485A (ja) * 2013-12-27 2015-07-06 三菱電機株式会社 接合方法および電力用半導体装置
US10541152B2 (en) 2014-07-31 2020-01-21 Skyworks Solutions, Inc. Transient liquid phase material bonding and sealing structures and methods of forming same
US10568213B2 (en) 2014-07-31 2020-02-18 Skyworks Solutions, Inc. Multilayered transient liquid phase bonding
CN104439753A (zh) * 2014-11-13 2015-03-25 杭州华光焊接新材料股份有限公司 一种含铟和锡的多元银钎料及其制备方法
TW201737362A (zh) * 2015-12-08 2017-10-16 天工方案公司 暫態液相材料接合及密封結構及形成其之方法
US9620434B1 (en) 2016-03-07 2017-04-11 Toyota Motor Engineering & Manufacturing North America, Inc. High temperature bonding processes incorporating metal particles and bonded substrates formed therefrom
WO2017220411A1 (en) * 2016-06-22 2017-12-28 Lumileds Holding B.V. Light conversion package
US10245817B2 (en) 2016-09-16 2019-04-02 Ethicon, Inc. Method of laminating absorbable semi-crystalline polymeric films
CN106626602A (zh) * 2016-11-24 2017-05-10 苏州华意铭铄激光科技有限公司 一种耐蚀耐用复合金属制品
US20180159502A1 (en) 2016-12-02 2018-06-07 Skyworks Solutions, Inc. Methods of manufacturing electronic devices to prevent water ingress during manufacture
DE102017206930A1 (de) * 2017-04-25 2018-10-25 Siemens Aktiengesellschaft Lotformteil zum Diffusionslöten, Verfahren zu dessen Herstellung und Verfahren zu dessen Montage
US10586782B2 (en) 2017-07-01 2020-03-10 International Business Machines Corporation Lead-free solder joining of electronic structures
WO2020148626A1 (fr) * 2019-01-16 2020-07-23 Patek Philippe Sa Geneve Procédé de brasage de composants horlogers
ES2928498T3 (es) 2019-05-07 2022-11-18 Light Med Usa Inc Método de fase líquida transitoria de plata-indio de unión de dispositivo semiconductor y soporte de dispersión de calor y estructura semiconductora que tiene una junta de unión de fase líquida transitoria de plata-indio
CA3180739A1 (en) * 2020-06-10 2021-12-16 Lyle CHEATHAM Bonding methods for laminated light alloy parts
TW202241701A (zh) * 2021-04-21 2022-11-01 美商阿爾發金屬化工公司 用於電子裝置總成之經工程設計材料

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3303227B2 (ja) * 1996-06-13 2002-07-15 日本航空電子工業株式会社 ＡｕＳｎ多層ハンダ
TWI348748B (en) * 2003-10-07 2011-09-11 Rohm Co Ltd Semiconductor device and method of fabricating the same
US7023089B1 (en) * 2004-03-31 2006-04-04 Intel Corporation Low temperature packaging apparatus and method
US7390735B2 (en) 2005-01-07 2008-06-24 Teledyne Licensing, Llc High temperature, stable SiC device interconnects and packages having low thermal resistance
JP4503480B2 (ja) 2005-04-01 2010-07-14 三菱電機株式会社 ロールオーバー判定装置
JP2006289474A (ja) * 2005-04-14 2006-10-26 Hitachi Metals Ltd ロウ材シートおよびその製造方法ならびに電子部品
CN101194310B (zh) * 2005-06-07 2011-03-02 松下电器产业株式会社 信息记录介质及其制造方法
US20070205253A1 (en) * 2006-03-06 2007-09-06 Infineon Technologies Ag Method for diffusion soldering
JP2007288001A (ja) * 2006-04-18 2007-11-01 Toshiba Corp 半導体装置及びその製造方法、並びに半導体装置用部材
US20090004500A1 (en) * 2007-06-26 2009-01-01 Daewoong Suh Multilayer preform for fast transient liquid phase bonding
JP2009039769A (ja) * 2007-08-10 2009-02-26 Hitachi Metals Ltd 接合シート
US8592986B2 (en) * 2010-11-09 2013-11-26 Rohm Co., Ltd. High melting point soldering layer alloyed by transient liquid phase and fabrication method for the same, and semiconductor device

Also Published As

Publication number Publication date
US20130001782A1 (en) 2013-01-03
US8513806B2 (en) 2013-08-20
JP2013013933A (ja) 2013-01-24

Similar Documents

Publication Publication Date Title
JP6041469B2 (ja) 高融点半田層の形成方法
JP5977987B2 (ja) 半導体装置およびその製造方法
US8592986B2 (en) High melting point soldering layer alloyed by transient liquid phase and fabrication method for the same, and semiconductor device
KR102208961B1 (ko) 반도체소자 패키지 및 그 제조방법
EP3208839B1 (en) Substrate with cooler for power modules and method for producing same
TWI300619B (en) Electronic device
JP6097013B2 (ja) パワーモジュール半導体装置
EP2541593B1 (en) Laminated high melting point soldering layer
JP6077773B2 (ja) パワーモジュール半導体装置
JPWO2016121159A1 (ja) 半導体装置および半導体装置の製造方法
US20120080799A1 (en) Semiconductor Module Comprising an Insert and Method for Producing a Semiconductor Module Comprising an Insert
TW200829361A (en) Connecting material, method for manufacturing connecting material, and semiconductor device
AU2009331707A1 (en) Electrical or electronic composite component and method for producing an electrical or electronic composite component
JP2013016525A (ja) パワー半導体モジュールおよびその製造方法
JP2014120638A (ja) パワーモジュール半導体装置およびその製造方法
JP2014053403A (ja) パワーモジュール半導体装置
JP6006966B2 (ja) 半導体装置およびその製造方法
JP2014032985A (ja) 半導体装置およびその製造方法
Yannou et al. Analysis of innovation trends in packaging for power modules
JP2018107481A (ja) パワーモジュール半導体装置
JP2017183360A (ja) ヒートシンク付パワーモジュール用基板の製造方法
CN109075135B (zh) 接合体、功率模块用基板、接合体的制造方法及功率模块用基板的制造方法
WO2024176947A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP7418474B2 (ja) 半導体装置および電力変換装置
Ang et al. Packaging of high-temperature power semiconductor modules

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160920

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161108

R150 Certificate of patent or registration of utility model

Ref document number: 6041469

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250