JP2014120638A - パワーモジュール半導体装置およびその製造方法 - Google Patents

パワーモジュール半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2014120638A
JP2014120638A JP2012275372A JP2012275372A JP2014120638A JP 2014120638 A JP2014120638 A JP 2014120638A JP 2012275372 A JP2012275372 A JP 2012275372A JP 2012275372 A JP2012275372 A JP 2012275372A JP 2014120638 A JP2014120638 A JP 2014120638A
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating substrate
electrode
power module
terminal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012275372A
Other languages
English (en)
Inventor
Zhe Zhang
哲 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2012275372A priority Critical patent/JP2014120638A/ja
Publication of JP2014120638A publication Critical patent/JP2014120638A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】基板中配線およびワイヤレス技術により、構造が簡単でかつ部品点数が少なく、省スペース化可能なパワーモジュール半導体装置を提供する。
【解決手段】順次積層化された第１絶縁基板１２1、第２絶縁基板１２2および第３絶縁基板１２3と、第１絶縁基板１２1内にフリップチップに配置された半導体デバイスＱと、
第２絶縁基板１２2内に配置され、半導体デバイスＱ上に、平面視で半導体デバイスＱ内に配置されたソースパターン電極ＳＰと、第３絶縁基板１２3内に配置され、ソースパターン電極ＳＰと第１接合層１８Ｓを介して接続され、平面視で前記半導体デバイス外部まで延在可能な第１電力系端子電極ＳＴと、第１絶縁基板１２1の第２絶縁基板１２2と対向する面と反対側の面に配置され、第２接合層１８Ｄを介して半導体デバイスＱと接続される第２電力系端子電極ＤＴとを備える。
【選択図】図４

Description

本発明は、パワーモジュール半導体装置およびその製造方法に関し、特に、基板中配線およびワイヤレス技術により、多層化された絶縁基板内に実装可能なパワーモジュール半導体装置およびその製造方法に関する。
現在多くの研究機関において、シリコンカーバイド（ＳｉＣ：Silicon Carbide）デバイスの研究開発が行われている。ＳｉＣパワーデバイスは、Ｓｉパワーデバイスよりも優れた低オン抵抗、高速スイッチングおよび高温動作特性を有する。
ＳｉＣパワーモジュールでは、ＳｉＣデバイスのロスが相対的に小さいため、大電流を導通可能であり、かつ高温動作が容易となったが、それを許容するためのパワーモジュールの設計は必須である。
ＳｉＣパワーデバイスのパッケージには、ケース型が採用されている。
一方、トランスファモールドによって樹脂封止された半導体装置についても開示されている（例えば、特許文献１参照。）。
これまでのパワーモジュールでは、小型化の点で薄型パワーモジュールが求められ、実装プロセスにおいて、ＤＢＣ（Direct Bonding Copper）基板、ＤＢＡ（Direct Brazed Aluminum）若しくはＡＭＢ（Active Metal Brazed, Active Metal Bond）基板が使われている。
特開２００５−１８３４６３号公報
本発明の目的は、基板中配線およびワイヤレス技術により、構造が簡単でかつ部品点数が少なく、省スペース化可能なパワーモジュール半導体装置およびその製造方法を提供することにある。
上記目的を達成するための本発明の一態様によれば、順次積層化された第１絶縁基板、第２絶縁基板および第３絶縁基板と、前記第１絶縁基板内に配置された半導体デバイスと、前記第２絶縁基板内に配置され、前記半導体デバイス上に、平面視で前記半導体デバイス内に配置されたパターン電極と、前記第３絶縁基板内に配置され、前記パターン電極と第１接合層を介して接続され、平面視で前記半導体デバイス外部まで延在可能な第１電力系端子電極と、前記第１絶縁基板の前記第２絶縁基板と対向する面と反対側の面に配置され、第２接合層を介して前記半導体デバイスと接続される第２電力系端子電極とを備えるパワーモジュール半導体装置が提供される。
本発明の他の態様によれば、順次積層化される第１絶縁基板、第２絶縁基板および第３の絶縁基板を形成する工程と、半導体デバイス上にパターン電極を形成する工程と、前記半導体デバイスを前記第１絶縁基板内に配置する工程と、前記第３絶縁基板内に第１電力系端子電極を配置する工程と、前記第２絶縁基板内において、第１接合層を介して前記第１電力系端子電極と前記パターン電極とを接続する工程と、第２電力系端子電極を前記第１絶縁基板の前記第２絶縁基板と対向する面と反対側の面に配置し、第２接合層を介して前記半導体デバイスと接続する工程とを有するパワーモジュール半導体装置の製造方法が提供される。
本発明によれば、基板中配線およびワイヤレス技術により、構造が簡単でかつ部品点数が少なく、省スペース化可能なパワーモジュール半導体装置およびその製造方法を提供することができる。
比較例１に係るパワーモジュール半導体装置の模式的断面構造図。 （ａ）第１の実施の形態に係るパワーモジュール半導体装置において、ソース端子電極ＳＴ側から見た模式的平面パターン構成図、（ｂ）図２（ａ）のＩ−Ｉ線に沿う模式的断面構造図。 （ａ）第１の実施の形態に係るパワーモジュール半導体装置において、ドレイン端子電極ＤＴ側から見た模式的平面パターン構成図、（ｂ）図３（ａ）のＩＩ−ＩＩ線に沿う模式的断面構造図。 （ａ）第１の実施の形態の変形例に係るパワーモジュール半導体装置の模式的平面パターン構成図、（ｂ）図４（ａ）のＩＩＩ−ＩＩＩ線に沿う模式的断面構造図。 第２の実施の形態に係るパワーモジュール半導体装置の模式的平面パターン構成図。 第２の実施の形態に係るパワーモジュール半導体装置の半導体素子部分の拡大された模式的平面パターン構成図。 図６において、更にドレイン端子電極ＤＴを配置した模式的平面パターン構成図。 図６において、更にソース端子電極ＳＴを配置した模式的平面パターン構成図。 図６において、ソース配線電極ＳＳＬ、ゲート信号配線電極ＧＬ、電流センス配線電極ＣＳＬを配置した模式的平面パターン構成図。 図５のＩＶ−ＩＶ線に沿う模式的断面構造図。 図５のＶ−Ｖ線に沿うＳＳＬ、ＣＳＬの仮想線を含む模式的断面構造図。 図５のＶ−Ｖ線に沿う模式的断面構造図。 第２の実施の形態に係るパワーモジュール半導体装置の製造工程において、ＳｉＣ ＳＢＤ部分の加熱、加圧工程を説明する模式的断面構造図。 第２の実施の形態に係るパワーモジュール半導体装置の製造工程において、ＳｉＣＭＯＳＦＥＴおよびＳｉＣ ＳＢＤ部分の同時加熱・加圧工程を説明する別の模式的断面構造図。 第３の実施の形態に係るパワーモジュール半導体装置の模式的平面パターン構成図。 第３の実施の形態に係るパワーモジュール半導体装置の半導体素子部分の拡大された模式的平面パターン構成図。 図１６において、更にドレイン端子電極ＤＴを配置した模式的平面パターン構成図。 図１６において、更にソース端子電極ＳＴを配置した模式的平面パターン構成図。 図１６において、ソース配線電極ＳＳＬ、ゲート信号配線電極ＧＬ、電流センス配線電極ＣＳＬを配置した模式的平面パターン構成図。 図１５のＶＩ−ＶＩ線に沿う模式的断面構造図。 図１５のＶＩＩ−ＶＩＩ線に沿う模式的断面構造図。 第１〜第３の実施の形態に係るパワーモジュール半導体装置であって、ワンインワンモジュールの模式的回路表現図。 第１〜第３の実施の形態に係るパワーモジュール半導体装置であって、ワンインワンモジュールの詳細回路表現図。 第３の実施の形態に係るストレート配線構造のパワーモジュール半導体装置の鳥瞰図。 第３の実施の形態に係るストレート配線構造のパワーモジュール半導体装置の模式的平面構成図。 図２５のＶＩＩＩ−ＶＩＩＩ線に沿う模式的断面構造図。 図２５のＩＸ−ＩＸ線に沿う模式的断面構造図。 第１〜第３の実施の形態に係るパワーモジュール半導体装置に適用する半導体デバイスの例であって、ＳｉＣ ＭＯＳＦＥＴの模式的断面構造図。 第１〜第３の実施の形態に係るパワーモジュール半導体装置に適用する半導体デバイスの例であって、ソースパターン電極ＳＰ、ゲートパターン電極ＧＰを含むＳｉＣ ＭＯＳＦＥＴの模式的断面構造図。 第１〜第３の実施の形態に係るパワーモジュール半導体装置を用いて構成した３相交流インバータの模式的回路構成図。 第４の実施の形態に係るパワーモジュール半導体装置であって、ワンインワンモジュールの模式的鳥瞰構成図。 第４の実施の形態に係るパワーモジュール半導体装置であって、ワンインワンモジュールの模式的平面パターン構成図。 第５の実施の形態に係るパワーモジュール半導体装置であって、ワンインワンモジュールの模式的平面パターン構成図。 第６の実施の形態に係るパワーモジュール半導体装置であって、ツーインワンモジュールの模式的回路表現図。 第６の実施の形態に係るパワーモジュール半導体装置であって、ツーインワンモジュールの模式的鳥瞰構成図。 第６の実施の形態に係るパワーモジュール半導体装置であって、ツーインワンモジュールの模式的平面パターン構成図。 ３相交流インバータを駆動するために第６の実施の形態に係るパワーモジュール半導体装置を３個並列に配置した模式的平面構成図。 第６の実施の形態に係るパワーモジュール半導体装置を３個並列に配置し、３相交流インバータを駆動する模式的平面構成図。
次に、図面を参照して、実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
（比較例）
比較例に係るパワーモジュール半導体装置は、図１に示すように、貫通電極を備えるセラミック基板１０上に実装される。セラミック基板１０は、ＤＢＣ基板、ＤＢＡ基板などを使用している。
比較例に係るパワーモジュール半導体装置は、図１に示すように、セラミック基板１０上にフリップチップに半導体デバイスＱが配置されている。すなわち、半導体デバイスＱのソースパターン電極ＳＰは、セラミック基板１０の貫通電極からなるソース端子電極ＳＴと金属層１０ａおよび接合層１９Ｓを介して接続される。半導体デバイスＱのゲートパターン電極ＧＰは、セラミック基板１０上に配置され、貫通電極ＧＰＴを介して裏面の金属層１０ｂと接続された別の金属層１０ａに接合層１９Ｇを介して接続される。
一方、半導体デバイスＱのドレイン電極（図示省略）は、接合層１９Ｄを介して、ドレイン端子電極ＤＴと接続される。ここで、接合層１９Ｓ・１９Ｇ・１９Ｄは、半田層、金属粒子接合層などで構成可能である。
比較例１に係るパワーモジュール半導体装置において適用される貫通金属パターン（ＧＰＴ・ＳＴ）を有するセラミック基板１０は、信号配線の妨げになり、信号配線の配置は複雑になる。すなわち、比較例１に係るパワーモジュール半導体装置においては、図１に示すように、貫通金属パターン（ＧＰＴ・ＳＴ）を有するため、ワイヤレス構造を実現可能であるが、基板表面配線構造を採用せざるを得ない。
比較例に係るパワーモジュール半導体装置においては、信号端子を半田付けでＤＢＣ基板、ＤＢＡ基板などに付けるため、半田層を介することにより、電気抵抗と熱抵抗が上昇し、大きな損失を引き起こす可能性がある。
また、パワーモジュール半導体装置を導通する電流がＤＢＣ基板、ＤＢＡ基板上に形成される金属パターンの厚さに左右され易い。すなわち、比較例に係るパワーモジュール半導体装置においては、表面の銅箔パターンなどからなる金属層１０ａ、１０ｂに電流が導通するため、この銅箔パターンの寸法（厚さと幅）によって電流が制限される。
比較例に係るパワーモジュール半導体装置は、最終工程として樹脂モールドが必要になるが、モールド樹脂材がパワーモジュール半導体装置全体にわたってうまく充填できず、チップ周囲にボイドを作る可能性が高い。それによる耐圧破壊が生ずる可能性もある。
[第１の実施の形態]
第１の実施の形態に係るパワーモジュール半導体装置において、ソース端子電極ＳＴ側から見た模式的平面パターン構成は、図２（ａ）に示すように表され、図２（ａ）のＩ−Ｉ線に沿う模式的断面構造は、図２（ｂ）に示すように表される。図２（ａ）および図２（ｂ）においては、多層化された絶縁基板の図示は省略し、半導体デバイスＱ部分の接続構造を示している。
第１の実施の形態に係るパワーモジュール半導体装置は、金属基板で形成されたドレイン端子電極ＤＴと、ドレイン端子電極ＤＴ上に接合層１８Ｄを介して配置された半導体デバイスＱと、半導体デバイスＱ上に配置されたゲートパターン電極ＧＰ・ソースセンスパターン電極ＳＳＰ・電流センスパターン電極ＣＳＰおよびソースパターン電極ＳＰと、ソースパターン電極ＳＰ上に接合層１８Ｓを介して配置されたソース端子電極ＳＴとを備える。ゲートパターン電極ＧＰは接合層１８Ｇを介してゲート信号配線電極ＧＬに接続される。ソースセンスパターン電極ＳＳＰ・電流センスパターン電極ＣＳＰについても同様にソースセンス配線電極ＳＳＬ・電流センス配線電極ＣＳＬ（図３・図４参照）に接続される。
第１の実施の形態に係るパワーモジュール半導体装置において、ドレイン端子電極ＤＴ側から見た模式的平面パターン構成は、図３（ａ）に示すように表され、図３（ａ）のＩＩ−ＩＩ線に沿う模式的断面構造は、図３（ｂ）に示すように表される。
第１の実施の形態に係るパワーモジュール半導体装置は、多層化された絶縁基板１２（１２1・１２2・１２3）内に実装される。絶縁基板１２（１２1・１２2・１２3）は、例えば、有機絶縁シートからなる有機基板を多層化して形成することができる。また、セラミック基板を多層化して形成しても良い。
第１の実施の形態に係るパワーモジュール半導体装置は、図３（ａ）および図３（ｂ）に示すように、順次積層化された第１〜第３絶縁基板１２（１２1・１２2・１２3）と、第１絶縁基板１２1内にフリップチップに配置された半導体デバイスＱと、第２絶縁基板１２2内に配置され、半導体デバイスＱ上に、平面視で半導体デバイスＱ内に配置されたパターン電極ＳＰと、第３絶縁基板１２3内に配置され、パターン電極ＳＰと第１接合層１８Ｓを介して接続され、平面視で前記半導体デバイス外部まで延在可能な第１電力系端子電極と、第１絶縁基板１２1の第２絶縁基板１２2と接する面と反対側の面に配置され、第２接合層１８Ｄを介して半導体デバイスＱと接続される第２電力系端子電極とを備える。
また、第３絶縁基板内１２3に配置され、パターン電極ＧＰと第１接合層１８Ｇを介して接続される信号系配線電極ＧＬを備える。
第１電力系端子電極はソース端子電極ＳＴであり、第２電力系端子電極は、ドレイン端子電極ＤＴであっても良い。
信号系配線電極は、ゲート信号配線電極ＧＬの他に、ソースセンス配線電極ＳＳＬ若しくは電流センス配線電極ＣＳＬを備えていても良い。
パターン電極は、ゲートパターン電極ＧＰまたはソースパターン電極ＳＰである。
第１接合層１８Ｇ・１８Ｓおよび第２接合層１８Ｄは、半田層、金属粒子接合層、液相拡散（ＴＬＰ：Transient Liquid Phase）接合層、固相拡散接合層のいずれかで構成される。
第１の実施の形態に係るパワーモジュール半導体装置は、図３（ａ）および図３（ｂ）に示すように、順次積層化された第１〜第３絶縁基板１２（１２1・１２2・１２3）と、第１絶縁基板１２1内にフリップチップに配置された半導体デバイスＱと、第２絶縁基板１２2内に配置され、半導体デバイスＱ上に配置されたゲートパターン電極ＧＰ・ソースパターン電極ＳＰと、第３絶縁基板１２3内に配置され、ゲートパターン電極ＧＰ・ソースパターン電極ＳＰと接合層１８Ｇ・１８Ｓを介して接続されるゲート信号配線電極ＧＬ・ソース端子電極ＳＴと、絶縁基板１２1の絶縁基板１２2と接する面と反対側の面に配置され、接合層１８Ｄを介して半導体デバイスＱと接続されるドレイン端子電極ＤＴとを備える。
また、第２絶縁基板１２2内には、半導体デバイスＱ上に配置されたソースセンスパターン電極ＳＳＰおよび電流センスパターン電極ＣＳＰを備えていても良い。
また、第３絶縁基板１２3内には、更に、ソースセンスパターン電極ＳＳＰ・電流センスパターン電極ＣＳＰと接合層１８ＳＳ・１８ＣＳ（図示省略）を介して接続されるソースセンス配線電極ＳＳＬ・電流センス配線電極ＣＳＬを備えていても良い。
第１の実施の形態に係るパワーモジュール半導体装置においては、図３（ａ）および図３（ｂ）に示すように、ソースセンス配線電極ＳＳＬ・ゲート信号配線電極ＧＬ・電流センス配線電極ＣＳＬは、半導体デバイスＱの主表面から図り、実質的にほぼ同等の高さに設定され、ソースセンス端子電極ＳＳＴ・ゲート信号端子電極ＧＴ・電流センス端子電極ＣＳＴは、第３絶縁基板１２3の実質的にほぼ同等の高さから外部に取り出されていても良い。
第１の実施の形態の変形例に係るパワーモジュール半導体装置の模式的平面パターン構成は、図４（ａ）に示すように表され、図４（ａ）のＩＩＩ−ＩＩＩ線に沿う模式的断面構造は、図４（ｂ）に示すように表される。
第１の実施の形態の変形例に係るパワーモジュール半導体装置においては、図４（ａ）および図４（ｂ）に示すように、ソースセンス配線電極ＳＳＬ・ゲート信号配線電極ＧＬ・電流センス配線電極ＣＳＬは、半導体デバイスＱの主表面から図り、異なる高さに設定され、ソースセンス端子電極ＳＳＴ・ゲート信号端子電極ＧＴ・電流センス端子電極ＣＳＴは、第３絶縁基板１２3の異なる高さから外部に取り出されていても良い。その他の構成は、第１の実施の形態と同様である。
第１の実施の形態およびその変形例に係るパワーモジュール半導体装置においては、多層化された絶縁基板１２（１２1・１２2・１２3）によって、半導体デバイスＱの全体が囲い込まれている。このため、ソースセンス配線電極ＳＳＬ・ゲート信号配線電極ＧＬ・電流センス配線電極ＣＳＬなどの信号端子は、この絶縁基板１２に埋め込まれることで保護可能になされている。
また、第１の実施の形態およびその変形例に係るパワーモジュール半導体装置においては、多層化された絶縁基板１２（１２1・１２2・１２3）によって、同一材料からなる多層化された絶縁基板１２内に、相対的に薄い金属パターンからなるゲートパターン電極ＧＰ・ソースパターン電極ＳＰと相対的に厚い金属パターンからなるソース端子電極ＳＴ・ゲート信号配線電極ＧＬ・ソースセンス配線電極ＳＳＬ・電流センス配線電極ＣＳＬを混在して配置可能である。
また、このような混在する構造を採用することによって、ゲート信号配線電極ＧＬ・ソースセンス配線電極ＳＳＬ・電流センス配線電極ＣＳＬなどの配線距離を相対的に短縮することができるため、ゲート信号のオン／オフにおけるアンマッチングおよび電気抵抗の増加を回避することができる。
また、第１の実施の形態およびその変形例に係るパワーモジュール半導体装置においては、ソースセンス配線電極ＳＳＬ・ゲート信号配線電極ＧＬ・電流センス配線電極ＣＳＬなどの信号系端子が埋め込み配線構造を有するため、絶縁基板１２と一体化され、ソース端子電極ＳＴ・ドレイン端子電極ＤＴなどの電力系端子が半導体デバイスＱに対する天板（板電極構造）として一体化構成することができる。
第１の実施の形態に係るパワーモジュール半導体装置においては、多層化された絶縁基板１２1・１２2・１２3が半導体デバイスＱを保護する役割を果たすため、通常の樹脂材を用いる樹脂モールドを必要としない。このため、樹脂充填不足による絶縁破壊を防ぐことができる。また、樹脂モールド工程を省くことができるため、製造上の簡単化を図ることができる。
第１の実施の形態に係るパワーモジュール半導体装置においては、ソース端子電極ＳＴ・ドレイン端子電極ＤＴなどは、相対的に厚い金属パターンからなり、例えば、厚さ１ｍｍ以上の金属板が入出力端子にもなるため、半田接合層による電気・熱抵抗の増加を回避することができる。また、導通電流が金属パターンの厚さに左右されることなく大電流を導通可能であるため、パワーモジュール半導体装置のパワー密度を向上することができる。
（製造方法）
第１の実施の形態に係るパワーモジュール半導体装置の製造方法は、
（ａ）順次積層化される第１乃至第３の絶縁基板１２（１２1・１２2・１２3）を形成する工程と、
（ｂ）半導体デバイスＱ上にゲートパターン電極ＧＰおよびソースパターン電極ＳＰを形成する工程と、
（ｃ）半導体デバイスＱをフリップチップに第１絶縁基板１２1内に配置する工程と、
（ｄ）第３絶縁基板１２3内にゲート信号配線電極ＧＬおよび第１電力系端子電極ＳＴを配置する工程と、
（ｅ）第２絶縁基板１２2内において、第１接合層１８Ｇ・１８Ｓを介してゲート信号配線電極ＧＬおよび第１電力系端子電極ＳＴとゲートパターン電極ＧＰおよびソースパターン電極ＳＰとを接続する工程と、
（ｆ）第２電力系端子電極ＤＴを第１絶縁基板１２1の第２絶縁基板１２2と対向する面と反対側の面に配置し、第２接合層１８Ｄを介して半導体デバイスＱと接続する工程とを有する。
また、上記の工程（ｂ）において、半導体デバイスＱ上にソースセンスパターン電極ＳＳＰ・電流センスパターン電極ＣＳＰを形成する工程を実施しても良い。
また、上記の工程（ｄ）において、第３絶縁基板１２3内にソースセンス配線電極ＳＳＬ・電流センス配線電極ＣＳＬを配置する工程を実施しても良い。
また、上記の工程（ｅ）において、同時に他の接合層（図示省略）を介して、ソースセンスパターン電極ＳＳＰ・電流センスパターン電極ＣＳＰとソースセンス配線電極ＳＳＬ・電流センス配線電極ＣＳＬとを接続する工程を実施しても良い。
また、電力系端子電極ＤＴを半導体デバイスＱと接続する工程は、ゲート信号配線電極ＧＬおよび第１電力系端子電極ＳＴとゲートパターン電極ＧＰおよびソースパターン電極ＳＰとを接続する工程と同時に実施しても良い。
また、第２電力系端子電極ＤＴを半導体デバイスＱと接続する工程は、ゲート信号配線電極ＧＬおよび第１電力系端子電極ＳＴとゲートパターン電極ＧＰおよびソースパターン電極ＳＰとを接続する工程の後に実施しても良い。
ここで、接合層１８Ｓ・１８Ｇ・１８Ｄは、半田層、金属粒子接合層、液相拡散接合層、固相拡散接合層で構成可能である。
なお、第１の実施の形態に係るパワーモジュール半導体装置の製造方法において、接合層１８Ｓ・１８Ｇ・１８Ｄを金属粒子接合層で形成する際には、
（ａ）例えば、Ｓｉ系、ＳｉＣ系、ＧａＮ系などの半導体デバイスＱの表面に、銀ナノ粒子接合層などの金属微粒子接着剤を塗布する工程と、
（ｂ）半導体デバイスＱを裏返し、素子サイズと同じ大きさを有する溝（第１絶縁基板１２1内に形成される）に入れて、２００℃以上、５分間以上加圧焼成を行う工程と、
（ｃ）半導体デバイスＱのドレイン側の表面に対しても同様に銀ナノ粒子接合層などの金属微粒子接着剤を塗布する工程と、
（ｄ）順次積層化される第１〜第３の絶縁基板１２（１２1・１２2・１２3）と半導体デバイスＱおよび各配線構造との隙間に高耐熱樹脂を充填する工程と、
（ｅ）半導体デバイスＱのドレイン側の表面上にドレイン端子電極ＤＴ（金属板）を配置して、２００℃以上、５分間以上加圧焼成を行う工程とを有する。
（金属粒子接合）
第１の実施の形態に係るパワーモジュール半導体装置は、次の（ａ）〜（ｃ）の工程により製造することができる。
（ａ）パワーモジュール半導体装置において対向する所定の部材の何れか一方（例えば、ソース端子電極ＳＴ・ドレイン端子電極ＤＴ）に導電性粒子を含むペースト層を塗布する工程、
（ｂ）ペースト層を介して他の部材（例えば、半導体デバイスＱ）を当接させる工程、
（ｃ）当接状態においてペースト層を所定温度で焼成して、対向する所定の部材を接合する工程。
まず、ソース端子電極ＳＴ・ドレイン端子電極ＤＴなどの金属基板の表面に導電性粒子を含むペーストの一種としての銀微粒子ペースト層をスクリーン印刷の手法等により塗布する。
次いで、塗布された銀微粒子ペースト層上に半導体デバイスＱを載置する。
次に、温風を吹き付けるなどして、銀微粒子ペースト層の予備加熱を行う。なお、予備加熱の条件としては、例えば５０℃で数時間加熱するなどの条件が挙げられる。
次いで、プレス装置によって加圧（例えば、１０ＭＰａ）しながら銀微粒子ペースト層の焼成を行う。
焼成条件としては、例えば３００℃で１０分加熱するなどの条件が挙げられる。
（ペースト層の塗布工程）
前記工程（ａ）に係るペースト層を対向する所定の部材の何れか一方に導電性粒子を含むペースト層を塗布する工程は、次の（ａ１）〜（ａ４）の工程を備えるようにできる。
（ａ１）一方の部材上に開口部を有するマスクを位置合わせして重ね合わせる工程、
（ａ２）マスクの上にペースト層を堆積する工程、
（ａ３）スキージによってペースト層をマスクの開口部に充填する工程、
（ａ４）マスクを取り除く工程。
そして、マスクを取り除くと、金属基板（例えば、ソース端子電極ＳＴ・ドレイン端子電極ＤＴ）上にペースト層が形成される。
第１の実施の形態に係るパワーモジュール半導体装置の製造方法では、ペースト層における金属微粒子の濃度は、例えば、約８１重量％以下となっているので、適度な硬さ、粘度を有し、良好な延展性を有する。そのため、形成されたペースト層（接合層）の表面は、良好な平坦性を備える。
これにより、ペースト層上に、半導体デバイスＱを載置した際に、接合界面近傍にボイドが発生しない、いわゆるボイドフリーを実現することができる。
（銀ナノペーストおよびその焼結体）
第１の実施の形態に係るパワーモジュール半導体装置において、接合層１８Ｓ・１８Ｇ・１８Ｄは、導電性粒子を含むペースト材料を焼成して形成可能である。ペースト材料の焼成温度は、例えば、約２００℃〜４００℃である。
導電性粒子は、金属微粒子であり、例えば、銀粒子、金粒子またはニッケルや銅粒子などである。
例えば、金属微粒子として銀粒子を適用する場合、銀粒子の濃度は、例えば、約８０重量％〜約９５重量％である。また、銀ナノ粒子の場合の平均粒径は、約１０ｎｍ〜約１００ｎｍ程度である。
銀ナノペーストは、例えば、粒径約３０ｎｍ〜約１００ｎｍの銀ナノ粒子を所定の溶媒に拡散させたものである。溶媒としては、例えばテルピネオール等の極性溶媒、テトラデカン等の炭化水素系溶媒、水系溶媒、ケトン系溶媒等が適用される。
また、所定の溶媒は、テルピネオール、テトラデカンの他に、ターピネオール、ケロシンのいずれか若しくはこれらの組成混合物を適用可能である。また、組成混合物としては、テルピネオール、テトラデカン、ターピネオール、ケロシンの内の少なくともいずれかの組み合わせを適用可能である。
銀ナノ粒子は、核としての銀の微粒子の表面を、有機化合物等で構成されるシェル（有機殻）で覆った構成となっている。これにより、溶媒における分散性を向上させると共に、銀の微粒子の酸化を防ぐことができる。また、焼成処理を行う前工程において、銀ナノペーストから成るペースト層を加圧して、シェルを破砕することにより、銀の微粒子の密度を高めることができ、焼結体としての金属粒子接合層の緻密性を向上させることができる。
また、第１の実施の形態に係るパワーモジュール半導体装置１においては、例えば、銀ナノ粒子の濃度が約８１重量％以下のものを用いても良い。焼成によって析出される金属銀を緻密にし、かつ接合層界面におけるボイドの発生を抑制して良好な導電性および接合性を確保するためである。
また、第１の実施の形態に係るパワーモジュール半導体装置においては、銀ナノペーストから成るペースト層の焼成温度は、例えば、約２００℃〜４００℃程度である。
この焼成処理により、高融点の金属銀（融点約９６０℃）が析出して、接合層２１ｂを形成する。この結果、接合層１８Ｓ・１８Ｇ・１８Ｄを介して、ソース端子電極ＳＴ・ゲート信号配線電極ＧＬ・ドレイン端子電極ＤＴと半導体デバイスＱ１との間が強固に接合される。
しかも、この接合層１８Ｓ・１８Ｇ・１８Ｄは、金属銀（Ａｇ）と同等の特性を発揮することから、電気的に低抵抗（１００℃で、約２．０８×１０-8［Ωｍ］）で、優れた熱伝導率（１００℃で、約１５０Ｗ／ｍＫ）を有し、融点約９６０℃という高い耐熱性を備えている。この熱伝導率の数値は、半田層の熱伝導率約３０Ｗ／ｍＫ〜約６０Ｗ／ｍＫに比べて十分に高い値である。
したがって、ＳｉＣデバイスを例えば約４００℃近くの高温で駆動した場合であっても、接合部が溶融することが無く、デバイス特性の信頼性、実装時の信頼性を向上することができる。
銀ナノ粒子は、有機化合物等で構成されるシェル（有機殻）で被覆された形態で、例えば、テルピネオール等の溶媒中において拡散した状態となっている。
この状態からペースト層を加圧圧力を加えて圧縮すると、有機化合物等で構成されるシェルが加圧によって破砕され、各銀ナノ粒子が密着した状態となる。
また、ペースト層の厚さは、例えば約１０μｍ〜約５０μｍとされる。なお、接合層の厚さは、焼成時の収縮によりペースト層の厚さの半分程度となる。即ち、例えばペースト層の厚さが約５０μｍの場合に、焼成後の接合層の厚さは約２０μｍ〜約３０μｍ程度となることが実験により確認されている。
―加圧および加熱工程―
第１の実施の形態において、接合層（加熱・加圧前は、ペースト層）を挟んで、金属基板上に半導体デバイスＱを載置し、その状態で、プレス加工機にセットして圧力を加える。
この際の圧力は、例えば、約２ＭＰａ〜約３０ＭＰａとされる。これにより、ペースト層は、各銀ナノ粒子が密着した状態となる。
尚、上記の加圧工程では、加圧と加熱を同時に行うために、所定のベーキング装置などによってパワーモジュール半導体装置１全体を約２００℃〜約４００℃で所定時間にわたって加熱する。
これにより、ペースト層が焼成され、金属銀が析出して接合層が形成される。
この金属銀から成る接合層は、金属基板と半導体デバイスＱ間を強固に接合し、金属基板の上に半導体デバイスＱが電気的に接合される。
第１の実施の形態によれば、銀ナノペーストを塗布して焼成するという簡易な工程により高い耐熱性を備えた接合を形成することができる。
また、第１の実施の形態によれば、銀ナノペーストの焼結体である金属銀によって金属粒子接合層を形成することにより、接合層の耐熱性、熱伝導性等を高めることができ、ＳｉＣ系ＦＥＴ、ＧａＮ系ＦＥＴなどの半導体デバイス等に適したパワーモジュール半導体装置を提供することができる。
また、第１の実施の形態によれば、金属粒子接合層は金属銀で形成され、鉛（Ｐｂ）を用いることが無いので、鉛フリーとなり公害対策に資することができる。
第１の実施の形態によれば、低コストで高い耐熱性を有するパワーモジュール半導体装置およびその製造方法を提供することができる。
また、第１の実施の形態に係るパワーモジュール半導体装置によれば、ボイドフリーでかつ全面の接合密度が均一となるため、同時に多数枚の半導体装置を作成可能である。
また、第１の実施の形態に係るパワーモジュール半導体装置によれば、既存Ｐｂ入り半田と比べて、熱抵抗が５０％低減を実現し、半田と同等の信頼性を得ることができる。
このように、第１の実施の形態に係るパワーモジュール半導体装置は、接合時の接合密度を均一化して、ボイド発生を有効に抑制することができる。
（固相拡散接合工程）
第１の実施の形態に係るパワーモジュール半導体装置において、接合層は、金属粒子接合の代わりに固相拡散接合技術を用いて形成することもできる。
また、半導体デバイスＱを金属基板上に形成するには、材料同士を固相拡散接合技術を用いて接合すれば、接合剤による特性悪化を除くことができる。この場合、固相拡散接合技術に適した表面処理（表面メッキ）などをしていることも必要である。
半導体デバイスＱの裏面上および金属基板の表面上には、銀（Ａｇ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）などを形成しても良い。すなわち、半導体デバイスＱの裏面には、Ａｇ、Ａｕ、Ｔｉ、Ｎｉなどからなる金属層を、めっき技術、スパッタリング技術若しくは真空蒸着技術などを用いて形成し、同様に、金属基板（ソース端子電極ＳＴ、ドレイン端子電極ＤＴ）の表面上にＡｇ、Ａｕ、Ｔｉ、Ｎｉなどからなる金属層を、めっき技術、スパッタリング技術若しくは真空蒸着技術などを用いて形成し、両者の間で、固相拡散により接合層を形成しても良い。
例えば、金属基板は、例えば、低ＣＴＥの電極材料ＣｕＭｏ、若しくは高熱伝導率で高電気伝導率の電極材料Ｃｕで形成可能である。なお、固相拡散接合層を形成する際には、加熱工程と同時に加圧する。接合部に加圧する圧力は、約１ＭＰａ以上約１００ＭＰａ以下であり、加熱温度は、約２００℃以上約３５０℃以下であることが望ましい。
第１の実施の形態およびその変形例によれば、基板中配線およびワイヤレス技術により、構造が簡単でかつ部品点数が少なく、省スペース化可能なパワーモジュール半導体装置およびその製造方法を提供することができる。
（第２の実施の形態）
第２の実施の形態に係るパワーモジュール半導体装置の模式的平面パターン構成は、図５に示すように表され、半導体素子部分の拡大された模式的平面パターン構成は、図６に示すように表される。また、図６において、更にドレイン端子電極ＤＴを配置した模式的平面パターン構成は、図７に示すように表され、図６において、更にソース端子電極ＳＴを配置した模式的平面パターン構成は、図８に示すように表され、図６において、ソース配線電極ＳＳＬ、ゲート信号配線電極ＧＬ、電流センス配線電極ＣＳＬを配置した模式的平面パターン構成は、図９に示すように表される。
また、図５のＩＶ−ＩＶ線に沿う模式的断面構造は、図１０に示すように表され、図５のＶ−Ｖ線に沿うＳＳＬ、ＣＳＬの仮想線を含む模式的断面構造は、図１１に示すように表され、図５のＶ−Ｖ線に沿う模式的断面構造は、図１２に示すように表される。
第２の実施の形態に係るパワーモジュール半導体装置２であって、ワンインワンモジュール（1 in 1 Module）の模式的回路表現は、図２２に示すように表される。また、第２の実施の形態に係るパワーモジュール半導体装置２であって、ワンインワンモジュールの詳細回路表現は、図２３に示すように表される。
第２の実施の形態に係るパワーモジュール半導体装置は、ワンインワンモジュールの構成を備える。すなわち、１個のＭＯＳＦＥＴＱが１つのモジュールに内蔵されている。一例として３チップ（ＭＯＳトランジスタ×３）搭載可能であり、それぞれのＭＯＳＦＥＴＱは、３個まで並列接続可能である。尚、図５に示すように、３チップの内、一部をダイオードＤＩ用として搭載することも可能である。
図２２には、ＭＯＳＦＥＴＱに逆並列接続されるダイオードＤＩが示されている。ＭＯＳＦＥＴＱの主電極は、ドレイン端子電極ＤＴおよびソース端子電極ＳＴで表される。
さらに詳細には、図２３に示すように、ＭＯＳＦＥＴＱに並列にセンス用ＭＯＳＦＥＴＱｓが接続される。センス用ＭＯＳＦＥＴＱｓは、ＭＯＳＦＥＴＱと同一チップ内に、微細トランジスタとして形成されている。図２３において、ＳＳは、ソースセンス端子、ＣＳは、電流センス端子であり、Ｇは、ゲート信号端子である。なお、第１の実施の形態においても半導体デバイスＱには、センス用ＭＯＳＦＥＴＱｓが同一チップ内に、微細トランジスタとして形成されている。
第２の実施の形態に係るパワーモジュール半導体装置は、金属基板で形成されたドレイン端子電極ＤＴと、ドレイン端子電極ＤＴ上に接合層１８Ｄ１・１８Ｋ・１８Ｄ２を介して配置された半導体デバイスＱ１・Ｄ・Ｑ２と、半導体デバイスＱ１（ＳｉＣ ＭＯＳＦＥＴ）上に配置されたゲートパターン電極ＧＰ１・ソースセンスパターン電極ＳＳＰ１・電流センスパターン電極ＣＳＰ１およびソースパターン電極ＳＰ１と、半導体デバイスＤ（ＳｉＣ ＳＢＤ）上に配置されたアノード電極Ａと、半導体デバイスＱ２上に配置されたゲートパターン電極ＧＰ２・ソースセンスパターン電極ＳＳＰ２・電流センスパターン電極ＣＳＰ２およびソースパターン電極ＳＰ２と、ソースパターン電極ＳＰ１上に接合層１８Ｓ１・アノード電極Ａ上に接合層１８Ａ・ソースパターン電極ＳＰ２上に接合層１８Ｓ２を介して配置されたソース端子電極ＳＴとを備える。
ゲートパターン電極ＧＰ１・ＧＰ２は接合層１８Ｇ１・１８Ｇ２を介してゲート信号配線電極ＧＬ（図１１参照）に接続される。ソースセンスパターン電極ＳＳＰ１・ＳＳＰ２および電流センスパターン電極ＣＳＰ１・ＣＳＰ２についても同様にソースセンス配線電極ＳＳＬおよび電流センス配線電極ＣＳＬ（図１１参照）に接続される。
第２の実施の形態に係るパワーモジュール半導体装置は、多層化された絶縁基板１２（１２1・１２2・１２3・１２4）内に実装される。絶縁基板１２（１２1・１２2・１２3・１２4）は、例えば、有機絶縁シートからなる有機基板を多層化して形成することができる。また、セラミック基板を多層化して形成しても良い。
第２の実施の形態に係るパワーモジュール半導体装置は、図５〜図１２に示すように、順次積層化された第１〜第３絶縁基板１２（１２1・１２2・１２3）と、第１絶縁基板１２1内にフリップチップに配置された半導体デバイスＱ１・Ｄ・Ｑ２と、第２絶縁基板１２2内に配置され、半導体デバイスＱ１・Ｄ・Ｑ２上に配置されたパターン電極と、第３絶縁基板１２3内に配置され、パターン電極と第１接合層１８Ｓ１・１８Ａ・１８Ｓ２を介して接続される第１電力系端子電極と、第１絶縁基板１２1の第２絶縁基板１２2と対向する面と反対側の面に配置され、第２接合層１８Ｄ１・１８Ｋ・１８Ｄ２を介して半導体デバイスＱ１・Ｄ・Ｑ２と接続される第２電力系端子電極とを備える。
また、第３絶縁基板１２3の第２絶縁基板１２2と対向する面と反対側の面に積層化される第４絶縁基板１２4と、第４絶縁基板１２4内に配置され、パターン電極ＧＰ１・ＧＰ２と第１接合層１８Ｇ１・１８Ｇ２を介して接続される信号系配線電極ＧＬとを備えていても良い。
第１電力系端子電極はソース端子電極ＳＴであり、第２電力系端子電極は、ドレイン端子電極ＤＴであっても良い。
信号系配線電極は、ゲート信号配線電極ＧＬの他に、ソースセンス配線電極ＳＳＬ若しくは電流センス配線電極ＣＳＬである。
パターン電極は、ゲートパターン電極ＧＰ１・ＧＰ２、アノード電極Ａまたはソースパターン電極ＳＰ１・ＳＰ２である。
第１接合層１８Ｇ１・１８Ｓ１・１８Ａ・１８Ｇ２・１８Ｓ２および第２接合層１８Ｄは、半田層、金属粒子接合層、液相拡散接合層、固相拡散接合層のいずれかで構成される。
また、第２絶縁基板１２2内には、半導体デバイスＱ１・Ｑ２上に配置されたソースセンスパターン電極ＳＳＰ１・ＳＳＰ２および電流センスパターン電極ＣＳＰ１・ＣＳＰ２を備えていても良い。
また、第４絶縁基板１２4内には、更に、ソースセンスパターン電極ＳＳＰ１・ＳＳＰ２・電流センスパターン電極ＣＳＰ１・ＣＳＰ２と接合層１８ＳＳ１・１８ＳＳ２・１８ＣＳ１・１８ＣＳ２（図示省略）を介して接続されるソースセンス配線電極ＳＳＬ・電流センス配線電極ＣＳＬを備えていても良い。
第２の実施の形態に係るパワーモジュール半導体装置においては、図１１〜図１２に示すように、ソースセンス配線電極ＳＳＬ・ゲート信号配線電極ＧＬ・電流センス配線電極ＣＳＬは、半導体デバイスＱの主表面から図り、異なる高さに設定され、ソースセンス端子電極ＳＳＴ・ゲート信号端子電極ＧＴ・電流センス端子電極ＣＳＴは、第４絶縁基板１２4の異なる高さから外部に取り出されていても良い。
尚、図示は省略するが、ソースセンス配線電極ＳＳＬ・ゲート信号配線電極ＧＬ・電流センス配線電極ＣＳＬは、半導体デバイスＱの主表面から図り、実質的にほぼ同じ高さに設定され、ソースセンス端子電極ＳＳＴ・ゲート信号端子電極ＧＴ・電流センス端子電極ＣＳＴは、第４絶縁基板１２4の実質的にほぼ同じ高さから外部に取り出されていても良い。
第２の実施の形態に係るパワーモジュール半導体装置においては、多層化された絶縁基板１２（１２1・１２2・１２3・１２4）によって、半導体デバイスＱの全体が囲い込まれている。このため、ソースセンス配線電極ＳＳＬ・ゲート信号配線電極ＧＬ・電流センス配線電極ＣＳＬなどの信号端子は、この絶縁基板１２に埋め込まれることで保護可能になされている。
また、第２の実施の形態に係るパワーモジュール半導体装置においては、多層化された絶縁基板１２（１２1・１２2・１２3・１２4）によって、同一材料からなる多層化された絶縁基板１２内に、相対的に薄い金属パターンからなるゲートパターン電極ＧＰ１・ＧＰ２・ソースパターン電極ＳＰ１・ＳＰ２と相対的に厚い金属パターンからなるソース端子電極ＳＴ・ゲート信号配線電極ＧＬ・ソースセンス配線電極ＳＳＬ・電流センス配線電極ＣＳＬを混在して配置可能である。
また、このような混在する構造を採用することによって、ゲート信号配線電極ＧＬ・ソースセンス配線電極ＳＳＬ・電流センス配線電極ＣＳＬなどの配線距離を相対的に短縮することができるため、ゲート信号のオン／オフにおけるアンマッチングおよび電気抵抗の増加を回避することができる。
また、第２の実施の形態に係るパワーモジュール半導体装置においては、ソースセンス配線電極ＳＳＬ・ゲート信号配線電極ＧＬ・電流センス配線電極ＣＳＬなどの信号系端子が絶縁基板１２と一体化され、ソース端子電極ＳＴ・ドレイン端子電極ＤＴなどの電力系端子が半導体デバイスＱに対する天板（板電極構造）として一体化構成することができる。
第２の実施の形態に係るパワーモジュール半導体装置においては、多層化された絶縁基板１２（１２1・１２2・１２3・１２4）が半導体デバイスＱを保護する役割を果たすため、通常の樹脂材を用いる樹脂モールドを必要としない。このため、樹脂充填不足による絶縁破壊を防ぐことができる。また、樹脂モールド工程を省くことができるため、製造上の簡単化を図ることができる。
第２の実施の形態に係るパワーモジュール半導体装置においては、ソース端子電極ＳＴ・ドレイン端子電極ＤＴなどは、相対的に厚い金属パターンからなり、例えば、厚さ１ｍｍ以上の金属板が入出力端子にもなるため、半田接合層による電気・熱抵抗の増加を回避することができる。また、導通電流が金属パターンの厚さに左右されることなく大電流を導通可能であるため、パワーモジュール半導体装置のパワー密度を向上することができる。
（ＳｉＣ ＳＢＤ部分の加熱・加圧工程）
第２の実施の形態に係るパワーモジュール半導体装置の製造工程において、ＳｉＣ ＳＢＤ部分の加熱・加圧工程を説明する模式的断面構造は、図１３に示すように表される。すなわち、ＳｉＣ ＳＢＤを挟むソース端子電極ＳＴ・ドレイン端子電極ＤＴ間に、プレス装置３００・４００を用いて加熱しながら同時に加圧する。
また、第２の実施の形態に係るパワーモジュール半導体装置の製造工程において、ＳｉＣ ＭＯＳＦＥＴおよびＳｉＣ ＳＢＤ部分の同時加熱・加圧工程を説明する別の模式的断面構造は、図１４に示すように表される。すなわち、半導体デバイスＱ１・Ｄ・Ｑ２を挟むソース端子電極ＳＴ・ドレイン端子電極ＤＴ間に、プレス装置３００・４００を用いて加熱しながら同時に加圧する。例えば、約２ＭＰａ〜約３０ＭＰａの圧力を加え、約２００℃〜約４００℃で所定時間にわたって加熱する。これにより、接合層が形成される。接合層は、金属基板（ＳＴ・ＤＴ）と半導体デバイスＱ間を強固に接合し、金属基板の上に半導体デバイスＱが電気的に接合される。
第２の実施の形態およびその変形例によれば、基板中配線およびワイヤレス技術により、構造が簡単でかつ部品点数が少なく、省スペース化可能なワンインワン構成のパワーモジュール半導体装置およびその製造方法を提供することができる。
（第３の実施の形態）
第３の実施の形態に係るパワーモジュール半導体装置の模式的平面パターン構成は、図１５に示すように表され、半導体素子部分の拡大された模式的平面パターン構成は、図１６に示すように表される。また、図１６において、更にドレイン端子電極ＤＴを配置した模式的平面パターン構成は、図１７に示すように表され、図１６において、更にソース端子電極ＳＴを配置した模式的平面パターン構成は、図１８に示すように表され、図１６において、ソース配線電極ＳＳＬ、ゲート信号配線電極ＧＬ、電流センス配線電極ＣＳＬを配置した模式的平面パターン構成は、図１９に示すように表される。
また、図１５のＶＩ−ＶＩ線に沿う模式的断面構造は、図２０に示すように表され、図１５のＶＩＩ−ＶＩＩ線に沿う模式的断面構造は、図２１に示すように表わされる。
第３の実施の形態に係るパワーモジュール半導体装置２であって、ワンインワンモジュールの模式的回路表現は、図２２と同様に表される。また、第３の実施の形態に係るパワーモジュール半導体装置２であって、ワンインワンモジュールの詳細回路表現は、図２３と同様に表される。
第３の実施の形態に係るパワーモジュール半導体装置２は、ワンインワンモジュールの構成を備える。すなわち、１個のＭＯＳＦＥＴＱが１つのモジュールに内蔵されている。一例として３チップ（ＭＯＳトランジスタ×３）搭載可能であり、それぞれのＭＯＳＦＥＴＱは、３個まで並列接続可能である。尚、図１５に示すように、３チップの内、一部をダイオードＤＩ用として搭載することも可能である。
第３の実施の形態に係るパワーモジュール半導体装置は、金属基板で形成されたドレイン端子電極ＤＴと、ドレイン端子電極ＤＴ上に接合層１８Ｄ１・１８Ｋ・１８Ｄ２を介して配置された半導体デバイスＱ１・Ｄ・Ｑ２と、半導体デバイスＱ１（ＳｉＣ ＭＯＳＦＥＴ）上に配置されたゲートパターン電極ＧＰ１・ソースセンスパターン電極ＳＳＰ１・電流センスパターン電極ＣＳＰ１およびソースパターン電極ＳＰ１と、半導体デバイスＤ（ＳｉＣ ＳＢＤ）上に配置されたアノード電極Ａと、半導体デバイスＱ２上に配置されたゲートパターン電極ＧＰ２・ソースセンスパターン電極ＳＳＰ２・電流センスパターン電極ＣＳＰ２およびソースパターン電極ＳＰ２と、ソースパターン電極ＳＰ１上に接合層１８Ｓ１・アノード電極Ａ上に接合層１８Ａ・ソースパターン電極ＳＰ２上に接合層１８Ｓ２を介して配置されたソース端子電極ＳＴとを備える。
ゲートパターン電極ＧＰ１・ＧＰ２は接合層１８Ｇ１・１８Ｇ２を介してゲート信号配線電極ＧＬ（図１９参照）に接続される。ソースセンスパターン電極ＳＳＰ１・ＳＳＰ２および電流センスパターン電極ＣＳＰ１・ＣＳＰ２についても同様にソースセンス配線電極ＳＳＬおよび電流センス配線電極ＣＳＬ（図１９参照）に接続される。
第３の実施の形態に係るパワーモジュール半導体装置は、多層化された絶縁基板１２（１２1・１２2・１２3・１２4）内に実装される。絶縁基板１２（１２1・１２2・１２3・１２4）は、例えば、有機絶縁シートからなる有機基板を多層化して形成することができる。また、セラミック基板を多層化して形成しても良い。
第３の実施の形態に係るパワーモジュール半導体装置は、図１５〜図２１に示すように、順次積層化された第１〜第４絶縁基板１２（１２1・１２2・１２3・１２4）と、第１絶縁基板１２1内にフリップチップに配置された半導体デバイスＱ１・Ｄ・Ｑ２と、第２絶縁基板１２2内に配置され、半導体デバイスＱ１・Ｄ・Ｑ２上に配置されたパターン電極と、第３絶縁基板１２3内に配置され、パターン電極と第１接合層１８Ｓ１・１８Ａ・１８Ｓ２を介して接続される第１電力系端子電極と、第４絶縁基板１２4内に配置され、パターン電極と第１接合層１８Ｇ１・１８Ｇ２を介して接続される信号系配線電極と、第１絶縁基板１２1の第２絶縁基板１２2と接する面と反対側の面に配置され、第２接合層１８Ｄを介して半導体デバイスＱと接続される第２電力系端子電極とを備える。
第１電力系端子電極はソース端子電極ＳＴであり、第２電力系端子電極は、ドレイン端子電極ＤＴであっても良い。
信号系配線電極は、ゲート信号配線電極ＧＬ、ソースセンス配線電極ＳＳＬ若しくは電流センス配線電極ＣＳＬの内の少なくともいずれかである。
パターン電極は、ゲートパターン電極ＧＰ１・ＧＰ２、アノード電極Ａまたはソースパターン電極ＳＰ１・ＳＰ２の内の少なくともいずれかである。
第１接合層１８Ｇ１・１８Ｓ１・１８Ａ・１８Ｇ２・１８Ｓ２および第２接合層１８Ｄは、半田層、金属粒子接合層、液相拡散接合層、固相拡散接合層のいずれかで構成される。
また、第２絶縁基板１２2内には、半導体デバイスＱ１・Ｑ２上に配置されたソースセンスパターン電極ＳＳＰ１・ＳＳＰ２および電流センスパターン電極ＣＳＰ１・ＣＳＰ２を備えていても良い。
また、第４絶縁基板１２4内には、更に、ソースセンスパターン電極ＳＳＰ１・ＳＳＰ２・電流センスパターン電極ＣＳＰ１・ＣＳＰ２と接合層１８ＳＳ１・１８ＳＳ２・１８ＣＳ１・１８ＣＳ２（図示省略）を介して接続されるソースセンス配線電極ＳＳＬ・電流センス配線電極ＣＳＬを備えていても良い。
第３の実施の形態に係るパワーモジュール半導体装置においては、図１５〜図２１に示すように、ソースセンス配線電極ＳＳＬ・ゲート信号配線電極ＧＬ・電流センス配線電極ＣＳＬは、半導体デバイスＱの主表面から図り、異なる高さに設定され、ソースセンス端子電極ＳＳＴ・ゲート信号端子電極ＧＴ・電流センス端子電極ＣＳＴは、絶縁基板１２の主表面に対してほぼ垂直方向に外部に取り出されていても良い。
尚、図示は省略するが、ソースセンス配線電極ＳＳＬ・ゲート信号配線電極ＧＬ・電流センス配線電極ＣＳＬは、半導体デバイスＱの主表面から図り、実質的にほぼ同じ高さに設定され、ソースセンス配線電極ＳＳＬ・ゲート信号配線電極ＧＬ・電流センス配線電極ＣＳＬに接続されるソースセンス端子電極ＳＳＴ・ゲート信号端子電極ＧＴ・電流センス端子電極ＣＳＴは、絶縁基板１２の主表面に対してほぼ垂直方向に外部に取り出されていても良い。
第３の実施の形態に係るパワーモジュール半導体装置においては、多層化された絶縁基板１２（１２1・１２2・１２3・１２4）によって、半導体デバイスＱの全体が囲い込まれている。このため、ソースセンス配線電極ＳＳＬ・ゲート信号配線電極ＧＬ・電流センス配線電極ＣＳＬなどの信号端子は、この絶縁基板１２に埋め込まれることで保護可能になされている。
また、第３の実施の形態に係るパワーモジュール半導体装置においては、多層化された絶縁基板１２（１２1・１２2・１２3・１２4）によって、同一材料からなる多層化された絶縁基板１２内に、相対的に薄い金属パターンからなるゲートパターン電極ＧＰ１・ＧＰ２・ソースパターン電極ＳＰ１・ＳＰ２と相対的に厚い金属パターンからなるソース端子電極ＳＴ・ゲート信号配線電極ＧＬ・ソースセンス配線電極ＳＳＬ・電流センス配線電極ＣＳＬを混在して配置可能である。
また、このような混在する構造を採用することによって、ゲート信号配線電極ＧＬ・ソースセンス配線電極ＳＳＬ・電流センス配線電極ＣＳＬなどの配線距離を相対的に短縮することができるため、ゲート信号のオン／オフにおけるアンマッチングおよび電気抵抗の増加を回避することができる。
また、第３の実施の形態に係るパワーモジュール半導体装置においては、ソースセンス配線電極ＳＳＬ・ゲート信号配線電極ＧＬ・電流センス配線電極ＣＳＬなどの信号系端子が絶縁基板１２と一体化され、ソース端子電極ＳＴ・ドレイン端子電極ＤＴなどの電力系端子が半導体デバイスＱに対する天板（板電極構造）として一体化構成することができる。
第３の実施の形態に係るパワーモジュール半導体装置においては、多層化された絶縁基板１２（１２1・１２2・１２3・１２4）が半導体デバイスＱを保護する役割を果たすため、通常の樹脂材を用いる樹脂モールドを必要としない。このため、樹脂充填不足による絶縁破壊を防ぐことができる。また、樹脂モールド工程を省くことができるため、製造上の簡単化を図ることができる。
第３の実施の形態に係るパワーモジュール半導体装置においては、ソース端子電極ＳＴ・ドレイン端子電極ＤＴなどは、相対的に厚い金属パターンからなり、例えば、厚さ１ｍｍ以上の金属板が入出力端子にもなるため、半田接合層による電気・熱抵抗の増加を回避することができる。また、導通電流が金属パターンの厚さに左右されることなく大電流を導通可能であるため、パワーモジュール半導体装置のパワー密度を向上することができる。
第３の実施の形態に係るパワーモジュール半導体装置２であって、ワンインワンモジュールの模式的鳥瞰構成は、図２４に示すように表される。第３の実施の形態に係るパワーモジュール半導体装置２においては、信号系端子電極ＳＳＴ・ＧＴ・ＣＳＴは、図２４に示すように、絶縁基板１２の主表面から実質的にほぼ垂直方向に突き出したように配置されている。
また、第３の実施の形態に係るパワーモジュール半導体装置の模式的外観平面構成は、図２５に示すように表され、図２５のＶＩＩＩ−ＶＩＩＩ線に沿う模式的断面構造は、図２６に示すように表される。また、図２５のＩＸ−ＩＸ線に沿う模式的断面構造は、図２７に示すように表される。尚、図２６および図２７においては、ドレイン端子電極ＤＴ、ソース端子電極ＳＴおよび信号系端子電極ＣＳＴ・ＧＴ・ＳＳＴの配置を表し、内部の詳細構造は省略している。
また、ドレイン端子電極ＤＴ、ソース端子電極ＳＴの絶縁基板１２の主表面に対する垂直方向は、半導体デバイスＱあるいは金属基板ＤＴ・ＳＴの主表面に対する垂直方向に等しい。
また、信号系端子電極ＣＳＴ・ＧＴ・ＳＳＴは、図２４および図２５に示すように、絶縁基板１２の主表面上にほぼ直線状に配置されていても良い。
また、信号系端子電極は、ゲート信号端子電極ＧＴおよびセンサ用端子を備えていても良い。
また、センサ用端子は、ソースセンス端子電極ＳＳＴおよび電流センス端子電極ＣＳＴを備えていても良い。ここで、ソースセンス端子電極ＳＳＴ、電流センス端子電極ＣＳＴの他に、図示は省略されているが、温度センス用にサーミスタ接続端子電極Ｂ１・Ｂ２などを信号系端子電極と同様に絶縁基板１２の主表面に対してほぼ垂直方向に配置しても良い。
また、第３の実施の形態に係るパワーモジュール半導体装置においては、電力系端子電極ＳＴ・ＤＴは、図２４に示すように、絶縁基板１２の側面から主表面と平行方向に配置されている。
また、電力系端子電極ＳＴ・ＤＴは、図２４〜図２６に示すように、絶縁基板１２の主表面と平行方向に沿って、絶縁基板１２の対向する両側面から互いに逆方向に延伸して配置される。
また、電力系端子電極ＳＴ・ＤＴは、図２４〜図２６に示すように、絶縁基板１２の厚み方向に、所定の段差ＶＤをもって配置される。
電力系端子電極ＳＴ・ＤＴは、半導体デバイスＱのソースパターン電極ＳＰ（図２９参照）に接続されたソース端子電極ＳＴと、半導体デバイスＱのドレイン電極３６（図２８および図２９参照）に接続されたドレイン端子電極ＤＴとを備える。
ここで、半導体デバイスＱは、例えば、ＳｉＣ ＭＯＳＦＥＴで形成され、ダイオードＤＩは、例えば、ＳｉＣ ＳＢＤで形成可能である。
また、絶縁基板１２は、有機絶縁シートなど有機基板を多層化して形成可能である。また、セラミック基板を多層化して形成しても良い。
半導体デバイスＱ１・Ｄ・Ｑ２の複数のチップは、金属基板ＤＴの表面上に、金属基板ＤＴの厚み方向から見た平面視で離間した位置に配置され、絶縁基板１２により周囲を囲まれて形成されている。
ＣＴＥの値が同等である同じ大きさの材料を比較すると、発生応力は、ヤング率の値が大きい材料の方が大きくなる。このため、ヤング率×ＣＴＥの数値が、より小さい材料を選定することによって、発生応力の値の小さな部材を達成することができる。
ＣｕＭｏは、このような利点を有している。また、ＣｕＭｏは、Ｃｕには劣るが、電気抵抗率も相対的に低い。従って、金属基板ＤＴ・ＳＴなどは、ＣｕＭｏ、Ｃｕなどで形成されると良い。
第３の実施の形態に係るパワーモジュール半導体装置の製造方法は、第１〜第２の実施の形態と同様に、実施することができる。
各部材の接合構造の形成には、半田接合の他に、金属粒子接合、固相拡散接合、液相拡散接合などの技術を適用可能である。
例えば、金属粒子接合は、導電性粒子を含むペースト材料を焼成して形成される。ペースト材料の焼成温度は、例えば、約２００〜４００℃である。導電性粒子は、金属微粒子であり、例えば、銀粒子、金粒子またはニッケルや銅粒子などである。例えば、金属微粒子として銀粒子を適用する場合、銀粒子の濃度は、例えば、約８０質量％〜約９５質量％である。また、銀ナノ粒子の場合の平均粒径は、約１０ｎｍ〜約１００ｎｍ程度である。
第１〜第３の実施の形態に係るパワーモジュール半導体装置の垂直端子内部構造においては、信号系端子部品を電極パターンなどに対して接合層を介して接合するため、ソケットなどの部品を必要としない。
第２〜第３の実施の形態に係るパワーモジュール半導体装置においては、パワーモジュール半導体装置を複数個備え、各パワーモジュール半導体装置の電力系端子をバスバー電極を介して接続することによって、３相交流用のインバータ装置をコンパクトに構成可能である。
第３の実施の形態に係るパワーモジュール半導体装置においては、電力系端子電極ＳＴ・ＤＴがストレート配線のモジュール構造において、段差端子構造を有するため、低直列インダクタンスＬsの配線を実現することができる。
第３の実施の形態に係るパワーモジュール半導体装置においては、ワンインワン構成でドレイン端子電極ＤＴとソース端子電極ＳＴをストレート（直線的）に配置し、かつドレイン端子電極ＤＴとソース端子電極ＳＴに段差をつけることによって、モジュールを並列横並び配置にすることで、容易に３相交流インバータ（6 in 1）を構成可能である。
また、ドレイン端子電極ＤＴとソース端子電極ＳＴに段差を設けることで、モジュール間を配線するバスバー電極同士の絶縁距離を容易に確保することができ、また、配線効率を良好にすることができる。
また、絶縁距離を確保するために配線（バスバー）を折り曲げ加工する比較例に比べ、本実施の形態に係るパワーモジュール半導体装置を適用した３相交流インバータでは、配線長を低減可能であり、寄生インダクタンスを約１０％低減することができる。
（半導体デバイスの構成例）
第１〜第３の実施の形態に係るパワーモジュール半導体装置に適用する半導体デバイス１００（Ｑ１・Ｑ４）の例として、ＳｉＣ ＭＯＳＦＥＴの模式的断面構造は、図２８に示すように、ｎ-高抵抗層からなる半導体基板２６と、半導体基板２６の表面側に形成されたｐベース領域２８と、ｐベース領域２８の表面に形成されたソース領域３０と、ｐベース領域２８間の半導体基板２６の表面上に配置されたゲート絶縁膜３２と、ゲート絶縁膜３２上に配置されたゲート電極３８と、ソース領域３０およびｐベース領域２８に接続されたソース電極３４と、半導体基板２６の表面と反対側の裏面に配置されたｎ+ドレイン領域２４と、ｎ+ドレイン領域２４に接続されたドレイン電極３６とを備える。
図２８では、半導体デバイス１００は、プレーナゲート型ｎチャネル縦型ＳｉＣ ＭＯＳＦＥＴで構成されているが、トレンチゲート型ｎチャネル縦型ＳｉＣ ＭＯＳＦＥＴなどで構成されていても良い。また、ＤＩ（Double-Implanted）ＭＯＳＦＥＴ）、ＩＥ（Implanted and Epitaxial）ＭＯＳＦＥＴなどで構成されていても良い。
また、第１〜第３の実施の形態に係るパワーモジュール半導体装置１に適用する半導体デバイス１００（Ｑ１・Ｑ４）には、ＳｉＣ ＭＯＳＦＥＴの代わりに、ＧａＮ系ＦＥＴなどを適用することもできる。
第１〜第３の実施の形態に係るパワーモジュール半導体装置に適用する半導体デバイス１００には、ＳｉＣ系、ＧａＮ系、若しくはＡｌＮ系のいずれかのパワーデバイスを適用可能である。
更には、第１〜第３の実施の形態に係るパワーモジュール半導体装置に適用する半導体デバイス１００には、バンドギャップエネルギーが、例えば、１．１ｅＶ〜８ｅＶの半導体を用いることができる。
第１〜第３の実施の形態に係るパワーモジュール半導体装置に適用する半導体デバイス１００の例であって、ソースパターン電極ＳＰ、ゲートパターン電極ＧＰを含むＳｉＣ ＭＯＳＦＥＴの模式的断面構造は、図２９に示すように表される。ゲートパターン電極ＧＰは、ゲート絶縁膜３２上に配置されたゲート電極３８に接続され、ソースパターン電極ＳＰは、ソース領域３０およびｐベース領域２８に接続されたソース電極３４に接続される。
また、ゲートパターン電極ＧＰおよびソースパターン電極ＳＰは、図２９に示すように、半導体デバイス１００の表面を覆うパッシベーション用の層間絶縁膜４４上に配置される。尚、ゲートパターン電極ＧＰの下方の半導体基板２６内には、図２９の構成例では、図示を省略しているが、図２８或いは、図２９の中央部と同様に、微細構造のトランジスタ構造が形成されていても良い。
さらに、図２９に示すように、中央部のトランジスタ構造においても、パッシベーション用の層間絶縁膜４４上にソースパターン電極ＳＰが延在して配置されていても良い。
（半導体装置を適用した応用例）
次に、図３０を参照して、第１〜第３の実施の形態に係るパワーモジュール半導体装置を用いて構成した３相交流インバータについて説明する。
図３０に示すように、３相交流インバータは、ゲートドライブ部５０と、ゲートドライブ部５０に接続されたパワーモジュール部５２と、３相交流モータ部５４とを備える。パワーモジュール部５２は、３相交流モータ部５４のＵ相、Ｖ相、Ｗ相に対応して、Ｕ相、Ｖ相、Ｗ相のインバータが接続されている。ここで、ゲートドライブ部５０は、図３０では、ＳｉＣ ＭＯＳＦＥＴＱ１・Ｑ４に接続されているが、図示は省略するが、同様に、ＳｉＣ ＭＯＳＦＥＴＱ２・Ｑ５、およびＱ３・Ｑ６にも接続されている。
パワーモジュール部５２は、蓄電池（Ｅ）４６の接続されたコンバータ４８が接続されたプラス端子（＋）とマイナス端子（−）間に、インバータ構成のＳｉＣ ＭＯＳＦＥＴＱ１・Ｑ４、Ｑ２・Ｑ５、およびＱ３・Ｑ６が接続されている。さらに、ＳｉＣ ＭＯＳＦＥＴＱ１〜Ｑ６のソース・ドレイン間には、ダイオードＤ１〜Ｄ６がそれぞれ逆並列に接続されている。
第１〜第３の実施の形態に係るパワーモジュール半導体装置２では、図３０のＵ相部分に対応する単相インバータの構造について説明されていたが、Ｖ相、Ｗ相に対応しても同様に形成して、３相パワーモジュール部５２を形成することもできる。
第３の実施の形態およびその変形例によれば、基板中配線およびワイヤレス技術により、構造が簡単でかつ部品点数が少なく、省スペース化可能なワンインワン構成のパワーモジュール半導体装置およびその製造方法を提供することができる。
［第４の実施の形態］
第４の実施の形態に係るパワーモジュール半導体装置２であって、ワンインワンモジュールの模式的鳥瞰構成は、図３１に示すように表される。すなわち、１個のＭＯＳＦＥＴＱが１つのモジュールに内蔵されている。第４の実施の形態に係るパワーモジュール半導体装置２においては、一例として６チップ（ＭＯＳトランジスタ×６）搭載可能であり、それぞれのＭＯＳＦＥＴＱは、６個まで並列接続可能である。尚、６チップの内、一部をダイオードＤＩ用として搭載することも可能である。
また、第４の実施の形態に係るパワーモジュール半導体装置２であって、ワンインワンモジュールの模式的平面パターン構成は、図３２に示すように表される。
第４の実施の形態に係るパワーモジュール半導体装置２であって、ワンインワンモジュールの模式的回路表現は、図２２と同様に表され、詳細回路表現は、図２３と同様に表される。
第４の実施の形態に係るパワーモジュール半導体装置２においては、電力系端子電極ＳＴ・ＤＴは、絶縁基板１２の主表面と平行方向に沿って、絶縁基板１２の一側面から同方向に延伸して配置される。
第４の実施の形態に係るパワーモジュール半導体装置２は、図３１に示すように、絶縁基板１２の第１の辺に配置されたドレイン端子電極ＤＴおよびソース端子電極ＳＴと、第１の辺に対向する辺近傍に絶縁基板１２に対してほぼ垂直方向に配置された信号系端子電極ＳＳＴ・ＧＴ・ＣＳＴを備える。
信号系端子電極ＳＳＴ・ＧＴ・ＣＳＴは、ソースセンス配線電極ＳＳＬ・ゲート信号配線電極ＧＬ・電流センス配線電極ＣＳＬを介して、半導体デバイスＱのソースパターン電極ＳＰ・ゲートパターン電極ＧＰ・電流センスパターン電極ＣＳＰに接続される。
ソースセンス配線電極ＳＳＬ・ゲート信号配線電極ＧＬ・電流センス配線電極ＣＳＬは、図３２に示すように、半導体デバイスＱのソースパターン電極ＳＰ・ゲートパターン電極ＧＰ・電流センスパターン電極ＣＳＰに接続され、かつ第２〜第３の実施の形態と同様に、多層化された絶縁基板１２（１２1・１２2・１２3・１２4）内に埋め込まれて形成される。
第４の実施の形態に係るパワーモジュール半導体装置２は、図３１〜図３２に示すように、金属基板ＤＴと、金属基板ＤＴの表面上に配置された半導体デバイスＱと、半導体デバイスＱ上に配置された金属基板ＳＴとを備える。
また、ここで、図示は省略されているが、金属基板ＤＴ上に、半導体デバイスＱに隣接してダイオードＤＩを備えていても良い。さらに、場合によっては、すべてのチップにダイオードＤＩが配置されていても良い。
第４の実施の形態に係るパワーモジュール半導体装置２においても、半導体デバイスＱは、例えば、ＳｉＣ ＭＯＳＦＥＴで形成され、ダイオードＤＩは、例えば、ＳｉＣ ＳＢＤで形成される。
ここで、信号系端子電極ＣＳＴ・ＧＴ・ＳＳＴは、図３１〜図３２に示すように、絶縁基板１２の主表面に対してほぼ垂直方向に延伸して配置される。絶縁基板１２の主表面に対する垂直方向は、金属基板ＤＴの主表面に対する垂直方向に等しい。
また、信号系端子電極ＣＳＴ・ＧＴ・ＳＳＴは、図３１〜図３２に示すように、絶縁基板１２の主表面上に直線状に配置されていても良い。
第４の実施の形態に係るパワーモジュール半導体装置の製造方法は、第１〜第３の実施の形態と同様に、実施することができる。
各部材の接合構造の形成には、第１〜第３の実施の形態と同様に、半田接合、金属粒子接合、固相拡散接合、液相拡散接合などの技術を適用可能である。
その他の構成は、第１〜第３の実施の形態に係るパワーモジュール半導体装置２と同様であるため、重複説明は省略する。
第４の実施の形態によれば、モールド本体から実質的にほぼ垂直方向に信号系端子電極ＣＳＴ・ＧＴ・ＳＳＴを設けることにより、インバータ装置全体を効率的に構成可能で、モジュール内の配線も最短距離で出力可能であるため、寄生成分の低減も可能なパワーモジュール半導体装置およびインバータ装置を提供することができる。
第４の実施の形態によれば、基板中配線およびワイヤレス技術により、構造が簡単でかつ部品点数が少なく、省スペース化可能なワンインワン構成のパワーモジュール半導体装置およびその製造方法を提供することができる。
［第５の実施の形態］
第５の実施の形態に係るパワーモジュール半導体装置２であって、ワンインワンモジュールの模式的平面パターン構成は、図３３に示すように表される。すなわち、１個のＭＯＳＦＥＴＱが１つのモジュールに内蔵されている。第３の実施の形態に係るパワーモジュール半導体装置２においては、一例として６チップ（ＭＯＳトランジスタ×６）搭載可能であり、それぞれのＭＯＳＦＥＴＱは、６個まで並列接続可能である。尚、６チップの内、一部をダイオードＤＩ用として搭載することも可能である。
第５の実施の形態に係るパワーモジュール半導体装置２は、図３３に示すように、半導体デバイスＱが、金属基板ＤＴの中央部に２列に３チップずつ配置される。
第５の実施の形態に係るパワーモジュール半導体装置２であって、ワンインワンモジュールの模式的回路表現は、図２２と同様に表され、詳細回路表現は、図２３と同様に表される。
第５の実施の形態に係るパワーモジュール半導体装置２においては、電力系端子電極ＳＴ・ＤＴは、絶縁基板１２の主表面と平行方向に沿って、絶縁基板１２の一側面から同方向に延伸して配置される。
第５の実施の形態に係るパワーモジュール半導体装置２は、図３３に示すように、絶縁基板１２の第１の辺に配置されたドレイン端子電極ＤＴおよびソース端子電極ＳＴと、第１の辺に対向する辺近傍にセラミック基板１０に対してほぼ垂直方向に配置された信号系端子電極ＳＳＴ・ＧＴ・ＣＳＴとを備える。
信号系端子電極ＳＳＴ・ＧＴ・ＣＳＴは、ソースセンス配線電極ＳＳＬ・ゲート信号配線電極ＧＬ・電流センス配線電極ＣＳＬを介して、半導体デバイスＱのソースパターン電極ＳＰ・ゲートパターン電極ＧＰ・電流センスパターン電極ＣＳＰに接続される。
ソースセンス配線電極ＳＳＬ・ゲート信号配線電極ＧＬ・電流センス配線電極ＣＳＬは、図３３に示すように、半導体デバイスＱのソースパターン電極ＳＰ・ゲートパターン電極ＧＰ・電流センスパターン電極ＣＳＰに接続され、かつ第２〜第４の実施の形態と同様に、多層化された絶縁基板１２（１２1・１２2・１２3・１２4）内に埋め込まれて形成される。
第５の実施の形態に係るパワーモジュール半導体装置２は、図３３に示すように、金属基板ＤＴと、金属基板ＤＴの表面上に配置された半導体デバイスＱと、半導体デバイスＱ上に配置された金属基板ＳＴとを備える。
また、ここで、図示は省略されているが、金属基板ＤＴ上に、半導体デバイスＱに隣接してダイオードＤＩを備えていても良い。さらに、場合によっては、すべてのチップにダイオードＤＩが配置されていても良い。
第５の実施の形態に係るパワーモジュール半導体装置２においても、半導体デバイスＱは、例えば、ＳｉＣ ＭＯＳＦＥＴで形成され、ダイオードＤＩは、例えば、ＳｉＣ ＳＢＤで形成される。
第５の実施の形態に係るパワーモジュール半導体装置の製造方法は、第１〜第４の実施の形態と同様に、実施することができる。
各部材の接合構造の形成には、第１〜第４の実施の形態と同様に、半田接合、金属粒子接合、固相拡散接合、液相拡散接合などの技術を適用可能である。
その他の構成は、第１〜第４の実施の形態に係るパワーモジュール半導体装置と同様であるため、重複説明は省略する。
第５の実施の形態によれば、モールド本体から実質的にほぼ垂直方向に信号系端子電極ＣＳＴ・ＧＴ・ＳＳＴを設けることにより、インバータ装置全体を効率的に構成可能で、モジュール内の配線も最短距離で出力可能であるため、寄生成分の低減も可能なパワーモジュール半導体装置およびインバータ装置を提供することができる。
第５の実施の形態によれば、基板中配線およびワイヤレス技術により、構造が簡単でかつ部品点数が少なく、省スペース化可能なワンインワン構成のパワーモジュール半導体装置およびその製造方法を提供することができる。
［第６の実施の形態］
第６の実施の形態に係るパワーモジュール半導体装置１であって、ツーインワンモジュールの模式的回路表現は、図３４に示すように表される。すなわち、２個のＭＯＳＦＥＴＱ１・Ｑ４が１つのモジュールに内蔵されている。
ツーインワンモジュールの片側には、一例として４チップ（ＭＯＳトランジスタ×３、ダイオード×１）搭載可能であり、それぞれのＭＯＳＦＥＴＱ１・Ｑ４は、３個まで並列接続可能である。ここで、ＭＯＳＦＥＴＱ１・Ｑ４は例えば、約５ｍｍ×約５ｍｍのサイズを有する。
第６の実施の形態に係るパワーモジュール半導体装置１であって、ツーインワンモジュール（2 in 1 Module）の模式的鳥瞰構成は、図３５に示すように表される。
また、第６の実施の形態に係るパワーモジュール半導体装置１であって、ツーインワンモジュールの模式的平面パターン構成は、図３６に示すように表される。
第６の実施の形態に係るパワーモジュール半導体装置１は、図３５に示すように、絶縁基板１２の第１の辺に配置された正側電源入力端子電極Ｐおよび負側電源入力端子電極Ｎと、第１の辺に隣接する第２の辺近傍に絶縁基板１２に対してほぼ垂直方向に配置された信号系端子電極Ｓ１・Ｇ１・Ｔ１と、第１の辺に対向する第３の辺に配置された出力端子電極Ｏと、第２の辺に対向する第４の辺近傍に絶縁基板１２に対してほぼ垂直方向に配置された信号系端子電極Ｓ４・Ｇ４・Ｔ４とを備える。
第６の実施の形態に係るパワーモジュール半導体装置１においては、電力系端子電極Ｐ・Ｎは、絶縁基板１２の主表面と平行方向に沿って、絶縁基板１２の一側面から同方向に延伸して配置され、出力端子電極Ｏは、絶縁基板１２の主表面と平行方向に沿って、絶縁基板１２の他の側面から電力系端子電極Ｐ・Ｎと反対方向に延伸して配置される。
信号系端子電極Ｓ１・Ｇ１・Ｔ１は、図３４に示す半導体デバイスＱ１のソースセンスパターン電極ＳＳＰ・ゲートパターン電極ＧＰ・電流センスパターン電極ＣＳＰに接続され、信号系端子電極Ｓ４・Ｇ４・Ｔ４は、図３４に示す半導体デバイスＱ４のソースセンスパターン電極ＳＳＰ・ゲートパターン電極ＧＰ・電流センスパターン電極ＣＳＰに接続される。また、負側電源入力端子電極Ｎは、第１電源入力端子電極に対応し、正側電源入力端子電極Ｐは、第２電源入力端子電極に対応する。
信号系端子電極Ｓ１・Ｇ１・Ｔ１は、ソースセンス配線電極ＳＳＬ・ゲート信号配線電極ＧＬ・電流センス配線電極ＣＳＬを介して、図３６の左半分に配置される３個の半導体デバイスＱ１のソースパターン電極ＳＰ・ゲートパターン電極ＧＰ・電流センスパターン電極ＣＳＰに接続される。同様に、信号系端子電極Ｓ４・Ｇ４・Ｔ４は、ソースセンス配線電極ＳＳＬ・ゲート信号配線電極ＧＬ・電流センス配線電極ＣＳＬを介して、図３６の右半分に配置される３個の半導体デバイスＱ４のソースパターン電極ＳＰ・ゲートパターン電極ＧＰ・電流センスパターン電極ＣＳＰに接続される。
ソースセンス配線電極ＳＳＬ・ゲート信号配線電極ＧＬ・電流センス配線電極ＣＳＬは、図３６に示すように、半導体デバイスＱのソースパターン電極ＳＰ・ゲートパターン電極ＧＰ・電流センスパターン電極ＣＳＰに接続され、かつ第２〜第５の実施の形態と同様に、多層化された絶縁基板１２（１２1・１２2・１２3・１２4）内に埋め込まれて形成される。
第６の実施の形態に係るパワーモジュール半導体装置１は、図３４〜図３６に示すように、金属基板Ｐと、金属基板Ｐの表面上に配置された半導体デバイスＱ１・Ｄ１と、半導体デバイスＱ１・Ｄ１上に配置された金属基板Ｏと、金属基板Ｏと接続された金属基板２５の表面上に配置された半導体デバイスＱ４・Ｄ４と、半導体デバイスＱ４・Ｄ４上に配置された金属基板Ｎとを備える。
第６の実施の形態に係るパワーモジュール半導体装置の製造方法は、第１〜第５の実施の形態と同様に、実施することができる。
各部材の接合構造の形成には、半田接合、金属粒子接合、固相拡散接合、液相拡散接合などの技術を適用可能である。
第６の実施の形態に係るパワーモジュール半導体装置１において、半導体デバイスＱ１・Ｑ４は、例えば、ＳｉＣ ＭＯＳＦＥＴで形成され、ダイオードＤ１・Ｄ４は、例えば、ＳｉＣ ＳＢＤで形成されている。
第６の実施の形態に係るパワーモジュール半導体装置１においては、対向する辺近傍に絶縁基板１２に対してほぼ垂直方向に信号系端子電極（Ｇ１・Ｓ１・Ｔ１）・（Ｇ４・Ｓ４・Ｔ４）が互い違いに配置されることにより、３相インバータを組む場合など、パワーモジュールを並列に並べた際、信号系端子電極（Ｇ１・Ｓ１・Ｔ１）・（Ｇ４・Ｓ４・Ｔ４）同士が当たらないため、パワーモジュールサイズの省スペース化を図ることができる。
３相交流インバータを駆動するために第６の実施の形態に係るパワーモジュール半導体装置１を３個並列に配置した模式的平面構成は、図３７に示すように表される。
また、第６の実施の形態に係るパワーモジュール半導体装置１を３個並列に配置し、３相交流インバータを駆動する模式的回路構成は、図３８に示すように表される。
第６の実施の形態に係るパワーモジュール半導体装置１においては、信号系端子（Ｇ１・Ｓ１・Ｔ１）・（Ｇ４・Ｓ４・Ｔ４）が絶縁基板に対してほぼ垂直方向に配置されているため、図３７に示すように、パワーモジュール半導体装置１を並列配置した場合の占有面積を縮小化可能となる。このため、装置全体の省スペース化、小型化を図ることができる。
その他の構成は、第２〜第５の実施の形態に係るパワーモジュール半導体装置と同様であるため、重複説明は省略する。
第６の実施の形態によれば、基板中配線およびワイヤレス技術により、構造が簡単でかつ部品点数が少なく、省スペース化可能なツーインワン構成のパワーモジュール半導体装置およびその製造方法を提供することができる。
本実施の形態に係るモジュール半導体装置では、ワンインワンモジュール、ツーインワンモジュールについて説明したが、フォーインワン（Four in One）構成、シックスインワン（Six in One）構成などに形成することも可能である。さらにＤＣ−ＤＣコンバータと組み合わせた構成も可能である。
本実施の形態に係るモジュール半導体装置では、実装する半導体素子は、ＳＢＤ若しくはＳｉＣ ＭＯＳＦＥＴの例について主として説明したが、これらに限定されず、他のパワー半導体素子であっても良い。例えば、Ｓｉ系のＩＧＢＴ、ＧａＮ系のＨＥＭＴ、若しくはＡｌＮ系のいずれかのパワーデバイスを適用可能である。
以上説明したように、本発明によれば、基板中配線およびワイヤレス技術により、省スペース化可能な垂直端子トランスファモールドのパワーモジュール半導体装置およびその製造方法、および金型を提供することができる。
[その他の実施の形態]
上記のように、第１〜第４の実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
このように、本発明はここでは記載していない様々な実施の形態などを含む。
本発明のパワーモジュール半導体装置は、ＳｉＣパワー半導体モジュール、インテリジェントパワーモジュールなどパワーデバイス全般に利用可能であり、特に、小型・軽量化が求められている分野、車載・太陽電池・産業機器・民生機器向けのインバータ、コンバータなど幅広い応用分野に適用可能である。
１、２…パワーモジュール半導体装置
１０…セラミック基板
１０ａ、１０ｂ…金属層（銅プレート層）
１２、１２1、１２2、１２3、１２4…絶縁基板（有機基板）
１８Ｇ、１８Ｇ１、１８Ｇ２、１８Ｓ、１８Ｓ１、１８Ｓ２、１８Ｄ、１８Ｄ１、１８Ｄ２、１８Ａ、１８Ｋ…接合層
２４…ドレイン領域
２５…金属基板
２６…半導体基板
２８…ベース領域
３０…ソース領域
３２…ゲート絶縁膜
３４…ソース電極
３６…ドレイン電極
３８…ゲート電極
４４…層間絶縁膜
４６…蓄電池（Ｅ）
４８…コンバータ
５０…ゲートドライブ部
５２…パワーモジュール部
５４…三相モータ部
１００、Ｑ、Ｑ１〜Ｑ６…半導体デバイス（ＳｉＣ ＭＯＳＦＥＴ、半導体チップ）
Ｄ１〜Ｄ６、ＤＩ…ダイオード
３００、４００…プレス装置
ＧＰ…ゲートパターン電極
ＳＰ、ＳＰ１、ＳＰ４…ソースパターン電極
ＣＳＰ…電流センスパターン電極
ＳＳＰ…ソースセンスパターン電極
ＧＬ…ゲート信号配線電極
ＳＳＬ…ソースセンス配線電極
ＣＳＬ…電流センス配線電極
Ｐ…正側電源入力端子電極（金属基板）
Ｎ…負側電源入力端子電極（金属基板）
ＤＴ…ドレイン端子電極（上面板電極、金属基板）
ＳＴ…ソース端子電極（金属基板）
ＳＳＴ、Ｓ１〜Ｓ６…ソースセンス端子電極
ＧＴ、Ｇ１〜Ｇ６…ゲート信号端子電極
ＣＳＴ、Ｔ１〜Ｔ６…電流センス端子電極
Ｏ、Ｕ、Ｖ、Ｗ…出力端子電極
Ａ、Ａ１、Ａ４…アノード電極
Ｋ、Ｋ１、Ｋ４…カソード電極

Claims (22)

  1. 順次積層化された第１絶縁基板、第２絶縁基板および第３絶縁基板と、
    前記第１絶縁基板内に配置された半導体デバイスと、
    前記第２絶縁基板内に配置され、前記半導体デバイス上に、平面視で前記半導体デバイス内に配置されたパターン電極と、
    前記第３絶縁基板内に配置され、前記パターン電極と第１接合層を介して接続され、平面視で前記半導体デバイス外部まで延在可能な第１電力系端子電極と、
    前記第１絶縁基板の前記第２絶縁基板と対向する面と反対側の面に配置され、第２接合層を介して前記半導体デバイスと接続される第２電力系端子電極と
    を備えることを特徴とするパワーモジュール半導体装置。
  2. 前記第３絶縁基板内に配置され、前記パターン電極と前記第１接合層を介して接続される信号系配線電極を備えることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  3. 前記第３絶縁基板の前記第２絶縁基板と対向する面と反対側の面に積層化される第４絶縁基板と、
    前記第４絶縁基板内に配置され、前記パターン電極と前記第１接合層を介して接続される信号系配線電極と
    を備えることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  4. 前記第１電力系端子電極はソース端子電極であり、前記第２電力系端子電極はドレイン端子電極であることを特徴とする請求項１〜３のいずれか１項に記載のパワーモジュール半導体装置。
  5. 前記パターン電極は、ゲートパターン電極およびソースパターン電極を備えることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  6. 前記パターン電極は、さらにソースセンスパターン電極および電流センスパターン電極を備えることを特徴とする請求項５に記載のパワーモジュール半導体装置。
  7. 前記信号系配線電極は、ゲート信号配線電極、ソースセンス配線電極若しくは電流センス配線電極の内の少なくともいずれかであることを特徴とする請求項３または４に記載のパワーモジュール半導体装置。
  8. 前記第１接合層および前記第２接合層は、半田層、金属粒子接合層、液相拡散接合層、固相拡散接合層のいずれかで構成されることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  9. 前記信号系配線電極に接続される信号系端子電極を備え、
    前記信号系端子電極は、前記絶縁基板の主表面に対して垂直方向に延伸して配置されることを特徴とする請求項１〜８のいずれか１に記載のパワーモジュール半導体装置。
  10. 前記絶縁基板の主表面に対する前記垂直方向は、前記半導体デバイスの主表面に対する垂直方向に等しいことを特徴とする請求項９に記載のパワーモジュール半導体装置。
  11. 前記信号系端子電極は、前記絶縁基板の主表面上に直線状に配置されることを特徴とする請求項９または１０に記載のパワーモジュール半導体装置。
  12. 前記第１電力系端子電極および前記第２電力系端子電極は、前記絶縁基板の主表面と平行方向に沿って、前記絶縁基板の対向する両側面から互いに逆方向に延伸して配置されることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  13. 前記第１電力系端子電極および前記第２電力系端子電極は、前記絶縁基板の厚み方向に、所定の段差をもって配置されることを特徴とする請求項１２に記載のパワーモジュール半導体装置。
  14. 前記第１電力系端子電極および前記第２電力系端子電極は、前記絶縁基板の主表面と平行方向に沿って、前記絶縁基板の一側面から同方向に延伸して配置されることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  15. 前記絶縁基板は、有機絶縁基板で構成されることを特徴とする請求項１〜１４の何れか１項に記載のパワーモジュール半導体装置。
  16. 前記絶縁基板は、セラミック基板で構成されることを特徴とする請求項１〜１４の何れか１項に記載のパワーモジュール半導体装置。
  17. 前記半導体デバイスは、ワンインワン、ツーインワン、フォーインワンもしくはシックスインワン型のいずれかのモジュールに適用されることを特徴とする請求項１〜１６のいずれか１項に記載のパワーモジュール半導体装置。
  18. 前記半導体デバイスは、ツーインワン型のモジュールに適用され、
    前記電力系端子電極の正側電源入力端子電極および負側電源入力端子電極は、前記絶縁基板の主表面と平行方向に沿って、前記絶縁基板の一側面から同方向に延伸して配置され、
    前記電力系端子電極の出力端子電極は、前記絶縁基板の主表面と平行方向に沿って、前記絶縁基板の他の側面から前記正側電源入力端子電極および前記負側電源入力端子電極と反対方向に延伸して配置されることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  19. 前記半導体デバイスは、ＳｉＣ系、ＧａＮ系、若しくはＡｌＮ系のいずれかのパワーデバイスであることを特徴とする請求項１〜１８のいずれか１項に記載のパワーモジュール半導体装置。
  20. 順次積層化される第１絶縁基板、第２絶縁基板および第３の絶縁基板を形成する工程と、
    半導体デバイス上にパターン電極を形成する工程と、
    前記半導体デバイスを前記第１絶縁基板内に配置する工程と、
    前記第３絶縁基板内に第１電力系端子電極を配置する工程と、
    前記第２絶縁基板内において、第１接合層を介して前記第１電力系端子電極と前記パターン電極とを接続する工程と、
    第２電力系端子電極を前記第１絶縁基板の前記第２絶縁基板と対向する面と反対側の面に配置し、第２接合層を介して前記半導体デバイスと接続する工程と
    を有することを特徴とするパワーモジュール半導体装置の製造方法。
  21. 前記第３絶縁基板内に配置され、前記パターン電極と前記第１接合層を介して接続される信号系配線電極を形成する工程を有することを特徴とする請求項２０に記載のパワーモジュール半導体装置の製造方法。
  22. 前記第３絶縁基板の前記第２絶縁基板と対向する面と反対側の面に積層化される第４絶縁基板を形成する工程と、
    前記第４絶縁基板内に配置され、前記パターン電極と前記第１接合層を介して接続される信号系配線電極を形成する工程と
    を有することを特徴とする請求項２０に記載のパワーモジュール半導体装置の製造方法。
JP2012275372A 2012-12-18 2012-12-18 パワーモジュール半導体装置およびその製造方法 Pending JP2014120638A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012275372A JP2014120638A (ja) 2012-12-18 2012-12-18 パワーモジュール半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012275372A JP2014120638A (ja) 2012-12-18 2012-12-18 パワーモジュール半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018074396A Division JP2018107481A (ja) 2018-04-09 2018-04-09 パワーモジュール半導体装置

Publications (1)

Publication Number Publication Date
JP2014120638A true JP2014120638A (ja) 2014-06-30

Family

ID=51175227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012275372A Pending JP2014120638A (ja) 2012-12-18 2012-12-18 パワーモジュール半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2014120638A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601710A (zh) * 2015-10-19 2017-04-26 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP2017079324A (ja) * 2015-10-19 2017-04-27 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2017524267A (ja) * 2014-07-03 2017-08-24 トランスフォーム インコーポレーテッド フェライトビーズを有するスイッチング回路
CN112106194A (zh) * 2018-05-15 2020-12-18 罗伯特·博世有限公司 用于半导体功率模块的排热组件
WO2021161681A1 (ja) * 2020-02-14 2021-08-19 富士電機株式会社 半導体回路装置
WO2022025041A1 (ja) * 2020-07-28 2022-02-03 ローム株式会社 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243887A (ja) * 1999-02-23 2000-09-08 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP2001308263A (ja) * 2000-04-19 2001-11-02 Denso Corp 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
JP2010238772A (ja) * 2009-03-30 2010-10-21 Nissan Motor Co Ltd 半導体装置
WO2010147201A1 (ja) * 2009-06-19 2010-12-23 株式会社安川電機 電力変換装置
JP2011222554A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板
JP2012028700A (ja) * 2010-07-27 2012-02-09 Denso Corp 半導体装置
JP2012038870A (ja) * 2010-08-05 2012-02-23 Denso Corp 半導体装置
WO2012132709A1 (ja) * 2011-03-29 2012-10-04 ローム株式会社 パワーモジュール半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243887A (ja) * 1999-02-23 2000-09-08 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP2001308263A (ja) * 2000-04-19 2001-11-02 Denso Corp 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
JP2010238772A (ja) * 2009-03-30 2010-10-21 Nissan Motor Co Ltd 半導体装置
WO2010147201A1 (ja) * 2009-06-19 2010-12-23 株式会社安川電機 電力変換装置
JP2011222554A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板
JP2012028700A (ja) * 2010-07-27 2012-02-09 Denso Corp 半導体装置
JP2012038870A (ja) * 2010-08-05 2012-02-23 Denso Corp 半導体装置
WO2012132709A1 (ja) * 2011-03-29 2012-10-04 ローム株式会社 パワーモジュール半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017524267A (ja) * 2014-07-03 2017-08-24 トランスフォーム インコーポレーテッド フェライトビーズを有するスイッチング回路
CN106601710A (zh) * 2015-10-19 2017-04-26 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP2017079324A (ja) * 2015-10-19 2017-04-27 富士電機株式会社 半導体装置および半導体装置の製造方法
US10784256B2 (en) 2015-10-19 2020-09-22 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN106601710B (zh) * 2015-10-19 2021-01-29 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN112106194A (zh) * 2018-05-15 2020-12-18 罗伯特·博世有限公司 用于半导体功率模块的排热组件
WO2021161681A1 (ja) * 2020-02-14 2021-08-19 富士電機株式会社 半導体回路装置
JPWO2021161681A1 (ja) * 2020-02-14 2021-08-19
JP7248189B2 (ja) 2020-02-14 2023-03-29 富士電機株式会社 半導体回路装置
WO2022025041A1 (ja) * 2020-07-28 2022-02-03 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP6707583B2 (ja) 半導体装置
JP7535606B2 (ja) パワー半導体装置およびその製造方法
US10483216B2 (en) Power module and fabrication method for the same
JP6280265B2 (ja) パワーモジュール半導体装置
JP6077773B2 (ja) パワーモジュール半導体装置
US7557434B2 (en) Power electronic package having two substrates with multiple electronic components
JP6097013B2 (ja) パワーモジュール半導体装置
WO2017175686A1 (ja) パワーモジュールおよびその製造方法
WO2013018343A1 (ja) 半導体モジュール及びそれを搭載したインバータ
JP6972432B1 (ja) 半導体パッケージ、半導体装置および電力変換装置
CN108735692B (zh) 半导体装置
JP6600172B2 (ja) パワーモジュール半導体装置およびその製造方法、およびインバータ装置
JP2014120638A (ja) パワーモジュール半導体装置およびその製造方法
CN104303299B (zh) 半导体装置的制造方法及半导体装置
JP7494271B2 (ja) 半導体装置及びパワーモジュール
JP2014120639A (ja) パワーモジュール半導体装置
JP6148830B2 (ja) パワーモジュール半導体装置
WO2018181417A1 (ja) パワーモジュールおよびその製造方法
JP2014053403A (ja) パワーモジュール半導体装置
JP2018107481A (ja) パワーモジュール半導体装置
GB2444293A (en) Double substrate power electronics package
US20230326876A1 (en) Thermal performance improvement and stress reduction in semiconductor device modules
JP2024102810A (ja) 半導体パッケージ及びその製造方法
JP2023081051A (ja) 半導体モジュール、電力変換装置、および半導体モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170713

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180109