JP6097013B2 - パワーモジュール半導体装置 - Google Patents
パワーモジュール半導体装置 Download PDFInfo
- Publication number
- JP6097013B2 JP6097013B2 JP2012043171A JP2012043171A JP6097013B2 JP 6097013 B2 JP6097013 B2 JP 6097013B2 JP 2012043171 A JP2012043171 A JP 2012043171A JP 2012043171 A JP2012043171 A JP 2012043171A JP 6097013 B2 JP6097013 B2 JP 6097013B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- power module
- disposed
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 454
- 239000000758 substrate Substances 0.000 claims description 165
- 239000000919 ceramic Substances 0.000 claims description 146
- 238000009792 diffusion process Methods 0.000 claims description 137
- 239000007790 solid phase Substances 0.000 claims description 126
- 239000010949 copper Substances 0.000 claims description 104
- 229910052802 copper Inorganic materials 0.000 claims description 87
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 86
- 229920005989 resin Polymers 0.000 claims description 39
- 239000011347 resin Substances 0.000 claims description 39
- 239000007772 electrode material Substances 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 32
- 229910000679 solder Inorganic materials 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 230000001681 protective effect Effects 0.000 claims description 15
- 230000008018 melting Effects 0.000 claims description 13
- 238000002844 melting Methods 0.000 claims description 13
- 239000003822 epoxy resin Substances 0.000 claims description 8
- 229920000647 polyepoxide Polymers 0.000 claims description 8
- 229920002050 silicone resin Polymers 0.000 claims description 7
- 239000000470 constituent Substances 0.000 claims description 6
- 238000012546 transfer Methods 0.000 claims description 5
- 229910016525 CuMo Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 217
- 238000000034 method Methods 0.000 description 60
- 229910010271 silicon carbide Inorganic materials 0.000 description 42
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 41
- 238000012986 modification Methods 0.000 description 26
- 230000004048 modification Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 24
- 238000010438 heat treatment Methods 0.000 description 21
- 239000012071 phase Substances 0.000 description 21
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 16
- 230000008569 process Effects 0.000 description 16
- 239000010931 gold Substances 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 239000010936 titanium Substances 0.000 description 13
- 239000004519 grease Substances 0.000 description 12
- 238000007747 plating Methods 0.000 description 12
- 229910052709 silver Inorganic materials 0.000 description 12
- 229910052737 gold Inorganic materials 0.000 description 11
- 229910052719 titanium Inorganic materials 0.000 description 10
- 239000010944 silver (metal) Substances 0.000 description 9
- 230000017525 heat dissipation Effects 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 239000007769 metal material Substances 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 238000001816 cooling Methods 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 238000001771 vacuum deposition Methods 0.000 description 6
- 238000005452 bending Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000005304 joining Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- 230000007480 spreading Effects 0.000 description 3
- 240000004050 Pentaglottis sempervirens Species 0.000 description 2
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical compound [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- 101150091203 Acot1 gene Proteins 0.000 description 1
- 102100025854 Acyl-coenzyme A thioesterase 1 Human genes 0.000 description 1
- 102100032047 Alsin Human genes 0.000 description 1
- 101710187109 Alsin Proteins 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052770 Uranium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- WUUZKBJEUBFVMV-UHFFFAOYSA-N copper molybdenum Chemical compound [Cu].[Mo] WUUZKBJEUBFVMV-UHFFFAOYSA-N 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004049 embossing Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
また、本発明の他の態様によれば、セラミック基板と、前記セラミック基板の表面上に配置された配線パターン上に配置され、表面に表面保護膜から露出する複数の電極パッドを有する半導体デバイスと、前記複数の電極パッドを共通に接続するように前記半導体デバイス上に配置され、前記半導体デバイスから離隔するにしたがって相対的に断面積が大きくなる柱状電極とを備え、前記柱状電極は、前記半導体デバイスと接する表面に前記複数の電極パッド間に形成された表面保護膜を避けるための構造を備えるパワーモジュール半導体装置が提供される。
(パワーモジュール半導体装置の構成)
第1の実施の形態に係るパワーモジュール半導体装置1の模式的平面パターン構成は、図1に示すように表され、図1のI−I線に沿う模式的断面構造は、図2(a)に示すように表され、図1のI−I線に沿う第1の実施の形態の変形例1に係るパワーモジュール半導体装置の模式的断面構造は、図2(b)に示すように表され、図1のI−I線に沿う第1の実施の形態の変形例2に係るパワーモジュール半導体装置の模式的断面構造は、図2(c)に示すように表される。また、図1〜図2に対応するインバータの模式的回路構成は、図3に示すように表される。
Rth=Σ(各部材の熱抵抗Rn)=Σ(各部材の熱抵抗率×厚さ/面積) …(1)
ここで、熱抵抗率は、熱伝導率χの逆数1/χで表される。例えば、Siの熱伝導率χは、約150W/mKであり、SiCの熱伝導率χは、約450W/mKである。SiCの熱伝導率χは、Siに比べて3倍であるため、熱抵抗率は1/3となるが、同じオン抵抗を有するデバイスを比較するために、SiCパワーMOSFETのチップ面積を、SiパワーMOSFETの約1/10とすると、熱抵抗Rthは、(10/3)倍となり、SiCを半導体材料として使用すると、SiCパワー半導体モジュールの熱抵抗Rthは増大する。一方、SiCは、高温動作可能であるため、熱抵抗Rthが増大したとしても使用可能ではあるが、熱破壊の限界は存在する。
各層電極20a・20b・20cが、中心線Cより左側にせり出して配置された構造例は、図13(a)に示すように表され、中心線C上にバランスして配置された構造例は、図13(b)に示すように表され、中心線Cより右側にせり出して配置された構造例は、図13(c)に示すように表され、中心線Cより右側にせり出して配置された別の構造例は、図13(d)に示すように表される。このように、第1の実施の形態に係るパワーモジュール半導体装置1において、柱状電極を構成する層電極は、中心線C上にバランスして配置されていても、あるいはバランスして配置されていなくても良い。ただし、均等な加圧条件を得る上では、中心線C上にバランスして配置された構造例が望ましい。
第1の実施の形態に係るパワーモジュール半導体装置1の製造方法は、図6に示すように、ソースコネクタ20とソースパッド電極SPを固相拡散接合して、ソース固相拡散接合層SCSを形成する工程を有する。
半導体デバイス100のドレイン側表面上にAg、Au、Ti、Niなどを、めっき技術、スパッタリング技術若しくは真空蒸着技術を用いて形成する。例えば、ドレイン領域24に対して順次Ti/Ni/Au/Agが積層されたドレイン電極36の構造を形成しても良い。
第1の実施の形態に係るパワーモジュール半導体装置1の製造方法においては、まず図5に示すように、ソースパッド電極SPに接合させるためのソースコネクタ20を用意する。ソースコネクタ20の材料は、基本的には、電気伝導度、熱伝導度の高い材料、さらに搭載する半導体デバイス100と熱膨張係数の近い材料が選択される。例えば、電気伝導度、熱伝導度の高い材料としては、Al、Cuなどの材料を選択可能である。或いは、搭載する半導体デバイス100と熱膨張係数の近い材料の観点からは、CuMoやCuW、さらにAl-SiCなどの材料を選択可能である。ソースコネクタ20の材料の表面上には、AgやAu、さらにTiやNiを、めっき技術、スパッタリング技術若しくは真空蒸着技術を用いて形成しても良い。
セラミック基板10の裏面の銅プレート層10b(ヒートスプレッダ)とヒートシンク200の表面を半田層200cを介して接合する。尚、ヒートシンク200の接合工程は、最後に実施される。すなわち、裏面に銅プレート層10b(ヒートスプレッダ)を有するセラミック基板10上に配置される上部電極の内部構造を作製し、その後モールディング成型後、半田層200cを介してヒートシンク200の接合を形成する。また、図12(b)に示すように、モジュールの外側をネジ止めによってヒートシンク200に固定し、第2銅プレート層10bとヒートシンク200との隙間を熱伝導率の高いシリコングリース200dなどで埋めても良い。ネジは、モジュールの外側の樹脂の部分を押さえるので、図12(b)には示されていない。
第1の実施の形態に係るパワーモジュール半導体装置1に適用する半導体デバイス100(Q1・Q4)の例として、SiC・MOSFETの模式的断面構造は、図14に示すように、n-高抵抗層からなる半導体基板26と、半導体基板26の表面側に形成されたpベース領域28と、pベース領域28の表面に形成されたソース領域30と、pベース領域28間の半導体基板26の表面上に配置されたゲート絶縁膜32と、ゲート絶縁膜32上に配置されたゲート電極38と、ソース領域30およびpベース領域28に接続されたソース電極34と、半導体基板26の表面と反対側の裏面に配置されたn+ドレイン領域24と、n+ドレイン領域24に接続されたドレインパッド電極36とを備える。
次に、図16を参照して、第1の実施の形態に係るパワーモジュール半導体装置1を用いて構成した3相交流インバータについて説明する。
ソースコネクタ20の材料の表面上に、Ag、Au、Ti、Niなどを、めっき技術、スパッタリング技術若しくは真空蒸着技術を用いて形成し、かつソースパッド電極SPの表面上に、Ag、Au、Ti、Niなどを、めっき技術、スパッタリング技術若しくは真空蒸着技術を用いて形成した後、実際の固相拡散接合工程を実施する。
第1の実施の形態に係るパワーモジュール半導体装置1において、半導体デバイス100のドレインパッド電極36とドレインコネクタとの間のドレイン固相拡散接合について、ダイシェアー(Die Shear)強度テストを実施したところ、室温および300℃の環境下で、共に従来のPb半田接合と同程度、若しくは従来のPb半田接合より高強度接合の結果が得られた。
第1の実施の形態に係るパワーモジュール半導体装置1において、熱サイクルテストにおける温度プロファイル例は、図19に示すように表される。熱サイクルテストは窒素雰囲気中で行われ、マイナス50℃〜プラス250℃の範囲で実施した。熱サイクルの1サイクルの周期は80分であり、その内訳は、マイナス50℃で30分、マイナス50℃からプラス250℃までの昇温時間10分、プラス250℃で30分、プラス250℃からマイナス50℃までの冷却時間10分である。100サイクル毎に順方向電圧降下Vf、逆方向耐圧Vrを測定したが、特性劣化は観測されていない。
第2の実施の形態に係るパワーモジュール半導体装置1は、図20に示すように、第1セラミック基板101と、第1銅プレート層10aの第1パターンD(K1)と、第1半導体デバイスQ1と、第1柱状電極201と、第2半導体デバイスQ4と、第2柱状電極204と、第2セラミック基板102とを備える。
第2の実施の形態の変形例1に係るパワーモジュール半導体装置1は、図21に示すように、第1柱状電極201および第2柱状電極204が逆台形形状を備えている。その他の構成は、第2の実施の形態と同様である。
第2の実施の形態の変形例2に係るパワーモジュール半導体装置1は、図22に示すように、第1柱状電極201および第2柱状電極204が逆テーパー形状を備えている。
第3の実施の形態に係るパワーモジュール半導体装置1は、図23に示すように、第1セラミック基板101と、第1銅プレート層10aの第1パターンD(K1)と、第1半導体デバイスQ1と、第1柱状電極201と、第2半導体デバイスQ4と、第2柱状電極204と、第2セラミック基板102とを備える。
また、第3の実施の形態に係るパワーモジュール半導体装置1において、第1セラミック基板101の裏面上に配置された第2銅プレート層101bと第1ヒートシンク2001の間が、半田層を介して接合され、第2セラミック基板102の裏面上に配置された第2銅プレート層102bと第2ヒートシンク2002の間が、半田層を介して接合されていても良い。
第3の実施の形態の変形例1に係るパワーモジュール半導体装置1は、図24に示すように、第1柱状電極201が逆台形形状を備え、第2柱状電極204が台形形状を備えている。その他の構成は、第3の実施の形態と同様である。
第3の実施の形態の変形例2に係るパワーモジュール半導体装置1は、図25に示すように、第1柱状電極201が逆テーパー形状を備え、第2柱状電極204がテーパー形状を備えている。その他の構成は、第3の実施の形態と同様である。
第4の実施の形態に係るパワーモジュール半導体装置1の模式的平面パターン構成は、図26に示すように表され、図26のゲートドライバ端子GD1・GD4が延伸する方向に沿う模式的断面構造は、図27に示すように表される。また、図26〜図27に対応するインバータの模式的回路構成は、図29に示すように表される。
第5の実施の形態に係るパワーモジュール半導体装置1の模式的平面パターン構成は、図28に示すように表される。また、図28に対応するインバータの模式的回路構成は、図29と同様に表される。第5の実施の形態に係るパワーモジュール半導体装置は、第4の実施の形態とは異なる平面パターン構成を備える。
上記のように、第1〜第5の実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
10、101、102…セラミック基板
10a、10b、101a、101b、102a、102b…銅プレート層
12、12u、12d…樹脂層
181、184…柱状電極
20、201、204…ソースコネクタ(柱状電極)
20a、20b、20c、20d…層電極
22、221、224…上面板電極
24…ドレイン領域
26…半導体基板
28…pベース領域
30…ソース領域
32…ゲート絶縁膜
34…ソース電極
36…ドレイン電極
38…ゲート電極
44…層間絶縁膜
46…蓄電池(E)
48…コンバータ
50…ゲートドライブ部
52…パワーモジュール部
54…三相モータ部
100、Q1、Q4…半導体デバイス(SiCMOSFET)
200、2001、2002…ヒートシンク
200a、200b…金属層
200c…半田層
200d…シリコングリース
C…コンデンサ
D1〜D6…ダイオード
GP…ゲートパッド電極
GF…ゲートフィンガー電極
SP、SP1、SP2…ソースパッド電極
CS1、CS2…カレントセンスパッド電極
SS1、SS2…ソースセンスパッド電極
PE…表面保護膜
SCS、SC1、SC2、SC3、SCn…固相拡散接合層
GD1、GD4…ゲートドライバ端子
GDR1、GDR4…ゲートドライバ
GW1、GW4…ゲートボンディングワイヤ
P…ドレイン端子電極
U、V、W…出力端子電極
N…接地電位端子電極
O、U、V、W…出力端子電極
G1、G4…ゲート信号端子電極
S1、S4…ソース信号端子電極
A1、A4…アノード電極
K1、K4…カソード電極
D(K1)、D(K4)…ドレイン電極パターン
EP…接地パターン
FB…フィードバック端子
Vcc…電源電圧端子
Vin…信号入力端子
COM…共通端子
Fo…エラー出力端子
Gnd…接地端子
Cin…コンデンサ入力端子
Claims (38)
- セラミック基板と、
前記セラミック基板の表面上に配置された第1銅プレート層の第1パターンと、
前記第1パターン上に配置された第1半導体デバイスと、
前記第1半導体デバイス上に配置され、前記第1半導体デバイスの近傍では、相対的に低線熱膨張係数の第1電極材料により形成され、前記第1半導体デバイスの上側では、相対的に高熱伝導率で高電気伝導率の第2電極材料により形成されると共に、前記第1半導体デバイスから離隔するにしたがって相対的に断面積が大きくなる第1柱状電極と、
前記セラミック基板の表面上に、前記第1銅プレート層、前記第1半導体デバイスおよび前記第1柱状電極を被覆して配置された第1樹脂層と、
前記セラミック基板の裏面上に配置されて前記第1銅プレート層の発生応力と前記第1柱状電極による応力とにバランスする応力を発生する第2銅プレート層と、
前記セラミック基板の裏面上に配置された第2樹脂層と
を備え、
前記セラミック基板の表面上に配置された部材の線熱膨張係数は、前記セラミック基板の裏面上に配置された部材の線熱膨張係数よりも低く設定されていることを特徴とするパワーモジュール半導体装置。 - 前記第1柱状電極は、複数の構成部材を備え、前記複数の構成部材のうち、前記半導体デバイスの近傍の構成部材は、前記第1電極材料を備え、前記半導体デバイスの上側の構成部材は、前記第2電極材料を備えることを特徴とする請求項1に記載のパワーモジュール半導体装置。
- 前記第1柱状電極は、複数の層電極を備え、前記複数の層電極のうち、前記半導体デバイスの近傍の層電極は、前記第1電極材料を備え、前記半導体デバイスの上側の層電極は、前記第2電極材料を備えることを特徴とする請求項2に記載のパワーモジュール半導体装置。
- 前記複数の層電極は、融点が半田よりも高い金属により接合されることを特徴とする請求項3に記載のパワーモジュール半導体装置。
- 前記セラミック基板はSiNを有して形成され、前記第1柱状電極は前記セラミック基板の反りを低減するように作用することを特徴とする請求項1に記載のパワーモジュール半導体装置。
- 前記第1電極材料はCuMo、前記第2電極材料はCuで形成されたことを特徴とする請求項5に記載のパワーモジュール半導体装置。
- 前記第1柱状電極は、均質の材質からなる複数の構成部材を備えることを特徴とする請求項1に記載のパワーモジュール半導体装置。
- 前記第1柱状電極は、異なる材質からなる複数層の層電極を備えることを特徴とする請求項7に記載のパワーモジュール半導体装置。
- 前記複数の層電極は、融点が半田よりも高い金属により接合されることを特徴とする請求項8に記載のパワーモジュール半導体装置。
- 前記第1柱状電極は、一体成型された形状を備えることを特徴とする請求項7に記載のパワーモジュール半導体装置。
- 前記第1柱状電極の角部分は、R面若しくはC面加工された曲面形状を有することを特徴とする請求項10に記載のパワーモジュール半導体装置。
- 前記第1柱状電極は、逆台形形状、逆テーパー形状、若しくは逆ステップテーパー形状のいずれかを備えることを特徴とする請求項1に記載のパワーモジュール半導体装置。
- 前記第1半導体デバイスは表面上にソースパッド電極を備え、前記第1柱状電極と前記ソースパッド電極とは、融点が半田よりも高い金属により接合されることを特徴とする請求項1〜12のいずれか1項に記載のパワーモジュール半導体装置。
- 前記第1パターン上に前記第1半導体デバイスに隣接して配置された第1ダイオードを備えることを特徴とする請求項1〜13のいずれか1項に記載のパワーモジュール半導体装置。
- 前記第1柱状電極上に配置され、かつ前記第1ダイオードのアノード電極に接続された第1上面板電極を備えることを特徴とする請求項14に記載のパワーモジュール半導体装置。
- 前記第1銅プレート層の第2パターン上に配置された第2半導体デバイスを備えることを特徴とする請求項1〜15のいずれか1項に記載のパワーモジュール半導体装置。
- 前記第1柱状電極と前記第1上面板電極は、融点が半田よりも高い金属により接合されることを特徴とする請求項15に記載のパワーモジュール半導体装置。
- 前記第2パターン上に前記第2半導体デバイスに隣接して配置された第2ダイオードを備えることを特徴とする請求項16に記載のパワーモジュール半導体装置。
- 前記第2半導体デバイス上に配置され、前記第2半導体デバイスから離隔するにしたがって相対的に断面積が大きくなる第2柱状電極上に配置され、かつ前記第2ダイオードのアノード電極に接続された第2上面板電極を備えることを特徴とする請求項18に記載のパワーモジュール半導体装置。
- 前記第2柱状電極と前記第2上面板電極は、融点が半田よりも高い金属により接合されることを特徴とする請求項19に記載のパワーモジュール半導体装置。
- 前記第1銅プレート層の第2パターン上に配置され、線熱膨張係数調整用の第3柱状電極を備えることを特徴とする請求項15に記載のパワーモジュール半導体装置。
- 前記第1上面板電極は、前記第3柱状電極に接続されたことを特徴とする請求項21に記載のパワーモジュール半導体装置。
- 前記第1銅プレート層の第3パターン上に配置され、線熱膨張係数調整用の第4柱状電極を備えることを特徴とする請求項16に記載のパワーモジュール半導体装置。
- 前記第1パターンはドレイン端子電極に接続され、前記第2パターンは出力端子電極に接続され、前記第3パターンは、接地電位端子電極に接続されることを特徴とする請求項23に記載のパワーモジュール半導体装置。
- 前記第1半導体デバイスは、裏面上にドレイン電極を備え、前記ドレイン電極と前記セラミック基板の表面上に配置された前記第1銅プレート層の間がドレイン固相拡散接合層を介して、融点が半田よりも高い金属により固相拡散接合されることを特徴とする請求項1〜24のいずれか1項に記載のパワーモジュール半導体装置。
- 前記セラミック基板を搭載するヒートシンクをさらに備え、前記セラミック基板の裏面上に配置された前記第2銅プレート層と前記ヒートシンクの間が、半田層を介して接合されることを特徴とする請求項1に記載のパワーモジュール半導体装置。
- 前記セラミック基板の表面上に配置され、前記第1半導体デバイスを駆動するゲートドライバを備えることを特徴とする請求項1〜26のいずれか1項に記載のパワーモジュール半導体装置。
- 前記ゲートドライバのパッケージ材は、線熱膨張係数調整用のエポキシ系樹脂もしくはシリコーン系樹脂で形成されたことを特徴とする請求項27に記載のパワーモジュール半導体装置。
- 前記第1樹脂層および前記第2樹脂層は、トランスファーモールド樹脂であることを特徴とする請求項1に記載のパワーモジュール半導体装置。
- 第1セラミック基板と、
前記第1セラミック基板の表面上に配置された第1銅プレート層の第1パターンと、
前記第1パターン上に配置され、表面に第1ソースパッド電極、裏面に第1ドレイン電極を有する第1半導体デバイスと、
前記第1半導体デバイスの前記第1ソースパッド電極の上方に配置され、前記第1半導体デバイスから離隔するにしたがって相対的に断面積が大きくなる第1柱状電極と、
前記第1銅プレート層の第2パターン上に配置され、表面に第2ソースパッド電極、裏面に第2ドレイン電極を有する第2半導体デバイスと、
前記第2半導体デバイスの前記第2ソースパッド電極上に配置され、前記第2半導体デバイスから離隔するにしたがって相対的に断面積が大きくなる第2柱状電極と、
前記第1柱状電極および前記第2柱状電極上に配置された第2セラミック基板と
を備え、
前記第1柱状電極は、前記半導体デバイスの近傍では、相対的に低線熱膨張係数の第1電極材料を、前記半導体デバイスの上側では、相対的に高熱伝導率で高電気伝導率の第2電極材料を備えると共に、前記半導体デバイスと接する表面に、前記第1ソースパッド電極間に形成された表面保護膜を避けるための構造を備えることを特徴とするパワーモジュール半導体装置。 - 前記第1セラミック基板を搭載する第1ヒートシンクと、
前記第2セラミック基板上に搭載する第2ヒートシンクと
を備えることを特徴とする請求項30に記載のパワーモジュール半導体装置。 - 前記第1柱状電極および前記第2柱状電極は、いずれも、融点が半田よりも高い金属により接合される複数の層電極から形成されていることを特徴とする請求項30または31に記載のパワーモジュール半導体装置。
- セラミック基板と、
前記セラミック基板の表面上に配置された配線パターン上に配置され、表面に表面保護膜から露出する複数の電極パッドを有する半導体デバイスと、
前記複数の電極パッドを共通に接続するように前記半導体デバイス上に配置され、前記半導体デバイスから離隔するにしたがって相対的に断面積が大きくなる柱状電極と
を備え、
前記柱状電極は、前記半導体デバイスと接する表面に前記複数の電極パッド間に形成された表面保護膜を避けるための構造を備えることを特徴とするパワーモジュール半導体装置。 - 第1セラミック基板と、
前記第1セラミック基板の表面上に配置された第1銅プレート層の第1パターンと、
前記第1パターン上に配置され、表面に第1ソースパッド電極、裏面に第1ドレイン電極を有する第1半導体デバイスと、
前記第1半導体デバイスの前記第1ソースパッド電極上に配置され、前記第1半導体デバイスから離隔するにしたがって相対的に断面積が大きくなる第1柱状電極と、
前記第1銅プレート層の第2パターン上に配置され、前記第2パターンから離隔するにしたがって相対的に断面積が小さくなる第2柱状電極と、
前記第2柱状電極上に配置され、裏面に第2ソースパッド電極、表面に第2ドレイン電極を有する第2半導体デバイスと、
前記第1柱状電極および前記第2半導体デバイス上に配置された第2セラミック基板と
を備え、
前記第1柱状電極は、前記半導体デバイスの近傍では、相対的に低線熱膨張係数の第1電極材料を、前記半導体デバイスの上側では、相対的に高熱伝導率で高電気伝導率の第2電極材料を備えると共に、前記半導体デバイスと接する表面に、前記第1ソースパッド電極間に形成された表面保護膜を避けるための構造を備えることを特徴とするパワーモジュール半導体装置。 - 前記第1セラミック基板を搭載する第1ヒートシンクと、
前記第2セラミック基板上に搭載する第2ヒートシンクと
を備えることを特徴とする請求項34に記載のパワーモジュール半導体装置。 - 前記第1柱状電極および前記第2柱状電極は、いずれも、融点が半田よりも高い金属により接合される複数の層電極から形成されていることを特徴とする請求項34または35に記載のパワーモジュール半導体装置。
- 前記第1柱状電極は、逆台形形状、逆テーパー形状、若しくは逆ステップテーパー形状のいずれかを備え、前記第2柱状電極は、台形形状、テーパー形状、若しくはステップテーパー形状のいずれかを備えることを特徴とする請求項34または35に記載のパワーモジュール半導体装置。
- 前記半導体デバイスには、SiC系、GaN系、若しくはAlN系のいずれかのパワーデバイスであることを特徴とする請求項1〜37のいずれか1項に記載のパワーモジュール半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012043171A JP6097013B2 (ja) | 2012-02-29 | 2012-02-29 | パワーモジュール半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012043171A JP6097013B2 (ja) | 2012-02-29 | 2012-02-29 | パワーモジュール半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013179229A JP2013179229A (ja) | 2013-09-09 |
JP6097013B2 true JP6097013B2 (ja) | 2017-03-15 |
Family
ID=49270598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012043171A Active JP6097013B2 (ja) | 2012-02-29 | 2012-02-29 | パワーモジュール半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6097013B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6338937B2 (ja) | 2014-06-13 | 2018-06-06 | ローム株式会社 | パワーモジュールおよびその製造方法 |
JP6244272B2 (ja) * | 2014-06-30 | 2017-12-06 | 株式会社日立製作所 | 半導体装置 |
JP6593630B2 (ja) * | 2015-09-18 | 2019-10-23 | 日本精工株式会社 | 半導体モジュールと、これを備えた駆動装置、電動パワーステアリング装置および車両 |
JP2017135262A (ja) * | 2016-01-28 | 2017-08-03 | 株式会社村田製作所 | 半導体モジュール |
JPWO2018047485A1 (ja) * | 2016-09-06 | 2019-06-24 | ローム株式会社 | パワーモジュールおよびインバータ装置 |
JP6604926B2 (ja) | 2016-09-27 | 2019-11-13 | 三菱電機株式会社 | 半導体モジュール |
US10707141B2 (en) | 2016-10-24 | 2020-07-07 | Mitsubishi Electric Corporation | Semiconductor device and manufacturing method thereof |
WO2018096734A1 (ja) * | 2016-11-24 | 2018-05-31 | 住友電気工業株式会社 | 半導体モジュール |
JP6822254B2 (ja) * | 2017-03-22 | 2021-01-27 | 株式会社デンソー | 半導体装置 |
JP7014298B2 (ja) * | 2018-06-18 | 2022-02-01 | 富士電機株式会社 | 半導体装置 |
DE212020000610U1 (de) * | 2020-01-21 | 2021-12-21 | Rohm Co., Ltd. | Halbleiterbauteil |
DE112021001391T5 (de) * | 2020-03-04 | 2022-12-15 | Rohm Co., Ltd. | Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements |
WO2022162871A1 (ja) * | 2021-01-29 | 2022-08-04 | サンケン電気株式会社 | 両面冷却パワーモジュール |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3879150B2 (ja) * | 1996-08-12 | 2007-02-07 | 株式会社デンソー | 半導体装置 |
JP4244760B2 (ja) * | 2003-07-29 | 2009-03-25 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
JP4967447B2 (ja) * | 2006-05-17 | 2012-07-04 | 株式会社日立製作所 | パワー半導体モジュール |
-
2012
- 2012-02-29 JP JP2012043171A patent/JP6097013B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013179229A (ja) | 2013-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6097013B2 (ja) | パワーモジュール半導体装置 | |
JP6338937B2 (ja) | パワーモジュールおよびその製造方法 | |
US10381244B2 (en) | Power module and fabrication method for the same | |
US7557434B2 (en) | Power electronic package having two substrates with multiple electronic components | |
WO2013172291A1 (ja) | パワーモジュール半導体装置 | |
CN109585392A (zh) | 包括设置在两个基底之间的半导体芯片和引线框的半导体芯片封装件 | |
JP6077773B2 (ja) | パワーモジュール半導体装置 | |
EP3026701B1 (en) | Power module and manufacturing method thereof | |
CN108735692B (zh) | 半导体装置 | |
JP6591808B2 (ja) | パワーモジュールおよびインバータ装置 | |
JP6691984B2 (ja) | パワーモジュール | |
JP5944688B2 (ja) | パワーモジュール半導体装置 | |
WO2015012181A1 (ja) | パワーモジュールおよびその製造方法 | |
US20230238307A1 (en) | Dual-side cooling semiconductor packages and related methods | |
JP6148830B2 (ja) | パワーモジュール半導体装置 | |
JP5899952B2 (ja) | 半導体モジュール | |
WO2017183580A1 (ja) | 半導体装置、パワーモジュール及びその製造方法 | |
JP2014120638A (ja) | パワーモジュール半導体装置およびその製造方法 | |
JP7163583B2 (ja) | 半導体装置 | |
JP2014032985A (ja) | 半導体装置およびその製造方法 | |
JP2019140398A (ja) | パワーモジュールおよびその製造方法 | |
JP2018107481A (ja) | パワーモジュール半導体装置 | |
US10903138B2 (en) | Semiconductor device and method of manufacturing the same | |
JP6660412B2 (ja) | 半導体装置 | |
JP5277806B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170131 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6097013 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |