CN109585392A - 包括设置在两个基底之间的半导体芯片和引线框的半导体芯片封装件 - Google Patents

包括设置在两个基底之间的半导体芯片和引线框的半导体芯片封装件 Download PDF

Info

Publication number
CN109585392A
CN109585392A CN201811141624.XA CN201811141624A CN109585392A CN 109585392 A CN109585392 A CN 109585392A CN 201811141624 A CN201811141624 A CN 201811141624A CN 109585392 A CN109585392 A CN 109585392A
Authority
CN
China
Prior art keywords
semiconductor chip
substrate
metal layer
lead
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811141624.XA
Other languages
English (en)
Inventor
J·赫格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN109585392A publication Critical patent/CN109585392A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本公开的实施例涉及包括设置在两个基底之间的半导体芯片和引线框的半导体芯片封装件。一种半导体芯片封装件，包括：第一基底，包括绝缘层、第一金属层和第二金属层；第一半导体芯片，设置在第一基底的第一金属层上；第一导电间隔物层，设置在第一半导体芯片上；第二基底，包括绝缘层、第一金属层和第二金属层，其中第二基底设置在第一间隔物层上；引线框，包括第一引线和第二引线，其中第一引线和第二引线中的每个引线包括上表面和下表面，其中上表面与第二基底的第二金属层连接，并且下表面与第一基底的第一金属层连接；以及包封剂，被施加到第一基底和第二基底、第一半导体芯片、第一间隔物层和引线框。

Description

包括设置在两个基底之间的半导体芯片和引线框的半导体芯 片封装件
技术领域
本公开涉及半导体芯片封装件、电子模块和用于制造半导体芯片封装件的方法。
背景技术
在很多电子系统中，需要采用诸如DC/DC转换器、AC/DC转换器或DC/AC转换器之类的转换器，以便生成要由电子电路使用的电流和电压。降压转换器通常包括一个或多个半桥电路，每个半桥电路由两个半导体功率开关(诸如功率MOSFET器件)以及其他部件(诸如二极管、电感器和电容器)提供。这些类型的半导体芯片封装件的进一步发展的一个重要方面是进一步改善封装件的紧凑性，目的是实现高效的散热。
发明内容
根据本发明的第一方面，一种半导体封装件包括：
-第一基底，包括绝缘层、设置在绝缘层的第一上主面上的第一金属层、和设置在绝缘层的第二下主面上的第二金属层；
-第一半导体芯片，包括第一上主面和第二下主面、设置在第一主面上的第一接触焊盘、和设置在第二主面上的第二接触焊盘，其中第一半导体芯片设置在第一基底的第一金属层上，其中第二接触焊盘与第一金属层电连接；
-第一导电间隔物层，设置在第一半导体芯片的第一上主面上，其中第一接触焊盘与第一间隔物层电连接；
-第二基底，包括绝缘层、设置在绝缘层的第一上主面上的第一金属层、和设置在绝缘层的第二下主面上的第二金属层，其中第二基底设置在第一间隔物层上，其中第二金属层与第一间隔物层电连接；
-引线框，包括第一引线和第二引线，其中第一引线和第二引线设置在封装件的相对侧上，并且第一引线和第二引线中的每个引线包括上表面和下表面，其中上表面与第二基底的第二金属层连接，并且下表面与第一基底的第一金属层连接；以及
-包封剂，被施加到第一基底和第二基底、第一半导体芯片、第一间隔物层和引线框。
根据本公开的第二方面，一种用于制造半导体芯片封装件的方法，包括：
提供第一基底，第一基底包括绝缘层、设置在绝缘层的第一上主面上的第一金属层、和设置在绝缘层的第二下主面上的第二金属层；
提供第一半导体芯片，第一半导体芯片具有第一上主面和第二下主面、设置在第一主面上的第一接触焊盘、和设置在第二主面上的第二接触焊盘；
将第一半导体芯片设置在第一基底的第一金属层上；
提供第一导电间隔物层；
将第一间隔物层设置在第一半导体芯片的第一上主面上，使得第一接触焊盘与第一间隔物层电连接；
提供第二基底，第二基底包括绝缘层、设置在绝缘层的第一主面上的第一金属层、和设置在绝缘层的第二下主面上的第二金属层；
将第二基底设置在第一间隔物层上；
提供引线框，引线框包括以彼此相对的关系设置的第一引线和第二引线，第一引线和第二引线中的每个引线包括上表面和下表面；
通过将第一引线的上表面和第二引线的上表面与第二基底的第二金属层连接并且将第一引线的下表面和第二引线的下表面与第一基底的第一金属层连接，将引线框连接到基底；以及
向第一基底和第二基底、第一半导体芯片、第一间隔物层和引线框施加包封剂。
根据本发明的第三方面，一种电子模块包括两个或更多个半导体芯片封装件，其中半导体芯片封装件中的每个半导体芯片封装件包括：
-第一基底，包括绝缘层、设置在绝缘层的第一上主面上的第一金属层、和设置在绝缘层的第二下主面上的第二金属层；
-第一半导体芯片，包括第一上主面和第二下主面、设置在第一主面上的第一接触焊盘、和设置在第二主面上的第二接触焊盘，其中第一半导体芯片设置在第一基底的第一金属层上，其中第二接触焊盘与第一金属层电连接；
-第一导电间隔物层，设置在第一半导体芯片的第一上主面上，其中第一接触焊盘与第一间隔物层电连接；
-第二基底，包括绝缘层、设置在绝缘层的第一上主面上的第一金属层、和设置在绝缘层的第二下主面上的第二金属层，其中第二基底设置在第一间隔物层上，其中第二金属层与第一间隔物层电连接；
-引线框，包括第一引线和第二引线，其中第一引线和第二引线设置在封装件的相对侧上，并且第一引线和第二引线中的每个引线包括上表面和下表面，其中上表面与第二基底的第二金属层连接，并且下表面与第一基底的第一金属层连接；以及
-包封剂，被施加到第一基底和第二基底、第一半导体芯片、第一间隔物层和引线框。
在阅读以下详细描述并且在考虑附图时，本领域技术人员认识到附加的特征和优点。
附图说明
附图被包括以提供对示例的进一步理解，并且附图被并入并且构成本说明书的一部分。附图示出了示例，并且与说明书一起用于阐释示例的原理。通过参考以下详细描述，可以更好地理解其他示例以及示例的很多预期优点。
附图的元件不一定相对于彼此按比例绘制。相同的附图标记指示对应的类似部分。
图1A至图1C示出了根据本公开的第一方面的示例的半导体芯片封装件的示意性截面侧视图表示(图1A)、从图1A中的平面B-B截取的示意性截面图(图1B)、以及从图1A中的平面C-C看的示意图(图1C)，在这个示例中，仅一个半导体芯片夹在两个基底之间；
图2A和图2B示出了根据本公开的第一方面的示例的半导体芯片封装件的示意性截面侧视图表示(图2A)和从图2A中的平面B-B截取的示意性截面图(图2B)，在这个示例中，两个半导体芯片夹在两个基底之间并且彼此电连接；
图3A和图3B示出了根据本公开的第一方面的示例的半导体芯片封装件的示意性俯视图表示，在这个示例中，两个半导体晶体管芯片和两个半导体二极管芯片被提供，并且彼此电连接以形成半桥电路(图3A)和半桥电路的电路图(图3B)；
图4示出了用于说明根据本公开的第二方面的示例的用于制造半导体芯片封装件的方法的流程图；
图5A至图5E示出了用于说明根据本公开的第二方面的示例的用于制造半导体芯片封装件的方法的示意性截面侧视图表示，在这个示例中，仅示出一个半导体晶体管芯片并且栅极接触元件通过焊球连接到上基底的第二金属层；以及
图6示出了根据本公开的第三方面的示例的电子模块的示意性俯视图表示，在这个示例中，电子模块包括彼此电连接的三个半导体芯片封装件，其中每个半导体芯片封装件可以如图3A和图3B所示的半导体芯片封装件进行配置。
具体实施方式
现在参考附图描述各方面和示例，其中相同的附图标记通常用于自始至终指代相同的元件。在以下描述中，出于解释的目的，阐述了很多具体细节，以便提供对示例的一个或多个方面的透彻理解。然而，对于本领域技术人员很清楚的是，可以用较少程度的具体细节来实践示例的一个或多个方面。在其他情况下，已知的结构和元件以示意图形式示出，以便于描述实施例的一个或多个方面。应当理解，在不脱离本公开的范围的情况下，可以利用其他示例，并且可以进行结构或逻辑上的改变。应当进一步注意，附图未按比例绘制或不必按比例绘制。
在以下详细描述中，参考了附图，附图形成了本公开的一部分，并且在附图中通过图示的方式示出了可以实践本公开的具体方面。在这方面，可以参考所描述的附图的取向来使用诸如“顶”、“底”、“前”、“后”等方向术语。由于所描述的设备的部件可以定位在很多不同的取向上，因此方向术语可以用于说明的目的而不是限制性的。应当理解，在不脱离本公开的范围的情况下，可以利用其他方面，并且可以进行结构或逻辑上的改变。因此，以下详细描述不应当被视为具有限制意义，并且本公开的范围由所附权利要求限定。
另外，虽然可以仅关于若干实现中的一个实现来公开示例的特定特征或方面，但是可以将这样的特征或方面与其他实现的一个或多个其他特征或方面组合，这对于任何给定或特定应用可能是期望的和有利的。此外，在详细描述或权利要求中使用术语“包含”、“具有”、“含有”或其他变型的范围内，这样的术语旨在以类似于术语“包括”的方式是包括性的。
可以使用术语“耦合”和“连接”以及派生词。应当理解，这些术语可以用于指示两个元件彼此协作或交互，而不管它们是否彼此直接连接，或者它们是否彼此不直接连接。直接连接可以具有两个元件的刚性连接或形状配合连接的含义。此外，即使两个元件被描述为彼此直接连接，这两个元件之间仍然可以存在诸如焊料层、烧结层或胶层之类的层，该层仅具有实现和确保这两个元件之间的连接的功能。
根据第一方面的半导体芯片封装件包括第一基底和第二基底，第一基底和第二基底两者都包括绝缘层，在绝缘层的两个主表面上覆盖有金属层。根据示例，绝缘层可以包括陶瓷材料。根据另一示例，基底可以是直接铜键合(DCB)基底、直接铝键合(DAB)基底或活性金属钎焊(AMB)基底。根据另一示例，基底可以是绝缘金属基底(IMS)。
半导体芯片封装件的示例包括第一半导体芯片，第一半导体芯片可以包括晶体管器件。晶体管器件可以包括MOS晶体管结构或IGBT(绝缘栅双极型晶体管)结构，其中这些结构可以以如下形式来提供：其中至少一个电接触元件布置在半导体管芯的第一主面上，并且至少一个其他电接触元件布置在半导体管芯的与第一主面相对的第二主面上(竖直晶体管结构)。
图1A至图1C描绘了根据第一方面的半导体芯片封装件的示例。图1A的截面图是沿着图1B中的线A-A所指示的平面截取的。图1B的截面图是从图1A中的线B-B所指示的平面的向下视图。图1C所示的视图取自图1A中的线C-C所指示的平面。
图1A至图1C的半导体芯片封装件10包括第一基底11，第一基底11包括绝缘层11A、设置在绝缘层11A的第一上主面上的第一金属层11B、和设置在绝缘层11A的第二下主面上的第二金属层11C。根据一个示例，第一基底11可以是直接键合铜(DCB)，其中绝缘层11A包括陶瓷材料，并且第一金属层11B和第二金属层11C包括铜层。
图1A至图1C的半导体芯片封装件10还包括半导体芯片12，半导体芯片12包括第一上主面和第二下主面、设置在第一主面上的第一接触焊盘(未示出)、以及设置在第二主面上的第二接触焊盘(未示出)，其中半导体芯片12设置在第一基底11的第一金属层11B上，其中第二接触焊盘与第一金属层11B电连接。
图1A至图1C的半导体芯片封装件10还包括导电间隔物层13，其设置在半导体芯片12的第一上主面上，其中第一接触焊盘与间隔物层13电连接。间隔物层13可以由Cu、Cu合金或Cu耐火材料制成。Cu耐火材料例如可以是铜和钼交替层的叠层。间隔物层的材料的选择取决于实现与包封剂16的最佳CTE匹配的要求。间隔物层的厚度可以在300μm至1300μm的范围内，这取决于引线框的引线的厚度。
图1A至图1C的半导体芯片封装件10还包括第二基底14，第二基底14包括绝缘层14A、设置在绝缘层14A的第一上主面上的第一金属层14B、和设置在绝缘层14A的第二下主面上的第二金属层14C。第二基底14也可以是直接键合铜(DCB)，其中绝缘层14A包括陶瓷材料，并且第一金属层14B和第二金属层14C包括铜层。
第二基底14设置在间隔物层13上，其中第二金属层14C与间隔物层13电连接。
图1A至图1C的半导体芯片封装件10还包括引线框15，引线框15包括第一引线15.1和第二引线15.2，其中第一引线15.1和第二引线15.2设置在半导体芯片封装件10的相对侧上。如从图1A中可以看出，第一引线15.1和第二引线15.2中的每个引线包括上表面和下表面，其中上表面与第二基底14的第二金属层14C连接，并且下表面与第一基底11的第一金属层11B连接。也可以存在两个或更多个第一引线15.1以及两个或更多个第二引线15.2，如后面所示。
图1A至图1C的半导体芯片封装件10还包括包封剂16，其被施加到第一基底11和第二基底14、半导体芯片12、间隔物层13以及引线框15。
如图1A至图1C的示例中所示，第一引线15.1和第二引线15.2的上表面可以与第二基底14的第二金属层14C以如下方式中的一种或多种连接：刚性地连接、形状配合地连接或直接地连接，并且第一引线15.1和第二引线15.2的下表面可以与第一基底11的第一金属层11B以如下方式中的一种或多种连接：刚性连接、形状配合连接或直接连接。连接可以通过焊接或烧结来形成，这意味着可以分别在第一引线15.1和第二引线15.2与金属层11B和14C之间提供焊料层或烧结层。
半导体芯片12可以是具有竖直结构的半导体晶体管芯片，特别是绝缘栅双极型晶体管(IGBT)芯片。因此，半导体芯片12的第一接触焊盘可以是位于半导体芯片12的第一上主面处并且与间隔物层13连接的发射极接触焊盘，并且第二接触焊盘可以是位于半导体芯片12的第二下主面处并且与基底11的第一金属层11B连接的集电极接触焊盘。
包封剂16和在下面描述的其他示例中使用的包封剂的材料可以是任何电绝缘材料，例如，任何种类的模制材料、任何种类的树脂材料或任何种类的环氧树脂材料。包封材料还可以包括任何上述材料，并且还包括嵌入其中的填充材料，例如导热添加物。例如，这些填充添加物可以由AlO或Al2O3、AlN、BN或SiN制成。包封剂可以包括以下中的一项或多项：在14至18ppm的范围内的CTE(热膨胀系数)、在18至22MPa的范围内的弹性模量、大于200℃的玻璃化温度(Tg)和小于0.15％的化学收缩率。
如图1A至图1C的示例中进一步示出的，包封剂16可以以如下方式施加：该方式使得包封剂16包括第一下主面和与第一主面相对的第二上主面、以及连接第一主面和第二主面的四个侧面，其中第一引线15.1和第二引线15.2延伸穿过两个相对的侧面。此外，如在图1C中可以看到，包封剂16可以以如下方式施加：该方式使得在第二上主面上，第二基底14的第一金属层14B暴露于外部。同样地，包封剂16可以以如下方式施加：该方式使得在第一下主面处，基底11的第二金属层11C可以暴露于外部。这样的配置允许将散热器附接到第一主面和第二主面，或者使冷却介质沿着第一主面和第二主面流动，以便有效地消散来自半导体芯片封装件10的热量。
根据图1A至图1C的半导体芯片封装件10的示例，第二基底14的第二金属层14C是包括金属线的结构化层，该金属线与引线框15的第一引线15.1或第二引线15.2连接。因此，间隔物层13与金属层14C的特定电线连接。这种连接也可以是刚性连接、形状配合连接和直接连接中的一项或多项。在间隔物层13与特定电线之间也可以存在焊料或烧结物，但是这里也可以省略焊料或烧结层。同样地，第一基底11的第一金属层11B可以被构造为使得例如第一半导体芯片12设置在金属层11B的特定部分上。
图2A和图2B示出了根据第一方面的半导体芯片封装件的另一示例。如图2A所示的截面图是沿着图2B中的线A-A所示的平面截取的。
图2A和图2B的半导体芯片封装件20包括基底21，基底21可以类似于图1A至图1C的半导体芯片封装件的基底11，即同样包括绝缘层21A，绝缘层21A在其上主表面和下主表面上被第一金属层21B和第二金属层21C覆盖。以相同的方式，图2A和图2B的半导体芯片封装件20包括基底24，基底24可以类似于图1A至图1C的半导体芯片封装件的基底14，即同样包括绝缘层24A，绝缘层24A在其上主表面和下主表面上被第一金属层24B和第二金属层24C覆盖。
图2A和图2B的半导体芯片封装件20还包括第一半导体芯片22，第一半导体芯片22可以类似于图1A至图1C的半导体芯片封装件10的半导体芯片，并且同样可以通过其第二下主面上的其第二接触焊盘附接到基底21的第一金属层21B。第一半导体芯片22可以是半导体晶体管芯片，特别是IGBT芯片。第一半导体芯片22可以通过其上接触焊盘与第一间隔物层23连接，第一间隔物层23通过其上表面与第二基底24的第二金属层24C连接。第一间隔物层23可以与图1的半导体芯片封装件10的间隔物层13类似，并且可以由Cu、Cu合金或Cu耐火材料制成。
图2A和图2B的半导体芯片封装件20还包括第二半导体芯片27，第二半导体芯片27也可以包括竖直结构，该竖直结构在第一上主面处具有第一接触焊盘并且在第二下主面处具有第二接触焊盘。第二半导体芯片27可以是例如半导体二极管芯片，其通过其第二接触焊盘与基底21的第一金属层21B连接。通过其第一上接触焊盘，半导体二极管芯片27可以与第二间隔物层28连接。第二间隔物层28可以类似于第一间隔物层23，并且也可以由Cu、Cu合金或Cu耐火材料制成。第二间隔物层28可以通过其上表面与第二基底24的第二金属层24C连接。第二半导体芯片27与第一半导体芯片22并联连接。
图2A和图2B的半导体芯片封装件20还包括引线框25，引线框25包括第一引线25.1和第二引线25.2。第一引线25.1和第二引线25.2的上表面通过焊料层或烧结层与第二基底24的第二金属层24C以如下方式中的一种或多种连接：刚性地连接、形状配合地连接或直接地连接。第二引线25.1和第二引线25.2的下表面通过焊料层或烧结层与第一基底21的第一金属层21B以如下方式中的一种或多种连接：刚性地连接、形状配合地连接或直接地连接。
第一半导体芯片22可以是半导体晶体管芯片，特别是绝缘栅双极型晶体管(IGBT)芯片。如图2B所示，半导体晶体管芯片22包括在其上主面上的发射极接触焊盘22.1，第一间隔物层23设置在发射极接触焊盘22.1上。半导体晶体管芯片22还包括信号接触焊盘22.2，焊球29设置在信号接触焊盘22.2上，焊球29通过其上表面与第二基底24的第二金属层24C连接。第二基底24的第二金属层24C是结构化金属层，使得第一间隔物层23和焊球29与第二金属层24C的不同金属线连接。
根据半导体芯片封装件20的示例，第一引线25.1与第一半导体芯片22和第二半导体芯片27的负载路径连接，并且第二引线25.2与信号接触焊盘22.2连接，信号接触焊盘22.2可以是例如栅极接触焊盘、源极感测接触焊盘或发射极感测接触焊盘。这意味着，在功率器件(发射极-集电极电压高于1200V)的情况下，第一引线25.1必须传导高电流，并且第二引线25.2仅传导具有相当小的电流的信号。
图2A和图2B的半导体芯片封装件20还包括包封剂26，包封剂26在材料和形状方面可以类似于图1A至图1C的半导体芯片封装件10的包封剂16。特别地，包封剂26可以被形成为使得第一基底21的第二金属层21C和第二基底24的第一金属层24B暴露于外部。
图3A和图3B示出了根据第一方面的半导体芯片封装件的另一示例。
图3A和图3B的半导体芯片封装件30包括第一半导体晶体管芯片32A、第二半导体晶体管芯片32B、第一半导体二极管芯片37A和第二半导体二极管芯片37B。半导体芯片封装件30在原理上是图2A和图2B的半导体芯片封装件20的双重变型。具体地，第一半导体晶体管芯片32A并联电连接到第一半导体二极管芯片37A，第二半导体晶体管芯片32B并联电连接到第二半导体二极管芯片37B，并且第一半导体晶体管芯片32A和第二半导体晶体管芯片32B借助于第一基底和第二基底的结构化金属层(诸如图2A和图2B的半导体芯片封装件20的金属层21B和24C)的电线和区域(这里未示出)彼此串联连接。图3B示出了等效电路图，其中包含在第一半导体晶体管芯片32A中的第一IGBT 32A.10并联连接到包含在第一半导体二极管芯片37A中的第一二极管37A.10，并且包含在第二半导体晶体管芯片32B中第二IGBT32B.10并联连接到包含在第二芯片37B中的第二二极管37B.10，并且两个IGBT 32A.10和32B.10串联连接。
半导体芯片封装件30还包括引线框35，引线框35包括第一引线35.1A、35.1B和35.1C以及第二引线35.2，引线以如下方式与两个基底的金属层连接：该方式使得第一引线35.1A与第一IGBT芯片32A的发射极接触焊盘32A.1以及第一二极管芯片37A的阳极接触焊盘37A.1连接，第二引线35.1B与第二IGBT芯片32B的集电极接触焊盘(未示出)以及第二二极管芯片37B的阴极接触焊盘(未示出)连接。第一引线35.1C连接到第一IGBT芯片32A与第二IGBT芯片32B之间的节点。第二引线35.2分别与第一IGBT芯片32A的信号接触焊盘32A.2和第二IGBT芯片32B的信号接触焊盘32B.2连接。
图4示出了用于说明根据第二方面的用于制造半导体芯片封装件的方法的流程图。
图4的方法400包括提供第一基底(401)，第一基底包括绝缘层、设置在绝缘层的第一上主面上的第一金属层、以及设置在绝缘层的第二下主面上的第二金属层。第一基底可以是例如DCB基底，如图1至图3的示例中所示。第一和第二金属层是结构化层，其中结构化使得其允许稍后在封装件内的半导体芯片之间形成电连接，以及将半导体芯片的电接触焊盘与引线框的引线连接。
图4的方法400还包括提供半导体芯片(402)，半导体芯片具有第一上主面和第二下主面、设置在第一主面上的第一接触焊盘、以及设置在第二主面上的第二接触焊盘。半导体芯片可以是半导体晶体管芯片，特别是IGBT芯片，其中第一接触焊盘是发射极接触焊盘并且第二接触焊盘是集电极接触焊盘。IGBT芯片还可以包括在第一主面上的信号接触焊盘，其中信号接触焊盘可以包括栅极接触焊盘、源极感测接触焊盘和发射极感测接触焊盘。
图4的方法400还包括将半导体芯片设置在基底的第一金属层上(403)。半导体芯片可以通过焊接或烧结设置在第一金属层上。
图4的方法400还包括提供导电间隔物层(404)。间隔物层例如可以是预制的如Cu等金属、或Cu合金、或Cu耐火材料的矩形或长方体块，如前所述。
图4的方法400还包括将间隔物层设置在半导体芯片的第一上主面上，使得第一接触焊盘与间隔物层电连接(405)。间隔物层可以通过焊接或烧结设置在半导体芯片上。
图4的方法400还包括提供第二基底(406)，第二基底包括绝缘层、设置在绝缘层的第一主面上的第一金属层、以及设置在绝缘层的第二下主面上的第二金属层。第二基底可以具有与第一基底类似或相同的性质。
图4的方法400还包括将第二基底设置在间隔物层上(407)。第二基底可以通过焊接或烧结设置在间隔物层上。
图4的方法400还包括提供引线框(408)，引线框包括以彼此相对的关系设置的第一引线和第二引线，第一引线和第二引线中的每个引线包括上表面和下表面。
图4的方法400还包括：通过将第一引线和第二引线的上表面与第二基底的第二金属层连接并且将第一引线和第二引线的下表面与第一基底的第一金属层连接，将引线框连接到基底(409)。连接可以通过如下方式中的一种或多种来进行：刚性地连接、形状配合地连接或直接地连接。此外，它们可以通过焊接或烧结来进行，使得作为结果，焊料或烧结层将分别保留在引线的上表面和下表面与第二基底的第二金属层和第一基底的第一金属层之间。
图4的方法400还包括向第一基底和第二基底、半导体芯片、间隔物层和引线框施加包封剂(410)。包封剂可以通过例如压缩模制(compression molding)、传递模制(transfer molding)或注塑模制(injection molding)来施加。此外，包封剂可以以如下方式施加：该方式使得在所得到的封装件中，第一基底和第二基底的外金属层的一部分暴露于外部。
根据图4的方法400的示例，将引线框连接到基底包括：同时将第一引线和第二引线的上表面与第二基底的第二金属层连接并且将第一引线和第二引线的下表面与第一基底的第一金属层连接。
图5A至图5E示出了用于说明根据第二方面的用于制造半导体芯片封装件的另一示例性方法的截面侧视图表示。
图5A示出了在图4中的403之后获得的方法的中间产品。中间产品包括基底51，基底51包括绝缘层51A、第一上金属层51B和第二下金属层51C。例如，基底51可以是DCB。IGBT芯片52通过焊接或烧结附接在第一金属层51B的上表面上，从而在IGBT芯片52与金属层51B之间产生焊料或烧结层515。第一金属层51B是结构化金属层。IGBT芯片52在其上表面上包括发射极接触焊盘52.1和信号接触焊盘52.2，并且在下表面上包括集电极接触焊盘52.3。
图5B示出了在图4的405之后的方法的中间产品。通过焊接或烧结，间隔物层53已经附接到发射极接触焊盘52.1并且焊球59已经附接到栅极接触焊盘52.2，其中附图标记525和585指代相应的焊料或烧结层。
图5C示出了作为图4的407的结果的方法的中间产品。第二基底54已经通过焊接或烧结附接到间隔物层53的上表面和焊球59，其中附图标记535和595分别指代相应的焊料或烧结层。第二基底54包括绝缘层54A、第一上金属层54B和第二下金属层54C。第二金属层54C是结构化金属层，并且第二基底54被附接以使得间隔物层53和焊球59能够与第二金属层54C的特定部分或金属线连接。
图5D示出了作为图4的409的结果的中间产品。包括第一引线55.1和第二引线55.2的引线框55已经与第一基底51和第二基底54连接。特别地，第一引线55.1和第二引线55.2的上表面已经通过焊接或烧结连接到第二基底54的第二金属层54C的特定部分，并且第一引线55.1和第二引线55.2的下表面已经通过焊接或烧结连接到第一基底51的第一金属层51B的特定部分。附图标记555指代相应的焊料或烧结层。它们可以应用于第一引线55.1和第二引线55.2，然后图5C的中间产品相对于引线框进入某个位置，诸如图5D所示的位置。然后在烘箱中执行回流处理，同时借助于适当的夹紧装置将第一基底51和第二基底54以及第一引线55.1和第二引线55.2夹在一起。在夹紧期间，冷却中间产品，使得焊料或烧结层555可以固化，以在基底与引线之间获得稳定的连接。
如果使用焊料层，则材料可以是SnSb焊料，特别是具有额外吸气剂元素(例如Ag或Cu添加物)的SnSb焊料，吸气剂元素能够降低焊料中的开裂趋势。
图5E示出了作为图4的410的结果的半导体芯片封装件。包封剂56已经施加到图5D的中间产品并且被示出为阴影区域。包封剂56已经被施加到第一基底51和第二基底54以及第一引线55.1和第二引线55.2，并且包封剂56也被填充到IGBT芯片52与第一引线55.1和第二引线55.2之间的中间空间、焊球59与第二引线55.2之间的中间空间、焊球59与间隔物层53之间的中间空间、以及间隔物层53与第一引线55.1之间的中间空间。包封剂56已经以如下方式被施加，使得第一基底51的第二金属层51C的一部分和第二基底54的第一金属层54B的一部分暴露于外部。
图6示出了根据第三方面的电子模块。图6的电子模块600包括三个半导体芯片封装件61、62和63，每个半导体芯片封装件包括根据本公开的第一方面的半导体芯片封装件的结构。特别地，半导体芯片封装件61、62和63中的每个可以与如图3所示并且如上所述的半导体芯片30的结构相似或相同。因此，半导体芯片封装件61、62和63可以各自形成半桥电路，使得电子模块600包括三个半桥电路，这三个半桥电路可以彼此电连接以用于例如驱动三相电机。
电子模块600可以被动地或主动地冷却。特别地，在电子模块600的两侧可以安装冷却基底，例如，其在被动冷却的情况下可以是简单的散热器，或者在主动冷却的情况下可以是冷却介质在其中流动的中空金属冷却箱。
示例1是一种半导体芯片封装件，包括
-第一基底，包括绝缘层、设置在所述绝缘层的第一上主面上的第一金属层、以及设置在所述绝缘层的第二下主面上的第二金属层；
-第一半导体芯片，包括第一上主面和第二下主面、设置在第一主面上的第一接触焊盘、以及设置在第二主面上的第二接触焊盘，其中所述第一半导体芯片设置在所述第一基底的第一金属层上，其中所述第二接触焊盘与所述第一金属层电连接；
-第一导电间隔物层，设置在所述第一半导体芯片的第一上主面上，其中所述第一接触焊盘与所述第一间隔物层电连接；
-第二基底，包括绝缘层、设置在所述绝缘层的第一上主面上的第一金属层、以及设置在所述绝缘层的第二下主面上的第二金属层，其中所述第二基底设置在所述第一间隔物层上，其中所述第二金属层与所述第一间隔物层电连接；
-引线框，包括第一引线和第二引线，其中所述第一引线和所述第二引线设置在所述封装件的相对侧上，并且所述第一引线和所述第二引线中的每个引线包括上表面和下表面，其中所述上表面与所述第二基底的第二金属层连接，并且所述下表面与所述第一基底的第一金属层连接；以及
-包封剂，被施加到所述第一基底和所述第二基底、所述第一半导体芯片、所述第一间隔物层以及所述引线框。
在示例2中，根据示例1所述的技术方案可以可选地包括：所述第一引线的上表面和所述第二引线的上表面与所述第二基底的第二金属层以如下方式中的一种或多种连接：刚性地连接、形状配合地连接或直接地连接，并且所述第一引线的下表面和所述第二引线的下表面与所述第一基底的第一金属层以如下方式中的一种或多种连接：刚性地连接、形状配合地连接或直接地连接。
在示例3中，根据示例1或示例2所述的技术方案可以可选地包括：第二半导体芯片，其中所述第一半导体芯片是半导体晶体管芯片并且所述第二半导体芯片是半导体二极管芯片，其中所述半导体二极管芯片并联连接到所述半导体晶体管芯片。
在示例4中，根据示例1至3中的一项或多项所述的技术方案可以可选地包括：第二半导体芯片，所述第二半导体芯片包括第一上主面和第二下主面、设置在第一主面上的第一接触焊盘、以及设置在第二主面上的第二接触焊盘，其中所述第二半导体芯片设置在所述第一基底的第一金属层上，其中所述第二接触焊盘与所述第一金属层电连接。
在示例5中，根据示例1至4中的一项或多项所述的技术方案可以可选地包括：第二半导体芯片，设置在所述第一基底上；以及第二导电间隔物层，设置在所述第二半导体芯片上，其中所述第二基底设置在所述第二间隔物层上。
在示例6中，根据示例1至5中的一项或多项所述的技术方案可以可选地包括：第二半导体芯片、第三半导体芯片和第四半导体芯片，其中所述第二半导体芯片并联连接到所述第一半导体芯片，并且所述第四半导体芯片并联连接到所述第三半导体芯片。
在示例7中，根据示例1至6中的一项或多项所述的技术方案可以可选地包括：第三接触焊盘，设置在所述第一半导体芯片的第一主面上；以及焊球，设置在所述第三接触焊盘上，其中所述焊球与所述第二基底的第二金属层连接。
在示例8中，根据示例1至7中的一项或多项所述的技术方案可以可选地包括：第三接触焊盘，设置在所述第一半导体芯片的第一主面上，其中所述第一半导体芯片是半导体晶体管芯片，所述第一接触焊盘是发射极接触焊盘，所述第二接触焊盘是集电极接触焊盘，并且所述第三接触焊盘是栅极接触焊盘，其中所述发射极接触焊盘与所述第一引线电连接，并且所述栅极接触焊盘与所述第二引线电连接。
在示例9中，根据示例1至8中的一项或多项所述的技术方案可以可选地包括：所述第二基底的第二金属层是结构化层，所述结构化层包括与所述引线框的第一引线或第二引线连接的金属线。
在示例10中，根据示例1至9中的一项或多项所述的技术方案可以可选地包括：所述第一间隔物层由Cu、Cu合金或Cu耐火复合材料制成。
在示例11中，根据示例1至10中的一项或多项所述的技术方案可以可选地包括：以使得所述第一基底的第二金属层的一部分暴露于外部并且所述第二基底的第一金属层的一部分暴露于外部的方式施加所述包封剂。
示例12是一种电子模块，包括：
两个或更多个半导体芯片封装件，其中所述半导体芯片封装件中的每个半导体芯片封装件包括：
-第一基底，包括绝缘层、设置在所述绝缘层的第一上主面上的第一金属层、以及设置在所述绝缘层的第二下主面上的第二金属层；
-第一半导体芯片，包括第一上主面和第二下主面、设置在第一主面上的第一接触焊盘、以及设置在第二主面上的第二接触焊盘，其中所述第一半导体芯片设置在所述第一基底的第一金属层上，其中所述第二接触焊盘与所述第一金属层电连接；
-第一导电间隔物层，设置在所述第一半导体芯片的第一上主面上，其中所述第一接触焊盘与所述第一间隔物层电连接；
-第二基底，包括绝缘层、设置在所述绝缘层的第一上主面上的第一金属层、以及设置在所述绝缘层的第二下主面上的第二金属层，其中所述第二基底设置在所述第一间隔物层上，其中所述第二金属层与所述第一间隔物层电连接；
-引线框，包括第一引线和第二引线，其中所述第一引线和所述第二引线设置在所述封装件的相对侧上，并且所述第一引线和所述第二引线中的每个引线包括上表面和下表面，其中所述上表面与所述第二基底的第二金属层连接，并且所述下表面与所述第一基底的第一金属层连接；以及
-包封剂，被施加到所述第一基底和所述第二基底、所述第一半导体芯片、所述第一间隔物层和所述引线框。
在示例13中，根据示例12所述的技术方案可以可选地包括：所述半导体芯片封装件中的每个半导体芯片封装件包括第一半导体芯片、第二半导体芯片、第三半导体芯片和第四半导体芯片，其中所述第一半导体芯片和所述第三半导体芯片是半导体晶体管芯片，并且所述第二半导体芯片和所述第四半导体芯片是半导体二极管芯片。
在示例14中，根据示例12或13所述的技术方案可以可选地包括：所述半导体芯片封装件中的每个半导体芯片封装件包括第一半导体芯片、第二半导体芯片、第三半导体芯片和第四半导体芯片，其中所述第二半导体芯片并联连接到所述第一半导体芯片，并且所述第四半导体芯片并联连接到所述第三半导体芯片。
在示例15中，根据示例12至14中的一项或多项所述的技术方案可以可选地包括：所述半导体芯片封装件中的每个半导体芯片封装件包括另一半导体芯片，其中所述第一半导体芯片和所述另一半导体芯片是彼此串联连接并且与所述第一引线和所述第二引线连接以形成半桥电路的半导体晶体管芯片。
在示例16中，根据示例12至15中的一项或多项所述的技术方案可以可选地包括：将所述两个或更多个半导体芯片封装件电互连以形成逆变器电路或转换器电路。
示例17是一种用于制造半导体芯片封装件的方法，所述方法包括：
-提供第一基底，所述第一基底包括绝缘层、设置在所述绝缘层的第一上主面上的第一金属层、以及设置在所述绝缘层的第二下主面上的第二金属层；
-提供第一半导体芯片，所述第一半导体芯片具有第一上主面和第二下主面、设置在第一主面上的第一接触焊盘、以及设置在第二主面上的第二接触焊盘；
-将所述第一半导体芯片设置在所述第一基底的第一金属层上；
-提供第一导电间隔物层；
-将所述第一间隔物层设置在所述第一半导体芯片的第一上主面上，使得所述第一接触焊盘与所述第一间隔物层电连接；
-提供第二基底，所述第二基底包括绝缘层、设置在所述绝缘层的第一上主面上的第一金属层、以及设置在所述绝缘层的第二下主面上的第二金属层；
-将所述第二基底设置在所述第一间隔物层上；
-提供引线框，所述引线框包括以彼此相对的关系设置的第一引线和第二引线，所述第一引线和所述第二引线中的每个引线包括上表面和下表面；
-通过将所述第一引线的上表面和所述第二引线的上表面与所述第二基底的第二金属层连接并且将所述第一引线的下表面和所述第二引线的下表面与所述第一基底的第一金属层连接，将所述引线框连接到所述基底；以及
-向所述第一基底和所述第二基底、所述第一半导体芯片、所述第一间隔物层以及所述引线框施加包封剂。
在示例18中，根据示例17所述的技术方案可以可选地包括：将所述引线框连接到所述基底包括将所述第一引线的上表面和所述第二引线的上表面与所述第二基底的第二金属层以如下方式中的一种或多种连接：刚性地连接、形状配合地连接或直接地连接；以及将所述第一引线的下表面和所述第二引线的下表面与所述第一基底的第一金属层以如下方式中的一种或多种连接：刚性地连接、形状配合地连接或直接地连接。
在示例19中，根据示例17或示例18所述的技术方案可以可选地包括：将所述引线框连接到所述基底包括通过焊料层或烧结层将所述第一引线的上表面和所述第二引线的上表面与所述第二基底的第二金属层连接；以及通过焊料层或烧结层将所述第一引线的下表面和所述第二引线的下表面与所述第一基底的第一金属层连接。
在示例20中，根据示例17至19中的一项或多项所述的技术方案可以可选地包括：将所述引线框连接到所述基底包括同时将所述第一引线的上表面和所述第二引线的上表面与所述第二基底的第二金属层连接；以及将所述第一引线的下表面和所述第二引线的下表面与所述第一基底的第一金属层连接。
虽然已经关于一个或多个实现图示和描述了本公开，但是在不脱离所附权利要求的精神和范围的情况下，可以对所示示例进行改变和/或修改。特别是关于由上述部件或结构(组件、设备、电路、系统等)执行的各种功能，除非另有说明，否则用于描述这样的部件的术语(包括对“装置”的引用)旨在对应于执行所描述的部件的指定功能的任何部件或结构(例如，功能上等同的)，即使在结构上不等同于执行本公开的本文中示出的示例性实现中的功能的所公开的结构。

Claims (20)

1.一种半导体芯片封装件，包括：
-第一基底，包括绝缘层、设置在所述绝缘层的第一上主面上的第一金属层、以及设置在所述绝缘层的第二下主面上的第二金属层；
-第一半导体芯片，包括第一上主面和第二下主面、设置在第一主面上的第一接触焊盘、以及设置在第二主面上的第二接触焊盘，其中所述第一半导体芯片设置在所述第一基底的第一金属层上，其中所述第二接触焊盘与所述第一金属层电连接；
-第一导电间隔物层，设置在所述第一半导体芯片的第一上主面上，其中所述第一接触焊盘与所述第一间隔物层电连接；
-第二基底，包括绝缘层、设置在所述绝缘层的第一上主面上的第一金属层、以及设置在所述绝缘层的第二下主面上的第二金属层，其中所述第二基底设置在所述第一间隔物层上，其中所述第二金属层与所述第一间隔物层电连接；
-引线框，包括第一引线和第二引线，其中所述第一引线和所述第二引线设置在所述封装件的相对侧上，并且所述第一引线和所述第二引线中的每个引线包括上表面和下表面，其中所述上表面与所述第二基底的第二金属层连接，并且所述下表面与所述第一基底的第一金属层连接；以及
-包封剂，被施加到所述第一基底和所述第二基底、所述第一半导体芯片、所述第一间隔物层以及所述引线框。
2.根据权利要求1所述的半导体芯片封装件，其中，
所述第一引线的上表面和所述第二引线的上表面与所述第二基底的第二金属层以如下方式中的一种或多种连接：刚性地连接、形状配合地连接或直接地连接，并且所述第一引线的下表面和所述第二引线的下表面与所述第一基底的第一金属层以如下方式中的一种或多种连接：刚性地连接、形状配合地连接或直接地连接。
3.根据权利要求1所述的半导体芯片封装件，还包括：
第二半导体芯片，其中所述第一半导体芯片是半导体晶体管芯片并且所述第二半导体芯片是半导体二极管芯片，其中所述半导体二极管芯片并联连接到所述半导体晶体管芯片。
4.根据权利要求1所述的半导体芯片封装件，还包括：
第二半导体芯片，包括第一上主面和第二下主面、设置在第一主面上的第一接触焊盘、以及设置在第二主面上的第二接触焊盘，其中，
所述第二半导体芯片设置在所述第一基底的第一金属层上，其中所述第二接触焊盘与所述第一金属层电连接。
5.根据权利要求1所述的半导体芯片封装件，还包括：
第二半导体芯片，设置在所述第一基底上；以及
第二导电间隔物层，设置在所述第二半导体芯片上，其中所述第二基底设置在所述第二间隔物层上。
6.根据权利要求1所述的半导体芯片封装件，还包括：
第二半导体芯片、第三半导体芯片和第四半导体芯片；其中
所述第二半导体芯片并联连接到所述第一半导体芯片，并且所述第四半导体芯片并联连接到所述第三半导体芯片。
7.根据权利要求1所述的半导体芯片封装件，还包括：
第三接触焊盘，设置在所述第一半导体芯片的第一主面上；以及
焊球，设置在所述第三接触焊盘上，其中所述焊球与所述第二基底的第二金属层连接。
8.根据权利要求1所述的半导体芯片封装件，还包括：
第三接触焊盘，设置在所述第一半导体芯片的第一主面上；其中，
所述第一半导体芯片是半导体晶体管芯片，所述第一接触焊盘是发射极接触焊盘，所述第二接触焊盘是集电极接触焊盘，并且所述第三接触焊盘是栅极接触焊盘；其中，
所述发射极接触焊盘与所述第一引线电连接，并且所述栅极接触焊盘与所述第二引线电连接。
9.根据权利要求1所述的半导体芯片封装件，其中，
所述第二基底的第二金属层是结构化层，所述结构化层包括与所述引线框的第一引线或第二引线连接的金属线。
10.根据权利要求1所述的半导体芯片封装件，其中，
所述第一间隔物层由Cu、Cu合金或Cu耐火复合材料制成。
11.根据权利要求1所述的半导体芯片封装件，其中，
所述包封剂以使得所述第一基底的第二金属层的一部分暴露于外部并且所述第二基底的第一金属层的一部分暴露于外部的方式被施加。
12.一种电子模块，包括：
两个或更多个半导体芯片封装件，其中所述半导体芯片封装件中的每个半导体芯片封装件包括：
-第一基底，包括绝缘层、设置在所述绝缘层的第一上主面上的第一金属层、以及设置在所述绝缘层的第二下主面上的第二金属层；
-第一半导体芯片，包括第一上主面和第二下主面、设置在第一主面上的第一接触焊盘、以及设置在第二主面上的第二接触焊盘，其中所述第一半导体芯片设置在所述第一基底的第一金属层上，其中所述第二接触焊盘与所述第一金属层电连接；
-第一导电间隔物层，设置在所述第一半导体芯片的第一上主面上，其中所述第一接触焊盘与所述第一间隔物层电连接；
-第二基底，包括绝缘层、设置在所述绝缘层的第一上主面上的第一金属层、以及设置在所述绝缘层的第二下主面上的第二金属层，其中所述第二基底设置在所述第一间隔物层上，其中所述第二金属层与所述第一间隔物层电连接；
-引线框，包括第一引线和第二引线，其中所述第一引线和所述第二引线设置在所述封装件的相对侧上，并且所述第一引线和所述第二引线中的每个引线包括上表面和下表面，其中所述上表面与所述第二基底的第二金属层连接，并且所述下表面与所述第一基底的第一金属层连接；以及
-包封剂，被施加到所述第一基底和所述第二基底、所述第一半导体芯片、所述第一间隔物层和所述引线框。
13.根据权利要求12所述的电子模块，其中，
所述半导体芯片封装件中的每个半导体芯片封装件包括第一半导体芯片、第二半导体芯片、第三半导体芯片和第四半导体芯片，其中所述第一半导体芯片和所述第三半导体芯片是半导体晶体管芯片，并且所述第二半导体芯片和所述第四半导体芯片是半导体二极管芯片。
14.根据权利要求12所述的电子模块，其中，
所述半导体芯片封装件中的每个半导体芯片封装件包括第一半导体芯片、第二半导体芯片、第三半导体芯片和第四半导体芯片，其中所述第二半导体芯片并联连接到所述第一半导体芯片，并且所述第四半导体芯片并联连接到所述第三半导体芯片。
15.根据权利要求12所述的电子模块，其中，
所述半导体芯片封装件中的每个半导体芯片封装件包括另一半导体芯片，其中所述第一半导体芯片和所述另一半导体芯片是彼此串联连接并且与所述第一引线和所述第二引线连接以形成半桥电路的半导体晶体管芯片。
16.根据权利要求12所述的电子模块，其中，
所述两个或更多个半导体芯片封装件电互连以形成逆变器电路或转换器电路。
17.一种用于制造半导体芯片封装件的方法，所述方法包括：
提供第一基底，所述第一基底包括绝缘层、设置在所述绝缘层的第一上主面上的第一金属层、以及设置在所述绝缘层的第二下主面上的第二金属层；
提供第一半导体芯片，所述第一半导体芯片具有第一上主面和第二下主面、设置在第一主面上的第一接触焊盘、以及设置在第二主面上的第二接触焊盘；
将所述第一半导体芯片设置在所述第一基底的第一金属层上；
提供第一导电间隔物层；
将所述第一间隔物层设置在所述第一半导体芯片的第一上主面上，使得所述第一接触焊盘与所述第一间隔物层电连接；
提供第二基底，所述第二基底包括绝缘层、设置在所述绝缘层的第一上主面上的第一金属层、以及设置在所述绝缘层的第二下主面上的第二金属层；
将所述第二基底设置在所述第一间隔物层上；
提供引线框，所述引线框包括以彼此相对的关系设置的第一引线和第二引线，所述第一引线和所述第二引线中的每个引线包括上表面和下表面；
通过将所述第一引线的上表面和所述第二引线的上表面与所述第二基底的第二金属层连接并且将所述第一引线的下表面和所述第二引线的下表面与所述第一基底的第一金属层连接，将所述引线框连接到所述基底；以及
向所述第一基底和所述第二基底、所述第一半导体芯片、所述第一间隔物层以及所述引线框施加包封剂。
18.根据权利要求17所述的方法，还包括：
将所述引线框连接到所述基底包括将所述第一引线的上表面和所述第二引线的上表面与所述第二基底的第二金属层以如下方式中的一种或多种连接：刚性地连接、形状配合地连接或直接地连接；以及
将所述第一引线的下表面和所述第二引线的下表面与所述第一基底的第一金属层以如下方式中的一种或多种连接：刚性地连接、形状配合地连接或直接地连接。
19.根据权利要求17所述的方法，还包括：
将所述引线框连接到所述基底包括通过焊料层或烧结层将所述第一引线的上表面和所述第二引线的上表面与所述第二基底的第二金属层连接；以及
通过焊料层或烧结层将所述第一引线的下表面和所述第二引线的下表面与所述第一基底的第一金属层连接。
20.根据权利要求17所述的方法，还包括：
将所述引线框连接到所述基底包括同时将所述第一引线的上表面和所述第二引线的上表面与所述第二基底的第二金属层连接；以及
将所述第一引线的下表面和所述第二引线的下表面与所述第一基底的第一金属层连接。
CN201811141624.XA 2017-09-29 2018-09-28 包括设置在两个基底之间的半导体芯片和引线框的半导体芯片封装件 Pending CN109585392A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/720,985 US10002821B1 (en) 2017-09-29 2017-09-29 Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates
US15/720,985 2017-09-29

Publications (1)

Publication Number Publication Date
CN109585392A true CN109585392A (zh) 2019-04-05

Family

ID=62554783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811141624.XA Pending CN109585392A (zh) 2017-09-29 2018-09-28 包括设置在两个基底之间的半导体芯片和引线框的半导体芯片封装件

Country Status (3)

Country Link
US (1) US10002821B1 (zh)
CN (1) CN109585392A (zh)
DE (1) DE102018123857A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111354709A (zh) * 2018-12-21 2020-06-30 株式会社电装 半导体装置及其制造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019067949A (ja) * 2017-10-02 2019-04-25 トヨタ自動車株式会社 半導体装置
FR3073978B1 (fr) * 2017-11-17 2022-10-28 Inst Vedecom Module electronique de puissance et systeme electronique comprenant un tel module electronique
DE102019003027A1 (de) * 2018-05-02 2019-11-07 Semiconductor Components Lndustries Llc Paketstrukturen für hochleistungsmodule
DE102018212436A1 (de) 2018-07-25 2020-01-30 Infineon Technologies Ag Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
DE102018212443A1 (de) * 2018-07-25 2020-01-30 Infineon Technologies Ag Halbleitergehäuse mit passivem elektrischem Bauteil und Verfahren zu dessen Herstellung
DE102018212438A1 (de) * 2018-07-25 2020-01-30 Infineon Technologies Ag Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE102018126972A1 (de) 2018-07-25 2020-01-30 Infineon Technologies Ag Halbleitergehäuse mit überlappenden elektrisch leitfähigen bereichen und verfahren zu dessen herstellung
US11222832B2 (en) * 2019-02-11 2022-01-11 Semiconductor Components Industries, Llc Power semiconductor device package
JP2020136520A (ja) * 2019-02-20 2020-08-31 トヨタ自動車株式会社 半導体装置
JP7095632B2 (ja) * 2019-03-11 2022-07-05 株式会社デンソー 半導体装置
DE102019108443A1 (de) * 2019-04-01 2020-10-01 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
US11908840B2 (en) * 2019-08-02 2024-02-20 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
US11264311B2 (en) * 2019-10-11 2022-03-01 Semiconductor Components Industries, Llc Clips for semiconductor package and related methods
JP7306294B2 (ja) * 2020-02-19 2023-07-11 株式会社デンソー 半導体モジュール
EP3896726A1 (de) * 2020-04-17 2021-10-20 Siemens Aktiengesellschaft Halbleitermodul mit einem gehäuse
WO2021259536A2 (de) * 2020-06-23 2021-12-30 Siemens Aktiengesellschaft Verfahren zur kontaktierung eines leistungshalbleiters auf einem substrat
JP7395452B2 (ja) * 2020-09-23 2023-12-11 株式会社東芝 半導体装置
US11984392B2 (en) 2020-09-28 2024-05-14 Infineon Technologies Ag Semiconductor package having a chip carrier with a pad offset feature
US20220199502A1 (en) 2020-12-18 2022-06-23 Semiconductor Components Industries, Llc Multiple substrate package systems and related methods
US20230223312A1 (en) * 2022-01-11 2023-07-13 Infineon Technologies Ag Semiconductor package having a thermally and electrically conductive spacer
DE102022207922B3 (de) 2022-08-01 2023-08-10 Zf Friedrichshafen Ag Leistungselektronikmodul, Elektroantrieb und Kraftfahrzeug

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4714952A (en) * 1984-11-01 1987-12-22 Nec Corporation Capacitor built-in integrated circuit packaged unit and process of fabrication thereof
US6717256B1 (en) * 1998-08-31 2004-04-06 Rohm Co., Ltd. Mounting structure for semiconductor device having entirely flat leads
EP1696484A1 (en) * 2005-02-23 2006-08-30 Delphi Technologies, Inc. Process for assembling a double-sided circuit component
US20080054437A1 (en) * 2006-09-06 2008-03-06 Samsung Electronics Co., Ltd. Pop package and method of fabricating the same
CN101211897A (zh) * 2006-12-28 2008-07-02 中芯国际集成电路制造(上海)有限公司 多芯片半导体封装结构及封装方法
CN102593108A (zh) * 2011-01-18 2012-07-18 台达电子工业股份有限公司 功率半导体封装结构及其制造方法
WO2012096066A1 (ja) * 2011-01-11 2012-07-19 カルソニックカンセイ株式会社 パワー半導体モジュール
US20130020694A1 (en) * 2011-07-19 2013-01-24 Zhenxian Liang Power module packaging with double sided planar interconnection and heat exchangers
US20130113115A1 (en) * 2011-11-07 2013-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. System in package process flow
US20130147027A1 (en) * 2011-12-07 2013-06-13 Samsung Electro-Mechanics Co., Ltd. Semiconductor package
JP2014060410A (ja) * 2008-04-09 2014-04-03 Fuji Electric Co Ltd 半導体装置
US20140327127A1 (en) * 2013-05-03 2014-11-06 Infineon Technologies Ag Power module with cooling structure on bonding substrate for cooling an attached semiconductor chip
US20150179611A1 (en) * 2013-12-20 2015-06-25 Cyntec Co., Ltd. Three-dimensional package structure and the method to fabricate thereof
US20160049385A1 (en) * 2014-08-15 2016-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Packages and methods of manufacture thereof
WO2017130420A1 (ja) * 2016-01-31 2017-08-03 新電元工業株式会社 半導体モジュール

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404065B1 (en) * 1998-07-31 2002-06-11 I-Xys Corporation Electrically isolated power semiconductor package
FR2822591A1 (fr) 2001-03-22 2002-09-27 Commissariat Energie Atomique Assemblage de composants d'epaisseurs diverses
DK1367702T3 (da) 2002-05-27 2008-12-01 Bernafon Ag Strömforsyningssystem
US7045884B2 (en) 2002-10-04 2006-05-16 International Rectifier Corporation Semiconductor device package
DE10303103B4 (de) 2003-01-28 2009-07-09 Ixys Semiconductor Gmbh Halbleiterbauteil, insbesondere Leistungshalbleiterbauteil
DE102004050792A1 (de) 2004-10-19 2006-04-20 Robert Bosch Gmbh Bauelemente-Modul für Hochtemperaturanwendungen und Verfahren zum Herstellen eines derartigen Bauelemente-Moduls
TWI306651B (en) 2005-01-13 2009-02-21 Advanced Semiconductor Eng Package structure
JP2007335663A (ja) 2006-06-15 2007-12-27 Toyota Motor Corp 半導体モジュール
DE102007034491A1 (de) 2007-07-24 2009-02-05 Siemens Ag Modul mit elektronischem Bauelement zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, dessen Herstellung und Kontaktierung
US7759778B2 (en) 2008-09-15 2010-07-20 Delphi Technologies, Inc. Leaded semiconductor power module with direct bonding and double sided cooling
DE202009000615U1 (de) 2009-01-15 2010-05-27 Danfoss Silicon Power Gmbh Formmassenvergossenes Leistungshalbleiterelement
US8304884B2 (en) 2009-03-11 2012-11-06 Infineon Technologies Ag Semiconductor device including spacer element
JP2012528471A (ja) 2009-05-27 2012-11-12 キュラミーク エレクトロニクス ゲーエムベーハー 冷却される電気構成ユニット
JP4987927B2 (ja) 2009-09-24 2012-08-01 株式会社東芝 半導体記憶装置
DE102010003533B4 (de) 2010-03-31 2013-12-24 Infineon Technologies Ag Substratanordnung, Verfahren zur Herstellung einer Substratanordnung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
JP5273101B2 (ja) 2010-06-23 2013-08-28 株式会社デンソー 半導体モジュールおよびその製造方法
US20120175755A1 (en) 2011-01-12 2012-07-12 Infineon Technologies Ag Semiconductor device including a heat spreader
FR2974969B1 (fr) 2011-05-03 2014-03-14 Alstom Transport Sa Dispositif d'interconnexion electrique d'au moins un composant electronique avec une alimentation electrique comprenant des moyens de diminution d'une inductance de boucle entre des premiere et deuxieme bornes
JP2012253125A (ja) 2011-06-01 2012-12-20 Sumitomo Electric Ind Ltd 半導体装置及び配線基板
DE102011079660B4 (de) 2011-07-22 2023-06-07 Robert Bosch Gmbh Schichtverbund aus einer Schichtanordnung und einer elektrischen oder elektronischen Komponente, eine Schaltungsanordnung diesen Schichtverbund enthaltend und Verfahren zu dessen Ausbildung
FR2979177B1 (fr) 2011-08-19 2014-05-23 Valeo Sys Controle Moteur Sas Bloc de puissance pour onduleur de vehicule electrique
JP2013098481A (ja) 2011-11-04 2013-05-20 Sumitomo Electric Device Innovations Inc 半導体装置
US9105579B2 (en) 2012-07-18 2015-08-11 Avogy, Inc. GaN power device with solderable back metal
US20140167237A1 (en) * 2012-12-14 2014-06-19 Samsung Electro-Mechanics Co., Ltd. Power module package
DE102013102637B4 (de) 2013-03-14 2017-08-31 Rogers Germany Gmbh Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines derartigen Metall-Keramik-Substrates und Anordnung von derartigen Metall-Keramik-Substraten
US9449895B2 (en) 2013-05-03 2016-09-20 Infineon Technologies Ag Cooling system for molded modules and corresponding manufacturing methods
EP2840607A1 (en) 2013-08-22 2015-02-25 ABB Technology AG Semiconductor module
KR102208961B1 (ko) * 2013-10-29 2021-01-28 삼성전자주식회사 반도체소자 패키지 및 그 제조방법
US9960140B2 (en) 2013-11-11 2018-05-01 Nippon Steel & Sumitomo Metal Corporation Metal joining structure using metal nanoparticles and metal joining method and metal joining material
DE112014005415B4 (de) 2013-11-26 2020-01-23 Mitsubishi Electric Corporation Leistungsmodul und Verfahren zum Herstellen eines Leistungsmoduls
JP6094687B2 (ja) 2013-12-19 2017-03-15 富士電機株式会社 半導体モジュールおよび電気駆動車両
DE102014101366B3 (de) 2014-02-04 2015-05-13 Infineon Technologies Ag Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat
DE102014207927A1 (de) 2014-04-28 2015-10-29 Siemens Aktiengesellschaft Transistoranordnung für einen Spannverband und Spannverband mit zumindest einer solchen Transistoranordnung
CN105336723B (zh) 2014-07-28 2018-09-14 通用电气公司 半导体模块、半导体模块组件及半导体装置
JP6314731B2 (ja) 2014-08-01 2018-04-25 株式会社ソシオネクスト 半導体装置及び半導体装置の製造方法
US9496198B2 (en) 2014-09-28 2016-11-15 Texas Instruments Incorporated Integration of backside heat spreader for thermal management
DE102014219759A1 (de) 2014-09-30 2016-03-31 Siemens Aktiengesellschaft Leistungsmodul
KR101755769B1 (ko) 2014-10-29 2017-07-07 현대자동차주식회사 양면 냉각 파워 모듈 및 이의 제조 방법
DE102015100868B4 (de) 2015-01-21 2021-06-17 Infineon Technologies Ag Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
US9693487B2 (en) 2015-02-06 2017-06-27 Caterpillar Inc. Heat management and removal assemblies for semiconductor devices
JP6421050B2 (ja) 2015-02-09 2018-11-07 株式会社ジェイデバイス 半導体装置
US9613885B2 (en) 2015-03-03 2017-04-04 Infineon Technologies Ag Plastic cooler for semiconductor modules
JP6540324B2 (ja) 2015-07-23 2019-07-10 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
US9780019B2 (en) * 2015-07-24 2017-10-03 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9418909B1 (en) 2015-08-06 2016-08-16 Xilinx, Inc. Stacked silicon package assembly having enhanced lid adhesion
US10014280B2 (en) * 2016-03-29 2018-07-03 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Three dimensional fully molded power electronics module having a plurality of spacers for high power applications

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4714952A (en) * 1984-11-01 1987-12-22 Nec Corporation Capacitor built-in integrated circuit packaged unit and process of fabrication thereof
US6717256B1 (en) * 1998-08-31 2004-04-06 Rohm Co., Ltd. Mounting structure for semiconductor device having entirely flat leads
EP1696484A1 (en) * 2005-02-23 2006-08-30 Delphi Technologies, Inc. Process for assembling a double-sided circuit component
US20080054437A1 (en) * 2006-09-06 2008-03-06 Samsung Electronics Co., Ltd. Pop package and method of fabricating the same
CN101211897A (zh) * 2006-12-28 2008-07-02 中芯国际集成电路制造(上海)有限公司 多芯片半导体封装结构及封装方法
JP2014060410A (ja) * 2008-04-09 2014-04-03 Fuji Electric Co Ltd 半導体装置
WO2012096066A1 (ja) * 2011-01-11 2012-07-19 カルソニックカンセイ株式会社 パワー半導体モジュール
CN102593108A (zh) * 2011-01-18 2012-07-18 台达电子工业股份有限公司 功率半导体封装结构及其制造方法
US20130020694A1 (en) * 2011-07-19 2013-01-24 Zhenxian Liang Power module packaging with double sided planar interconnection and heat exchangers
US20130113115A1 (en) * 2011-11-07 2013-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. System in package process flow
US20130147027A1 (en) * 2011-12-07 2013-06-13 Samsung Electro-Mechanics Co., Ltd. Semiconductor package
US20140327127A1 (en) * 2013-05-03 2014-11-06 Infineon Technologies Ag Power module with cooling structure on bonding substrate for cooling an attached semiconductor chip
US20150179611A1 (en) * 2013-12-20 2015-06-25 Cyntec Co., Ltd. Three-dimensional package structure and the method to fabricate thereof
US20160049385A1 (en) * 2014-08-15 2016-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Packages and methods of manufacture thereof
WO2017130420A1 (ja) * 2016-01-31 2017-08-03 新電元工業株式会社 半導体モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111354709A (zh) * 2018-12-21 2020-06-30 株式会社电装 半导体装置及其制造方法
CN111354709B (zh) * 2018-12-21 2023-03-24 株式会社电装 半导体装置及其制造方法

Also Published As

Publication number Publication date
DE102018123857A1 (de) 2019-04-04
US10002821B1 (en) 2018-06-19

Similar Documents

Publication Publication Date Title
US10002821B1 (en) Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates
US10483216B2 (en) Power module and fabrication method for the same
KR102585450B1 (ko) 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지
US9041183B2 (en) Power module packaging with double sided planar interconnection and heat exchangers
US7759778B2 (en) Leaded semiconductor power module with direct bonding and double sided cooling
JP2019117944A (ja) パワーモジュール半導体装置
JP7159620B2 (ja) 半導体装置、冷却モジュール、電力変換装置及び電動車両
US11037856B2 (en) Semiconductor chip package comprising a leadframe connected to a substrate and a semiconductor chip, and a method for fabricating the same
US10056309B2 (en) Electronic device
JP6097013B2 (ja) パワーモジュール半導体装置
CN108735692B (zh) 半导体装置
US9385107B2 (en) Multichip device including a substrate
US10418313B2 (en) Electronic module comprising a plurality of encapsulation layers and a method for producing it
US10079195B2 (en) Semiconductor chip package comprising laterally extending connectors
CN108155168B (zh) 电子器件
CN108933124B (zh) 电子装置
EP4012753A1 (en) Semiconductor device, semiconductor module and manufacturing method
US10964642B2 (en) Semiconductor module comprising transistor chips, diode chips and driver chips arranged in a common plane
US20180040562A1 (en) Elektronisches modul und verfahren zu seiner herstellung
EP3739624A1 (en) Semiconductor arrangement with a compressible contact element encapsulated between two carriers and corresponding manufacturing method
JP7135293B2 (ja) 半導体装置および半導体装置の製造方法
WO2022088179A1 (en) High power density 3d semiconductor module packaging
CN114284226A (zh) 半导体装置、半导体装置的制造方法及电力变换装置
Beckedahl et al. Trends in Power Module Packaging and Impact of Wide Bandgap Semiconductors
US20230253362A1 (en) High power module package structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190405