JP6660412B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6660412B2 JP6660412B2 JP2018036131A JP2018036131A JP6660412B2 JP 6660412 B2 JP6660412 B2 JP 6660412B2 JP 2018036131 A JP2018036131 A JP 2018036131A JP 2018036131 A JP2018036131 A JP 2018036131A JP 6660412 B2 JP6660412 B2 JP 6660412B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- lead frame
- semiconductor device
- semiconductor
- power module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 88
- 229920005989 resin Polymers 0.000 claims description 34
- 239000011347 resin Substances 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000000465 moulding Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 238000005304 joining Methods 0.000 claims description 10
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims 3
- 239000010410 layer Substances 0.000 description 114
- 238000004519 manufacturing process Methods 0.000 description 19
- 238000001816 cooling Methods 0.000 description 16
- 150000001875 compounds Chemical class 0.000 description 14
- 238000010586 diagram Methods 0.000 description 9
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 8
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 239000000945 filler Substances 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 229920002050 silicone resin Polymers 0.000 description 5
- 229910052582 BN Inorganic materials 0.000 description 4
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- 230000001771 impaired effect Effects 0.000 description 4
- 239000000395 magnesium oxide Substances 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
比較例に係るパワーモジュール20aの模式的断面構造は、図1に示すように表される。図1に示すように、まず、リードフレーム1にはんだ2を用いて半導体チップ3を接合する。この後、半導体チップ3とリードフレーム5とをアルミワイヤ4を用いて電気的に接続する。この後、リードフレーム1とリードフレーム5とを図示しない金型に配置し、リードフレーム1及びリードフレーム5の半導体チップ3が搭載されている面とは逆の面(以下、「下面」という場合がある。)に絶縁層7を配置する。この後、金型を閉めてモールド樹脂6を流し込むと、モールド樹脂6によってモールドされたパワーモジュール20aが形成される。
実施の形態に係るパワーモジュール20は、図5に示すように、絶縁層と、絶縁層上に配置されたリードフレーム(金属層)1,5と、リードフレーム1上に配置された半導体チップ3とを備え、絶縁層は、リードフレーム1,5側に配置される硬質絶縁層7aと、リードフレーム1,5とは反対の側に配置される軟質絶縁層7bとを有する。
以下、図5を用いて、実施の形態に係るパワーモジュール20の構成を更に詳しく説明する。すなわち、実施の形態に係るパワーモジュール20では、ヒートシンク(冷却体)10と対峙する面に有機材料からなる熱伝導性樹脂を塗布して硬化させる。この後、熱伝導性樹脂が塗布されたパワーモジュール20をヒートシンク10に締結する。このとき、比較例のように、絶縁層7とヒートシンク10との間に隙間充填用のサーマルコンパウンド9は塗布しない。すなわち、本実施の形態では、モジュール取り扱いの際のスクラッチに対して傷が付かないように、デュロメータ硬さでA40以上の熱伝導性樹脂(硬質絶縁層7a)を用いる。
実施の形態に係るパワーモジュール20の使用例を示す模式的平面構造は、図6に示すように表される。図6に示すように、リードフレーム1,5は、ネジ61,62によりヒートシンク10にネジ留めされる。もちろん、ネジ留めする位置やネジの数は、適宜変更することが可能である。このような構成によれば、軟質絶縁層7bに柔軟性のある樹脂を用いても、パワーモジュール20をヒートシンク10に強固に接合することができる。
実施の形態に係るパワーモジュール20の製造方法を示す工程は、図7に示すように表される。図7では、リードフレーム1側の一部分だけを示しているが、その他の部分は、図5に示した通りである。
実施の形態に係るパワーモジュール20の別の製造方法を示す工程は、図8に示すように表される。製造方法1(図7)と異なる点は、モールドする工程と硬質絶縁層7a及び軟質絶縁層7bを形成する工程とが逆になっている点である。
実施の形態に係るパワーモジュール20の更に別の製造方法を示す工程は、図9に示すように表される。製造方法1(図7)と異なる点は、軟質絶縁層7bを形成する領域だけである。すなわち、図9(e)に示すように、軟質絶縁層7bは、硬質絶縁層7aの下面だけに形成されている。この場合でも、リードフレーム1,5の角部Pは硬質絶縁層7aに覆われているため、角部Pにおいて短絡する可能性を低減することができる。
実施の形態に係るパワーモジュール20の更に別の製造方法を示す工程は、図10に示すように表される。製造方法3(図9)と異なる点は、モールドする工程と軟質絶縁層7bを形成する工程とが逆になっている点である。これらの工程を逆にすることができる点は、製造方法2(図8)で説明した通りである。このような製造方法でも、リードフレーム1,5の角部Pは硬質絶縁層7aに覆われているため、角部Pにおいて短絡する可能性を低減することができる。
実施の形態に係るパワーモジュールの変形例を示す模式的断面構造は、図11に示すように表わされる。図11に示すように、硬質絶縁層7aと対峙するリードフレーム1,5の面に硬質絶縁層7aの一部が入り込む溝11が形成されていても良い。このような構成によれば、溝11中に硬質絶縁層7aが隙間なく入り込むため、熱抵抗を上昇させることなく、硬質絶縁層7aをリードフレーム1及びリードフレーム5と強固に接合することができる(アンカー効果)。
以下、実施の形態に係るパワーモジュール20の具体例を説明する。もちろん、以下に説明するパワーモジュール20でも、絶縁層として硬質絶縁層7aと軟質絶縁層7bとを積層することができる。これら絶縁層の材料や形状、その他の細部の構成は上記した通りである。
実施の形態に係るパワーモジュール20に適用する半導体デバイス100(Q)の例として、SiC MOSFETの模式的断面構造は、図16に示すように、n-高抵抗層からなる半導体基板26と、半導体基板26の表面側に形成されたpベース領域28と、pベース領域28の表面に形成されたソース領域30と、pベース領域28間の半導体基板26の表面上に配置されたゲート絶縁膜32と、ゲート絶縁膜32上に配置されたゲート電極38と、ソース領域30およびpベース領域28に接続されたソース電極34と、半導体基板26の表面と反対側の裏面に配置されたn+ドレイン領域24と、n+ドレイン領域24に接続されたドレインパッド電極36とを備える。
次に、図19を参照して、実施の形態に係るパワーモジュール20を用いて構成した3相交流インバータ40について説明する。
上記のように、本発明を実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
3…半導体チップ
6…モールド樹脂
7a…硬質絶縁層
7b…軟質絶縁層
10…冷却体(ヒートシンク)
11…溝
20…パワーモジュール
Claims (23)
- 第1絶縁層と、
前記第1絶縁層上に、少なくとも一箇所の曲げ部を有するように形成された第1リードフレームと、
前記第1絶縁層上に、少なくとも一箇所の曲げ部を有するように形成された第2リードフレームと、
前記第1絶縁層と前記第1リードフレームの間および前記第1絶縁層と前記第2リードフレームの間に挟まれるように形成された第2絶縁層と、
前記第1リードフレーム上に配置された半導体チップと、
前記半導体チップを覆い、前記第1リードフレームおよび前記第2リードフレームを部分的に露出させるように形成されたモールド樹脂と
を備え、
前記第1絶縁層は前記第2絶縁層とは別の層であるとともに、前記第2絶縁層は前記モールド樹脂とは別の層であり、
前記第2絶縁層の端部は、前記第1リードフレームと前記モールド樹脂との間に介在していることを特徴とする半導体装置。 - 平面視において、前記第1リードフレームの曲げ部および前記第2リードフレームの曲げ部は、それぞれ、前記モールド樹脂の外周周辺に形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記第2絶縁層の側面と前記第1リードフレームの側面および前記第2絶縁層の側面と前記第2リードフレームの側面がそれぞれ面一となるように形成された開口部と、
をさらに備えることを特徴とする請求項2に記載の半導体装置。 - 前記モールド樹脂が前記開口部に充填されていることを特徴とする請求項3に記載の半導体装置。
- 平面視において、前記第1リードフレームおよび前記第2リードフレームは、前記モールド樹脂から、それぞれ対向する方向に延びていることを特徴とする請求項2に記載の半導体装置。
- 断面視において、前記第1リードフレームおよび前記第2リードフレームは、同じ厚さであることを特徴とする請求項5に記載の半導体装置。
- 平面視において、前記半導体チップは、前記第1リードフレームの中央寄り部分に配置されていることを特徴とする請求項6に記載の半導体装置。
- 前記第1絶縁層は、樹脂であることを特徴とする請求項2に記載の半導体装置。
- 前記第2絶縁層は、樹脂であることを特徴とする請求項8に記載の半導体装置。
- 前記第1絶縁層および前記第2絶縁層は、異なる樹脂であることを特徴とする請求項9に記載の半導体装置。
- 前記第1絶縁層は、前記第2絶縁層より軟らかいことを特徴とする請求項9に記載の半導体装置。
- 前記第1絶縁層の厚さは、約0.5mmであることを特徴とする請求項1に記載の半導体装置。
- 前記第2絶縁層の厚さは、約0.5mmであることを特徴とする請求項1に記載の半導体装置。
- 前記第1絶縁層の熱伝導率は、約1〜20W/mKであることを特徴とする請求項1に記載の半導体装置。
- 断面視において、前記半導体チップと前記第1リードフレームの主面とを接合する金属接合部と、
前記第1リードフレームの裏面に形成された複数の凹部と、
前記複数の凹部とそれぞれかみ合うように前記第2絶縁層の主面に形成された複数の凸部と
をさらに備え、前記凹部は、前記半導体チップの直下を避けて形成されていることを特徴とする請求項1に記載の半導体装置。 - 前記金属接合部は、はんだであることを特徴とする請求項15に記載の半導体装置。
- 断面視において、前記金属接合部および前記第1リードフレームの主面の接合部分を上面として前記第1リードフレームの裏面に向かって幅広となるような等脚台形状の熱伝導領域が形成されていることを特徴とする請求項15に記載の半導体装置。
- 断面視において、前記熱伝導領域と前記第1リードフレームの裏面のなす角は、45°以下であることを特徴とする請求項17に記載の半導体装置。
- 断面視において、前記複数の凹部および前記複数の凸部は、前記熱伝導領域に形成されていないことを特徴とする請求項18に記載の半導体装置。
- 第2絶縁層の前記モールド樹脂との接合面には、前記凸部が形成されていないことを特徴とする請求項15に記載の半導体装置。
- 前記半導体チップは、
半導体基板と、
前記半導体基板上に形成された絶縁膜と、
前記絶縁膜上に形成された制御電極と、
前記制御電極と接続されないように前記半導体基板上に形成された出力電極と
を備えることを特徴とする請求項1に記載の半導体装置。 - 前記半導体基板は、第1導電型を有し、
前記半導体チップは、
前記半導体基板の表面付近に第2導電型を有するように形成された第1不純物領域と、
第1導電型を有し、前記第1不純物領域に含まれるように形成された第2不純物領域と
をさらに備えることを特徴とする請求項21に記載の半導体装置。 - 前記第1導電型はn型であり、前記第2導電型はp型であることを特徴とする請求項22に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018036131A JP6660412B2 (ja) | 2018-03-01 | 2018-03-01 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018036131A JP6660412B2 (ja) | 2018-03-01 | 2018-03-01 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013151690A Division JP6301602B2 (ja) | 2013-07-22 | 2013-07-22 | パワーモジュールおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018088558A JP2018088558A (ja) | 2018-06-07 |
JP6660412B2 true JP6660412B2 (ja) | 2020-03-11 |
Family
ID=62494600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018036131A Active JP6660412B2 (ja) | 2018-03-01 | 2018-03-01 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6660412B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7241763B2 (ja) * | 2018-09-06 | 2023-03-17 | 三菱電機株式会社 | パワー半導体装置およびその製造方法、ならびに電力変換装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10125826A (ja) * | 1996-10-24 | 1998-05-15 | Hitachi Ltd | 半導体装置及びその製法 |
JP2000031338A (ja) * | 1998-07-13 | 2000-01-28 | Hitachi Ltd | 半導体装置及びその製法 |
JP3581268B2 (ja) * | 1999-03-05 | 2004-10-27 | 株式会社東芝 | ヒートシンク付半導体装置およびその製造方法 |
JP2003309224A (ja) * | 2002-04-18 | 2003-10-31 | Hitachi Ltd | 半導体装置 |
JP4023397B2 (ja) * | 2003-04-15 | 2007-12-19 | 富士電機機器制御株式会社 | 半導体モジュールおよびその製造方法 |
JP5141061B2 (ja) * | 2007-03-26 | 2013-02-13 | 住友電気工業株式会社 | パワーモジュール |
JP2008244365A (ja) * | 2007-03-29 | 2008-10-09 | Toshiba Corp | 熱接続構造、およびこれを備えた電子機器 |
JP5119981B2 (ja) * | 2008-03-04 | 2013-01-16 | 株式会社デンソー | モールドパッケージ |
JP2013070026A (ja) * | 2011-09-08 | 2013-04-18 | Rohm Co Ltd | 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置 |
-
2018
- 2018-03-01 JP JP2018036131A patent/JP6660412B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018088558A (ja) | 2018-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6280265B2 (ja) | パワーモジュール半導体装置 | |
US10366957B2 (en) | Semiconductor device | |
JP6301602B2 (ja) | パワーモジュールおよびその製造方法 | |
JP6338937B2 (ja) | パワーモジュールおよびその製造方法 | |
WO2015012180A1 (ja) | パワーモジュールおよびその製造方法 | |
JP6097013B2 (ja) | パワーモジュール半導体装置 | |
US11776867B2 (en) | Chip package | |
JP6148830B2 (ja) | パワーモジュール半導体装置 | |
JP6660412B2 (ja) | 半導体装置 | |
WO2018047485A1 (ja) | パワーモジュールおよびインバータ装置 | |
JP6818801B2 (ja) | パワーモジュールおよびその製造方法 | |
JP7053897B2 (ja) | 半導体装置、半導体装置の製造方法及び電力変換装置 | |
WO2024095710A1 (ja) | 半導体モジュール | |
JP7237258B1 (ja) | 半導体装置および電力変換装置 | |
JP2023045018A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2023040345A (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
JP2023119214A (ja) | 半導体装置 | |
JP2024013111A (ja) | 半導体素子および半導体装置 | |
JP2022123611A (ja) | 半導体装置 | |
CN114284226A (zh) | 半导体装置、半导体装置的制造方法及电力变换装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180323 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190304 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190806 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191031 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20191108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6660412 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |