JP2000031338A - 半導体装置及びその製法 - Google Patents
半導体装置及びその製法Info
- Publication number
- JP2000031338A JP2000031338A JP19696898A JP19696898A JP2000031338A JP 2000031338 A JP2000031338 A JP 2000031338A JP 19696898 A JP19696898 A JP 19696898A JP 19696898 A JP19696898 A JP 19696898A JP 2000031338 A JP2000031338 A JP 2000031338A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- main surface
- resin
- semiconductor device
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】半導体装置の高信頼性を確保し、かつ該装置の
低熱抵抗化を実現する。 【解決手段】リードフレームの隅角部及びもしくは断面
角部に面取りを施し、該面取り寸法を特定に確保して、
該リードフレームを樹脂絶縁層及びベース基板と一体化
した構造とするにより、高信頼性かつ低熱抵抗の半導体
装置を低価格で出来る。
低熱抵抗化を実現する。 【解決手段】リードフレームの隅角部及びもしくは断面
角部に面取りを施し、該面取り寸法を特定に確保して、
該リードフレームを樹脂絶縁層及びベース基板と一体化
した構造とするにより、高信頼性かつ低熱抵抗の半導体
装置を低価格で出来る。
Description
【０００１】
【発明の属する技術分野】本発明は、リードフレームの
上にスイッチング用半導体素子が固着され、これらが樹
脂層によって電気的に絶縁された半導体装置であり、特
に熱抵抗を容易に低減し、かつ高耐電圧を実現する構造
としたものである。従って、本発明による半導体装置は
汎用及び産業用電気機器などの出力制御用インバータと
して有効利用できる。
上にスイッチング用半導体素子が固着され、これらが樹
脂層によって電気的に絶縁された半導体装置であり、特
に熱抵抗を容易に低減し、かつ高耐電圧を実現する構造
としたものである。従って、本発明による半導体装置は
汎用及び産業用電気機器などの出力制御用インバータと
して有効利用できる。
【０００２】
【従来の技術】従来のこの種パワー半導体装置として特
公平3−63822号公報及び特公平6− 80748 号公報に開示
される構成がある。すなわち、リードフレーム上に半導
体素子を載置して主回路部を形成し、第１の樹脂モール
ドを形成する。次いで、ベース基板上に所定間隔の隙間
を設けて該主回路部を配置して第２の樹脂モールドを充
填し、一体の半導体装置として構成するものである。こ
の構造によれば次の問題点がある。
公平3−63822号公報及び特公平6− 80748 号公報に開示
される構成がある。すなわち、リードフレーム上に半導
体素子を載置して主回路部を形成し、第１の樹脂モール
ドを形成する。次いで、ベース基板上に所定間隔の隙間
を設けて該主回路部を配置して第２の樹脂モールドを充
填し、一体の半導体装置として構成するものである。こ
の構造によれば次の問題点がある。
【０００３】熱抵抗が特に重要視されるリードフレーム
とベース基板との間に熱伝導率の低い樹脂を充填して絶
縁層を形成する構造であり、熱抵抗を低減するために
は、この樹脂絶縁層の層厚をいかに薄くできるかが重要
なポイントである。ところが単に絶縁層の層厚を薄く
（例えば０.２mm 以下）した場合、リードフレームの一
部に曲率の小さいパターン形状の隅角部及びもしくは断
面形状の角部が主面２側に存在すると、その部分近傍に
繰り返し温度変化などによって応力集中を生じ、微小ク
ラックが発生しやすく、高電圧付加時に樹脂絶縁層の破
壊電圧を低下もしくは不安定化する原因となってしま
う。
とベース基板との間に熱伝導率の低い樹脂を充填して絶
縁層を形成する構造であり、熱抵抗を低減するために
は、この樹脂絶縁層の層厚をいかに薄くできるかが重要
なポイントである。ところが単に絶縁層の層厚を薄く
（例えば０.２mm 以下）した場合、リードフレームの一
部に曲率の小さいパターン形状の隅角部及びもしくは断
面形状の角部が主面２側に存在すると、その部分近傍に
繰り返し温度変化などによって応力集中を生じ、微小ク
ラックが発生しやすく、高電圧付加時に樹脂絶縁層の破
壊電圧を低下もしくは不安定化する原因となってしま
う。
【０００４】
【発明が解決しようとする課題】本発明は上記従来法の
問題点を解決し、低熱抵抗性で、耐電圧特性の良好なパ
ワー半導体装置を提供するものである。
問題点を解決し、低熱抵抗性で、耐電圧特性の良好なパ
ワー半導体装置を提供するものである。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に本発明では次の手段をとる。
に本発明では次の手段をとる。
【０００６】主回路部、主面１及び主面２とを有し、か
つ平面投影図中に少なくとも１つの隅角部を有するリー
ドフレーム及び樹脂絶縁層とを含み、該主回路部はスイ
ッチング用半導体素子がリードフレームの主面１上に固
着して構成され、該リードフレームの主面２に面して該
樹脂絶縁層が形成された構造を有する半導体装置におい
て、該リードフレームの少なくとも１つの該隅角部に面
取りを施したことを特徴とする半導体装置とする。
つ平面投影図中に少なくとも１つの隅角部を有するリー
ドフレーム及び樹脂絶縁層とを含み、該主回路部はスイ
ッチング用半導体素子がリードフレームの主面１上に固
着して構成され、該リードフレームの主面２に面して該
樹脂絶縁層が形成された構造を有する半導体装置におい
て、該リードフレームの少なくとも１つの該隅角部に面
取りを施したことを特徴とする半導体装置とする。
【０００７】主回路部、主面１及び主面２とを有し、か
つ垂直断面における主面２側に少なくとも１つの角部を
有するリードフレーム及び樹脂絶縁層とを含み、該主回
路部はスイッチング用半導体素子がリードフレームの主
面１上に固着して構成され、該リードフレームの主面２
に面して該樹脂絶縁層が形成された構造を有する半導体
装置において、該リードフレームの少なくとも１つの該
角部に面取りを施したことを特徴とする半導体装置とす
る。
つ垂直断面における主面２側に少なくとも１つの角部を
有するリードフレーム及び樹脂絶縁層とを含み、該主回
路部はスイッチング用半導体素子がリードフレームの主
面１上に固着して構成され、該リードフレームの主面２
に面して該樹脂絶縁層が形成された構造を有する半導体
装置において、該リードフレームの少なくとも１つの該
角部に面取りを施したことを特徴とする半導体装置とす
る。
【０００８】主回路部、主面１及び主面２とを有し、か
つ平面投影図中に少なくとも１つの隅角部を有するリー
ドフレーム及び樹脂絶縁層とを含み、該主回路部はスイ
ッチング用半導体素子がリードフレームの主面１上に固
着して構成され、該リードフレームの主面２に面して該
樹脂絶縁層が形成された構造を有する半導体装置の製法
において、樹脂シートを準備する工程、該隅角部に面取
りを施したリードフレーム、及びもしくは該リードフレ
ームの垂直断面における主面２側に面取りを施したリー
ドフレームを準備する工程、該リードフレームの主面２
と該樹脂シートとを接着して該樹脂絶縁層を形成する工
程とを含むことを特徴とする半導体装置の製法とする。
つ平面投影図中に少なくとも１つの隅角部を有するリー
ドフレーム及び樹脂絶縁層とを含み、該主回路部はスイ
ッチング用半導体素子がリードフレームの主面１上に固
着して構成され、該リードフレームの主面２に面して該
樹脂絶縁層が形成された構造を有する半導体装置の製法
において、樹脂シートを準備する工程、該隅角部に面取
りを施したリードフレーム、及びもしくは該リードフレ
ームの垂直断面における主面２側に面取りを施したリー
ドフレームを準備する工程、該リードフレームの主面２
と該樹脂シートとを接着して該樹脂絶縁層を形成する工
程とを含むことを特徴とする半導体装置の製法とする。
【０００９】
【発明の実施の形態】以下、本発明を実施例によってさ
らに詳細に説明するが、本発明はこれらに限定されな
い。
らに詳細に説明するが、本発明はこれらに限定されな
い。
【００１０】実施例１ 図１に本発明の実施例１による半導体装置の平面図を示
し、図２に断面構成図をそれぞれ示す。例えば、ＩＧＢ
Ｔ(Insulated Gate Bipolar Transisitor)などのスイッ
チング用半導体素子１１がはんだ接着層１２を介してリ
ードフレーム１３の主面１上に固着される。
し、図２に断面構成図をそれぞれ示す。例えば、ＩＧＢ
Ｔ(Insulated Gate Bipolar Transisitor)などのスイッ
チング用半導体素子１１がはんだ接着層１２を介してリ
ードフレーム１３の主面１上に固着される。
【００１１】リードフレーム１３の主面２には、樹脂絶
縁層１８を介してベース基板１５に接着される。該素子
１１はアルミニウムのワイヤボンデイング部１６により
リードフレーム１３と電気的に接合され、該リードフレ
ーム１３の一部が端子１７として樹脂モールド３０の表
面に導出され、主回路を構成する。本実施例の構成で
は、リードフレーム１３のそれぞれの隅角部に曲率Ｒの
面取りが設けられている。ここで、後述するリードフレ
ームの垂直断面における角部には曲率半径ｒ0.3mm一定
の面取りを施した。
縁層１８を介してベース基板１５に接着される。該素子
１１はアルミニウムのワイヤボンデイング部１６により
リードフレーム１３と電気的に接合され、該リードフレ
ーム１３の一部が端子１７として樹脂モールド３０の表
面に導出され、主回路を構成する。本実施例の構成で
は、リードフレーム１３のそれぞれの隅角部に曲率Ｒの
面取りが設けられている。ここで、後述するリードフレ
ームの垂直断面における角部には曲率半径ｒ0.3mm一定
の面取りを施した。
【００１２】本構造のパワー半導体装置は次の工程によ
って作製される。プレス加工により所定パターン形状
で、厚さ０.７mm のＣｕ製リードフレーム１３を形成す
る。この工程でそれぞれの隅角部に曲率半径Ｒが付与さ
れる。該リードフレーム１３の主面２とベース基板１５
との間に厚さ０.１５mm の未硬化性樹脂シートを挿入し
て加熱圧着により一体化し、該樹脂シートによって樹脂
絶縁層１８を構成する。該リードフレーム１３の主面１
に半導体素子１１としてのＩＧＢＴチップを搭載し、は
んだ接合する。次いで、直径０.３mm のＡｌワイヤによ
って素子１１及びリードフレーム１３を電気的に接続し
て主回路を構成する。
って作製される。プレス加工により所定パターン形状
で、厚さ０.７mm のＣｕ製リードフレーム１３を形成す
る。この工程でそれぞれの隅角部に曲率半径Ｒが付与さ
れる。該リードフレーム１３の主面２とベース基板１５
との間に厚さ０.１５mm の未硬化性樹脂シートを挿入し
て加熱圧着により一体化し、該樹脂シートによって樹脂
絶縁層１８を構成する。該リードフレーム１３の主面１
に半導体素子１１としてのＩＧＢＴチップを搭載し、は
んだ接合する。次いで、直径０.３mm のＡｌワイヤによ
って素子１１及びリードフレーム１３を電気的に接続し
て主回路を構成する。
【００１３】上記工程で準備された主回路部を金型中に
セットし、所定条件で型内に樹脂を充填することによっ
て樹脂モールド３０を成形し、本発明によるパワー半導
体装置を得る。本実施例では、樹脂モールド３０用材料
として表１に示す材料を用いた。表に示す配合割合は重
量比を示す。
セットし、所定条件で型内に樹脂を充填することによっ
て樹脂モールド３０を成形し、本発明によるパワー半導
体装置を得る。本実施例では、樹脂モールド３０用材料
として表１に示す材料を用いた。表に示す配合割合は重
量比を示す。
【００１４】
【表１】
【００１５】本材料は、フィラーとして酸化けい素を多
く含むので線膨張係数が１２ppm／℃ないし１５ppm／℃
と低く、成形，硬化後のベース基板１５の反りを小さ
く抑制できる。
く含むので線膨張係数が１２ppm／℃ないし１５ppm／℃
と低く、成形，硬化後のベース基板１５の反りを小さ
く抑制できる。
【００１６】モールド成形後、必要に応じてアフターキ
ュアを施して該モールド樹脂の硬化を促進する。次い
で、樹脂モールド３０の外部に導出された部分のリード
フレーム１３を切断及びもしくは成形して、所定形状の
主端子１７を有する半導体装置を得る。
ュアを施して該モールド樹脂の硬化を促進する。次い
で、樹脂モールド３０の外部に導出された部分のリード
フレーム１３を切断及びもしくは成形して、所定形状の
主端子１７を有する半導体装置を得る。
【００１７】Ｒ寸法を種々変化して作製した本実施例に
よるサンプルの温度サイクル試験後の絶縁破壊電圧測定
結果を図３に示す。温度サイクル試験は、１２５℃と−
３０℃とを各３０分保持して１サイクルとし、合計２０
０サイクル繰り返した。絶縁破壊電圧はリードフレーム
１３と、ベース基板１５とに直流電圧を印荷し、破壊に
至るまで徐々に電圧を上昇させることにより測定した。
各条件ごとに２０サンプル作製して繰り返し測定した。
よるサンプルの温度サイクル試験後の絶縁破壊電圧測定
結果を図３に示す。温度サイクル試験は、１２５℃と−
３０℃とを各３０分保持して１サイクルとし、合計２０
０サイクル繰り返した。絶縁破壊電圧はリードフレーム
１３と、ベース基板１５とに直流電圧を印荷し、破壊に
至るまで徐々に電圧を上昇させることにより測定した。
各条件ごとに２０サンプル作製して繰り返し測定した。
【００１８】図３に示すこれら測定結果から次のことが
わかる。Ｒ寸法が小さいほど、絶縁破壊電圧の平均値が
低く、かつ測定値も不安定となる。このため、実用上Ｒ
寸法は少なくとも０.３mm 必要と考える。この原因は確
認されていないが、次の様に考える。リードフレームの
Ｒ寸法が小さいと近傍の樹脂絶縁層に、温度変化などに
より応力が集中して局部的な微小クラックを発生し、樹
脂層の破壊電圧の低下につながる。
わかる。Ｒ寸法が小さいほど、絶縁破壊電圧の平均値が
低く、かつ測定値も不安定となる。このため、実用上Ｒ
寸法は少なくとも０.３mm 必要と考える。この原因は確
認されていないが、次の様に考える。リードフレームの
Ｒ寸法が小さいと近傍の樹脂絶縁層に、温度変化などに
より応力が集中して局部的な微小クラックを発生し、樹
脂層の破壊電圧の低下につながる。
【００１９】一方、Ｒ寸法が過大になるとリードフレー
ム１３のパターン形状を大きくする必要があり、装置全
体の寸法も大きくなってしまうので実用的でない。そこ
で本実施例では最大Ｒ寸法５mmとした。
ム１３のパターン形状を大きくする必要があり、装置全
体の寸法も大きくなってしまうので実用的でない。そこ
で本実施例では最大Ｒ寸法５mmとした。
【００２０】本実施例ではリードフレーム１３の平面図
で表現される隅角部及び垂直断面図で表現される主面２
側の角部の面取りの手段として、特定寸法の曲率半径Ｒ
及びｒの例について示したが、これら面取りの手段は例
えば図４もしくは図５に示す構造などであってよい。図
中に面取り寸法Ｃの位置関係を示す。
で表現される隅角部及び垂直断面図で表現される主面２
側の角部の面取りの手段として、特定寸法の曲率半径Ｒ
及びｒの例について示したが、これら面取りの手段は例
えば図４もしくは図５に示す構造などであってよい。図
中に面取り寸法Ｃの位置関係を示す。
【００２１】本実施例では半導体素子１１として、単数
のＩＧＢＴ素子の半導体装置の例について示したが、例
えばＭＯＳ系トランジスタ，ダイオードなど他の種類の
半導体素子であってよく、さらに、これら複数素子の組
み合わせによる特定の回路、例えばインバータ用パワー
モジュールなどであってよい。また、本実施例では樹脂
モールド３０に含まれるフィラーとして、表１に示す酸
化けい素を示したが、他の材料例えばベリリヤ，ジルコ
ニヤ，窒化けい素，窒化アルミニウム，炭化けい素など
であってよい。
のＩＧＢＴ素子の半導体装置の例について示したが、例
えばＭＯＳ系トランジスタ，ダイオードなど他の種類の
半導体素子であってよく、さらに、これら複数素子の組
み合わせによる特定の回路、例えばインバータ用パワー
モジュールなどであってよい。また、本実施例では樹脂
モールド３０に含まれるフィラーとして、表１に示す酸
化けい素を示したが、他の材料例えばベリリヤ，ジルコ
ニヤ，窒化けい素，窒化アルミニウム，炭化けい素など
であってよい。
【００２２】実施例２ 本実施例１とほぼ同様の構造を有する本発明の他の実施
例を図６に示す。実施例１との相違は次のようである。
すなわち、リードフレーム１３の垂直断面において、主
面２側の角部に曲率半径ｒの面取りを付与した構造を有
する。
例を図６に示す。実施例１との相違は次のようである。
すなわち、リードフレーム１３の垂直断面において、主
面２側の角部に曲率半径ｒの面取りを付与した構造を有
する。
【００２３】リードフレームの主面２側に曲率半径ｒの
面取り加工を加える以外については、実施例１と同様の
工程により作製した本発明の実施例２によるサンプルの
破壊電圧測定結果を図７に示す。リードフレーム隅角部
の曲率半径は１mm一定とし、その他のサンプル形状及び
試験条件は実施例１の場合と同様とした。
面取り加工を加える以外については、実施例１と同様の
工程により作製した本発明の実施例２によるサンプルの
破壊電圧測定結果を図７に示す。リードフレーム隅角部
の曲率半径は１mm一定とし、その他のサンプル形状及び
試験条件は実施例１の場合と同様とした。
【００２４】破壊電圧の平均値は、ｒ寸法の減少につれ
て低下し、０.２mm 未満ではその傾向が特に顕著であ
る。このような結果を得る原因は実施例１の場合と同様
のことが考えられる。
て低下し、０.２mm 未満ではその傾向が特に顕著であ
る。このような結果を得る原因は実施例１の場合と同様
のことが考えられる。
【００２５】実施例３ 本実施例１で用いた未硬化性樹脂シートを複数の層で構
成する複合樹脂シートに置き換え、他は実施例１と同様
の手順により作製された他の実施例を図８に示す。すな
わち、内層に既硬化性樹脂を配置し、その両面に未硬化
性樹脂を積層した複合樹脂シートによって、リードフレ
ーム１３及びベース基板１５の両者を接着して、樹脂絶
縁層１８を構成するものである。
成する複合樹脂シートに置き換え、他は実施例１と同様
の手順により作製された他の実施例を図８に示す。すな
わち、内層に既硬化性樹脂を配置し、その両面に未硬化
性樹脂を積層した複合樹脂シートによって、リードフレ
ーム１３及びベース基板１５の両者を接着して、樹脂絶
縁層１８を構成するものである。
【００２６】本実施例によれば、図９に示すようにリー
ドフレーム１３に多少の形状誤差を生じた場合であって
も、圧着成形時に剛性の高い既硬化性絶縁層によってリ
ードフレーム形状が矯正され、ベース基板１５との一定
の絶縁距離を確保することができる。図１０に比較例と
して実施例１の場合を示す。リードフレーム１３に形状
誤差があると、接着工程によって樹脂シートへの食い込
み量が局所的に増加し、ベース基板１５との絶縁距離の
確保が難しい。
ドフレーム１３に多少の形状誤差を生じた場合であって
も、圧着成形時に剛性の高い既硬化性絶縁層によってリ
ードフレーム形状が矯正され、ベース基板１５との一定
の絶縁距離を確保することができる。図１０に比較例と
して実施例１の場合を示す。リードフレーム１３に形状
誤差があると、接着工程によって樹脂シートへの食い込
み量が局所的に増加し、ベース基板１５との絶縁距離の
確保が難しい。
【００２７】実施例４ Ｒ寸法１mm，ｒ寸法０.５mm に設定して、本発明の実施
例１による半導体装置を適用した家庭用空調機の回路ブ
ロック図を図１１に示す。本図のうち、圧縮機駆動用の
モータ３を制御するスイッチング回路に、本発明による
半導体装置を適用したものである。図１２に、そのスイ
ッチング回路部の詳細を示す。図中、Ｐ及びＮの端子が
電源回路に接続される。本構成の空調機とすることによ
り、低熱抵抗でかつ高信頼性のスイッチング回路部が得
られ、省エネルギー型の空調機を提供できる。
例１による半導体装置を適用した家庭用空調機の回路ブ
ロック図を図１１に示す。本図のうち、圧縮機駆動用の
モータ３を制御するスイッチング回路に、本発明による
半導体装置を適用したものである。図１２に、そのスイ
ッチング回路部の詳細を示す。図中、Ｐ及びＮの端子が
電源回路に接続される。本構成の空調機とすることによ
り、低熱抵抗でかつ高信頼性のスイッチング回路部が得
られ、省エネルギー型の空調機を提供できる。
【００２８】図１３に本スイッチング回路部の断面構成
図を示す。スイッチング素子１１としての６個のＩＧＢ
Ｔを配置してリードフレーム１３上に主回路を形成し、
樹脂基板１４上にドライバＩＣ１９を含む制御回路部を
形成したものである。
図を示す。スイッチング素子１１としての６個のＩＧＢ
Ｔを配置してリードフレーム１３上に主回路を形成し、
樹脂基板１４上にドライバＩＣ１９を含む制御回路部を
形成したものである。
【００２９】本実施例の構成を、家庭用及びもしくは産
業用などモータを具備する他の電気機器、例えば冷蔵
庫，冷凍庫，ポンプ，搬送機などに適用することによ
り、同様に省エネルギー型の電気機器を実現できる。
業用などモータを具備する他の電気機器、例えば冷蔵
庫，冷凍庫，ポンプ，搬送機などに適用することによ
り、同様に省エネルギー型の電気機器を実現できる。
【００３０】
【発明の効果】以上説明したように、本発明によれば次
の効果が有る。
の効果が有る。
【００３１】１．リードフレームの平面投影図に示され
る隅角部の曲率半径Ｒ及びもしくは垂直断面の樹脂絶縁
層に接する主面２側の角部曲率半径ｒを特定寸法より大
きく設定するなど、この部分に面とりを施すことによっ
て、樹脂絶縁層の破壊電圧など電気絶縁特性が向上し、
かつ安定する。従って、信頼性を低下すること無く、樹
脂絶縁層の層厚を薄く設定することができる。その結果
として、半導体素子からベース基板に至る熱抵抗を低減
できるという効果が有る。
る隅角部の曲率半径Ｒ及びもしくは垂直断面の樹脂絶縁
層に接する主面２側の角部曲率半径ｒを特定寸法より大
きく設定するなど、この部分に面とりを施すことによっ
て、樹脂絶縁層の破壊電圧など電気絶縁特性が向上し、
かつ安定する。従って、信頼性を低下すること無く、樹
脂絶縁層の層厚を薄く設定することができる。その結果
として、半導体素子からベース基板に至る熱抵抗を低減
できるという効果が有る。
【００３２】２．内層に既硬化性樹脂を、表層に未硬化
性樹脂を積層する複合樹脂シートを用いてリードフレー
ム及びベース基板を接着することによって、リードフレ
ーム形状に若干の誤差を生じた場合でも、予め設計され
た絶縁距離を確保することができるという効果が有る。
性樹脂を積層する複合樹脂シートを用いてリードフレー
ム及びベース基板を接着することによって、リードフレ
ーム形状に若干の誤差を生じた場合でも、予め設計され
た絶縁距離を確保することができるという効果が有る。
【００３３】３．本発明による熱抵抗の低い半導体装置
によってモータを駆動するので、省エネルギー型の電気
機器を低価格で提供できるという効果が有る。
によってモータを駆動するので、省エネルギー型の電気
機器を低価格で提供できるという効果が有る。
【図１】本発明の実施例１によるパワー半導体装置の平
面図。
面図。
【図２】本発明の実施例１によるパワー半導体装置の断
面図。
面図。
【図３】本発明の実施例１によるパワー半導体装置の絶
縁破壊電圧測定結果を示す特性図。
縁破壊電圧測定結果を示す特性図。
【図４】本発明の実施例１によるリードフレームの断面
図。
図。
【図５】本発明の実施例１によるリードフレームの断面
図。
図。
【図６】本発明の実施例２によるパワー半導体装置の断
面図。
面図。
【図７】本発明の実施例２によるパワー半導体装置の絶
縁破壊電圧測定結果を示す特性図。
縁破壊電圧測定結果を示す特性図。
【図８】本発明の実施例３によるパワー半導体装置の断
面構成図。
面構成図。
【図９】本発明の実施例３によるパワー半導体装置の断
面構成図。
面構成図。
【図１０】本発明の実施例１によるパワー半導体装置の
断面構成図。
断面構成図。
【図１１】本発明の実施例４による空調機の回路ブロッ
ク図。
ク図。
【図１２】本発明の実施例４による空調機スイッチング
部の回路ブロック図。
部の回路ブロック図。
【図１３】本発明の実施例４による空調機スイッチング
部の断面構成図。
部の断面構成図。
１１…スイッチング用半導体素子、１２…接着層、１３
…リードフレーム、１４…樹脂基板、１５…ベース基
板、１６…ワイヤボンデイング部、１７…主端子、１８
…樹脂絶縁層、１９…ドライバＩＣ、２０…ヒートシン
ク、３０…樹脂モールド。
…リードフレーム、１４…樹脂基板、１５…ベース基
板、１６…ワイヤボンデイング部、１７…主端子、１８
…樹脂絶縁層、１９…ドライバＩＣ、２０…ヒートシン
ク、３０…樹脂モールド。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 合田 正広 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 神村 典孝 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 丹波 昭浩 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 Ｆターム(参考） 4M109 AA02 BA02 CA21 DB02 EA03 EB03 EB04 EB06 EB07 EB08 EB09 EB12 ED01 EE06 FA02 GA05
Claims (9)
- 【請求項１】主回路部、主面１及び主面２とを有し、か
つ平面投影図中に少なくとも１つの隅角部を有するリー
ドフレーム及び樹脂絶縁層とを含み、該主回路部はスイ
ッチング用半導体素子がリードフレームの主面１上に固
着して構成され、該リードフレームの主面２に面して該
樹脂絶縁層が形成された構造を有する半導体装置におい
て、該リードフレームの少なくとも１つの該隅角部に面
取りを施したことを特徴とする半導体装置。 - 【請求項２】請求項１において、前記隅角部の面取り寸
法が少なくとも０.３mm であることを特徴とする半導体
装置。 - 【請求項３】主回路部、主面１及び主面２とを有し、か
つ垂直断面における主面２側に少なくとも１つの角部を
有するリードフレーム及び樹脂絶縁層とを含み、該主回
路部はスイッチング用半導体素子がリードフレームの主
面１上に固着して構成され、該リードフレームの主面２
に面して該樹脂絶縁層が形成された構造を有する半導体
装置において、該リードフレームの主面２側に少なくと
も１つの該角部に面取りを施したことを特徴とする半導
体装置。 - 【請求項４】請求項３において、前記角部の面取り寸法
が少なくとも０.２mm であることを特徴とする半導体装
置。 - 【請求項５】請求項１ないし請求項４のいずれか１項記
載に於いて、前記樹脂絶縁が複数の樹脂層によって形成
された構造を有することを特徴とする半導体装置。 - 【請求項６】請求項１ないし請求項５のいずれか１項記
載に於いて、前記樹脂絶縁層のうち、少なくとも１つの
樹脂層に、少なくとも重量基準６０％の無機材料フィラ
ーが分散されて構成された構造を有することを特徴とす
る半導体装置。 - 【請求項７】請求項１ないし請求項６のいずれか１項記
載に於いて、前記リードフレームを含む主回路部が、外
装樹脂モールドによって一体成形された構造を有するこ
とを特徴とする半導体装置。 - 【請求項８】主回路部、主面１及び主面２とを有し、か
つ平面投影図中に少なくとも１つの隅角部を有するリー
ドフレーム及び樹脂絶縁層とを含み、該主回路部はスイ
ッチング用半導体素子がリードフレームの主面１上に固
着して構成され、該リードフレームの主面２に面して該
樹脂絶縁層が形成された構造を有する半導体装置の製法
において、樹脂シートを準備する工程、該隅角部の少な
くとも１つに面取りを施したリードフレーム及びもしく
は該リードフレームの垂直断面における主面２側の角部
の少なくとも１つに面取りを施したリードフレームを準
備する工程、該リードフレームの主面２と該樹脂シート
とを接着して該樹脂絶縁層を形成する工程とを含むこと
を特徴とする半導体装置の製法。 - 【請求項９】請求項８に於いて、前記樹脂シートが複数
の樹脂層によって構成され、少なくとも１つの樹脂層が
未硬化性生シートであり、少なくとも他の１つの樹脂層
が既硬化性シートである複合構造を有することを特徴と
する半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19696898A JP2000031338A (ja) | 1998-07-13 | 1998-07-13 | 半導体装置及びその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19696898A JP2000031338A (ja) | 1998-07-13 | 1998-07-13 | 半導体装置及びその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000031338A true JP2000031338A (ja) | 2000-01-28 |
Family
ID=16366653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19696898A Pending JP2000031338A (ja) | 1998-07-13 | 1998-07-13 | 半導体装置及びその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000031338A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076236A (ja) * | 2000-09-04 | 2002-03-15 | Hitachi Ltd | 半導体装置 |
| JP2008263149A (ja) * | 2007-04-15 | 2008-10-30 | Nippon Inter Electronics Corp | 半導体装置およびその製造方法ならびに製造装置 |
| US8097951B2 (en) | 2008-03-04 | 2012-01-17 | Sanyo Electric Co., Ltd. | Integrated circuit having wiring layer and a pattern in which a gap is formed and method for manufacturing same |
| US8536687B2 (en) | 2011-01-12 | 2013-09-17 | Renesas Electronics Corporation | Semiconductor device having separated heatsink and chip mounting portion |
| WO2015012181A1 (ja) * | 2013-07-22 | 2015-01-29 | ローム株式会社 | パワーモジュールおよびその製造方法 |
| JP2015076441A (ja) * | 2013-10-07 | 2015-04-20 | ローム株式会社 | パワーモジュールおよびその製造方法 |
| US9679786B2 (en) | 2015-02-26 | 2017-06-13 | Delta Electronics, Inc. | Packaging module of power converting circuit and method for manufacturing the same |
| JP2018088558A (ja) * | 2018-03-01 | 2018-06-07 | ローム株式会社 | 半導体装置 |
-
1998
- 1998-07-13 JP JP19696898A patent/JP2000031338A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076236A (ja) * | 2000-09-04 | 2002-03-15 | Hitachi Ltd | 半導体装置 |
| JP2008263149A (ja) * | 2007-04-15 | 2008-10-30 | Nippon Inter Electronics Corp | 半導体装置およびその製造方法ならびに製造装置 |
| US8097951B2 (en) | 2008-03-04 | 2012-01-17 | Sanyo Electric Co., Ltd. | Integrated circuit having wiring layer and a pattern in which a gap is formed and method for manufacturing same |
| US8536687B2 (en) | 2011-01-12 | 2013-09-17 | Renesas Electronics Corporation | Semiconductor device having separated heatsink and chip mounting portion |
| WO2015012181A1 (ja) * | 2013-07-22 | 2015-01-29 | ローム株式会社 | パワーモジュールおよびその製造方法 |
| JP2015023212A (ja) * | 2013-07-22 | 2015-02-02 | ローム株式会社 | パワーモジュールおよびその製造方法 |
| US9673128B2 (en) | 2013-07-22 | 2017-06-06 | Rohm Co., Ltd | Power module and fabrication method for the same |
| JP2015076441A (ja) * | 2013-10-07 | 2015-04-20 | ローム株式会社 | パワーモジュールおよびその製造方法 |
| US9679786B2 (en) | 2015-02-26 | 2017-06-13 | Delta Electronics, Inc. | Packaging module of power converting circuit and method for manufacturing the same |
| TWI594381B (zh) * | 2015-02-26 | 2017-08-01 | 台達電子工業股份有限公司 | 功率轉換電路的封裝模組及其製造方法 |
| JP2018088558A (ja) * | 2018-03-01 | 2018-06-07 | ローム株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12080674B2 (en) | Double-sided cooling type power module and manufacturing method therefor | |
| US9691730B2 (en) | Semiconductor device and method for manufacturing the same | |
| JPH11233712A (ja) | 半導体装置及びその製法とそれを使った電気機器 | |
| US9171773B2 (en) | Semiconductor device | |
| KR101513961B1 (ko) | 전력 반도체 모듈 및 그 제조방법 | |
| CN111276447B (zh) | 双侧冷却功率模块及其制造方法 | |
| JP2009536458A (ja) | 半導体モジュール及びその製造方法 | |
| US11469163B2 (en) | Low stress asymmetric dual side module | |
| US20120235293A1 (en) | Semiconductor device including a base plate | |
| JP2003124400A (ja) | 半導体パワーモジュールおよびその製造方法 | |
| CN202487565U (zh) | 半导体装置 | |
| JP2000031338A (ja) | 半導体装置及びその製法 | |
| KR102405276B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
| JP2010192591A (ja) | 電力用半導体装置とその製造方法 | |
| JP2003068978A (ja) | 半導体装置及びその製造方法 | |
| US11201099B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN110858577B (zh) | 半导体装置 | |
| CN216145615U (zh) | 半导体电路 | |
| JP2000183281A (ja) | 半導体装置及びその製造方法 | |
| JP7479771B2 (ja) | 半導体装置、半導体装置の製造方法及び電力変換装置 | |
| CN111681997B (zh) | 功率封装模块及电子装置 | |
| CN116888730A (zh) | 功率半导体器件及制造方法 | |
| JP2002033433A (ja) | 半導体装置およびその製法 | |
| JP2003309224A (ja) | 半導体装置 | |
| JPH07335823A (ja) | 半導体装置，電子回路装置及び電子機器 |