JP2015076441A - パワーモジュールおよびその製造方法 - Google Patents

パワーモジュールおよびその製造方法 Download PDF

Info

Publication number
JP2015076441A
JP2015076441A JP2013210220A JP2013210220A JP2015076441A JP 2015076441 A JP2015076441 A JP 2015076441A JP 2013210220 A JP2013210220 A JP 2013210220A JP 2013210220 A JP2013210220 A JP 2013210220A JP 2015076441 A JP2015076441 A JP 2015076441A
Authority
JP
Japan
Prior art keywords
metal plate
power module
resin
insulating layer
module according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013210220A
Other languages
English (en)
Other versions
JP6401444B2 (ja
JP2015076441A5 (ja
Inventor
吉原　克彦
Katsuhiko Yoshihara
克彦 吉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2013210220A priority Critical patent/JP6401444B2/ja
Publication of JP2015076441A publication Critical patent/JP2015076441A/ja
Publication of JP2015076441A5 publication Critical patent/JP2015076441A5/ja
Application granted granted Critical
Publication of JP6401444B2 publication Critical patent/JP6401444B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】金属ベースが分割可能でかつ構造が簡単で、製造が容易かつ製造時の信頼性が高いパワーモジュールおよびその製造方法を提供する。【解決手段】パワーモジュール２０は、絶縁層２２と、絶縁層２２上に配置され、互いに分割された第１金属板１８１および第２金属板１９１と、第１金属板１８１上に配置された半導体デバイス１と、第１金属板１８１と第２金属板１９１とを接続する樹脂接続板２６とを備える。【選択図】図９

Description

本発明は、パワーモジュールおよびその製造方法に関し、特に金属ベースが分割可能でかつ構造が簡単で、製造が容易かつ製造時の信頼性が高いパワーモジュールおよびその製造方法に関する。
従来、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）のような半導体デバイスを含むパワーチップがリードフレーム上に搭載され、系全体が樹脂でモールドされたパワーモジュールが知られている（例えば、特許文献１および特許文献２参照。）。動作状態において、半導体デバイスは発熱するため、リードフレームの裏面に絶縁層を介してヒートシンクを配置し、半導体デバイスを冷却するのが一般的である。
特許３２０１２７７号公報 特開２００５−１０９１００号公報
本発明の目的は、金属ベースが分割可能でかつ構造が簡単で、製造が容易かつ製造時の信頼性が高いパワーモジュールおよびその製造方法を提供することにある。
本発明の一態様によれば、絶縁層と、前記絶縁層上に配置され、互いに分割された第１金属板および第２金属板と、前記第１金属板上に配置された半導体デバイスと、前記第１金属板と前記第２金属板とを接続する樹脂接続板とを備えるパワーモジュールが提供される。
本発明の他の態様によれば、互いに分割された第１金属板および第２金属板を形成する工程と、前記第１金属板の表面上にはんだを介して半導体デバイスを形成する工程と、樹脂接続板を用いて前記第１金属板と前記第２金属板とを接続する工程と、前記半導体デバイスと前記第２金属板とをボンディングワイヤを介して電気的に接続する工程と、前記第１金属板および前記第２金属板、前記半導体デバイス、前記ボンディングワイヤ、前記樹脂接続板をモールド樹脂を用いてモールディングする工程と、前記第１金属板および前記第２金属板の裏面上に絶縁層を形成する工程とを有するパワーモジュールの製造方法が提供される。
本発明によれば、金属ベースが分割可能でかつ構造が簡単で、製造が容易かつ製造時の信頼性が高いパワーモジュールおよびその製造方法を提供することができる。
比較例１に係るパワーモジュールの模式的断面構造図。 比較例２に係るパワーモジュールの模式的断面構造図。 比較例３に係るパワーモジュールの模式的断面構造図。 比較例４に係るパワーモジュールの模式的断面構造図。 比較例５に係るパワーモジュールの模式的断面構造図。 比較例６に係るパワーモジュールの模式的断面構造図。 比較例６に係るパワーモジュールを適用したツーインワンモジュール（2 in 1 Module）を作成するためのフレーム構造（半導体チップ実装前）の模式的平面構造図。 比較例６に係るパワーモジュールを適用したツーインワンモジュールを作成するためのフレーム構造（半導体チップ実装後）の模式的平面構造図。 （ａ）実施の形態に係るパワーモジュールの模式的断面構造図、（ｂ）ヒートシンク上に搭載した実施の形態に係るパワーモジュールの模式的断面構造図、（ｃ）ヒートシンク上に搭載した実施の形態の変形例に係るパワーモジュールの模式的断面構造図。 実施の形態に係るパワーモジュールを適用したツーインワンモジュール（半導体チップ実装前）の模式的平面構造図。 実施の形態に係るパワーモジュールを適用したツーインワンモジュール（半導体チップ実装後）の模式的平面構造図。 半導体デバイスとしてＩＧＢＴを適用した実施の形態に係るパワーモジュールであって、ツーインワンモジュールの模式的回路表現図。 （ａ）図１１のＩ−Ｉ線に沿う模式的断面構造図、（ｂ）図１１のＩ−Ｉ線に沿う別の模式的断面構造図。 図１１のＩＩ−ＩＩ線に沿う模式的断面構造図。 実施の形態に係るパワーモジュールを適用した別のツーインワンモジュール（半導体チップ実装後）の模式的平面構造図。 （ａ）図１５のＩＩＩ−ＩＩＩ線に沿う模式的断面構造図、（ｂ）図１５のＩＩＩ−ＩＩＩ線に沿う別の模式的断面構造図。 （ａ）図１５のＡ領域の拡大された模式的平面構造図、（ｂ）図１７（ａ）のＩＶ−ＩＶ線に沿う模式的断面構造図。 実施の形態に係るパワーモジュールであって、（ａ）ワンインワンモジュール（1 in 1 Module）のＳｉＣ ＭＯＳＦＥＴの模式的回路表現図、（ｂ）ワンインワンモジュールのＩＧＢＴの模式的回路表現図。 実施の形態に係るパワーモジュールであって、ワンインワンモジュールのＳｉＣ ＭＯＳＦＥＴの詳細回路表現図。 実施の形態に係るパワーモジュールであって、（ａ）ツーインワンモジュールのＳｉＣ ＭＯＳＦＥＴの模式的回路表現図、（ｂ）ツーインワンモジュールのＩＧＢＴの模式的回路表現図。 実施の形態に係るパワーモジュールに適用する半導体デバイスの例であって、（ａ）ＳｉＣ 絶縁ゲート電界効果トランジスタ（ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）の模式的断面構造図、（ｂ）ＩＧＢＴの模式的断面構造図。 実施の形態に係るパワーモジュールに適用する半導体デバイスの例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ ＭＯＳＦＥＴの模式的断面構造図。 実施の形態に係るパワーモジュールに適用する半導体デバイスの例であって、エミッタパッド電極ＥＰ、ゲートパッド電極ＧＰを含むＩＧＢＴの模式的断面構造図。 実施の形態に係るパワーモジュールを用いて構成した３相交流インバータの模式的回路構成において、（ａ）半導体デバイスとしてＳｉＣ ＭＯＳＦＥＴを適用し、電源端子ＰＬ、接地端子ＮＬ間にスナバコンデンサを接続した回路構成例、（ｂ）半導体デバイスとしてＩＧＢＴを適用し、電源端子ＰＬ、接地端子ＮＬ間にスナバコンデンサを接続した回路構成例。 半導体デバイスとしてＳｉＣ ＭＯＳＦＥＴを適用した実施の形態に係るパワーモジュールを用いて構成した３相交流インバータの模式的回路構成図。 半導体デバイスとしてＩＧＢＴを適用した実施の形態に係るパワーモジュールを用いて構成した３相交流インバータの模式的回路構成図。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各構成部品の厚みと平面寸法との関係等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
（比較例）
比較例１に係るパワーモジュールの模式的断面構造は、図１に示すように表される。
比較例１に係るパワーモジュール２０Ａにおいては、図１に示すように、半導体チップ１が、チップ下はんだ２を介して、絶縁基板３に接続されている。この絶縁基板３は、表面銅箔４、セラミックス基板５、ランド１０、裏面銅箔６より構成されている。この絶縁基板３は、絶縁基板下はんだ７を介して、金属ベース板８に接続されている。絶縁基板３は、市販のＤＢＣ（Direct Bonding Copper）基板等を加工して形成可能である。
エミッタＥ（ソースＳ）側電力端子１１は、ボンディングワイヤ（ＷＢ）１２・ランド１０・ボンディングワイヤ（ＷＢ）９を介して、半導体チップ１のエミッタ電極（ソース電極）に接続され、コレクタＣ（ドレインＤ）側電力端子１４は、ボンディングワイヤ（ＷＢ）１３・表面銅箔４・チップ下はんだ２を介して、半導体チップ１のコレクタ電極（ドレイン電極）に接続されている。ここで、半導体チップ１が、例えば、ＩＧＢＴの場合には、電力端子１１・１４は、エミッタＥ側電力端子１１・コレクタＣ側電力端子１４となり、ＳｉＣ ＭＯＳＦＥＴの場合には、電力端子１１・１４は、ソースＳ側電力端子１１・ドレインＤ側電力端子１４となる。
半導体チップ１からの電流取り出しは、エミッタＥ（ソースＳ）側電力端子１１およびコレクタＣ（ドレインＤ）側電力端子１４を介して実施される。すなわち、半導体チップ１からの電流取り出しは、コレクタＣ（ドレインＤ）側電力端子１４・ボンディングワイヤ（ＷＢ）１３・表面銅箔４・チップ下はんだ２・コレクタ電極（ドレイン電極）・エミッタ電極（ソース電極）・ボンディングワイヤ（ＷＢ）９・ランド１０・エミッタＥ（ソースＳ）側電力端子１１経由で行われる。これらの配線は、樹脂ケース１５の中に収納され、シリコーンゲル１６によって、絶縁封止されている。
比較例１に係るパワーモジュール２０Ａの厚さＨ１は、例えば、約２２ｍｍ程度である。
比較例１に係るパワーモジュール２０Ａにおいては、半導体チップ１の通電で生じる電力損失によって、熱が発生する。この熱は、チップ下はんだ２・表面銅箔４・セラミックス基板５・裏面銅箔６・絶縁基板下はんだ７・金属ベース板８を経由して、図示しない冷却器により冷却される。半導体チップ１からの発熱は、これらの部材を介して冷却されるため、比較例１に係るパワーモジュール２０Ａにおいては、半導体チップ１で発生した熱が充分に冷却できない。このため、半導体チップ１に通電可能な電流量は、相対的に少なくなってしまう。
このように半導体チップ１で発生した熱を、いかに効率良くパワーモジュール２０Ａの裏面に熱伝導させられるかにより、パワーモジュール２０Ａで通電可能な電流値が決まる。
例えば、産業用ロボットや電気自動車 (ＥＶ：Electric Vehicle）・ハイブリッド電気自動車 (ＨＥＶ：Hybrid Electric Vehicle)などの車載用途のパワーモジュールでは、小型化が望まれており、小型であっても大電流が導通可能なパワーモジュールの必要性が出てきている。
これらのニーズに対して取り組まれている構造の工夫を以下に説明する。
比較例２に係るパワーモジュールの模式的断面構造は、図２に示すように表される。
比較例２に係るパワーモジュール２０Ａは、図２に示すように、比較例１に係るパワーモジュール２０Ａ（図１）から金属ベース板８とこれを接続するための絶縁基板下はんだ７を取り除き、低熱抵抗化を図った構造を有する。
比較例３に係るパワーモジュールの模式的断面構造は、図３に示すように表される。
比較例３に係るパワーモジュール２０Ａは、図３に示すように、比較例２のパワーモジュール２０Ａ（図２）の樹脂ケース１５とシリコーンゲル１６の代わりにモールド樹脂１７によって全体を封止した構造を有する。熱抵抗は、比較例２に係るパワーモジュール２０Ａ（図２）と同程度である。
比較例４に係るパワーモジュールの模式的断面構造は、図４に示すように表される。
比較例４に係るパワーモジュール２０Ａは、図４に示すように、比較例３に係るパワーモジュール２０Ａ（図３）のコクタ側電力端子１４およびエミッタ側電力端子１１の代わりに半導体チップ搭載リードフレーム１８およびリードフレーム１９をセラミックス基板５に接合した構造を有する。また、セラミックス基板５の裏面には、金属板２００が貼り付けられている。熱抵抗自体は、比較例３に係るパワーモジュール２０Ａ（図３）と変わりは無いが、部品点数が削減されている。
比較例５に係るパワーモジュールの模式的断面構造は、図５に示すように表される。
比較例５に係るパワーモジュール２０Ａは、図５に示すように、比較例４に係るパワーモジュール２０Ａ（図４）のセラミックス基板５の代わりに絶縁シート２１を適用している点で異なる。比較例５に係るパワーモジュール２０Ａのメリットは、セラミックス基板５からなる絶縁基板を作製する必要が無くなる点である。絶縁シート２１自身の熱抵抗はセラミックス基板５に比べ高いため、熱抵抗上のメリットは無い。
比較例６に係るパワーモジュールの模式的断面構造は、図６に示すように表される。
比較例６に係るパワーモジュール２０Ｂは、図６に示すように、比較例４に係るパワーモジュール２０Ａ（図４）のセラミックス基板５および比較例５に係るパワーモジュール２０Ａ（図５）の絶縁シート２１の代わりに有機絶縁樹脂層２２を適用している。
比較例６に係るパワーモジュール２０Ｂの厚さＨ２は、例えば、約７．７ｍｍ程度である。
比較例６に係るパワーモジュール２０Ｂ（図６）では、セラミックス基板５を使用するパワーモジュール構造（図１〜図４）よりも構造が簡単化され、熱抵抗も低くなるというメリットがある。また、絶縁基板としてセラミックス基板５の代わりに絶縁シート２１を用いる比較例５に係るパワーモジュール２０Ａ（図５）に比べても、金属板２００が不要となるので、熱抵抗が低い。
比較例１〜４に係るパワーモジュール２０Ａ（図１〜図４）のように、絶縁部分に硬いセラミックス基板５を配置した構造や、それ自体は硬くないが、裏面に金属板２００を配置した比較例５に係るパワーモジュール２０Ａ（図５）では、半導体チップ１を搭載する回路パターンを分割することができる。表面側のチップ搭載部は回路パターンとして分割したパターンを配置し、その下にセラミックス基板５や金属板２００を配置すれば、表面側のパターンを分割してもその形状を維持することができるからである。
一方、比較例６に係るパワーモジュール２０Ｂ（図６）においては、裏面側を有機絶縁膜（有機絶縁樹脂層２２）としており、セラミックス基板５や金属板２００のように硬いものではないため不都合が生じる。この不都合を以下の図７および図８を用いて説明する。
比較例６に係るパワーモジュール２０Ｂを適用したツーインワンモジュール（2 in 1 Module）を作成するための半導体チップ実装前のフレーム構造の模式的平面構造は、図７に示すように表される。
図７は、比較例６に係るパワーモジュール２０Ｂ（図６）において、モータなどを駆動するために金属板（１８１・１８２・１９１）で回路を構成したものである。半導体チップ搭載リードフレーム（下アーム）１８1（Ｏ）、半導体チップ搭載リードフレーム（上アーム）１８2（Ｐ）、リードフレーム１９（Ｎ）は、回路構成上、個々のパーツにする必要があり、フレーム２３に形成したタイバー（外側）２４・タイバー（内側）２５によって、一体として形成されている。これらタイバー（外側）２４・タイバー（内側）２５の材質は、半導体チップ搭載リードフレーム（下アーム）１８1（Ｏ）・半導体チップ搭載リードフレーム（上アーム）１８2（Ｐ）・リードフレーム１９（Ｎ）と同一であり、プレス加工によって、打ち抜きで作製されている。ここで、半導体チップ搭載リードフレーム（下アーム）１８1（Ｏ）は、金属板１８１に接続され、半導体チップ搭載リードフレーム（上アーム）１８2（Ｐ）は、金属板１８２に接続され、リードフレーム１９（Ｎ）は、金属板１９１に接続されている。
比較例６に係るパワーモジュール２０Ｂを適用したツーインワンモジュールを作成するための半導体チップ実装後のフレーム構造の模式的平面構造は、図８に示すように表される。ここで、半導体チップ１は、具体的には、例えば、図８に示すように、ＩＧＢＴ３０1・３０2・３０3・３０4およびフリーホイールダイオード３２1・３２2・３２3・３２4などで構成可能である。ＩＧＢＴ３０1・３０2は、金属板１８２上に２チップ並列配置され、フリーホイールダイオード３２1・３２2も金属板１８２上に２チップ並列配置されている。フリーホイールダイオード３２1・３２2は、それぞれＩＧＢＴ３０1・３０2に対して逆並列接続されている。同様に、ＩＧＢＴ３０3・３０4は、金属板１８１上に２チップ並列配置され、フリーホイールダイオード３２3・３２4も金属板１８１上に２チップ並列配置されている。フリーホイールダイオード３２3・３２4は、それぞれＩＧＢＴ３０3・３０4に対して逆並列接続されている。
すなわち、チップ下はんだ２を介して半導体チップ１（ＩＧＢＴ３０3・３０4およびフリーホイールダイオード３２3・３２4）を半導体チップ搭載リードフレーム（下アーム）１８1（Ｏ）が接続された金属板１８１に接合し、同様にチップ下はんだ２を介して半導体チップ１（ＩＧＢＴ３０1・３０2およびフリーホイールダイオード３２1・３２2）を半導体チップ搭載リードフレーム（上アーム）１８2（Ｐ）が接続された金属板１８２に接合した後、ボンディングワイヤ３４1・３４2・３４3・３４4を用いて配線を行う。
この後、これら全体をモールド樹脂を用いてモールドするが、その前に、タイバー（内側）２５を切除しておく必要がある。しかしながら、樹脂モールド前にこのタイバー（内側）２５を切除してしまうと、半導体チップ１(ＩＧＢＴ３０1・３０2・３０3・３０4およびフリーホイールダイオード３２1・３２2・３２3・３２4に接合したアルミボンディングワイヤにモールド時の力が負荷され、ボンディング部にダメージが与えられてしまう。
（実施の形態）
―ワンインワンモジュール（1 in 1 Module）―
実施の形態に係るパワーモジュール２０の模式的断面構造は、図９（ａ）に示すように表される。また、ヒートシンク１００上に搭載した実施の形態に係るパワーモジュール２０の模式的断面構造は、図９（ｂ）に示すように表される。さらに、ヒートシンク１００上に搭載した実施の形態の変形例に係るパワーモジュール２０の模式的断面構造は、図９（ｃ）に示すように表される。図９（ａ）〜図９（ｃ）は、いずれもワンインワン構成のパワーモジュールに対応している。
実施の形態に係るパワーモジュール２０は、図９（ａ）に示すように、絶縁層２２と、絶縁層２２上に配置され、互いに分割された第１金属板１８１および第２金属板１９１と、第１金属板１８１上にチップ下はんだ２を介して配置された半導体デバイス１と、第１金属板１８１と第２金属板１９１とを接続する樹脂接続板２６とを備える。
チップ下はんだ２を介して半導体デバイス１を半導体チップ搭載リードフレーム１８が接続された金属板１８１に接合し、半導体デバイス１とリードフレーム１９に接続された金属板１９１とをボンディングワイヤ９を用いて配線を行う。
この後、これら全体をモールド樹脂１７を用いてモールドする。
実施の形態に係るパワーモジュール２０においては、金属板１８１・１９１は、図９（ａ）〜図９（ｃ）に示すように、樹脂接続板２６によって、互いに接続されているため、半導体チップ１に接合したボンディングワイヤ９にモールド時の力が負荷されてもボンディング部にダメージが与えられることがなく、製造時の信頼性が高い。
第１金属板１８１および第２金属板１９１は、銅、アルミニウム、銅合金、およびアルミニウム合金のいずれかで形成可能である。
また、実施の形態に係るパワーモジュール２０は、図９（ａ）に示すように、半導体デバイス１と第２金属板１９１とを電気的に接続するボンディングワイヤ９と、第１金属板１８１および第２金属板１９１・樹脂接続板２６・半導体デバイス１・ボンディングワイヤ９をモールドするモールド樹脂１７とを備え、樹脂接続板２６は、モールド樹脂１７の成型温度以上の耐熱性を有する。
また、樹脂接続板２６は、第１金属板１８１および第２金属板１９１とネジを介して接続されていても良い。
また、樹脂接続板２６は、ポリフェニレンサルファイド（ＰＳＳ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリイミド（ＰＩ）のいずれかで形成されていても良い。モールド樹脂１７の成型温度は、例えば、約１２０℃〜１３０℃であり、ポリフェニレンサルファイド（ＰＳＳ）の軟化点は、例えば、約１５０℃、ポリエーテルエーテルケトン（ＰＥＥＫ）の軟化点は、例えば、約２２０℃であり、ポリイミド（ＰＩ）の軟化点は、例えば、約５５０℃以上であり、ポリフェニレンサルファイド（ＰＳＳ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリイミド（ＰＩ）のいずれも充分に適用可能である。
また、絶縁層２２は、有機絶縁樹脂層で形成されていても良い。
また、実施の形態に係るパワーモジュール２０は、図９（ｂ）に示すように、冷却体（ヒートシンク）１００を備え、絶縁層２２は、冷却体側に配置されていても良い。
また、実施の形態の変形例に係るパワーモジュール２０において、絶縁層２２は、図９（ｃ）に示すように、第１金属板および第２金属板側に配置される硬質絶縁層２２ａと、第１金属板および第２金属板とは反対の側に配置される軟質絶縁層２２ｂとを有していても良い。
また、実施の形態の変形例に係るパワーモジュール２０は、図９（ｃ）に示すように、冷却体（ヒートシンク）１００を備え、軟質絶縁層２２ｂは、冷却体（ヒートシンク）１００側に配置されていても良い。
ここで、軟質絶縁層２２ｂは、有機材料で構成されていても良い。
また、軟質絶縁層２２ｂは、シリコーン系樹脂で構成されていても良い。
また、軟質絶縁層２２ｂには、熱伝導率の高い充填材が充填されていても良い。
ここで、軟質絶縁層２２ｂに充填される充填材は、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアのうちの少なくとも１つであっても良い。
同様に、硬質絶縁層２２ａは、有機材料で構成されていても良い。
また、硬質絶縁層２２ａは、エポキシ系樹脂、ウレタン系樹脂、アクリル系樹脂、シリコーン系樹脂のうちの少なくとも１つで構成されていても良い。
また、硬質絶縁層２２ａには、熱伝導率の高い充填材が充填されていても良い。
ここで、硬質絶縁層２２ａに充填される充填材は、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアのうちの少なくとも１つであっても良い。
―ツーインワンモジュール（2 in 1 Module）―
実施の形態に係るパワーモジュール２０Ｔ（半導体チップ実装前）の模式的平面構造は、図１０に示すように表される。また、実施の形態に係るパワーモジュール２０Ｔ（半導体チップ実装後）の模式的平面構造は、図１１に示すように表される。図１０〜図１１は、ツーインワン構成のパワーモジュールに対応している。
また、半導体デバイスとしてＩＧＢＴを適用した実施の形態に係るパワーモジュールであって、ツーインワンモジュールの模式的回路表現は、図１２に示すように表される。図１２に示すように、２個のＩＧＢＴＱ１，Ｑ４が１つのモジュールに内蔵されている。Ｇ１は、ＩＧＢＴＱ１のゲート信号端子であり、Ｅ１は、ＩＧＢＴＱ１のエミッタ端子である。Ｃ１は、ＩＧＢＴＱ１のコレクタ端子である。Ｇ４は、ＩＧＢＴＱ４のゲート信号端子であり、Ｅ４は、ＩＧＢＴＱ４のエミッタ端子であり、４は、ＩＧＢＴＱ４のコレクタ端子である。ＩＧＢＴＱ１のコレクタ端子Ｃ１は、半導体チップ搭載リードフレーム（上アーム）１８2（Ｐ）に接続される。ＩＧＢＴＱ１のエミッタ端子Ｅ１・ＩＧＢＴＱ４のコレクタ端子Ｃ４は、半導体チップ搭載リードフレーム（下アーム）１８1（Ｏ）に接続される。ＩＧＢＴＱ４のエミッタ端子Ｅ４は、リードフレーム１９（Ｎ）に接続される。Ｐは、正側電源入力端子であり、Ｎは、負側電源入力端子であり、Ｏは、出力端子である。
実施の形態に係るパワーモジュール２０Ｔは、図１０〜図１１に示すように、互いに分割された金属板１８１・１８・１９１と、金属板１８１上にチップ下はんだ２を介して配置された半導体デバイス１（ＩＧＢＴ３０3・３０4およびフリーホイールダイオード３２3・３２4）と、金属板１８２上にチップ下はんだ２を介して配置された半導体デバイス１（ＩＧＢＴ３０1・３０2およびフリーホイールダイオード３２1・３２2）と、金属板１８１・１８２・１９１を互いに接続する樹脂接続板２６とを備える。
図１０は、実施の形態に係るパワーモジュール２０Ｔにおいて、モータなどを駆動するために金属板（１８１・１８２・１９１）で回路を構成したものである。半導体チップ搭載リードフレーム（下アーム）１８1（Ｏ）、半導体チップ搭載リードフレーム（上アーム）１８2（Ｐ）、リードフレーム１９（Ｎ）は、回路構成上、個々のパーツにする必要があるため、金属板１８１・１８２・１９１は、図１１に示すように、複数の樹脂接続板２６によって、ネジ２７を介して互いに接続されている。ここで、半導体チップ搭載リードフレーム（下アーム）１８1（Ｏ）は、金属板１８１に接続され、半導体チップ搭載リードフレーム（上アーム）１８2（Ｐ）は、金属板１８２に接続され、リードフレーム１９（Ｎ）は、金属板１９１に接続されている。
ここで、半導体チップ１は、具体的には、例えば、図１１に示すように、ＩＧＢＴ３０1・３０2・３０3・３０4およびフリーホイールダイオード３２1・３２2・３２3・３２4などで構成可能である。ＩＧＢＴ３０1・３０2は、金属板１８２上に２チップ並列配置され、フリーホイールダイオード３２1・３２2も金属板１８２上に２チップ並列配置されている。フリーホイールダイオード３２1・３２2は、それぞれＩＧＢＴ３０1・３０2に対して逆並列接続されている。同様に、ＩＧＢＴ３０3・３０4は、金属板１８１上に２チップ並列配置され、フリーホイールダイオード３２3・３２4も金属板１８１上に２チップ並列配置されている。フリーホイールダイオード３２3・３２4は、それぞれＩＧＢＴ３０3・３０4に対して逆並列接続されている。
すなわち、チップ下はんだ２を介して半導体チップ１（ＩＧＢＴ３０3・３０4およびフリーホイールダイオード３２3・３２4）を半導体チップ搭載リードフレーム（下アーム）１８1（Ｏ）が接続された金属板１８１に接合し、同様にチップ下はんだ２を介して半導体チップ１（ＩＧＢＴ３０1・３０2およびフリーホイールダイオード３２1・３２2）を半導体チップ搭載リードフレーム（上アーム）１８2（Ｐ）が接続された金属板１８２に接合した後、ボンディングワイヤ３４1・３４2・３４3・３４4を用いて配線を行う。
次に、図示しないモールド金型に図１１の状態のパワーモジュールをセットし、モールド樹脂１７を用いてモールドする。このとき、樹脂接続板２６もそのままの状態で、樹脂モールドを行う。
この後、金属板１８１・１８２・１９１の裏面上に、絶縁層２２を形成する。
実施の形態に係るパワーモジュール２０Ｔにおいては、金属板１８１・１８２・１９１は、図１１に示すように、複数の樹脂接続板２６によって、ネジ２７を介して互いに接続されているため、半導体チップ１(ＩＧＢＴ３０1・３０2・３０3・３０4およびフリーホイールダイオード３２1・３２2・３２3・３２4)に接合したボンディングワイヤ３４1・３４2・３４3・３４4にモールド時の力が負荷されてもボンディング部にダメージが与えられることがなく、製造が容易かつ製造時の信頼性が高い。
金属板１８１・１８２・１９１は、銅、アルミニウム、銅合金、およびアルミニウム合金のいずれかで形成可能である。
また、実施の形態に係るパワーモジュール２０Ｔは、図９（ａ）と同様に、半導体チップ１(ＩＧＢＴ３０1・３０2・３０3・３０4およびフリーホイールダイオード３２1・３２2・３２3・３２4)に接合したボンディングワイヤ３４1・３４2・３４3・３４4と、金属板１８１・１８２・１９１・樹脂接続板２６・半導体デバイス１(ＩＧＢＴ３０1・３０2・３０3・３０4およびフリーホイールダイオード３２1・３２2・３２3・３２4)・ボンディングワイヤ３４1・３４2・３４3・３４4をモールドするモールド樹脂１７とを備え、樹脂接続板２６は、モールド樹脂１７の成型温度以上の耐熱性を有する。
また、樹脂接続板２６は、金属板１８１・１８２・１９１とネジ２７を介して接続されていても良い。
また、樹脂接続板２６は、ポリフェニレンサルファイド（ＰＳＳ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリイミド（ＰＩ）のいずれかで形成されていても良い。
また、絶縁層２２は、有機絶縁樹脂層で形成されていても良い。
また、実施の形態に係るパワーモジュール２０Ｔは、図９（ｂ）と同様に、冷却体（ヒートシンク）１００を備え、絶縁層２２は、冷却体側に配置されていても良い。
また、絶縁層２２は、図９と同様に、金属板１８１・１８２・１９１側に配置される硬質絶縁層２２ａと、金属板１８１・１８２・１９１とは反対の側に配置される軟質絶縁層２２ｂとを有していても良い。
また、図９（ｃ）と同様に、冷却体（ヒートシンク）１００を備え、軟質絶縁層２２ｂは、冷却体（ヒートシンク）１００側に配置されていても良い。
ここで、軟質絶縁層２２ｂは、有機材料で構成されていても良い。
また、軟質絶縁層２２ｂは、シリコーン系樹脂で構成されていても良い。
また、軟質絶縁層２２ｂには、熱伝導率の高い充填材が充填されていても良い。
ここで、軟質絶縁層２２ｂに充填される充填材は、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアのうちの少なくとも１つであっても良い。
同様に、硬質絶縁層２２ａは、有機材料で構成されていても良い。
また、硬質絶縁層２２ａは、エポキシ系樹脂、ウレタン系樹脂、アクリル系樹脂、シリコーン系樹脂のうちの少なくとも１つで構成されていても良い。
また、硬質絶縁層２２ａには、熱伝導率の高い充填材が充填されていても良い。
ここで、硬質絶縁層２２ａに充填される充填材は、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアのうちの少なくとも１つであっても良い。
実施の形態に係るパワーモジュール２０Ｔにおいては、半導体チップ搭載リードフレーム（下アーム）１８1(Ｏ)に接続された金属板１８１・半導体チップ搭載リードフレーム（上アーム）１８2（Ｐ）に接続された金属板１８２・リードフレーム１９（Ｎ）に接続された金属板１９１の回路パターンの保持を、タイバーによる保持に代わり、樹脂接続板２６を用いるようにしている。
回路パターンの形状保持のため、絶縁性の樹脂接続板２６をネジ２７を用いてネジ止めすることで、図９（ａ）〜図９（ｃ）と同様の熱抵抗の低いパワーモジュール構造においても、複雑な回路パターンを形成することができる。さらに、回路パターンを保持するためのフレームが不要となる。また、樹脂モールド時に使用する成型金型形状が複雑にならないために低コスト化を図ることができる。
図１１のＩ−Ｉ線に沿う模式的断面構造は、図１３（ａ）に示すように表され、図１１のＩ−Ｉ線に沿う別の模式的断面構造は、図１３（ｂ）に示すように表される。
樹脂接続板２６は、図１３（ａ）に示すように、金属板１８１および金属板１８２とネジ２７を介して接続されると共に、ネジ２７の深さは、金属板１８１および金属板１８２を貫通すると共に、金属板１８１および金属板１８２の裏面と面一に構成されていることが望ましい。或いは、ネジ２７の深さは、金属板１８１および金属板１８２を貫通せず、図１３（ｂ）に示すように、金属板１８１および金属板１８２に対して深さＤ１まで侵入するように形成されていても良い。この場合、金属板１８１および金属板１８２の厚さは、Ｄ１＋Ｄ２である。いずれも金属板１８１および金属板１８２の裏面に配置される有機絶縁樹脂層２２の信頼性を確保するためである。尚、ネジ２７の頭部分の直径は、例えば、約１．５ｍｍ、胴部分の直径は、例えば、約１．４ｍｍである。また、樹脂接続板２６の厚さは、例えば、約２．０ｍｍ、金属板１８１および金属板１８２の厚さも、例えば、約２．０ｍｍである。
また、図１１のＩＩ−ＩＩ線に沿う模式的断面構造は、図１４に示すように表される。半導体チップ搭載リードフレーム（上アーム）１８2（Ｐ）に接続された金属板１８２（Ｐ）上にはチップ下はんだ２を介してフリーホイールダイオード３２1およびＩＧＢＴ３０2が配置されている。ボンディングワイヤ３４1(ＥＡ)は、ＩＧＢＴ（Ｑ１）３０2のエミッタＥ１とフリーホイールダイオード（Ｄ１）３２1のアノードＡ１との間を接続している。ボンディングワイヤ３４1(ＡＯ)は、フリーホイールダイオード（Ｄ１）３２1のアノードＡ１と半導体チップ搭載リードフレーム（下アーム）１８1(Ｏ)に接続された金属板１８１（Ｏ）との間を接続している。
別の実施の形態に係るパワーモジュール２０Ｔ（半導体チップ実装後）の模式的平面構造は、図１５に示すように表される。図１５は、ツーインワン構成のパワーモジュールに対応している。図１０および図１１において説明した実施の形態に係るパワーモジュール２０Ｔとの違いは、樹脂接続板２６の金属板１８１・１８２・１９１に対向する面にノッチ（突起部）２９を設け、相対する金属板１８１・１８２・１９１側は、このノッチ（突起部）２９に嵌合するノッチ用穴（凹部）２８を形成してある点である。このような構成によって、ネジ２７を用いたネジ止めによる回転方向の位置ズレが無くなり、より正確な回路パターンの位置決めが可能となる。
また、図１５のＩＩＩ−ＩＩＩ線に沿う模式的断面構造は、図１６（ａ）に示すように表され、図１５のＩＩＩ−ＩＩＩ線に沿う別の模式的断面構造は、図１６（ｂ）に示すように表される。
別の実施の形態に係るパワーモジュール２０Ｔにおいては、樹脂接続板２６は、図１５〜図１６に示すように、金属板１８１・１８２・１９１に対向する面に凸状の突起部２９を備え、金属板１８１・１８２・１９１は、樹脂接続板２６に対向する面に突起部２９に嵌合する凹部２８を備える。
ここで、突起部２９は、円柱形若しくは角柱形を備えていても良い。
樹脂接続板２６は、図１６（ａ）に示すように、金属板１８１および金属板１８２とネジ２７を介して接続されると共に、ネジ２７の深さは、金属板１８１および金属板１８２を貫通すると共に、金属板１８１および金属板１８２の裏面と面一に構成されていることが望ましい。或いは、ネジ２７の深さは、金属板１８１および金属板１８２を貫通せず、図１６（ｂ）に示すように、金属板１８１および金属板１８２に対して深さＤ１まで侵入するように形成されていても良い。この場合、金属板１８１および金属板１８２の厚さは、Ｄ１＋Ｄ２である。いずれも金属板１８１および金属板１８２の裏面に配置される有機絶縁樹脂層２２の信頼性を確保するためである。さらに、樹脂接続板２６の金属板１８１・１８２・１９１に対向する面に設けられたノッチ（突起部）２９の深さは、金属板１８１および金属板１８２を貫通すると共に、金属板１８１および金属板１８２の裏面と面一に構成されていることが望ましい。或いは、ノッチ（突起部）２９の深さは、金属板１８１および金属板１８２を貫通せず、図１６（ｂ）に示すように、金属板１８１および金属板１８２に対して深さＤ１まで侵入するように形成されていても良い。いずれも金属板１８１および金属板１８２の裏面に配置される有機絶縁樹脂層２２の信頼性を確保すると共に、ネジ２７を用いたネジ止めによる回転方向の位置ズレを防止し、より正確な回路パターンの位置決めを可能にするためである。尚、ノッチ（突起部）２９の直径は、例えば、約１．４ｍｍである。また、ノッチ用穴（凹部）２８の直径は、例えば、約１．５ｍｍである。ネジ２７の頭部分の直径は、例えば、約１．５ｍｍ、胴部分の直径は、例えば、約１．４ｍｍである。また、樹脂接続板２６の厚さは、例えば、約２．０ｍｍ、金属板１８１および金属板１８２の厚さも、例えば、約２．０ｍｍである。
さらに、図１５のＡ領域の拡大された模式的平面構造は、図１７（ａ）に示すように表され、図１７（ａ）のＩＶ−ＩＶ線に沿う模式的断面構造は、図１７（ｂ）に示すように表される。図１７（ａ）および図１７（ｂ）に示すように、ボンディングワイヤ３４4の金属板１９１に接触するボンディングワイヤ３４の接続部３４Ａは、絶縁不良を回避するためには、樹脂接続板２６と充分に離隔されて形成される必要がある。この離隔距離ＳＰＤは、例えば、約２．０ｍｍである。
また、樹脂接続板２６は、ポリフェニレンサルファイド（ＰＳＳ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリイミド（ＰＩ）のいずれかで形成されていても良い。
また、実施の形態に係るパワーモジュール２０Ｔは、図９（ｂ）と同様に、冷却体（ヒートシンク）１００を備え、絶縁層２２は、冷却体側に配置されていても良い。
また、絶縁層２２は、図９と同様に、金属板１８１・１８２・１９１側に配置される硬質絶縁層２２ａと、金属板１８１・１８２・１９１とは反対の側に配置される軟質絶縁層２２ｂとを有していても良い。
また、図９（ｃ）と同様に、冷却体（ヒートシンク）１００を備え、軟質絶縁層２２ｂは、冷却体（ヒートシンク）１００側に配置されていても良い。
ここで、軟質絶縁層２２ｂは、有機材料で構成されていても良い。
また、軟質絶縁層２２ｂは、シリコーン系樹脂で構成されていても良い。
また、軟質絶縁層２２ｂには、熱伝導率の高い充填材が充填されていても良い。
ここで、軟質絶縁層２２ｂに充填される充填材は、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアのうちの少なくとも１つであっても良い。
同様に、硬質絶縁層２２ａは、有機材料で構成されていても良い。
また、硬質絶縁層２２ａは、エポキシ系樹脂、ウレタン系樹脂、アクリル系樹脂、シリコーン系樹脂のうちの少なくとも１つで構成されていても良い。
また、硬質絶縁層２２ａには、熱伝導率の高い充填材が充填されていても良い。
ここで、硬質絶縁層２２ａに充填される充填材は、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアのうちの少なくとも１つであっても良い。
（製造方法）
実施の形態に係るパワーモジュール２０の製造方法は、図９（ａ）示すように、互いに分割された第１金属板１８１および第２金属板１９１を形成する工程と、第１金属板１８１の表面上にチップ下はんだ２を介して半導体デバイス１を形成する工程と、樹脂接続板２６を用いて第１金属板１８１と第２金属板１９１とを接続する工程と、半導体デバイス１と第２金属板１９１とをボンディングワイヤ９を介して電気的に接続する工程と、第１金属板１８１および第２金属板１９１・半導体デバイス１・ボンディングワイヤ９・樹脂接続板２６をモールド樹脂１７を用いてモールディングする工程と、第１金属板１８１および第２金属板１９１の裏面上に、絶縁層２２を形成する工程とを有する。
第１金属板１８１および第２金属板１９１は、銅、アルミニウム、銅合金、およびアルミニウム合金のいずれかで形成可能である。
樹脂接続板２６は、モールド樹脂１７の成型温度以上の耐熱性を有する。
樹脂接続板２６を用いて第１金属板１８１と第２金属板１９１とを接続する工程は、ネジ２７を介して接続する工程を有する。
樹脂接続板２６は、図１５〜図１６（ａ）および図１６（ｂ）と同様に、第１金属板１８１および第２金属板１９１に対向する面に凸状の突起部２９を備え、第１金属板１８１および第２金属板１９１は、樹脂接続板２６に対向する面に突起部２９に嵌合する凹部２８を備え、樹脂接続板２８を用いて第１金属板１８１と第２金属板１９１とを接続する工程は、突起部２９と凹部２８を嵌合する工程を有していても良い。
尚、ここで説明された実施の形態に係るパワーモジュール２０の製造方法は、図１０〜図１７に示されたような複数の金属板を備えるツーインワン構成の実施の形態に係るパワーモジュール２０Ｔにおいても同様に適用可能である。
（パワーモジュールの具体例）
以下、実施の形態に係るパワーモジュール２０の具体例を説明する。もちろん、以下に説明するパワーモジュール２０でも、絶縁層２２と、絶縁層２２上に配置され、互いに分割された複数の金属板１８１・１９１と、第１金属板１８１上にチップ下はんだ２を介して配置された半導体デバイス１と、第１金属板１８１と第２金属板１９１とを接続する樹脂接続板２６とを備える。
実施の形態に係るパワーモジュール２０であって、ワンインワンモジュール（1 in 1 Module）のＳｉＣ ＭＯＳＦＥＴの模式的回路表現は、図１８（ａ）に示すように表され、ワンインワンモジュールのＩＧＢＴの模式的回路表現は、図１８（ｂ）に示すように表される。
図１８（ａ）には、ＭＯＳＦＥＴＱに逆並列接続されるダイオードＤＩが示されている。ＭＯＳＦＥＴＱの主電極は、ドレイン端子ＤＴおよびソース端子ＳＴで表される。同様に、図１８（ｂ）には、ＩＧＢＴＱに逆並列接続されるダイオードＤＩが示されている。ＩＧＢＴＱの主電極は、コレクタ端子ＣＴおよびエミッタ端子ＥＴで表される。
また、実施の形態に係るパワーモジュール２０であって、ワンインワンモジュールのＳｉＣ ＭＯＳＦＥＴの詳細回路表現は、図１９に示すように表される。
実施の形態に係るパワーモジュール２０は、例えば、ワンインワンモジュールの構成を備える。すなわち、１個のＭＯＳＦＥＴＱが１つのモジュールに内蔵されている。一例として５チップ（ＭＯＳＦＥＴ×５）搭載可能であり、それぞれのＭＯＳＦＥＴＱは、５個まで並列接続可能である。尚、５チップの内、一部をダイオードＤＩ用として搭載することも可能である。
さらに詳細には、図１９に示すように、ＭＯＳＦＥＴＱに並列にセンス用ＭＯＳＦＥＴＱｓが接続される。センス用ＭＯＳＦＥＴＱｓは、ＭＯＳＦＥＴＱと同一チップ内に、微細トランジスタとして形成されている。図１９において、ＳＳは、ソースセンス端子、ＣＳは、電流センス端子であり、Ｇは、ゲート信号端子である。なお、実施の形態においても半導体デバイスＱには、センス用ＭＯＳＦＥＴＱｓが同一チップ内に、微細トランジスタとして形成されている。
また、実施の形態に係るパワーモジュール２０Ｔであって、ツーインワンモジュールのＳｉＣ ＭＯＳＦＥＴの模式的回路表現は、図２０（ａ）に示すように表される。
図２０（ａ）に示すように、２個のＭＯＳＦＥＴＱ１，Ｑ４が１つのモジュールに内蔵されている。Ｇ１は、ＭＯＳＦＥＴＱ１のゲート信号端子であり、Ｓ１は、ＭＯＳＦＥＴＱ１のソース端子である。Ｇ４は、ＭＯＳＦＥＴＱ４のゲート信号端子であり、Ｓ４は、ＭＯＳＦＥＴＱ４のソース端子である。Ｐは、正側電源入力端子であり、Ｎは、負側電源入力端子であり、Ｏは、出力端子である。
また、実施の形態に係るパワーモジュール２０Ｔであって、ツーインワンモジュールのＩＧＢＴの模式的回路表現は、図２０（ｂ）に示すように表される。図２０（ｂ）に示すように、２個のＩＧＢＴＱ１，Ｑ４が１つのモジュールに内蔵されている。Ｇ１は、ＩＧＢＴＱ１のゲート信号端子であり、Ｅ１は、ＩＧＢＴＱ１のエミッタ端子である。Ｇ４は、ＩＧＢＴＱ４のゲート信号端子であり、Ｅ４は、ＩＧＢＴＱ４のエミッタ端子である。Ｐは、正側電源入力端子であり、Ｎは、負側電源入力端子であり、Ｏは、出力端子である。
（半導体デバイスの構成例）
実施の形態に係るパワーモジュール２０Ｔに適用する半導体デバイスの例であって、ＳｉＣ ＭＯＳＦＥＴの模式的断面構造は、図２１（ａ）に示すように表され、ＩＧＢＴの模式的断面構造は、図２１（ｂ）に示すように表される。
実施の形態に係るパワーモジュール２０Ｔに適用する半導体デバイス１１０（Ｑ）の例として、ＳｉＣ ＭＯＳＦＥＴの模式的断面構造は、図２１（ａ）に示すように、ｎ-高抵抗層からなる半導体基板１２６と、半導体基板１２６の表面側に形成されたｐベース領域１２８と、ｐベース領域１２８の表面に形成されたソース領域１３０と、ｐベース領域１２８間の半導体基板１２６の表面上に配置されたゲート絶縁膜１３２と、ゲート絶縁膜１３２上に配置されたゲート電極１３８と、ソース領域１３０およびｐベース領域１２８に接続されたソース電極１３４と、半導体基板１２６の表面と反対側の裏面に配置されたｎ+ドレイン領域１２４と、ｎ+ドレイン領域１２４に接続されたドレインパッド電極１３６とを備える。
図２１（ａ）では、半導体デバイス１１０は、プレーナゲート型ｎチャネル縦型ＳｉＣ ＭＯＳＦＥＴで構成されているが、トレンチゲート型ｎチャネル縦型ＳｉＣ ＭＯＳＦＥＴなどで構成されていても良い。
また、実施の形態に係るパワーモジュール２０Ｔに適用する半導体デバイス１１０（Ｑ）には、ＳｉＣ ＭＯＳＦＥＴの代わりに、ＧａＮ系ＦＥＴなどを適用することもできる。
実施の形態に係るパワーモジュール２０Ｔに適用する半導体デバイス１１０には、ＳｉＣ系、ＧａＮ系、若しくはＡｌＮ系のいずれかのパワーデバイスを適用可能である。
更には、実施の形態に係るパワーモジュール２０に適用する半導体デバイス１１０には、バンドギャップエネルギーが、例えば、１．１ｅＶ〜８ｅＶの半導体を用いることができる。
同様に、実施の形態に係るパワーモジュール２０Ｔに適用する半導体デバイス１１０Ａ（Ｑ）の例として、ＩＧＢＴの模式的断面構造は、図２１（ｂ）に示すように、ｎ-高抵抗層からなる半導体基板１２６と、半導体基板１２６の表面側に形成されたｐベース領域１２８と、ｐベース領域１２８の表面に形成されたエミッタ領域１３０Ｅと、ｐベース領域１２８間の半導体基板１２６の表面上に配置されたゲート絶縁膜１３２と、ゲート絶縁膜１３２上に配置されたゲート電極１３８と、エミッタ領域１３０Ｅおよびｐベース領域１２８に接続されたエミッタ電極１３４Ｅと、半導体基板１２６の表面と反対側の裏面に配置されたｐ+コレクタ領域１２４Ｐと、ｐ+コレクタ領域１２４Ｐに接続されたコレクタパッド電極１３６Ｃとを備える。
図２１（ｂ）では、半導体デバイス１１０Ａは、プレーナゲート型のｎチャネル縦型ＩＧＢＴで構成されているが、トレンチゲート型ｎチャネル縦型ＩＧＢＴなどで構成されていても良い。
実施の形態に係るパワーモジュール２０Ｔに適用する半導体デバイス１１０の例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ ＭＯＳＦＥＴの模式的断面構造は、図２２に示すように表される。ゲートパッド電極ＧＰは、ゲート絶縁膜１３２上に配置されたゲート電極１３８に接続され、ソースパッド電極ＳＰは、ソース領域１３０およびｐベース領域１２８に接続されたソース電極１３４に接続される。
また、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰは、図２２に示すように、半導体デバイス１１０の表面を覆うパッシベーション用の層間絶縁膜１４４上に配置される。尚、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰの下方の半導体基板１２６内には、図２１（ａ）或いは、図２２の中央部と同様に、微細構造のトランジスタ構造が形成されていても良い。
さらに、図２２に示すように、中央部のトランジスタ構造においても、パッシベーション用の層間絶縁膜１４４上にソースパッド電極ＳＰが延在して配置されていても良い。
実施の形態に係るパワーモジュール２０・２０Ｔに適用する半導体デバイス１１０Ａの例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＩＧＢＴの模式的断面構造は、図２３に示すように表される。ゲートパッド電極ＧＰは、ゲート絶縁膜１３２上に配置されたゲート電極１３８に接続され、エミッタパッド電極ＥＰは、エミッタ領域１３０Ｅおよびｐベース領域１２８に接続されたエミッタ電極１３４Ｅに接続される。
また、ゲートパッド電極ＧＰおよびエミッタパッド電極ＥＰは、図２３に示すように、半導体デバイス１１０Ａの表面を覆うパッシベーション用の層間絶縁膜１４４上に配置される。尚、ゲートパッド電極ＧＰおよびエミッタパッド電極ＥＰの下方の半導体基板１２６内には、図２１（ｂ）或いは、図２３の中央部と同様に、微細構造のＩＧＢＴ構造が形成されていても良い。
さらに、図２３に示すように、中央部のＩＧＢＴ構造においても、パッシベーション用の層間絶縁膜１４４上にエミッタパッド電極ＥＰが延在して配置されていても良い。
実施の形態に係るパワーモジュール２０Ｔを用いて構成した３相交流インバータ１４０の模式的回路構成において、半導体デバイスとしてＳｉＣ ＭＯＳＦＥＴを適用し、電源端子ＰＬ、接地端子ＮＬ間にスナバコンデンサＣを接続した回路構成例は、図２４（ａ）に示すように表される。同様に、実施の形態に係るパワーモジュール２０Ｔを用いて構成した３相交流インバータ１４０Ａの模式的回路構成において、半導体デバイスとしてＩＧＢＴを適用し、電源端子ＰＬ、接地端子ＮＬ間にスナバコンデンサＣを接続した回路構成例は、図２４（ｂ）に示すように表される。
実施の形態に係るパワーモジュール２０Ｔを電源Ｅと接続する際、接続ラインの有するインダクタンスＬによって、ＳｉＣ ＭＯＳＦＥＴやＩＧＢＴのスイッチング速度が速いため、大きなサージ電圧Ｌｄｉ／ｄｔを生ずる。例えば、電流変化ｄｉ＝３００Ａ、スイッチングに伴う時間変化ｄｔ＝１００ｎｓｅｃとすると、ｄｉ／ｄｔ＝３×１０9(A/s)となる。インダクタンスＬの値により、サージ電圧Ｌｄｉ／ｄｔの値は変化するが、電源Ｖにこのサージ電圧Ｌｄｉ／ｄｔが重畳される。電源端子ＰＬと接地端子ＮＬ間に接続されるスナバコンデンサＣによって、このサージ電圧Ｌｄｉ／ｄｔを吸収することができる。
（パワーモジュールを適用した応用例）
次に、図２５を参照して、半導体デバイスとしてＳｉＣ ＭＯＳＦＥＴを適用した実施の形態に係るパワーモジュール２０Ｔを用いて構成した３相交流インバータ１４０について説明する。
図２５に示すように、３相交流インバータ１４０は、ゲートドライブ部１５０と、ゲートドライブ部１５０に接続されたパワーモジュール部１５２と、３相交流モータ部１５４とを備える。パワーモジュール部１５２は、３相交流モータ部１５４のＵ相、Ｖ相、Ｗ相に対応して、Ｕ相、Ｖ相、Ｗ相のインバータが接続されている。ここで、ゲートドライブ部１５０は、図２５では、ＳｉＣ ＭＯＳＦＥＴＱ１・Ｑ４に接続されているが、図示は省略するが、同様に、ＳｉＣ ＭＯＳＦＥＴＱ２・Ｑ５、およびＳｉＣ ＭＯＳＦＥＴＱ３・Ｑ６にも接続されている。
パワーモジュール部１５２は、蓄電池（Ｅ）１４６の接続されたコンバータ１４８が接続されたプラス端子（＋）とマイナス端子（−）間に、インバータ構成のＳｉＣ ＭＯＳＦＥＴＱ１・Ｑ４、Ｑ２・Ｑ５、およびＱ３・Ｑ６が接続されている。さらに、ＳｉＣ ＭＯＳＦＥＴＱ１〜Ｑ６のソース・ドレイン間には、フリーホイールダイオードＤ１〜Ｄ６がそれぞれ逆並列に接続されている。
実施の形態に係るパワーモジュール２０Ｔでは、図２５のＵ相部分に対応する単相インバータの構造について説明されていたが、Ｖ相、Ｗ相に対応しても同様に形成して、３相パワーモジュール部１５２を形成することもできる。
次に、図２６を参照して、半導体デバイスとしてＩＧＢＴを適用した実施の形態に係るパワーモジュール２０Ｔを用いて構成した３相交流インバータ１４０Ａについて説明する。
図２６に示すように、３相交流インバータ１４０Ａは、ゲートドライブ部１５０Ａと、ゲートドライブ部１５０Ａに接続されたパワーモジュール部１５２Ａと、３相交流モータ部１５４Ａとを備える。パワーモジュール部１５２Ａは、３相交流モータ部１５４ＡのＵ相、Ｖ相、Ｗ相に対応して、Ｕ相、Ｖ相、Ｗ相のインバータが接続されている。ここで、ゲートドライブ部１５０Ａは、図２６では、ＩＧＢＴＱ１・Ｑ４に接続されているが、図示は省略するが、同様に、ＩＧＢＴＱ２・Ｑ５、およびＩＧＢＴＱ３・Ｑ６にも接続されている。
パワーモジュール部１５２Ａは、蓄電池（Ｅ）１４６Ａの接続されたコンバータ１４８Ａが接続されたプラス端子（＋）とマイナス端子（−）間に、インバータ構成のＩＧＢＴＱ１・Ｑ４、Ｑ２・Ｑ５、およびＱ３・Ｑ６が接続されている。さらに、ＩＧＢＴＱ１〜Ｑ６のエミッタ・コレクタ間には、フリーホイールダイオードＤ１〜Ｄ６がそれぞれ逆並列に接続されている。
実施の形態に係るパワーモジュール２０Ｔでは、図２６のＵ相部分に対応する単相インバータの構造について説明されていたが、Ｖ相、Ｗ相に対応しても同様に形成して、３相パワーモジュール部５２を形成することもできる。
本実施の形態に係るパワーモジュールは、ワンインワン、ツーインワン、フォーインワン、シックスインワンもしくはセブンインワン型のいずれにも形成可能である。
また、本実施の形態に係るパワーモジュールには、ＩＧＢＴ、ダイオード、Ｓｉ系ＭＯＳＦＥＴ、ＳｉＣ系ＭＯＳＦＥＴ、ＧａＮＦＥＴのいずれかの半導体デバイスが適用可能である。
以上説明したように、本発明によれば、金属ベースが分割可能でかつ構造が簡単で、製造が容易かつ製造時の信頼性が高いパワーモジュールおよびその製造方法を提供することができる。
[その他の実施の形態]
上記のように、本発明を実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
このように、本発明はここでは記載していない様々な実施の形態などを含む。
本発明に係るパワーモジュールは、ＩＧＢＴモジュール、ダイオードモジュール、ＭＯＳモジュール（Ｓｉ、ＳｉＣ、ＧａＮ）等の半導体モジュールに利用することができる。また、ケース型モジュールでＤＢＣ等の絶縁基板を使用しない構造に利用することも可能である。
１、１１０、１１０Ａ…半導体チップ（半導体デバイス）
２…チップ下はんだ
３…絶縁基板
４…表面銅箔
５…セラミックス基板
６…裏面銅箔
７…絶縁基板下はんだ
８、１８１、１８２、１９１、２００…金属板（金属ベース）
９、１３、３４1、３４2、３４3、３４4…ボンディングワイヤ（ＷＢ）
１０…ランド
１１…エミッタＥ（ソースＳ）側電力端子
１４…コレクタＣ（ドレインＤ）側電力端子
１５…樹脂ケース
１６…シリコーンゲル
１７…モールド樹脂
１８、１８1、１８2…半導体チップ搭載リードフレーム
１９…リードフレーム
２０、２０Ａ、２０Ｔ…パワーモジュール
２１…絶縁シート
２２…絶縁層（有機絶縁樹脂層）
２２ａ…硬質絶縁層
２２ｂ…軟質絶縁層
２３…フレーム
２４、２５…タイバー
２６…樹脂接続板
２７…ネジ
２８…ノッチ用穴（凹部）
２９…ノッチ（突起部）
３０1、３０2、３０3、３０4…ＩＧＢＴ
３２1、３２2、３２3、３２4…フリーホイールダイオード
３４Ａ…ボンディングワイヤ３４の接続部
１００…冷却体（ヒートシンク）
１２４…ドレイン領域
１２４Ｐ…コレクタ領域
１２６…半導体基板
１２８…ｐベース領域
１３０…ソース領域
１３０Ｅ…エミッタ領域
１３２…ゲート絶縁膜
１３４…ソース電極
１３４Ｅ…エミッタ電極
１３６…ドレインパッド電極
１３６Ｃ…コレクタパッド電極
１３８…ゲート電極
１４４…層間絶縁膜

Claims (24)

  1. 絶縁層と、
    前記絶縁層上に配置され、互いに分割された第１金属板および第２金属板と、
    前記第１金属板上に配置された半導体デバイスと、
    前記第１金属板と前記第２金属板とを接続する樹脂接続板と
    を備えることを特徴とするパワーモジュール。
  2. 前記第１金属板および前記第２金属板は、銅、アルミニウム、銅合金、およびアルミニウム合金のいずれかで形成されることを特徴とする請求項１に記載のパワーモジュール。
  3. 前記半導体デバイスと前記第２金属板とを電気的に接続するボンディングワイヤと、
    前記第１金属板および前記第２金属板と、前記樹脂接続板と、前記半導体チップと、前記ボンディングワイヤとをモールドするモールド樹脂と
    を備え、
    前記樹脂接続板は、前記モールド樹脂の成型温度以上の耐熱性を有することを特徴とする請求項１または２に記載のパワーモジュール。
  4. 前記樹脂接続板は、前記第１金属板および前記第２金属板とネジを介して接続されることを特徴とする請求項１〜３のいずれか１項に記載のパワーモジュール。
  5. 前記樹脂接続板は、前記第１金属板および前記第２金属板に対向する面に凸状の突起部を備え、
    前記第１金属板および前記第２金属板は、前記樹脂接続板に対向する面に前記突起部に嵌合する凹部を備えることを特徴とする請求項１〜４のいずれか１項に記載のパワーモジュール。
  6. 前記突起部は、円柱形若しくは角柱形を備えることを特徴とする請求項５に記載のパワーモジュール。
  7. 前記樹脂接続板は、ポリフェニレンサルファイド（ＰＳＳ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリイミド（ＰＩ）のいずれかで形成されることを特徴とする請求項１〜６のいずれか１項に記載のパワーモジュール。
  8. 前記絶縁層は、前記第１金属板および前記第２金属板側に配置される硬質絶縁層と、前記第１金属板および前記第２金属板とは反対の側に配置される軟質絶縁層とを有することを特徴とする請求項１〜７のいずれか１項に記載のパワーモジュール。
  9. 冷却体を備え、
    前記軟質絶縁層は、前記冷却体側に配置されることを特徴とする請求項８に記載のパワーモジュール。
  10. 前記軟質絶縁層は、有機材料で構成されていることを特徴とする請求項８または９に記載のパワーモジュール。
  11. 前記軟質絶縁層は、シリコーン系樹脂で構成されていることを特徴とする請求項８〜１０のいずれか１項に記載のパワーモジュール。
  12. 前記軟質絶縁層には、熱伝導率の高い充填材が充填されていることを特徴とする請求項８〜１１のいずれか１項に記載のパワーモジュール。
  13. 前記充填材は、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアのうちの少なくとも１つであることを特徴とする請求項１２に記載のパワーモジュール。
  14. 前記硬質絶縁層は、有機材料で構成されていることを特徴とする請求項８〜１３のいずれか１項に記載のパワーモジュール。
  15. 前記硬質絶縁層は、エポキシ系樹脂、ウレタン系樹脂、アクリル系樹脂、シリコーン系樹脂のうちの少なくとも１つで構成されていることを特徴とする請求項８〜１４のいずれか１項に記載のパワーモジュール。
  16. 前記硬質絶縁層には、熱伝導率の高い充填材が充填されていることを特徴とする請求項８〜１５のいずれか１項に記載のパワーモジュール。
  17. 前記充填材は、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアのうちの少なくとも１つであることを特徴とする請求項１６に記載のパワーモジュール。
  18. 前記パワーモジュールは、ワンインワン、ツーインワン、フォーインワン、シックスインワンもしくはセブンインワン型のいずれかに形成されることを特徴とする請求項１〜１７のいずれか１項に記載のパワーモジュール。
  19. 前記半導体デバイスは、ＩＧＢＴ、ダイオード、Ｓｉ系ＭＯＳＦＥＴ、ＳｉＣ系ＭＯＳＦＥＴ、ＧａＮＦＥＴのいずれかを備えることを特徴とする請求項１〜１８のいずれか１項に記載のパワーモジュール。
  20. 互いに分割された第１金属板および第２金属板を形成する工程と、
    前記第１金属板の表面上にはんだを介して半導体デバイスを形成する工程と、
    樹脂接続板を用いて前記第１金属板と前記第２金属板とを接続する工程と、
    前記半導体デバイスと前記第２金属板とをボンディングワイヤを介して電気的に接続する工程と、
    前記第１金属板および前記第２金属板、前記半導体デバイス、前記ボンディングワイヤ、前記樹脂接続板をモールド樹脂を用いてモールディングする工程と、
    前記第１金属板および前記第２金属板の裏面上に、絶縁層を形成する工程と
    を有することを特徴とするパワーモジュールの製造方法。
  21. 前記第１金属板および前記第２金属板は、銅、アルミニウム、銅合金、およびアルミニウム合金のいずれかで形成されることを特徴とする請求項２０に記載のパワーモジュールの製造方法。
  22. 前記樹脂接続板は、前記モールド樹脂の成型温度以上の耐熱性を有することを特徴とする請求項２０または２１に記載のパワーモジュールの製造方法。
  23. 前記樹脂接続板を用いて前記第１金属板と前記第２金属板とを接続する工程は、ネジを介して接続する工程を有することを特徴とする請求項２０〜２２のいずれか１項に記載のパワーモジュールの製造方法。
  24. 前記樹脂接続板は、前記第１金属板および前記第２金属板に対向する面に凸状の突起部を備え、前記第１金属板および前記第２金属板は、前記樹脂接続板に対向する面に前記突起部に嵌合する凹部を備え、
    前記樹脂接続板を用いて前記第１金属板と前記第２金属板とを接続する工程は、前記突起部と前記凹部を嵌合する工程を有することを特徴とする請求項２０〜２３のいずれか１項に記載のパワーモジュールの製造方法。
JP2013210220A 2013-10-07 2013-10-07 パワーモジュールおよびその製造方法 Active JP6401444B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013210220A JP6401444B2 (ja) 2013-10-07 2013-10-07 パワーモジュールおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013210220A JP6401444B2 (ja) 2013-10-07 2013-10-07 パワーモジュールおよびその製造方法

Publications (3)

Publication Number Publication Date
JP2015076441A true JP2015076441A (ja) 2015-04-20
JP2015076441A5 JP2015076441A5 (ja) 2016-10-20
JP6401444B2 JP6401444B2 (ja) 2018-10-10

Family

ID=53001088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013210220A Active JP6401444B2 (ja) 2013-10-07 2013-10-07 パワーモジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JP6401444B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107507808A (zh) * 2017-08-23 2017-12-22 南京晟芯半导体有限公司 一种新型igbt模块封装结构
JP2021184406A (ja) * 2020-05-21 2021-12-02 三菱電機株式会社 電力用半導体モジュール
WO2023171767A1 (ja) * 2022-03-11 2023-09-14 ニデック株式会社 半導体モジュール、電力変換装置、および半導体モジュールの製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031338A (ja) * 1998-07-13 2000-01-28 Hitachi Ltd 半導体装置及びその製法
JP2002076204A (ja) * 2000-09-04 2002-03-15 Nitto Shinko Kk 樹脂付金属板状体
JP2008078445A (ja) * 2006-09-22 2008-04-03 Yamaha Corp リードフレーム
JP2008244365A (ja) * 2007-03-29 2008-10-09 Toshiba Corp 熱接続構造、およびこれを備えた電子機器
JP2009129952A (ja) * 2007-11-20 2009-06-11 Denso Corp 半導体装置
WO2009110376A1 (ja) * 2008-03-06 2009-09-11 三菱電機株式会社 リードフレーム基板、半導体モジュール、及びリードフレーム基板の製造方法
JP2011238906A (ja) * 2010-04-14 2011-11-24 Denso Corp 半導体モジュール

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031338A (ja) * 1998-07-13 2000-01-28 Hitachi Ltd 半導体装置及びその製法
JP2002076204A (ja) * 2000-09-04 2002-03-15 Nitto Shinko Kk 樹脂付金属板状体
JP2008078445A (ja) * 2006-09-22 2008-04-03 Yamaha Corp リードフレーム
JP2008244365A (ja) * 2007-03-29 2008-10-09 Toshiba Corp 熱接続構造、およびこれを備えた電子機器
JP2009129952A (ja) * 2007-11-20 2009-06-11 Denso Corp 半導体装置
WO2009110376A1 (ja) * 2008-03-06 2009-09-11 三菱電機株式会社 リードフレーム基板、半導体モジュール、及びリードフレーム基板の製造方法
JP2011238906A (ja) * 2010-04-14 2011-11-24 Denso Corp 半導体モジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107507808A (zh) * 2017-08-23 2017-12-22 南京晟芯半导体有限公司 一种新型igbt模块封装结构
JP2021184406A (ja) * 2020-05-21 2021-12-02 三菱電機株式会社 電力用半導体モジュール
JP7019746B2 (ja) 2020-05-21 2022-02-15 三菱電機株式会社 電力用半導体モジュール
WO2023171767A1 (ja) * 2022-03-11 2023-09-14 ニデック株式会社 半導体モジュール、電力変換装置、および半導体モジュールの製造方法

Also Published As

Publication number Publication date
JP6401444B2 (ja) 2018-10-10

Similar Documents

Publication Publication Date Title
JP6765469B2 (ja) パワーモジュール半導体装置
JP6338937B2 (ja) パワーモジュールおよびその製造方法
JP5067267B2 (ja) 樹脂封止型半導体装置とその製造方法
KR101522089B1 (ko) 반도체 장치
WO2016079995A1 (ja) 半導体装置及びパワーモジュール
EP3026701B1 (en) Power module and manufacturing method thereof
US9640460B2 (en) Semiconductor device with a heat-dissipating plate
US9088226B2 (en) Power module for converting DC to AC
JP6371610B2 (ja) パワーモジュールおよびその製造方法
WO2015053219A1 (ja) パワーモジュールおよびその製造方法
US9437508B2 (en) Method for manufacturing semiconductor device and semiconductor device
US20220149752A1 (en) Half-bridge for an electric drive of an electric vehicle or a hybrid vehicle, power module for an inverter and inverter
JP2015099846A (ja) 半導体装置および半導体装置の製造方法
JP7155748B2 (ja) 半導体装置
JPWO2017138402A1 (ja) 半導体装置、パワーモジュール、およびその製造方法
JP6401444B2 (ja) パワーモジュールおよびその製造方法
WO2018047485A1 (ja) パワーモジュールおよびインバータ装置
JP6305778B2 (ja) パワーモジュールおよびその製造方法
JP2019140398A (ja) パワーモジュールおよびその製造方法
JP2015076441A5 (ja)
US11784105B2 (en) Semiconductor device and power converter
JP2012222000A (ja) 半導体モジュール及びその製造方法
JP2017199752A (ja) パワーモジュールおよびその製造方法
WO2023004661A1 (en) Semiconductor arrangement
JP6630762B2 (ja) パワーモジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160906

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180907

R150 Certificate of patent or registration of utility model

Ref document number: 6401444

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250