JP6305778B2 - パワーモジュールおよびその製造方法 - Google Patents

パワーモジュールおよびその製造方法 Download PDF

Info

Publication number
JP6305778B2
JP6305778B2 JP2014015133A JP2014015133A JP6305778B2 JP 6305778 B2 JP6305778 B2 JP 6305778B2 JP 2014015133 A JP2014015133 A JP 2014015133A JP 2014015133 A JP2014015133 A JP 2014015133A JP 6305778 B2 JP6305778 B2 JP 6305778B2
Authority
JP
Japan
Prior art keywords
power module
resin
resin layer
module according
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014015133A
Other languages
English (en)
Other versions
JP2015142066A (ja
Inventor
吉記 岩▲崎▼
吉記 岩▲崎▼
清太 岩橋
清太 岩橋
匡男 濟藤
匡男 濟藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2014015133A priority Critical patent/JP6305778B2/ja
Publication of JP2015142066A publication Critical patent/JP2015142066A/ja
Application granted granted Critical
Publication of JP6305778B2 publication Critical patent/JP6305778B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/3718Molybdenum [Mo] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、パワーモジュールおよびその製造方法に関し、特に樹脂と金属フレームとの接着性が向上し、樹脂の剥離を抑制し、耐振動性・耐湿性および信頼性が向上し、低コスト化可能なパワーモジュールおよびその製造方法に関する。
現在多くの研究機関において、シリコンカーバイド(SiC:Silicon Carbide)デバイスの研究開発が行われている。SiCパワーデバイスは、Siパワーデバイスよりも優れた低オン抵抗、高速スイッチングおよび高温動作特性を有する。
SiCパワーモジュールでは、SiCデバイスのロスが相対的に小さいため、大電流を導通可能であり、かつ高温動作が容易となったが、それを許容するためのパワーモジュールの設計は必須である。
SiCパワーデバイスのパッケージには、ケース型が採用されている。
一方、トランスファーモールドによって樹脂封止された半導体装置についても開示されている(例えば、特許文献1参照。)。
また、半導体デバイスを封止するための樹脂と接する金属基板表面に凹凸もしくは粗面化処理を形成し、密着性を向上したパワーモジュール例も開示されている(例えば、特許文献2〜4参照。)。
これまでのパワーモジュールでは、小型化の点で薄型パワーモジュールが求められ、実装プロセスにおいて、DBC(Direct Bonding Copper)基板、DBA(Direct Brazed Aluminum)基板若しくはAMB(Active Metal Brazed, Active Metal Bond)基板が使われている。
特開2005−183463号公報 特開2012−64880号公報 特開2002−299538号公報 特開2013−58739号公報
本発明の目的は、樹脂と金属フレームとの接着性が向上し、樹脂の剥離を抑制し、耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールおよびその製造方法を提供することにある。
本発明の一態様によれば、一面に金属フレームと端子とが配置された基板と、前記金属フレーム上に配置された半導体デバイスと、前記金属フレーム表面上に前記半導体デバイスを取り囲む位置に形成されたフレーム穴と、前記フレーム穴上に配置され、前記半導体デバイスを取り囲む器部材と、前記器部材を乗り越えて、前記半導体デバイスの電極と前記端子とに接続される金属配線と、前記半導体デバイスおよび前記金属フレーム上に配置され、前記半導体デバイスと前記金属配線の一部とを封止する第1樹脂層と、前記器部材の外側および第1樹脂層上に配置され、前記第1樹脂層と前記金属フレームと前記器部材と前記金属配線の少なくとも一部と前記基板とを封止する第2樹脂層とを備えるパワーモジュールが提供される。
本発明の他の態様によれば、基板の一面上に金属フレームと端子とを形成する工程と、記金属フレーム表面上に前記半導体デバイスを取り囲むフレーム穴を形成する工程と、前記フレーム穴上に前記半導体デバイスを取り囲む器部材を形成する工程と、前記金属フレーム上に半導体デバイスを配置する工程と、前記器部材を乗り越えるように前記半導体デバイスの電極と前記端子とを金属配線で電気的に接続する工程と、前記半導体デバイスおよび前記金属フレーム上に前記半導体デバイスと前記金属配線の一部とを封止する第1樹脂層を形成する工程と、前記器部材の外側および第1樹脂層上に、前記第1樹脂層と前記金属フレームと前記器部材と前記金属配線の少なくとも一部と前記基板とを封止する第2樹脂層を形成する工程とを有するパワーモジュールが提供される。
本発明によれば、樹脂と金属フレームとの接着性が向上し、樹脂の剥離を抑制し、耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールおよびその製造方法を提供することができる。
比較例に係るパワーモジュールの模式的断面構造図。 高耐熱試験における温度と時間との関係を示す図。 (a)第1の実施の形態に係るパワーモジュールの模式的平面パターン構成図、(b)図3(a)のI−I線に沿う模式的断面構造図。 第1の実施の形態に係るパワーモジュールの製造方法であって、(a)金属リブを準備する工程図、(b)金属フレームにフレーム穴を形成する工程図、(c)半田層を介して金属リブを金属フレームに接続する工程図。 (a)第1の実施の形態の変形例1に係るパワーモジュールにおいて、金属フレーム上に配置される器部材の模式的平面パターン構成図、(b)図5(a)のII−II線に沿う模式的断面構造図、(c)第1の実施の形態の変形例2に係るパワーモジュールにおいて、金属フレーム上に配置される器部材の模式的断面構造図、(d)第1の実施の形態の変形例3に係るパワーモジュールにおいて、金属フレーム上に配置される器部材の模式的断面構造図。 第1の実施の形態に係るパワーモジュールであって、(a)変形例1に係るパワーモジュールの模式的断面構造図、(b)変形例2に係るパワーモジュールの模式的断面構造図、(c)変形例3に係るパワーモジュールの模式的断面構造図。 第1の実施の形態の変形例4に係るパワーモジュールの模式的平面パターン構成図。 (a)第1の実施の形態の変形例5に係るパワーモジュールにおいて、金属フレーム上に配置される器部材の模式的断面構造図、(b)第1の実施の形態の変形例6に係るパワーモジュールにおいて、金属フレーム上に配置される器部材の模式的断面構造図、(c)第1の実施の形態の変形例7に係るパワーモジュールにおいて、金属フレーム上に配置される器部材の模式的断面構造図、(d)第1の実施の形態の変形例8に係るパワーモジュールにおいて、金属フレーム上に配置される器部材の模式的断面構造図。 第1の実施の形態に係るパワーモジュールの主要部の模式的断面構造図。 第1の実施の形態に係るパワーモジュールにおいて、セラミックス基板上に半導体デバイスを囲む器部材を配置した構成の模式的鳥瞰図。 (a)第1の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図(その1)、(b)第1の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図(その2)。 (a)第1の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図(その3)、(b)第1の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図(その4)。 (a)第1の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図(その5)、(b)第1の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図(その6)。 (a)第1の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図(その7)、(b)実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図(その8)。 (a)第2の実施の形態に係るパワーモジュールの模式的平面パターン構成図、(b)図15(a)のIII−III線に沿う模式的断面構造図。 第2の実施の形態に係るパワーモジュールの製造方法であって、(a)樹脂リブを準備する工程図、(b)金属フレームに穴を形成する工程図、(c)樹脂リブを穴を介して金属フレームに接続する工程図。 第2の実施の形態に係るパワーモジュールであって、(a)変形例1に係るパワーモジュールの模式的断面構造図、(b)変形例2に係るパワーモジュールの模式的断面構造図、(c)変形例3に係るパワーモジュールの模式的断面構造図。 第2の実施の形態の変形例4に係るパワーモジュールの模式的平面パターン構成図。 第3の実施の形態に係るパワーモジュールの模式的平面パターン構成図。 第3の実施の形態に係るパワーモジュールにおいて、セラミックス基板上に半導体デバイスを囲む器部材を配置した構成の模式的鳥瞰図。 第4の実施の形態に係るパワーモジュールの模式的平面パターン構成図。 第4の実施の形態に係るパワーモジュールにおいて、セラミックス基板上に半導体デバイスを囲む器部材を配置した構成の模式的鳥瞰図。 (a)第5の実施の形態に係るパワーモジュールの模式的断面構造図、(b)ヒートシンクを接続した第5の実施の形態に係るパワーモジュールの模式的断面構造図。 (a)第6の実施の形態に係るパワーモジュールの模式的断面構造図、(b)ヒートシンクを接続した第6の実施の形態に係るパワーモジュールの模式的断面構造図。 第7の実施の形態に係るパワーモジュールであって、ツーインワンモジュール(2 in 1 Module)(ハーフブリッジ内蔵モジュール)において、第2樹脂層を形成前の模式的平面パターン構成図。 第7の実施の形態に係るパワーモジュールであって、半導体デバイスとしてSiC 絶縁ゲート電界効果トランジスタ(MISFET:Metal Oxide Semiconductor Field Effect Transistor)を適用したツーインワンモジュール(ハーフブリッジ内蔵モジュール)の回路構成図。 第7の実施の形態に係るパワーモジュールであって、ハーフブリッジ内蔵モジュールにおいて、第2樹脂層を形成後の模式的鳥瞰構成図。 第7の実施の形態に係るパワーモジュールであって、ハーフブリッジ内蔵モジュールにおいて、上面板電極を形成後で第2樹脂層を形成前の模式的鳥瞰構成図。 実施の形態に係るパワーモジュールであって、(a)ワンインワンモジュール(1 in 1 Module)のSiC MISFETの模式的回路表現図、(b)ワンインワンモジュールのIGBTの模式的回路表現図。 実施の形態に係るパワーモジュールであって、ワンインワンモジュールのSiC MISFETの詳細回路表現図。 実施の形態に係るパワーモジュールであって、(a)ツーインワンモジュールのSiC MISFETの模式的回路表現図、(b)ツーインワンモジュールの絶縁ゲートバイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)の模式的回路表現図。 実施の形態に係るパワーモジュールに適用する半導体デバイスの例であって、(a)SiC MISFETの模式的断面構造図、(b)IGBTの模式的断面構造図。 実施の形態に係るパワーモジュールに適用する半導体デバイスの例であって、ソースパッド電極SP、ゲートパッド電極GPを含むSiC MISFETの模式的断面構造図。 実施の形態に係るパワーモジュールに適用する半導体デバイスの例であって、エミッタパッド電極EP、ゲートパッド電極GPを含むIGBTの模式的断面構造図。 実施の形態に係るパワーモジュールに適用可能な半導体デバイスの例であって、SiC DI(Double Implanted)MISFETの模式的断面構造図。 実施の形態に係るパワーモジュールに適用可能な半導体デバイスの例であって、SiC トレンチ(T:Trench)MISFETの模式的断面構造図。 実施の形態に係るパワーモジュールを用いて構成した3相交流インバータの模式的回路構成において、(a)半導体デバイスとしてSiC MISFETを適用し、電源端子PL、接地端子NL間にスナバコンデンサを接続した回路構成例、(b)半導体デバイスとしてIGBTを適用し、電源端子PL、接地端子NL間にスナバコンデンサを接続した回路構成例。 半導体デバイスとしてSiC MISFETを適用した実施の形態に係るパワーモジュールを用いて構成した3相交流インバータの模式的回路構成図。 半導体デバイスとしてIGBTを適用した実施の形態に係るパワーモジュールを用いて構成した3相交流インバータの模式的回路構成図。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各構成部品の厚みと平面寸法との関係等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
[比較例]
比較例に係るパワーモジュール20Aの模式的断面構造は、図1に示すように、セラミックス基板8と、セラミックス基板8上に配置された銅箔(金属フレーム)3と、金属フレーム3上にチップ下接合層2を介して配置された半導体デバイス1と、半導体デバイス1および金属フレーム3上に配置され、半導体デバイス1を封止する樹脂層14Aとを備える。セラミックス基板8の裏面には、銅箔9が配置されている。
比較例に係るパワーモジュールの高耐熱試験における温度Tと時間tとの関係は、模式的に図2に示すように表される。図2において、低温側の温度−T1の値は、例えば、約−50℃、高温側の温度+T2の値は、例えば、約+200℃である。高耐熱試験においては、−50℃〜+200℃の温度変化範囲で、時刻t1〜t2・時刻t3〜t4等の高温時間30分、時刻t2〜t3等の低温時間30分として、500サイクル程度の温度変化をパワーモジュールに与えている。その結果、樹脂層14Aと金属フレーム3との界面INF、樹脂層14Aと半導体デバイス1との界面INCにおいて、樹脂層14Aの剥離が生じることがある。特に、樹脂層14Aと金属からなるフレーム3との界面INFの接着性が低く、樹脂層14Aの剥離が生じ、その結果、樹脂層14Aと半導体デバイス1との界面INCにおいて樹脂層14Aの剥離が生じることがある。
[第1の実施の形態]
第1の実施の形態に係るパワーモジュール20の模式的平面パターン構成は、図3(a)に示すように表され、図3(a)のI−I線に沿う模式的断面構造は、図3(b)に示すように表される。
第1の実施の形態に係るパワーモジュール20は、図3(a)および図3(b)に示すように、金属フレーム3と、金属フレーム3上に配置された半導体デバイス1と、金属フレーム3表面上に半導体デバイス1を取り囲む位置に形成されたフレーム穴3H(図4(b)参照)と、フレーム穴3H上に配置され、半導体デバイス1を取り囲む器部材10Mと、半導体デバイス1および金属フレーム3上に配置され、半導体デバイス1を封止する樹脂層14とを備える。ここで、第1の実施の形態に係るパワーモジュール20は、セラミックス基板8を備え、金属フレーム3は、セラミックス基板8上に配置されていても良い。
第1の実施の形態に係るパワーモジュール20において、フレーム穴3Hは、半導体デバイス1を取り囲む軌跡で連続して形成されていても良い。また、この軌跡は、矩形もしくは円形を有していても良い。
また、器部材10Mは、図3(a)に示すように、連続して形成されていても良い。
また、器部材10Mは、金属リブで形成されていても良い。
また、この金属リブは、フレーム穴3H上に半田層11を介して接続されていても良い。
また、金属フレーム3は、DBC基板の表面Cu箔層で形成されていても良い。また、DBA基板若しくはAMB基板のいずれかを用いても良い。
また、第1の実施の形態に係るパワーモジュール20は、ヒートシンク100を備え、上記のDBC基板等は、ヒートシンク100上に配置されていても良い。
第1の実施の形態に係るパワーモジュール20においては、半導体デバイス1の周囲の金属フレーム3に金属リブ10Mを配置することによって、樹脂層14と金属フレーム3間の接着性を向上させることができる。
第1の実施の形態に係るパワーモジュール20においては、半導体デバイス1の周囲の金属フレーム3にフレーム穴3Hを形成し、このフレーム穴3Hに金属リブ10Mを装着する。金属リブ10Mに樹脂層14が食い込み接着性が向上する。
第1の実施の形態に係るパワーモジュール20の高耐熱試験において、図2と同様の−50℃〜+200℃の温度変化範囲で、高温時間30分・低温時間30分として、500サイクルの温度変化をパワーモジュール20に与えた結果、樹脂層14と金属フレーム3との界面、樹脂層14と半導体デバイス1との界面において、樹脂層14の剥離は観測されないと予想される。すなわち、樹脂層14と金属フレーム3との界面の接着性が向上し、樹脂層14の剥離が抑制され、その結果、樹脂層14と半導体デバイス1との界面における樹脂層14の剥離も抑制可能である。
金属リブ10Mの断面構造としては、I字構造、L字構造、逆L字構造、Γ字構造、T字構造などを採用することができる。
また、金属リブ10Mの表面は、粗面化処理されていても良い。
また、金属リブ10Mには、通し穴、ザグリ穴、タップ穴、ブリッジ構造、イケール構造などを形成し、樹脂層14との密着性をさらに向上させる構造を採用しても良い。
尚、金属リブ10Mは、半導体デバイス1の周囲の金属フレーム3上に、半導体デバイス1を2重に囲んで配置されていても良い。
また、金属リブ10Mの配置は、半導体デバイス1に近い方が良い。半導体デバイス1の封止性および接着性の向上を図るためである。また、パワーモジュール20全体における半導体デバイス1部分の占有面積を低減化可能である。
(製造方法)
第1の実施の形態に係るパワーモジュール20の製造方法は、金属フレーム3を形成する工程と、金属フレーム3上に半導体デバイス1を形成する工程と、金属フレーム3の表面上に半導体デバイス1を取り囲むフレーム穴3Hを形成する工程と、フレーム穴3H上に半導体デバイス1を取り囲む器部材10Mを形成する工程と、半導体デバイス1および金属フレーム3上に半導体デバイス1を封止する樹脂層14を形成する工程とを有する。フレーム穴3Hは、チップの周囲全体を囲むように形成する。樹脂層14を形成する工程は、モールド成型によって形成されていても良い。
(リブの形成方法)
器部材を形成する工程は、金属リブ10Mをフレーム穴3H上に半田層11を介して接続する工程を有していても良い。
第1の実施の形態に係るパワーモジュールの製造方法であって、金属リブ10Mを準備する工程は図4(a)に示すように表され、金属フレーム3の表面にフレーム穴3Hを形成する工程は図4(b)に示すように表され、半田層11を介して金属リブ10Mを金属フレーム3に接続する工程は図4(c)に示すように表される。フレーム穴3Hの深さは、Dで示されている。
また、器部材10Mの外側および第1樹脂層14上に、第1樹脂層14および金属フレーム3を封止する第2樹脂層15を形成する工程を有していても良い。
また、第1樹脂層14を形成する工程と第2樹脂層15を形成する工程は、同時にトランスファーモールド工程により実施され、第1樹脂層14と第2樹脂層15は、同一のトランスファーモールド樹脂で形成されていても良い。
或は、第1樹脂層14と第2樹脂層15は、互いに異なる材料で形成されていても良い。例えば、第1樹脂層14はソフトレジンで形成され、第2樹脂層15はハードレジンで形成されていても良い。
また、ソフトレジンは熱硬化性樹脂で形成され、ハードレジンはエポキシ系樹脂で形成されていても良い。
また、金属フレームは基板上に配置されており、基板裏面をヒートシンク上に接続する工程を有していても良い。
また、金属リブ10Mの表面をサンドブラスト処理などによって、粗面化処理する工程を有していても良い。
第1の実施の形態に係るパワーモジュール20の製造方法においては、金属フレーム3の粗面化処理の代わりに、金属リブ10Mを用いてフレームの上面に凹凸を形成することで、樹脂のくいつきを良好化し、密着性を向上している。さらに、金属リブ10Mの表面を粗面化処理することによって、接着面積が増加し、接着性が更に向上化可能である。
(変形例1)
第1の実施の形態の変形例1に係るパワーモジュールにおいて、金属フレーム3上に配置される金属リブ10Mの模式的平面パターン構成は、図5(a)に示すように表され、図5(a)のII−II線に沿う模式的断面構造は、図5(b)に示すように表される。また、第1の実施の形態に係るパワーモジュールであって、変形例1に係るパワーモジュールの模式的断面構造は、図6(a)に示すように表される。
第1の実施の形態の変形例1に係るパワーモジュールにおいては、金属リブ10Mは、図5(b)および図6(a)に示すように、金属リブ10Mに突起構造のキャップ部分10Aを備えることによって、T字構造を有していても良い。金属リブ10Mに突起構造のキャップ部分10Aを備えることによって、樹脂層14の這い上がりを防止し、また樹脂層14のくいつきを良くし、密着性を向上可能となる。
(変形例2)
第1の実施の形態の変形例2に係るパワーモジュールにおいて、金属フレーム上に配置される金属リブ10Mの模式的断面構造は、図5(c)に示すように表される。また、第1の実施の形態に係るパワーモジュールであって、変形例2に係るパワーモジュールの模式的断面構造は、図6(b)に示すように表される。
第1の実施の形態の変形例2に係るパワーモジュールにおいては、金属リブ10Mは、図5(c)および図6(b)に示すように、キャップ部分10Bを備えることによって、逆L字構造若しくはΓ(ガンマ)字構造を有していても良い。金属リブ10Mに突起構造のキャップ部分10Bを備えることによって、樹脂層14の這い上がりを防止し、また樹脂層14のくいつきを良くし、密着性を向上可能となる。
(変形例3)
第1の実施の形態の変形例3に係るパワーモジュールにおいて、金属フレーム上に配置される金属リブ10Mの模式的断面構造は、図5(d)に示すように表される。また、第1の実施の形態に係るパワーモジュールであって、変形例3に係るパワーモジュールの模式的断面構造は、図6(c)に示すように表される。
第1の実施の形態の変形例3に係るパワーモジュールにおいても、金属リブ10Mは、図5(d)および図6(c)に示すように、キャップ部分10Cを備えることによって、逆L字構造若しくはΓ字構造を有していても良い。金属リブ10Mに突起構造のキャップ部分10Cを備えることによって、樹脂層15(図9参照)のくいつきを良くし、密着性を向上可能となる。
(変形例4)
第1の実施の形態の変形例4に係るパワーモジュールの模式的平面パターン構成は、図7に示すように表される。
第1の実施の形態の変形例4に係るパワーモジュールにおいて、フレーム穴3Hは、半導体デバイス1を取り囲む軌跡で連続して2重に形成されていても良い。また、この軌跡は、矩形もしくは円形を有していても良い。
すなわち、金属リブ10M1・10M2は、図7に示すように、半導体デバイス1を取り囲む円形を有し、連続して2重に形成されていても良い。
(変形例5)
第1の実施の形態に係るパワーモジュールにおいて、金属リブ10Mの表面は、粗面化処理されていても良い。
第1の実施の形態の変形例5に係るパワーモジュールにおいて、金属フレーム上に配置される金属リブ10Mの模式的断面構造は、図8(a)に示すように表される。
第1の実施の形態の変形例5に係るパワーモジュールにおいては、I字構造を有する金属リブ10Mの表面10Sは粗面化処理されていても良い。このように、金属リブ10Mの表面10Sを粗面化処理することによって、樹脂層14・15のくいつきを良くし、密着性を向上可能となる。
(変形例6)
第1の実施の形態の変形例6に係るパワーモジュールにおいて、金属フレーム上に配置される金属リブ10Mの模式的断面構造は、図8(b)に示すように表される。
第1の実施の形態の変形例6に係るパワーモジュールにおいては、キャップ部分10Aを備えることによって、T字構造を有する金属リブ10Mの表面10Sは粗面化処理されていても良い。このように、金属リブ10Mの表面10Sを粗面化処理することによって、樹脂層14・15のくいつきを良くし、密着性を向上可能となる。
また、金属リブ10Mに突起構造のキャップ部分10Aを備えることによって、樹脂層14・15の這い上がりを防止し、また樹脂層14・15のくいつきを良くし、密着性を向上可能となる。
(変形例7)
第1の実施の形態の変形例7に係るパワーモジュールにおいて、金属フレーム上に配置される金属リブ10Mの模式的断面構造は、図8(c)に示すように表される。
第1の実施の形態の変形例7に係るパワーモジュールにおいては、キャップ部分10Bを備えることによって、逆L字構造若しくはΓ字構造を有する金属リブ10Mの表面10Sは粗面化処理されていても良い。このように、金属リブ10Mの表面10Sを粗面化処理することによって、樹脂層14・15のくいつきを良くし、密着性を向上可能となる。
また、金属リブ10Mに突起構造のキャップ部分10Bを備えることによって、樹脂層14の這い上がりを防止し、また樹脂層14のくいつきを良くし、密着性を向上可能となる。
(変形例8)
第1の実施の形態の変形例8に係るパワーモジュールにおいて、金属フレーム上に配置される金属リブ10Mの模式的断面構造は、図8(d)に示すように表される。
第1の実施の形態の変形例8に係るパワーモジュールにおいては、キャップ部分10Cを備えることによって、逆L字構造若しくはΓ字構造を有する金属リブ10Mの表面10Sは粗面化処理されていても良い。このように、金属リブ10Mの表面10Sを粗面化処理することによって、樹脂層14・15のくいつきを良くし、密着性を向上可能となる。
また、金属リブ10Mに突起構造のキャップ部分10Cを備えることによって、樹脂層15のくいつきを良くし、密着性を向上可能となる。
(パワーモジュール)
第1の実施の形態に係るパワーモジュール20の主要部の模式的断面構造は、図9に示すように表される。また、セラミックス基板8上の金属フレーム3上に金属リブ10Mを配置した構成の模式的鳥瞰構成は、図10に示すように表される。
第1の実施の形態に係るパワーモジュール20は、図9および図10に示すように、セラミックス基板8と、セラミックス基板8上の金属フレーム3上にチップ下接合層2を介して配置された半導体デバイス1と、金属フレーム3上に配置され、半導体デバイス1を囲む金属リブ10Mと、金属リブ10Mの内側に配置され、半導体デバイス1を封止する樹脂層14と、金属リブ10Mの外側および樹脂層14上に配置され、樹脂層14・金属フレーム3およびセラミックス基板8を封止する樹脂層15とを備える。
また、樹脂層14と樹脂層15は、同一材料で形成されていても良い。
また、樹脂層14と樹脂層15は、同一材料で形成され、同時にトランスファーモールド成型されていても良い。
また、樹脂層14と樹脂層15は、互いに異なる材料で形成されていても良い。
また、樹脂層14はソフトレジンで形成され、樹脂層15はハードレジンで形成されていても良い。
また、ソフトレジンは熱硬化性樹脂で形成され、ハードレジンはエポキシ系樹脂で形成されていても良い。
ソフトレジンとしては、熱硬化性樹脂などの耐熱絶縁材料を適用可能である。具体的には、シリコーン樹脂などの変性ポリシロキサンを主成分とする材料を適用可能である。ハードレジンとしては、エポキシ系樹脂などを適用可能である。
ソフトレジンの粘性は、例えば、25℃において約1100mPa・sである。一方、ハードレジンの粘性は、例えば、25℃において約5000mPa・s〜30000mPa・sである。すなわち、ハードレジンの粘性は、ソフトレジンの粘性に比べて、約4倍以上30倍以下程度である。
ソフトレジンの線熱膨張係数(CTE:Coefficient of Thermal Expansion)は、ハードレジンのCTEの値に比べて、約10倍〜100倍程度高い。例えば、ソフトレジンのCTEは、例えば、約1000ppm/Kであり、ハードレジンのCTEは、例えば、約10ppm/Kである。すなわち、ソフトレジンのCTEは、ハードレジンのCTEに比べて、約10倍以上100倍以下程度である。
ソフトレジンのヤング率は、例えば、約3.4kPaである。一方、ハードレジンのヤング率は、例えば、約15GPa〜16GPa程度である。すなわち、ハードレジンのヤング率は、ソフトレジンのヤング率に比べて、約6桁以上高い。
ここで、基板は、セラミックス基板8の表面・裏面に銅箔を形成したDBC基板を用いている。また、DBA基板若しくはAMB基板も適用可能である。また、基板としてCu基板などの金属基板を適用することも可能である。
また、第1の実施の形態に係るパワーモジュール20は、図12(b)に示すように、ヒートシンク100を備え、セラミックス基板8は、ヒートシンク100上に配置されていても良い。ここで、ヒートシンク100は、例えば、放熱用Cuベースで形成される。
また、金属リブ10Mの高さは、例えば、約0.5mm〜5mm程度である。また金属リブ10Mの壁面の厚さは、例えば、約1.0mmである。また、樹脂層14の厚さは、金属リブ10Mの高さと同程度であり、例えば、約0.5mm〜5mm程度である。また、ハードレジン15の厚さは、例えば、約4.0mm〜10mm程度である。
また、第2樹脂層15は、トランスファーモールド成型されていても良い。
セラミックス基板8は、例えば、Al、AlN、SiN、AlSiC、若しくは少なくとも表面が絶縁性のSiCなどで形成されていても良い。
第1の実施の形態に係るパワーモジュール20においては、図9に示すように、金属リブ10Mの断面構造は、I字構造を有していても良い。
(製造方法)
第1の実施の形態に係るパワーモジュール20の製造方法は、図11〜図14に示すように、金属フレーム3上に金属リブ10Mを形成する工程と、金属リブ10Mの内側の金属フレーム3上に半導体デバイス1を配置する工程と、金属リブ10Mの内側に半導体デバイス1を封止する樹脂層14を形成する工程と、金属リブ10Mの外側および樹脂層14上に樹脂層14・金属フレーム3および基板8を封止する樹脂層15を形成する工程とを有する。
第1の実施の形態に係るパワーモジュールの製造方法を図11〜図14を参照して説明する。
(a)まず、図11(a)に示すように、基板として、セラミックス基板8の表面・裏面に銅箔を形成したDBC基板を準備し、セラミックス基板8の表面上にパターニングされた銅箔3・5・7を形成後、金属フレーム3上に、フレーム穴3Hを形成する。セラミックス基板8の裏面上には、銅箔9が形成されている。尚、基板としては、DBA基板若しくはAMB基板も適用可能である。
(b)次に、図11(b)に示すように、フレーム穴3Hに器部材下接合層11を介して金属リブ10Mを形成する。器部材下接合層11には、例えば、半田層を適用可能である。
(c)次に、図12(a)に示すように、金属リブ10Mの内側の金属フレーム3上に、チップ下接合層2を介して、半導体デバイス1をダイボンディングにより形成する。チップ下接合層2としては、半田層を適用可能である。尚、チップ下接合層2としては、半導体デバイス1の裏面に予め形成されたAgナノ粒子層などを用いても良い。
(d)次に、図12(b)に示すように、半導体デバイス1のゲート電極・ソース電極に対してボンディングワイヤ4・6をボンディングする。ここで、ボンディングワイヤ4・6は、パターニングされた銅箔5・7上にボンディング接続されていても良い。ボンディングワイヤ4・6は、例えば、Al、AlCuなどで形成可能である。
(e)次に、図13(a)に示すように、セラミックス基板8の表面上にパターニングされた銅箔5・7上に半田層(図示省略)を介してブロック端子電極12・13を接続する。ブロック端子電極12・13は、Cu、CuMoなどで形成されていても良い。
(f)次に、図13(b)に示すように、金属リブ10Mの内側に樹脂層14を形成し、半導体デバイス1を封止する。ここで、樹脂層14の形成工程では、ポッティング工程などを適用可能である。
(g)次に、図14(a)に示すように、金属リブ10Mの外側および樹脂層14上に樹脂層15を形成し、パワーモジュール全体を封止する。ここで、樹脂層15の形成工程では、トランスファーモールド成型工程などを適用可能である。
(h)次に、図14(b)に示すように、セラミックス基板8の裏面の銅箔9をヒートシンク100上に基板下半田層16を介して接続する。ここで、ヒートシンク100は、例えば、放熱用Cuベースで形成される。
パワーモジュールは大型化するため、トランスファーモジュール成型では樹脂が充分に回り込まないことが予想されるが、第1の実施の形態に係るパワーモジュール20においては、信頼性は金属リブ10Mの内側に配置される樹脂層14で保持可能であり、耐振動性・耐湿性は金属リブ10Mの外側および樹脂層14上に配置される樹脂層15で保持可能である。
また、金属リブ10Mは、樹脂層15の成型時の樹脂層14へのダメージを防止するという効果もある。すなわち、樹脂層(モールド樹脂)15をトランスファーモールド成型する場合、金属リブ10Mが存在しないと樹脂層(ソフトレジン)14を削ってしまう可能性が高いが、器部材10によって、樹脂層14へのダメージを防止することができる。
第1の実施の形態に係るパワーモジュールにおいては、ケース付け無しでモジュール作製が可能となるため、モジュール作製プロセスの簡略化、モジュールの小型化を図ることができる。
また、第1の実施の形態に係るパワーモジュールにおいては、ケースなどの部材が不要となり、部品点数が削減され、低コスト化可能である。
第1の実施の形態およびその変形例によれば、樹脂と金属フレームとの接着性が向上し、樹脂の剥離を抑制し、耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールおよびその製造方法を提供することができる。
[第2の実施の形態]
第2の実施の形態に係るパワーモジュール20の模式的平面パターン構成は、図15(a)に示すように表され、図15(a)のIII−III線に沿う模式的断面構造は、図15(b)に示すように表される。
第2の実施の形態に係るパワーモジュール20は、図15(a)および図15(b)に示すように、金属フレーム3と、金属フレーム3上に配置された半導体デバイス1と、金属フレーム3表面上に半導体デバイス1を取り囲む位置に形成されたフレーム穴3H(図16(b)参照)と、フレーム穴3H上に配置され、半導体デバイス1を取り囲む樹脂リブ10Pと、半導体デバイス1および金属フレーム3上に配置され、半導体デバイス1を封止する樹脂層14とを備える。ここで、第2の実施の形態に係るパワーモジュール20は、セラミックス基板8を備え、金属フレーム3は、セラミックス基板8上に配置されていても良い。
第2の実施の形態に係るパワーモジュール20において、フレーム穴3Hは、半導体デバイス1を取り囲む軌跡で連続して形成されていても良い。また、この軌跡は、矩形もしくは円形を有していても良い。
また、樹脂リブ10Pは、図15(a)に示すように、連続して形成されていても良い。
また、金属フレーム3は、DBC基板の表面Cu箔層で形成されていても良い。また、DBA基板若しくはAMB基板のいずれかを用いても良い。
また、第2の実施の形態に係るパワーモジュール20は、ヒートシンク100を備え、上記のDBC基板等は、ヒートシンク100上に配置されていても良い。
第2の実施の形態に係るパワーモジュール20においては、半導体デバイス1の周囲の金属フレーム3に樹脂リブ10Pを配置することによって、樹脂封止における樹脂層14と金属フレーム3間の接着性を向上させることができる。
第2の実施の形態に係るパワーモジュール20においては、半導体デバイス1の周囲の金属フレーム3にフレーム穴3Hを形成し、このフレーム穴3Hに樹脂リブ10Pを装着する。樹脂リブ10Pに樹脂層14が食い込み接着性が向上する。
第2の実施の形態に係るパワーモジュール20の高耐熱試験において、図2と同様の−50℃〜+200℃の温度変化範囲で、高温時間30分・低温時間30分として、500サイクルの温度変化をパワーモジュール20に与えた結果、樹脂層14と金属フレーム3との界面、樹脂層14と半導体デバイス1との界面において、樹脂層14の剥離は観測されないと予想される。すなわち、樹脂層14と金属フレーム3との界面の接着性が向上し、樹脂層14の剥離が抑制され、その結果、樹脂層14と半導体デバイス1との界面における樹脂層14の剥離も抑制可能である。
樹脂リブ10Pの構造としては、I字構造、L字構造、逆L字構造、Γ字構造、T字構造などを採用することができる。
また、樹脂リブ10Pの表面は、粗面化処理されていても良い。
また、樹脂リブ10Pには、通し穴、ザグリ穴、タップ穴、ブリッジ構造、イケール構造などを形成し、樹脂層14との密着性をさらに向上させる構造を採用しても良い。
尚、樹脂リブ10Pは、半導体デバイス1の周囲の金属フレーム3上に、半導体デバイス1を2重に囲んで配置されていても良い。
また、樹脂リブ10Pの配置は、半導体デバイス1に近い方が良い。半導体デバイス1の封止性および接着性の向上を図るためである。また、パワーモジュール20全体における半導体デバイス1部分の占有面積を低減化可能である。
(製造方法)
第2の実施の形態に係るパワーモジュール20の製造方法は、金属フレーム3を形成する工程と、金属フレーム3上に半導体デバイス1を形成する工程と、金属フレーム3の表面上に半導体デバイス1を取り囲むフレーム穴3Hを形成する工程と、フレーム穴3H上に半導体デバイス1を取り囲む樹脂リブ10Pを形成する工程と、半導体デバイス1および金属フレーム3上に半導体デバイス1を封止する樹脂層14を形成する工程とを有する。フレーム穴3Hは、半導体デバイス1の周囲全体を囲むように形成する。樹脂層14を形成する工程は、モールド成型によって形成されていても良い。
(リブの形成方法)
ここで、樹脂リブ10Pを形成する工程は、樹脂リブ10Pをフレーム穴3Hに挿入して接続する工程を有していても良い。
第2の実施の形態に係るパワーモジュールの製造方法であって、樹脂リブ10Pを準備する工程は図16(a)に示すように表され、金属フレーム3の表面にフレーム穴3Hを形成する工程は図16(b)に示すように表され、樹脂リブ10Pを金属フレーム3に接続する工程は図16(c)に示すように表される。フレーム穴3Hの深さは、Dで示されている。
また、樹脂リブ10Pの外側および樹脂層14上に樹脂層15を形成し、樹脂層14および金属フレーム3を封止する工程を有していても良い。
また、樹脂層14を形成する工程と樹脂層15を形成する工程は、同時にトランスファーモールド工程により実施され、樹脂層14と樹脂層15は、同一のトランスファーモールド樹脂で形成されていても良い。
或は、樹脂層14と樹脂層15は、互いに異なる材料で形成されていても良い。例えば、樹脂層14はソフトレジンで形成され、樹脂層15はハードレジンで形成されていても良い。
また、ソフトレジンは熱硬化性樹脂で形成され、ハードレジンはエポキシ系樹脂で形成されていても良い。
また、樹脂リブ10Pの表面をサンドブラスト処理などによって、粗面化処理する工程を有していても良い。
第2の実施の形態に係るパワーモジュール20の製造方法においては、金属フレーム3の粗面化処理の代わりに、樹脂リブ10Pを用いて金属フレーム3の上面に凹凸を形成することで、樹脂のくいつきを良好化し、密着性を向上している。さらに、樹脂リブ10Pの表面を粗面化処理することによって、接着面積が増加し、接着性が更に向上化可能である。
(変形例1)
第2の実施の形態に係るパワーモジュールであって、変形例1に係るパワーモジュールの模式的断面構造は、図17(a)に示すように表される。
第2の実施の形態の変形例1に係るパワーモジュールにおいては、樹脂リブ10Pは、図17(a)に示すように樹脂リブ10Pに突起構造のキャップ部分10Aを備えることによって、T字構造を有していても良い。樹脂リブ10Pに突起構造のキャップ部分10Aを備えることによって、樹脂層14の這い上がりを防止し、また樹脂層14のくいつきを良くし、密着性を向上可能となる。
(変形例2)
第2の実施の形態に係るパワーモジュールであって、変形例2に係るパワーモジュールの模式的断面構造は、図17(b)に示すように表される。
第2の実施の形態の変形例2に係るパワーモジュールにおいては、樹脂リブ10Pは、図17(b)に示すように、キャップ部分10Bを備えることによって、逆L字構造若しくはΓ(ガンマ)字構造を有していても良い。樹脂リブ10Pに突起構造のキャップ部分10Bを備えることによって、樹脂層14の這い上がりを防止し、また樹脂層14のくいつきを良くし、密着性を向上可能となる。
(変形例3)
第2の実施の形態に係るパワーモジュールであって、変形例3に係るパワーモジュールの模式的断面構造は、図17(c)に示すように表される。
第2の実施の形態の変形例3に係るパワーモジュールにおいても、樹脂リブ10Pは、図17(c)に示すように、キャップ部分10Cを備えることによって、逆L字構造若しくはΓ字構造を有していても良い。樹脂リブ10Pに突起構造のキャップ部分10Cを備えることによって、樹脂層15のくいつきを良くし、密着性を向上可能となる。
(変形例4)
第2の実施の形態の変形例4に係るパワーモジュールの模式的平面パターン構成は、図18に示すように表される。
第2の実施の形態の変形例4に係るパワーモジュールにおいて、フレーム穴3Hは、半導体デバイス1を取り囲む軌跡で連続して2重に形成されていても良い。また、この軌跡は、矩形もしくは円形を有していても良い。すなわち、樹脂リブ10P1・10P2は、図18に示すように、半導体デバイス1を取り囲む円形を有し、連続して2重に形成されていても良い。
第2の実施の形態およびその変形例によれば、樹脂と金属フレームとの接着性が向上し、樹脂の剥離を抑制し、耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールおよびその製造方法を提供することができる。
[第3の実施の形態]
第3の実施の形態に係るパワーモジュール20の模式的平面パターン構成は、図19に示すように表され、セラミックス基板8上の金属フレーム3上に半導体デバイス1を囲む金属リブ10Mを配置した構成の模式的鳥瞰図は、図20に示すように表される。
第3の実施の形態に係るパワーモジュール20においては、フレーム穴3Hは、金属フレーム3上に半導体デバイス1を取り囲む軌跡で複数個互いに離隔して形成されていても良い。すなわち、金属リブ10Mは、図19・図20に示すように、複数個互いに離隔して形成されていても良い。その他の構成は、第1の実施の形態およびその変形例と同等である。
第3の実施の形態によれば、樹脂と金属フレームとの接着性が向上し、樹脂の剥離を抑制し、耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールおよびその製造方法を提供することができる。
[第4の実施の形態]
第4の実施の形態に係るパワーモジュール20の模式的平面パターン構成は、図21に示すように表され、第4の実施の形態に係るパワーモジュールにおいて、セラミックス基板8上の金属フレーム3上に半導体デバイス1を囲む樹脂リブ10Pを配置した構成の模式的鳥瞰図は、図22に示すように表される。
第4の実施の形態に係るパワーモジュール20においては、フレーム穴3Hは、金属フレーム3上に半導体デバイス1を取り囲む軌跡で複数個互いに離隔して形成されていても良い。すなわち、樹脂リブ10Pは、図21・図22に示すように、複数個互いに離隔して形成されていても良い。その他の構成は、第2の実施の形態およびその変形例と同等である。
第4の実施の形態によれば、樹脂と金属フレームとの接着性が向上し、樹脂の剥離を抑制し、耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールおよびその製造方法を提供することができる。
[第5の実施の形態]
(パワーモジュール)
第5の実施の形態に係るパワーモジュール20は、図23(a)および図23(b)に示すように、ボンディングワイヤ4・6の代わりにブロック端子電極17を備える。
第5の実施の形態に係るパワーモジュール20において、樹脂リブ10Pは、半導体デバイス1の周囲に連続して形成されていても良く、或いは半導体デバイス1の周囲に複数の樹脂リブ10Pが互いに離隔して配置されていても良い。
ボンディングワイヤ4・6がソフトレジン14とハードレジン15を横断すると、熱ストレスなどにより断線する可能性がある。このため、第5の実施の形態に係るパワーモジュール20においては、ソフトレジン14とハードレジン15の横断部は、ボンディングワイヤ4・6の代わりにブロック端子電極17を採用している。
ここで、ブロック端子電極17は、半導体デバイス1の表面上のゲート電極若しくはソース電極上に配置可能である。図23(a)および図23(b)に示す例では、ブロック端子電極17は1本のみ図示されているが、ゲート電極およびソース電極用に複数本配置されていても良い。
尚、ブロック端子電極17は、Cu、CuMoなどで形成されていても良い。
また、樹脂リブ10Pの代わりに金属リブ10Mを適用しても良い。その他の構成は、第1〜第4の実施の形態と同様である。
(製造方法)
第5の実施の形態に係るパワーモジュールの製造方法は、図23(a)・図23(b)に示すように、金属フレーム3上に樹脂リブ10Pを形成する工程と、樹脂リブ10Pの内側の金属フレーム3上に半導体デバイス1を配置する工程と、樹脂リブ10Pの内側に配置され、半導体デバイス1を封止する樹脂層14を形成する工程と、樹脂リブ10Pの外側および樹脂層14上に配置され、樹脂層14および基板8を封止する樹脂層15を形成する工程とを有する。
(a)まず、基板として、セラミックス基板8の表面・裏面に銅箔を形成したDBC基板を準備し、セラミックス基板8の表面上にパターニングされた銅箔3・5・7を形成後、金属フレーム3の表面上に半導体デバイス1を取り囲むフレーム穴3Hを形成する。セラミックス基板8の裏面上には、銅箔9が形成されている。尚、基板としては、DBA基板若しくはAMB基板も適用可能である。
(b)次に、フレーム穴3Hに樹脂リブ10Pを挿入して接続する。
(c)次に、樹脂リブ10Pの内側の金属フレーム3上に、チップ下接合層2を介して、半導体デバイス1をダイボンディングにより形成する。チップ下接合層2としては、半田層を適用可能である。尚、チップ下接合層2としては、半導体デバイス1の裏面に予め形成されたAgナノ粒子層などを用いても良い。
(d)次に、図23(a)に示すように、セラミックス基板8の表面上にパターニングされた銅箔5・7上に半田層(図示省略)を介してブロック端子電極12・13を接続する。また、半導体デバイス1の表面上のゲート電極若しくはソース電極上に半田層(図示省略)を介してブロック端子電極17を接続する。
(e)次に、図23(a)に示すように、樹脂リブ10Pの内側に樹脂層14を形成し、半導体デバイス1を封止する。ここで、樹脂層14の形成工程では、ポッティング工程などを適用可能である。
(f)次に、図23(a)に示すように、樹脂リブ10Pの外側および樹脂層14上に樹脂層14およびセラミックス基板8を封止する樹脂層15を形成し、パワーモジュール全体を封止する。ここで、樹脂層15の形成工程では、トランスファーモールド成型工程などを適用可能である。
(g)次に、図23(b)に示すように、セラミックス基板8の裏面の銅箔9をヒートシンク100上に基板下半田層16を介して接続する。ここで、ヒートシンク100は、例えば、放熱用Cuベースで形成される。
第5の実施の形態に係るパワーモジュール20においては、ボンディングワイヤ4・6の代わりにブロック端子電極17を備えるため、熱ストレスなどによる断線を防止し、信頼性を向上可能である。
また、第5の実施の形態に係るパワーモジュール20においても、信頼性は樹脂リブ10Pの内側に配置される樹脂層(ソフトレジン)14で保持可能であり、耐振動性・耐湿性は樹脂リブ10Pの外側および樹脂層14上に配置される樹脂層(ハードレジン)15で保持可能である。
また、第5の実施の形態に係るパワーモジュール20においても、ケース付け無しでモジュール作製が可能となるため、モジュール作製プロセスの簡略化、モジュールの小型化を図ることができる。
また、第5の実施の形態に係るパワーモジュール20においても、ケースなどの部材が不要となり、部品点数が削減され、低コスト化可能である。
第5の実施の形態によれば、樹脂と金属フレームとの接着性が向上し、樹脂の剥離を抑制し、耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールおよびその製造方法を提供することができる。
[第6の実施の形態]
(パワーモジュール)
第6の実施の形態に係るパワーモジュール20は、図24(a)および図24(b)に示すように、樹脂リブ10Pの内側の金属フレーム3上に、ボンディングワイヤ19とブロック端子電極23とを切り替える中継用基板18を備える。
第6の実施の形態に係るパワーモジュール20において、樹脂リブ10Pは、半導体デバイス1の周囲に連続して形成されていても良く、或いは半導体デバイス1の周囲に複数の樹脂リブ10Pが互いに離隔して配置されていても良い。
中継用基板18は、セラミックス基板と、セラミックス基板の表面・裏面に配置された銅箔とを備える。すなわち、中継用基板18は、DBC基板構造を有する。また、中継用基板18としては、DBA基板若しくはAMB基板を用いても良い。
ボンディングワイヤ19は、半導体デバイス1上のゲート電極と中継用基板18上の銅箔との間をボンディング接続している。ボンディングワイヤ19は、例えば、Al、AlCuなどで形成可能である。
ブロック端子電極21は、半導体デバイス1上のソース電極とセラミックス基板8上の銅箔7との間を半田層(図示省略)を介して接続している。
ブロック端子電極23は、中継用基板18上の銅箔とセラミックス基板8上の銅箔5との間を半田層(図示省略)を介して接続している。
尚、ブロック端子電極21・23は、Cu、CuMoなどで形成されていても良い。
ボンディングワイヤが樹脂層(ソフトレジン)14と樹脂層(ハードレジン)15を横断すると、熱ストレスなどにより断線する可能性がある。このため、第6の実施の形態に係るパワーモジュール20においては、樹脂層14と樹脂層15の横断部は、ボンディングワイヤの代わりにブロック端子電極21・23を採用している。
また、半導体デバイス1上のゲート電極と中継用基板18上の銅箔との間をボンディング接続しているボンディングワイヤ19は、樹脂層14の内部に形成されており、樹脂層14・15を横断することはないため、熱ストレスなどによる断線を抑制可能である。
また、樹脂リブ10Pの代わりに金属リブ10Mを適用しても良い。その他の構成は、第1〜第2の実施の形態と同様である。その他の構成は、第1〜第4の実施の形態と同様である。
(製造方法)
第6の実施の形態に係るパワーモジュールの製造方法は、図24(a)・図24(b)に示すように、金属フレーム3上に樹脂リブ10Pを形成する工程と、樹脂リブ10Pの内側の金属フレーム3上に半導体デバイス1を配置する工程と、樹脂リブ10Pの内側に半導体デバイス1を封止する樹脂層14を形成する工程と、樹脂リブ10Pの外側および第1樹脂層14上に樹脂層14および基板8を封止する樹脂層15を形成する工程とを有する。
(a)まず、基板として、セラミックス基板8の表面・裏面に銅箔を形成したDBC基板を準備し、セラミックス基板8の表面上にパターニングされた銅箔3・5・7を形成後、金属フレーム3の表面上に半導体デバイス1を取り囲む位置にフレーム穴3Hを形成する。
セラミックス基板8の裏面上には、銅箔9が形成されている。尚、基板としては、DBA基板若しくはAMB基板も適用可能である。
(b)次に、フレーム穴3Hに樹脂リブ10Pを挿入して接続する。
(c)次に、図24(a)に示すように、樹脂リブ10Pの内側の金属フレーム3上に、半田層(図示省略)を介して、中継用基板18をダイボンディングにより形成する。
(d)次に、図24(a)に示すように、樹脂リブ10Pの内側の金属フレーム3上に、チップ下接合層2を介して、半導体デバイス1をダイボンディングにより形成する。チップ下接合層2としては、半田層を適用可能である。尚、チップ下接合層2としては、半導体デバイス1の裏面に予め形成されたAgナノ粒子層などを用いても良い。
(e)次に、図24(a)に示すように、半導体デバイス1上のゲート電極と中継用基板18上の銅箔との間をボンディングワイヤ19を用いてボンディング接続する。
(f)次に、図24(a)に示すように、セラミックス基板8の表面上のパターニングされた銅箔5上に半田層(図示省略)を介してブロック端子電極12を接続する。また、半導体デバイス1上のソース電極とセラミックス基板8上の銅箔7との間を半田層(図示省略)を介してブロック端子電極21により接続する。また、中継用基板18上の銅箔とセラミックス基板8上の銅箔5との間を半田層(図示省略)を介してブロック端子電極23により接続する。
(g)次に、図24(a)に示すように、樹脂リブ10Pの内側に樹脂層14を形成し、半導体デバイス1を封止する。ここで、樹脂層14の形成工程では、ポッティング工程などを適用可能である。
(h)次に、図24(a)に示すように、樹脂リブ10Pの外側および樹脂層14上に樹脂層14およびセラミックス基板8を封止する樹脂層15を形成し、パワーモジュール全体を封止する。ここで、樹脂層15の形成工程では、トランスファーモールド成型工程などを適用可能である。
(i)次に、図24(b)に示すように、セラミックス基板8の裏面の銅箔9をヒートシンク100上に基板下半田層16を介して接続する。ここで、ヒートシンク100は、例えば、放熱用Cuベースで形成される。
第6の実施の形態に係るパワーモジュール20においては、ボンディングワイヤ19は、ソフトレジン14の内部に形成されており、樹脂層14・15を横断することはないため、熱ストレスなどにより断線する可能性を抑制している。
第6の実施の形態に係るパワーモジュール20においては、ボンディングワイヤの代わりにブロック端子電極21・23を備えるため、熱ストレスなどによる断線を防止し、信頼性を向上可能である。
また、第6の実施の形態に係るパワーモジュール20においても、信頼性は樹脂リブ10Pの内側に配置される樹脂層14で保持可能であり、耐振動性・耐湿性は樹脂リブ10Pの外側および樹脂層14上に配置される樹脂層15で保持可能である。
また、第6の実施の形態に係るパワーモジュールにおいても、ケース付け無しでモジュール作製が可能となるため、モジュール作製プロセスの簡略化、モジュールの小型化を図ることができる。
また、第6の実施の形態に係るパワーモジュールにおいても、ケースなどの部材が不要となり、部品点数が削減され、低コスト化可能である。
第6の実施の形態によれば、樹脂と金属フレームとの接着性が向上し、樹脂の剥離を抑制し、耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールおよびその製造方法を提供することができる。
[第7の実施の形態]
第7の実施の形態に係るパワーモジュール200であって、ツーインワンモジュール(2 in 1 Module:ハーフブリッジ内蔵モジュール)において、樹脂層15を形成前の模式的平面パターン構成は図25に示すように表され、樹脂層15を形成後の模式的鳥瞰構成は図27に示すように表される。また、第7の実施の形態に係るパワーモジュールであって、半導体デバイスとしてSiC MISFETを適用した図25に対応したツーインワンモジュール(ハーフブリッジ内蔵モジュール)の回路構成は、図26に示すように表される。
第7の実施の形態に係るパワーモジュール200は、2個のMISFETQ1・Q4が1つのモジュールに内蔵されたハーフブリッジ内蔵モジュールの構成を備える。
図25においては、MISFETQ1・Q4は、それぞれ4チップ並列に配置されている例が示されている。
第7の実施の形態に係るパワーモジュール200は、図27に示すように、樹脂層15で被覆されたセラミックス基板8の第1の辺に配置された正側電力端子Pおよび負側電力端子Nと、第1の辺に隣接する第2の辺に配置されたゲート端子GT1・ソースセンス端子SST1と、第1の辺に対向する第3の辺に配置された出力端子Oと、第2の辺に対向する第7の辺に配置されたゲート端子GT4・ソースセンス端子SST4とを備える。ここで、図25に示すように、ゲート端子GT1・ソースセンス端子SST1は、MISFETQ1のゲート用信号配線パターンGL1・ソース用信号配線パターンSL1に接続され、ゲート端子GT4・ソースセンス端子SST4は、MISFETQ4のゲート用信号配線パターンGL4・ソース用信号配線パターンSL4に接続される。
図25に示すように、MISFETQ1・Q4から信号基板241・244上に配置されたゲート用信号配線パターンGL1・GL4およびソースセンス用信号配線パターンSL1・SL4に向けてゲート用ワイヤGW1・GW4およびソースセンス用ワイヤSSW1・SSW4が接続される。また、ゲート用信号配線パターンGL1・GL4およびソースセンス用信号配線パターンSL1・SL4には、外部取り出し用のゲート端子GT1・GT4およびSST1・SST4が半田付けなどによって接続される。
図25に示すように、信号基板241・244は、セラミックス基板8上に、半田付けなどによって接続される。
また、第7の実施の形態に係るパワーモジュール200であって、ハーフブリッジ内蔵モジュールにおいて、上面板電極221・224を形成後で第2樹脂層15を形成前の模式的鳥瞰構成は、図28に示すように表される。4チップ並列に配置されたMISFETQ1・Q4のソースS1・S4は、上面板電極221・224によって共通に接続される。尚、図28においては、ゲート用ワイヤGW1・GW4およびソースセンス用ワイヤSSW1・SSW4は図示を省略している。
また、図25〜図28においては、図示は省略されているが、MISFETQ1・Q4のD1・S1間およびD4・S4間に逆並列にダイオードが接続されていても良い。
図25〜図28に示された例では、4チップ並列に配置されたMISFETQ1・Q4のソースS1・S4は、上面板電極221・224によって共通に接続されているが、上面板電極221・224の代わりにソース同士がワイヤで導通されていても良い。
正側電力端子P・負側電力端子N、外部取り出し用のゲート端子GT1・GT4およびSST1・SST4は、例えば、Cuで形成可能である。
信号基板241・244は、セラミックス基板で形成可能である。セラミックス基板は、例えば、Al、AlN、SiN、AlSiC、若しくは少なくとも表面が絶縁性のSiCなどで形成されていても良い。
金属フレーム321・324・22nは、例えば、Cu、Alなどで形成可能である。
MISFETQ1・Q4のソースS1・S4と上面板電極22・224を接続する柱状電極251・254および上面板電極22・224部分は、例えば、Cu、CuMoなどで形成されていても良い。CTEの値が同等である同じ大きさの材料を比較すると、発生応力は、ヤング率の値が大きい材料の方が大きくなる。このため、ヤング率×CTEの数値が、より小さい材料を選定することによって、発生応力の値の小さな部材を達成することができる。CuMoは、このような利点を有している。また、CuMoは、Cuには劣るが、電気抵抗率も相対的に低い。また、上面板電極22・224間の表面に沿った離隔距離は、沿面距離と呼ばれる。沿面距離の値は、例えば、約2mmである。
ゲート用ワイヤGW1・GW4およびソースセンス用ワイヤSSW1・SSW4は、例えば、Al、AlCuなどで形成可能である。
MISFETQ1・Q4としては、SiC DIMISFET、SiC TMISFETなどのSiC系パワーデバイス、あるいはGaN系高電子移動度トランジスタ(HEMT: High Electron Mobility Transistor)などのGaN系パワーデバイスを適用可能である。また、場合によっては、Si系MISFETやIGBTなどのパワーデバイスも適用可能である。
第7の実施の形態に係るパワーモジュール200においては、4チップ構成のMISFETQ1は、金属フレーム321上に半田層などを介して配置された器部材101内の金属フレーム321上にチップ下接合層2を介して配置されている。更に、器部材101内には、樹脂層141が充填され、4チップ構成のMISFETQ1を樹脂封止している。同様に、4チップ構成のMISFETQ4は、金属フレーム324上に半田層などを介して配置された器部材104内の金属フレーム324上にチップ下接合層2を介して配置されている。更に、器部材104内には、樹脂層144が充填され、4チップ構成のMISFETQ4を樹脂封止している。樹脂層141と樹脂層144は同一材料で形成される。尚、器部材101・104は、図25および図28に示す例では複数のMISFETQ1・Q4を内包しているが、複数のMISFETQ1・Q4をそれぞれ内包するように配置しても良い。
すなわち、器部材101・104に囲まれた金属フレーム321・324上には、半導体デバイスQ1・Q4が複数個配置されていても良い。
また、半導体デバイスQ1・Q4を取り囲む器部材101・104は、金属フレーム321・324上に半導体デバイスQ1・Q4毎に複数配置されていても良い。
第7の実施の形態に係るパワーモジュール200の主要部は、第1の実施の形態と同様に、セラミックス基板8と、セラミックス基板8上に配置された半導体デバイスQ1・Q4と、セラミックス基板8上に配置され、半導体デバイスQ1・Q4を囲む器部材101・104と、器部材101・104の内側に配置され、半導体デバイスQ1・Q4を封止する樹脂層141・144と、器部材101・104の外側および樹脂層141・144上に配置され、樹脂層141・144およびセラミックス基板8を封止する樹脂層15とを備える。
第7の実施の形態に係るパワーモジュール200においても器部材101・104は、金属リブ10M、若しくは樹脂リブ10Pで構成可能である。また、これらの金属リブ10M、若しくは樹脂リブ10Pは、半導体デバイスの周囲を連続した軌跡で配置されていても良く、或いは、金属フレーム上に複数個互いに離隔して配置されていても良い。
第7の実施の形態に係るパワーモジュール200においても第1の実施の形態と同様の樹脂層14・15の材料を適用可能である。
また、第7の実施の形態に係るパワーモジュール200においても第1の実施の形態およびその変形例1〜8と同様の金属リブ10Mの構成を採用することができる。
また、第7の実施の形態に係るパワーモジュール200においてもワイヤ配線の代わりに第3の実施の形態と同様のブロック端子電極を半導体デバイスに対して適用しても良い。この結果、熱ストレスなどによる断線を防止し、信頼性を向上可能である。
また、第7の実施の形態に係るパワーモジュール200においても第4の実施の形態と同様の中継用基板およびブロック端子電極を備えていても良い。この結果、熱ストレスなどによる断線を防止し、信頼性を向上可能である。
また、第7の実施の形態に係るパワーモジュール200においても第1〜第2の実施の形態と同様の製造方法を適用可能である。
また、第7の実施の形態に係るパワーモジュール200においても、信頼性はリブ101・104の内側に配置される樹脂層(ソフトレジン)14で保持可能であり、耐振動性・耐湿性はリブ101・104の外側および樹脂層(ソフトレジン)14上に配置される樹脂層(ハードレジン)15で保持可能である。
また、第7の実施の形態に係るパワーモジュール200においても、ケース付け無しでモジュール作製が可能となるため、モジュール作製プロセスの簡略化、モジュールの小型化を図ることができる。
また、第7の実施の形態に係るパワーモジュール200においても、ケースなどの部材が不要となり、部品点数が削減され、低コスト化可能である。
第7の実施の形態によれば、樹脂と金属フレームとの接着性が向上し、樹脂の剥離を抑制し、耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールおよびその製造方法を提供することができる。
(パワーモジュールの具体例)
以下、実施の形態に係るパワーモジュールの具体例を説明する。もちろん、以下に説明するパワーモジュールにおいても、金属フレームにフレーム穴および器部材を形成し、器部材の内部と外側で封止材を変える構成を採用している。例えば、器部材の内側はソフトレジンを封止、器部材の外側は、ハードレジンを封止する。信頼性は器部材内側のソフトレジンで保持し、耐振動性・耐湿性は器部材外側のハードレジンで保持する。ケース付け無しでモジュール作製が可能となり、モジュール作製プロセスの簡略化、モジュールの小型化を図ることができ、ケースなどの部材が不要となり、低コスト化可能である。
実施の形態に係るパワーモジュール20であって、ワンインワンモジュールのSiC MISFETの模式的回路表現は、図29(a)に示すように表され、ワンインワンモジュールのIGBTの模式的回路表現は、図29(b)に示すように表される。
図29(a)には、MISFETQに逆並列接続されるダイオードDIが示されている。MISFETQの主電極は、ドレイン端子DTおよびソース端子STで表される。同様に、図29(b)には、IGBTQに逆並列接続されるダイオードDIが示されている。IGBTQの主電極は、コレクタ端子CTおよびエミッタ端子ETで表される。
また、実施の形態に係るパワーモジュール20であって、ワンインワンモジュールのSiC MISFETの詳細回路表現は、図30に示すように表される。
実施の形態に係るパワーモジュール20は、例えば、ワンインワンモジュールの構成を備える。すなわち、1個のMISFETQが1つのモジュールに内蔵されている。一例として5チップ(MISFET×5)搭載可能であり、それぞれのMISFETQは、5個まで並列接続可能である。尚、5チップの内、一部をダイオードDI用として搭載することも可能である。
さらに詳細には、図30に示すように、MISFETQに並列にセンス用MISFETQsが接続される。センス用MISFETQsは、MISFETQと同一チップ内に、微細トランジスタとして形成されている。図30において、SSは、ソースセンス端子、CSは、電流センス端子であり、Gは、ゲート信号端子である。なお、実施の形態においても半導体デバイスQには、センス用MISFETQsが同一チップ内に、微細トランジスタとして形成されている。
また、実施の形態に係るパワーモジュール20Tであって、ツーインワンモジュールのSiC MISFETの模式的回路表現は、図31(a)に示すように表される。
図31(a)に示すように、2個のMISFETQ1・Q4と、MISFETQ1・Q4に逆並列接続されるダイオードD1・D4が1つのモジュールに内蔵されている。G1は、MISFETQ1のゲート信号端子であり、S1は、MISFETQ1のソース端子である。G4は、MISFETQ4のゲート信号端子であり、S4は、MISFETQ4のソース端子である。Pは、正側電源入力端子であり、Nは、負側電源入力端子であり、Oは、出力端子である。
また、実施の形態に係るパワーモジュール20Tであって、ツーインワンモジュールのIGBTの模式的回路表現は、図31(b)に示すように表される。図31(b)に示すように、2個のIGBTQ1・Q4と、IGBTQ1・Q4に逆並列接続されるダイオードD1・D4が1つのモジュールに内蔵されている。G1は、IGBTQ1のゲート信号端子であり、E1は、IGBTQ1のエミッタ端子である。G4は、IGBTQ4のゲート信号端子であり、E4は、IGBTQ4のエミッタ端子である。Pは、正側電源入力端子であり、Nは、負側電源入力端子であり、Oは、出力端子である。
(半導体デバイスの構成例)
実施の形態に係るパワーモジュールに適用可能な半導体デバイスの例であって、SiC MISFETの模式的断面構造は、図32(a)に示すように表され、IGBTの模式的断面構造は、図32(b)に示すように表される。
実施の形態に係るパワーモジュールに適用可能な半導体デバイス110(Q)の例として、SiC MISFETの模式的断面構造は、図32(a)に示すように、n-高抵抗層からなる半導体基板126と、半導体基板126の表面側に形成されたpボディ領域128と、pボディ領域128の表面に形成されたソース領域130と、pボディ領域128間の半導体基板126の表面上に配置されたゲート絶縁膜132と、ゲート絶縁膜132上に配置されたゲート電極138と、ソース領域130およびpボディ領域128に接続されたソース電極134と、半導体基板126の表面と反対側の裏面に配置されたn+ドレイン領域124と、n+ドレイン領域124に接続されたドレイン電極136とを備える。
図32(a)では、半導体デバイス110は、プレーナゲート型nチャネル縦型SiC MISFETで構成されているが、後述する図36に示すように、nチャネル縦型SiC TMISFETなどで構成されていても良い。
また、実施の形態に係るパワーモジュールに適用可能な半導体デバイス110(Q)には、SiC MISFETの代わりに、GaN系FETなどを採用することもできる。
実施の形態に係るパワーモジュールに適用可能な半導体デバイス110には、SiC系、GaN系のいずれかのパワーデバイスを採用可能である。
更には、実施の形態に係るパワーモジュールに適用可能な半導体デバイス110には、バンドギャップエネルギーが、例えば、1.1eV〜8eVの半導体を用いることができる。
同様に、実施の形態に係るパワーモジュールに適用可能な半導体デバイス110A(Q)の例として、IGBTは、図32(b)に示すように、n-高抵抗層からなる半導体基板126と、半導体基板126の表面側に形成されたpボディ領域128と、pボディ領域128の表面に形成されたエミッタ領域130Eと、pボディ領域128間の半導体基板126の表面上に配置されたゲート絶縁膜132と、ゲート絶縁膜132上に配置されたゲート電極138と、エミッタ領域130Eおよびpボディ領域128に接続されたエミッタ電極134Eと、半導体基板126の表面と反対側の裏面に配置されたp+コレクタ領域124Pと、p+コレクタ領域124Pに接続されたコレクタ電極136Cとを備える。
図32(b)では、半導体デバイス110Aは、プレーナゲート型のnチャネル縦型IGBTで構成されているが、トレンチゲート型nチャネル縦型IGBTなどで構成されていても良い。
実施の形態に係るパワーモジュールに適用可能な半導体デバイス110の例であって、ソースパッド電極SP、ゲートパッド電極GPを含むSiC MISFETの模式的断面構造は、図33に示すように表される。ゲートパッド電極GPは、ゲート絶縁膜132上に配置されたゲート電極138に接続され、ソースパッド電極SPは、ソース領域130およびpボディ領域128に接続されたソース電極134に接続される。
また、ゲートパッド電極GPおよびソースパッド電極SPは、図33に示すように、半導体デバイス110の表面を覆うパッシベーション用の層間絶縁膜144上に配置される。尚、ゲートパッド電極GPおよびソースパッド電極SPの下方の半導体基板126内には、図32(a)或いは、図33の中央部と同様に、微細構造のトランジスタ構造が形成されていても良い。
さらに、図33に示すように、中央部のトランジスタ構造においても、パッシベーション用の層間絶縁膜144上にソースパッド電極SPが延在して配置されていても良い。
実施の形態に係るパワーモジュール20・20Tに適用する半導体デバイス110Aの例であって、ソースパッド電極SP、ゲートパッド電極GPを含むIGBTの模式的断面構造は、図34に示すように表される。ゲートパッド電極GPは、ゲート絶縁膜132上に配置されたゲート電極138に接続され、エミッタパッド電極EPは、エミッタ領域130Eおよびpボディ領域128に接続されたエミッタ電極134Eに接続される。
また、ゲートパッド電極GPおよびエミッタパッド電極EPは、図34に示すように、半導体デバイス110Aの表面を覆うパッシベーション用の層間絶縁膜144上に配置される。尚、ゲートパッド電極GPおよびエミッタパッド電極EPの下方の半導体基板126内には、図32(b)或いは、図34の中央部と同様に、微細構造のIGBT構造が形成されていても良い。
さらに、図34に示すように、中央部のIGBT構造においても、パッシベーション用の層間絶縁膜144上にエミッタパッド電極EPが延在して配置されていても良い。
―SiC DIMISFET―
実施の形態に係るパワーモジュールに適用可能な半導体デバイス110の例であって、SiC DIMISFETの模式的断面構造は、図35に示すように表される。
実施の形態に係るパワーモジュールに適用可能なSiC DIMISFETは、図35に示すように、n-高抵抗層からなる半導体基板126と、半導体基板126の表面側に形成されたpボディ領域128と、pボディ領域128の表面に形成されたn+ソース領域130と、pボディ領域128間の半導体基板126の表面上に配置されたゲート絶縁膜132と、ゲート絶縁膜132上に配置されたゲート電極138と、ソース領域130およびpボディ領域128に接続されたソース電極134と、半導体基板126の表面と反対側の裏面に配置されたn+ドレイン領域124と、n+ドレイン領域124に接続されたドレイン電極136とを備える。
図35では、半導体デバイス110は、pボディ領域128と、pボディ領域128の表面に形成されたn+ソース領域130が、ダブルイオン注入(DI)で形成され、ソースパッド電極SPは、ソース領域130およびpボディ領域128に接続されたソース電極134に接続される。ゲートパッド電極GP(図示省略)は、ゲート絶縁膜132上に配置されたゲート電極138に接続される。また、ソースパッド電極SPおよびゲートパッド電極GP(図示省略)は、図35に示すように、半導体デバイス110の表面を覆うパッシベーション用の層間絶縁膜144上に配置される。
SiC DIMISFETは、図35に示すように、pボディ領域128に挟まれたn-高抵抗層からなる半導体基板126内に、破線で示されるような空乏層が形成されるため、接合型FET(JFET)効果に伴うチャネル抵抗RJFETが形成される。また、pボディ領域128/半導体基板126間には、図35に示すように、ボディダイオードBDが形成される。
―SiC TMISFET―
実施の形態に係るパワーモジュールに適用可能な半導体デバイス110の例であって、SiC TMISFETの模式的断面構造は、図36に示すように表される。
実施の形態に係るパワーモジュールに適用可能なSiC TMISFETは、図36に示すように、n層からなる半導体基板126Nと、半導体基板126Nの表面側に形成されたpボディ領域128と、pボディ領域128の表面に形成されたn+ソース領域130と、pボディ領域128を貫通し、半導体基板126Nまで形成されたトレンチの内にゲート絶縁膜132および層間絶縁膜144U・144Bを介して形成されたトレンチゲート電極138TGと、ソース領域130およびpボディ領域128に接続されたソース電極134と、半導体基板126Nの表面と反対側の裏面に配置されたn+ドレイン領域124と、n+ドレイン領域124に接続されたドレイン電極136とを備える。
図36では、半導体デバイス110は、pボディ領域128を貫通し、半導体基板126Nまで形成されたトレンチ内にゲート絶縁膜132および層間絶縁膜144U・144Bを介して形成されたトレンチゲート電極138TGが形成され、ソースパッド電極SPは、ソース領域130およびpボディ領域28に接続されたソース電極134に接続される。ゲートパッド電極GP(図示省略)は、ゲート絶縁膜132上に配置されたゲート電極138に接続される。また、ソースパッド電極SPおよびゲートパッド電極GP(図示省略)は、図36に示すように、半導体デバイス110の表面を覆うパッシベーション用の層間絶縁膜144U上に配置される。
SiC TMISFETでは、SiC DIMISFETのような接合型FET(JFET)効果に伴うチャネル抵抗RJFETは形成されない。また、pボディ領域128/半導体基板126N間には、図2と同様に、ボディダイオードBDが形成される。
実施の形態に係るパワーモジュールを用いて構成した3相交流インバータ140の模式的回路構成において、半導体デバイスとしてSiC MISFETを適用し、電源端子PL、接地端子NL間にスナバコンデンサCを接続した回路構成例は、図37(a)に示すように表される。同様に、実施の形態に係るパワーモジュールを用いて構成した3相交流インバータ140Aの模式的回路構成において、半導体デバイスとしてIGBTを適用し、電源端子PL、接地端子NL間にスナバコンデンサCを接続した回路構成例は、図37(b)に示すように表される。
実施の形態に係るパワーモジュールを電源Eと接続する際、接続ラインの有するインダクタンスLによって、SiC MISFETやIGBTのスイッチング速度が速いため、大きなサージ電圧Ldi/dtを生ずる。例えば、電流変化di=300A、スイッチングに伴う時間変化dt=100nsecとすると、di/dt=3×109(A/s)となる。インダクタンスLの値により、サージ電圧Ldi/dtの値は変化するが、電源Vにこのサージ電圧Ldi/dtが重畳される。電源端子PLと接地端子NL間に接続されるスナバコンデンサCによって、このサージ電圧Ldi/dtを吸収することができる。
(パワーモジュールを適用した応用例)
次に、図38を参照して、半導体デバイスとしてSiC MISFETを適用した実施の形態に係るパワーモジュールを用いて構成した3相交流インバータ140について説明する。
図38に示すように、3相交流インバータ140は、ゲートドライブ部150と、ゲートドライブ部150に接続されたパワーモジュール部152と、3相交流モータ部154とを備える。パワーモジュール部152は、3相交流モータ部154のU相、V相、W相に対応して、U相、V相、W相のインバータが接続されている。ここで、ゲートドライブ部150は、SiC MISFETQ1・Q4、SiC MISFETQ2・Q5、およびSiC MISFETQ3・Q6に接続されている。
パワーモジュール部152は、蓄電池(E)146が接続されたコンバータ148のプラス端子(+)とマイナス端子(−)間に接続され、インバータ構成のSiC MISFETQ1・Q4、Q2・Q5、およびQ3・Q6を備える。また、SiC MISFETQ1〜Q6のソース・ドレイン間には、フリーホイールダイオードD1〜D6がそれぞれ逆並列に接続されている。
次に、図39を参照して、半導体デバイスとしてIGBTを適用した実施の形態に係るパワーモジュール20Tを用いて構成した3相交流インバータ140Aについて説明する。
図39に示すように、3相交流インバータ140Aは、ゲートドライブ部150Aと、ゲートドライブ部150Aに接続されたパワーモジュール部152Aと、3相交流モータ部154Aとを備える。パワーモジュール部152Aは、3相交流モータ部154AのU相、V相、W相に対応して、U相、V相、W相のインバータが接続されている。ここで、ゲートドライブ部150Aは、IGBTQ1・Q4、IGBTQ2・Q5、およびIGBTQ3・Q6に接続されている。
パワーモジュール部152Aは、蓄電池(E)146Aが接続されたコンバータ148Aのプラス端子(+)とマイナス端子(−)間に接続され、インバータ構成のIGBTQ1・Q4、Q2・Q5、およびQ3・Q6を備える。さらに、IGBTQ1〜Q6のエミッタ・コレクタ間には、フリーホイールダイオードD1〜D6がそれぞれ逆並列に接続されている。
本実施の形態に係るパワーモジュールは、ワンインワン、ツーインワン、フォーインワン、シックスインワンもしくはセブンインワン型のいずれにも形成可能である。
以上説明したように、本発明によれば、樹脂と金属フレームとの接着性が向上し、樹脂の剥離を抑制し、耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールおよびその製造方法を提供することができる。
[その他の実施の形態]
上記のように、本発明を実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
このように、本発明はここでは記載していない様々な実施の形態などを含む。
本発明のパワーモジュールは、IGBTモジュール、ダイオードモジュール、MISモジュール(Si、SiC、GaN)等の半導体モジュール作製技術に利用することができ、HEV/EV向けのインバータ、産業機器向けのインバータ、コンバータなど幅広い応用分野に適用可能である。
1、110、110A、Q、Q1〜Q6…半導体デバイス(MISFET、IGBT)
2…チップ下接合層(チップ下半田層)
3、321、324、32n…金属フレーム(銅箔)
5、7、9…銅箔
3H…フレーム穴
4、6、19…ボンディングワイヤ
8…セラミックス基板
10、10M、10P、101、104…リブ(器部材)
11…器部材下接合層(半田層)
12、13、21、23…ブロック端子電極
14、141、144…第1樹脂層(ソフトレジン)
15…第2樹脂層(ハードレジン)
16…基板下接合層(半田層)
18…中継用基板
20、20A、20T、200…パワーモジュール
221、224…上面板電極
241、244…信号基板
251、254…柱状電極
100…ヒートシンク

Claims (36)

  1. 一面に金属フレームと端子とが配置された基板と、
    前記金属フレーム上に配置された半導体デバイスと、
    前記金属フレーム表面上に前記半導体デバイスを取り囲む位置に形成されたフレーム穴と、
    前記フレーム穴上に配置され、前記半導体デバイスを取り囲む器部材と、
    前記器部材を乗り越えて、前記半導体デバイスの電極と前記端子とに接続される金属配線と、
    前記半導体デバイスおよび前記金属フレーム上に配置され、前記半導体デバイスと前記金属配線の一部とを封止する第1樹脂層と
    前記器部材の外側および第1樹脂層上に配置され、前記第1樹脂層と前記金属フレームと前記器部材と前記金属配線の少なくとも一部と前記基板とを封止する第2樹脂層と
    を備えることを特徴とするパワーモジュール。
  2. 前記フレーム穴は、前記半導体デバイスを取り囲む軌跡で連続して形成されたことを特徴とする請求項1に記載のパワーモジュール。
  3. 前記フレーム穴は、前記半導体デバイスを取り囲む軌跡で複数個互いに離隔して形成されたことを特徴とする請求項1に記載のパワーモジュール。
  4. 前記フレーム穴は、前記半導体デバイスを取り囲む軌跡で連続して2重に形成されたことを特徴とする請求項1に記載のパワーモジュール。
  5. 前記器部材は、前記軌跡の形状に応じて連続して形成されたことを特徴とする請求項2に記載のパワーモジュール。
  6. 前記器部材は、複数個互いに離隔して形成されたことを特徴とする請求項3に記載のパワーモジュール。
  7. 前記器部材は、連続して2重に形成されたことを特徴とする請求項4に記載のパワーモジュール。
  8. 前記軌跡は、矩形もしくは円形を有することを特徴とする請求項2〜7のいずれか1項に記載のパワーモジュール。
  9. 前記器部材は、金属リブで形成されたことを特徴とする請求項1〜8のいずれか1項に記載のパワーモジュール。
  10. 前記器部材は、樹脂リブで形成されたことを特徴とする請求項1〜8のいずれか1項に記載のパワーモジュール。
  11. 前記金属リブは、前記フレーム穴上に半田層を介して接続されたことを特徴とする請求項9に記載のパワーモジュール。
  12. 前記樹脂リブは、前記フレーム穴に挿入されて接続されたことを特徴とする請求項10に記載のパワーモジュール。
  13. 前記端子と電気的に接続され、前記第2樹脂層と面一になるように露出するブロック端子電極
    を備えることを特徴とする請求項1〜12のいずれか1項に記載のパワーモジュール。
  14. 前記第1樹脂層と前記第2樹脂層は、同一材料で形成されていることを特徴とする請求項13に記載のパワーモジュール。
  15. 前記第1樹脂層と前記第2樹脂層は、同時にトランスファーモールド成型されていることを特徴とする請求項14に記載のパワーモジュール。
  16. 前記第1樹脂層と前記第2樹脂層は、互いに異なる材料で形成されていることを特徴とする請求項13に記載のパワーモジュール。
  17. 前記第1樹脂層はソフトレジンで形成され、前記第2樹脂層はハードレジンで形成されていることを特徴とする請求項16に記載のパワーモジュール。
  18. 前記ソフトレジンは熱硬化性樹脂で形成され、前記ハードレジンはエポキシ系樹脂で形成されていることを特徴とする請求項17に記載のパワーモジュール。
  19. 記基板は、DBC基板、DBA基板若しくはAMB基板のいずれかであることを特徴とする請求項1〜18のいずれか1項に記載のパワーモジュール。
  20. 前記基板の他面上に形成された銅箔に接するように配置されたヒートシンクを備え、
    記ヒートシンク上に前記基板の他面が配置されることを特徴とする請求項19に記載のパワーモジュール。
  21. 前記器部材の断面構造は、I字構造、T字構造、逆L字構造若しくはΓ字構造のいずれかを有することを特徴とする請求項1〜20のいずれか1項に記載のパワーモジュール。
  22. 前記器部材の表面は、粗面化処理されていることを特徴とする請求項21に記載のパワーモジュール。
  23. 前記器部材に囲まれた前記金属フレーム上には、前記半導体デバイスが複数個配置されることを特徴とする請求項1〜22のいずれか1項に記載のパワーモジュール。
  24. 前記半導体デバイスを取り囲む前記器部材は、前記金属フレーム上に複数配置されることを特徴とする請求項1〜22のいずれか1項に記載のパワーモジュール。
  25. 前記パワーモジュールは、ワンインワン、ツーインワン、フォーインワン、シックスインワンもしくはセブンインワン型のいずれかに形成されることを特徴とする請求項1〜24のいずれか1項に記載のパワーモジュール。
  26. 前記半導体デバイスは、IGBT、ダイオード、Si系MISFET、SiC系MISFET、GaNFETのいずれかを備えることを特徴とする請求項1〜25のいずれか1項に記載のパワーモジュール。
  27. 基板の一面上に金属フレームと端子とを形成する工程と、
    記金属フレーム表面上に半導体デバイスを取り囲むフレーム穴を形成する工程と、
    前記フレーム穴上に前記半導体デバイスを取り囲む器部材を形成する工程と、
    前記金属フレーム上に前記半導体デバイスを配置する工程と、
    前記器部材を乗り越えるように前記半導体デバイスの電極と前記端子とを金属配線で電気的に接続する工程と、
    前記半導体デバイスおよび前記金属フレーム上に前記半導体デバイスと前記金属配線の一部とを封止する第1樹脂層を形成する工程と
    前記器部材の外側および第1樹脂層上に、前記第1樹脂層と前記金属フレームと前記器部材と前記金属配線の少なくとも一部と前記基板とを封止する第2樹脂層を形成する工程と
    を有することを特徴とするパワーモジュールの製造方法。
  28. 前記器部材は、金属リブで形成され、
    器部材を形成する工程は、前記金属リブを前記フレーム穴上に半田層を介して接続する工程を有することを特徴とする請求項27に記載のパワーモジュールの製造方法。
  29. 前記器部材は、樹脂リブで形成され、
    器部材を形成する工程は、前記樹脂リブを前記フレーム穴に挿入して接続する工程を有することを特徴とする請求項27に記載のパワーモジュールの製造方法。
  30. 前記端子と電気的に接続され、前記第2樹脂層と面一になるように露出するブロック端子電極を形成する工程を有することを特徴とする請求項27〜29のいずれか1項に記載のパワーモジュールの製造方法。
  31. 前記第1樹脂層を形成する工程と前記第2樹脂層を形成する工程は、同時にトランスファーモールド工程により実施され、前記第1樹脂層と前記第2樹脂層は、同一のトランスファーモールド樹脂で形成されることを特徴とする請求項30に記載のパワーモジュールの製造方法。
  32. 前記第1樹脂層と前記第2樹脂層は、互いに異なる材料で形成されていることを特徴とする請求項30に記載のパワーモジュールの製造方法。
  33. 前記第1樹脂層はソフトレジンで形成され、前記第2樹脂層はハードレジンで形成されていることを特徴とする請求項32に記載のパワーモジュールの製造方法。
  34. 前記ソフトレジンは熱硬化性樹脂で形成され、前記ハードレジンはエポキシ系樹脂で形成されていることを特徴とする請求項33に記載のパワーモジュールの製造方法。
  35. 記基板の他面上に形成された銅箔に接するようにヒートシンクを配置する工程を有することを特徴とする請求項27〜34のいずれか1項に記載のパワーモジュールの製造方法。
  36. 前記器部材の表面を粗面化処理する工程を有することを特徴とする請求項27〜35のいずれか1項に記載のパワーモジュールの製造方法。
JP2014015133A 2014-01-30 2014-01-30 パワーモジュールおよびその製造方法 Active JP6305778B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014015133A JP6305778B2 (ja) 2014-01-30 2014-01-30 パワーモジュールおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014015133A JP6305778B2 (ja) 2014-01-30 2014-01-30 パワーモジュールおよびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018040380A Division JP6630762B2 (ja) 2018-03-07 2018-03-07 パワーモジュール

Publications (2)

Publication Number Publication Date
JP2015142066A JP2015142066A (ja) 2015-08-03
JP6305778B2 true JP6305778B2 (ja) 2018-04-04

Family

ID=53772227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014015133A Active JP6305778B2 (ja) 2014-01-30 2014-01-30 パワーモジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JP6305778B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6452871B1 (ja) * 2018-02-23 2019-01-16 三菱電機株式会社 電子部品収容構造体
JP6630762B2 (ja) * 2018-03-07 2020-01-15 ローム株式会社 パワーモジュール
WO2019198141A1 (ja) * 2018-04-10 2019-10-17 新電元工業株式会社 電力変換装置および電力変換装置の製造方法
WO2021153447A1 (ja) * 2020-01-30 2021-08-05 ローム株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6012290Y2 (ja) * 1979-10-26 1985-04-20 日本電気ホームエレクトロニクス株式会社 半導体装置内蔵コネクタ
JP2798861B2 (ja) * 1992-11-26 1998-09-17 三洋電機株式会社 混成集積回路装置
JP3168901B2 (ja) * 1996-02-22 2001-05-21 株式会社日立製作所 パワー半導体モジュール
FR2833802B1 (fr) * 2001-12-13 2004-03-12 Valeo Electronique Module de puissance et ensemble de modules de puissance
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
JP2005019896A (ja) * 2003-06-27 2005-01-20 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2010232328A (ja) * 2009-03-26 2010-10-14 Panasonic Corp 気密封止型半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2015142066A (ja) 2015-08-03

Similar Documents

Publication Publication Date Title
JP6338937B2 (ja) パワーモジュールおよびその製造方法
JP6371610B2 (ja) パワーモジュールおよびその製造方法
JP6280265B2 (ja) パワーモジュール半導体装置
US7759778B2 (en) Leaded semiconductor power module with direct bonding and double sided cooling
JP6591808B2 (ja) パワーモジュールおよびインバータ装置
EP3026701B1 (en) Power module and manufacturing method thereof
EP3104412B1 (en) Power semiconductor module
TW201911427A (zh) 半導體模組之製造方法及半導體模組
JP6077773B2 (ja) パワーモジュール半導体装置
JPWO2017175686A1 (ja) パワーモジュールおよびその製造方法
WO2017138402A1 (ja) 半導体装置、パワーモジュール、およびその製造方法
JP6305778B2 (ja) パワーモジュールおよびその製造方法
JP7155748B2 (ja) 半導体装置
CN104064529A (zh) 半导体器件、半导体模块以及制造半导体器件和半导体模块的方法
JP6148830B2 (ja) パワーモジュール半導体装置
WO2018047485A1 (ja) パワーモジュールおよびインバータ装置
JP6697941B2 (ja) パワーモジュールおよびその製造方法
JP6401444B2 (ja) パワーモジュールおよびその製造方法
JP6630762B2 (ja) パワーモジュール
JP2019067950A (ja) 半導体装置の製造方法
KR101754923B1 (ko) 고 전자이동도 트랜지스터 기반 전력 모듈
JP2010251556A (ja) 半導体装置及び放熱体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180307

R150 Certificate of patent or registration of utility model

Ref document number: 6305778

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250