JP2005019896A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

半導体素子収納用パッケージおよび半導体装置 Download PDF

Info

Publication number
JP2005019896A
JP2005019896A JP2003185888A JP2003185888A JP2005019896A JP 2005019896 A JP2005019896 A JP 2005019896A JP 2003185888 A JP2003185888 A JP 2003185888A JP 2003185888 A JP2003185888 A JP 2003185888A JP 2005019896 A JP2005019896 A JP 2005019896A
Authority
JP
Japan
Prior art keywords
semiconductor element
brazing material
frame
package
mounting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003185888A
Other languages
English (en)
Inventor
Junro Yoneda
淳郎 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003185888A priority Critical patent/JP2005019896A/ja
Publication of JP2005019896A publication Critical patent/JP2005019896A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体素子を信頼性よく気密に収納するとともに、半導体素子から発生する熱を十分に放散できる半導体素子収納用パッケージおよび半導体装置を提供すること。
【解決手段】半導体素子収納用パッケージは、上側主面に半導体素子4が載置される載置部1aが形成された四角平板状の金属製の基体1と、この基体1の上側主面に載置部1aを囲繞するように取着され、一つの側部とそれに対向する他の側部とにそれぞれ下側を切り欠いて形成された入出力端子3の取付部2aを有する金属製の枠体2と、取付部2aに嵌着された、枠体2の内外を電気的に導通するメタライズ配線層が形成されたセラミックスから成る入出力端子3とを具備しており、基体1は、上側主面の枠体2の直下の部位に枠体の幅の1/2乃至4/5の幅の溝Aが全周にわたって形成されている。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子を収納するための半導体素子収納用パッケージおよび半導体装置に関し、気密信頼性に優れるとともに熱放散性に優れた半導体素子収納用パッケージおよび半導体装置に関する。
【0002】
【従来の技術】
従来の半導体素子を収納するための半導体素子収納用パッケージ(以下、単にパッケージともいう)を図3,図4に示す。図3はパッケージの斜視図、図4は図3のパッケージの縦断面図である。これらの図において、21は基体、22は枠体、23は入出力端子を示し、これら基体21、枠体22、入出力端子23で、内部空間に半導体素子24を収容するパッケージが基本的に構成される。
【0003】
基体21は、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金等の金属から成り、その上側主面の外周部には、載置部21aを囲繞するようにして接合された枠体22が立設されている。この枠体22は、Fe−Ni−Co合金等の金属から成り、基体21に銀(Ag)−銅(Cu)ロウ等のロウ材を介してロウ付けされる。
【0004】
枠体22は、一つの側部とそれに対向する他の側部とにそれぞれ枠体22の下側を切り欠いて形成された入出力端子23の取付部22aが形成されている。そして、枠体22の内外を電気的に導通するメタライズ配線層を有するアルミナ(Al)質焼結体等のセラミック製の入出力端子23が取付部22a、および基体21にAg−Cuロウ等のロウ材を介してロウ付けされる(例えば、下記の特許文献1参照)。
【0005】
このようなパッケージは以下の製造方法により作製される。すなわち、基体21の上側主面に枠体22の下面と同じ形状のロウ材のプリフォームを入出力端子23を取付部22aに嵌着した枠体22で挟むようにして敷設し、ロウ付け炉でロウ材を溶融させることによって、基体21と枠体22とが接合されるとともに取付部22aと入出力端子23との隙間に毛細管現象でロウ材が流れ込み、枠体22と入出力端子23とが接合される。
【0006】
そして、パッケージの載置部21aに半導体素子24を載置し、ボンディングワイヤ等で半導体素子24の電極と入出力端子23に被着形成されているメタライズ配線層とを電気的に接続した後、枠体22の上面に蓋体25をロウ付け法やシームウエルド法等の溶接法によって取着することによって、これら基体21、枠体22、入出力端子23、蓋体25で、内部空間に半導体素子24を収容する半導体装置が基本的に構成される。
【0007】
【特許文献1】
特開2001−217333号公報
【0008】
【発明が解決しようとする課題】
しかしながら、従来のパッケージの構成においては、基体21の上側主面に枠体22の下面と同じ形状のロウ材のプリフォームを枠体22で挟むようにして敷設し、ブレージング炉でロウ材を溶融させる際に、ロウ材が基体21の上側主面の様々な方向に流出してロウ材が不足するために、取付部22aと入出力端子23との隙間を毛細管現象により完全にロウ材で埋め込むことができなくなり、気密性が損なわれ易くなるという問題点を有していた。
【0009】
また、ロウ材が溶融する際、ロウ材が基体21の上側主面に容易に濡れ広がるために気泡を巻き込み易くなり、その結果、取付部22aと入出力端子23との接合部にボイドが発生して接合強度が弱くなり、接合信頼性が低下するという問題点を有していた。
【0010】
また、従来の構成においては、ロウ材を用いて枠体22を基体21の上側主面に接合するに際し、枠体22の4隅部の下面にロウ材が溜まり易く、そのため枠体22の4隅部においてロウ材のメニスカスが局部的に大きくなっていた。その結果、枠体22の4隅部を除く部位における枠体22と基体21とを接合するロウ材の量が不足して接合強度が損なわれたり、枠体22の接合とともに接合される入出力端子23の接合に際してロウ材が不足して気密性に係る不良が発生したり、さらに、4隅部に溜まったロウ材溜まりに半導体素子24が発する熱による熱応力が生じ、この部位にマイクロクラックが発生して半導体素子24を気密に収容できなくなったりするという問題点を有していた。
【0011】
さらに、ロウ材が基体21の上側主面を方向性なく濡れ広がるので、基体21と枠体22との間に形成されるロウ材のメニスカスの大きさが部位によって異なることとなり、部位によってロウ材の熱膨張の大きさが異なってしまうことから、基体21に反りや変形が生じて載置部21aと半導体素子24との間に剥離が生じてしまうという問題点を有していた。その結果、半導体素子24を搭載部21aに密着させることが妨げられ、半導体素子24から発生した熱を基体21を介して外部に良好に発散させることができなくなることがあった。そのため、半導体素子24の温度が上昇し、半導体素子24が誤作動してしまう場合があった。
【0012】
従って、本発明は上記従来の問題点に鑑み完成されたものであり、その目的は、半導体素子を信頼性よく気密に収納し、半導体素子から発生する熱を十分に放散することができる半導体素子収納用パッケージおよび半導体装置を提供することにある。
【0013】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子が載置される載置部が形成された四角平板状の金属製の基体と、この基体の前記上側主面に前記載置部を囲繞するように取着され、一つの側部とそれに対向する他の側部とにそれぞれ下側を切り欠いて形成された入出力端子の取付部を有する金属製の枠体と、前記取付部に嵌着された、前記枠体の内外を電気的に導通するメタライズ配線層が形成されたセラミックスから成る入出力端子とを具備しており、前記基体は、前記上側主面の前記枠体の直下の部位に前記枠体の幅の1/2乃至4/5の幅の溝が全周にわたって形成されていることを特徴とするものである。
【0014】
本発明の半導体素子収納用パッケージによれば、上側主面に半導体素子が載置される載置部が形成された四角平板状の金属製の基体と、この基体の上側主面に載置部を囲繞するように取着され、一つの側部とそれに対向する他の側部とにそれぞれ下側を切り欠いて形成された入出力端子の取付部を有する金属製の枠体と、取付部に嵌着された、枠体の内外を電気的に導通するメタライズ配線層が形成されたセラミックスから成る入出力端子とを具備しており、基体は、上側主面の前記枠体の直下の部位に枠体の幅の1/2乃至4/5の幅の溝が全周にわたって形成されていることにより、基体の上側主面に枠体の下面形状と同じ形状のロウ材のプリフォームを枠体で挟むようにして敷設し、炉でロウ材を溶融させた際、溝に溶融したロウ材が引き込まれるように流れることによってロウ材が入出力端子や枠体から遠ざかるように流出するのを効果的に抑制することができるとともに、適正な厚さのロウ材を枠体と基体との隙間に確保できることにより、枠体と基体との接合を良好なものとすることができ、よってパッケージの気密性を向上させることができる。
【0015】
また、溝によって載置部へのロウ材の流入を有効に抑制することができるため、ロウ材が載置部に流れ出した場合に銀ロウの成分である銀が載置部に施されたNiメッキ層に溶出して銀ロウの組成が変動し、その結果発生する銀ロウの塊などで載置部の平坦度が悪化するのを防ぐことができ、半導体素子をより安定かつ確実に実装することができる。
【0016】
さらに、溝によって溝の長手方向のロウ材全体の幅やメニスカス等をほぼ均一な状態に保持することができることから製品毎の枠体の接合強度を均一にすることができるとともに、枠体の4隅にロウ材が溜まるのを抑制することができ、その結果、4隅のロウ材溜まりに発生するクラックを防止できる。
【0017】
さらにまた、溝に適正な厚さのロウ材が溜まることにより、ロウ材による接合強度を高めることができるとともに、溝の深さが一定であることから枠体の接合強度を均一に強固なものとすることができ、その結果枠体の接合の信頼性を高めることができる。
【0018】
また、基体と枠体との間に形成されるロウ材のメニスカスの大きさをほぼ均一にすることができることにより基体に反りや変形が生じるのを抑制して載置部と半導体素子とを強固に固定することができる。従って、半導体素子と載置部との間に剥離が生じ難くなり、半導体素子と載置部とを密着させることができるので、半導体素子から発生する熱を基体を介して外部に良好に発散させることができる。
【0019】
これらの結果、本発明の半導体素子収納用パッケージによれば、半導体素子が信頼性よく気密に収容されるとともに、半導体素子の温度が上昇するのを防止し、半導体素子を長期にわたり正常かつ安定に作動させることができる半導体素子収納用パッケージとすることができる。
【0020】
また、本発明の半導体素子収納用パッケージは、上記構成において、前記溝は、その底面に複数の溝部が前記溝の長手方向に沿って全周にわたって形成されていることを特徴とするものである。
【0021】
本発明のパッケージは、溝の底面に複数の溝部が溝の長手方向に沿って全周にわたって形成されているときには、入出力端子を接合するのに必要なロウ材の流れが溝の長手方向に沿って速やかとなり、ロウ材中に気泡を巻き込んだり、ロウ付け後のロウ材組成が部分的に変化したりするのを有効に防止するとともに、溝内におけるロウ材の厚さを速やかに均一とすることができる。
【0022】
また、本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に前記枠体の内側を塞ぐように取着された蓋体とを具備していることを特徴とするものである。
【0023】
本発明の半導体装置によれば、上記本発明の半導体素子収納用パッケージを具備していることから、放熱性に優れるとともに気密の信頼性の高いものとなり、長期信頼性に優れた半導体装置を得ることができる。
【0024】
【発明の実施の形態】
本発明の半導体素子収納用パッケージを添付図面に基づき詳細に説明する。図1(a)は本発明のパッケージの実施の形態の一例を示す平面図、同図(b−1)は図1(a)のA−A’線における断面図であり、(b−2)は図1(a)のB−B’線における断面図である。また、図2(a)は図1(b−1)の拡大断面図であり、同図(b)は本発明の半導体素子収納用パッケージの他の例を示す要部拡大断面図である。これらの図において、1は基体、2は枠体、3は入出力端子、Aは溝を示し、基体1、枠体2、入出力端子3とで、内部空間に半導体素子4を収容するパッケージが基本的に構成される。
【0025】
本発明のパッケージは、図1、図2に示すように、上側主面に半導体素子4が載置される載置部1aが形成された四角平板状の金属製の基体1と、この基体1の上側主面に載置部1aを囲繞するように取着され、一つの側部とそれに対向する他の側部とにそれぞれ下側を切り欠いて形成された入出力端子3の取付部2aを有する金属製の枠体2と、取付部2aに嵌着された、枠体2の内外を電気的に導通するメタライズ配線層が形成されたセラミックスから成る入出力端子3とを具備しており、基体1は、上側主面の枠体2の直下の部位に枠体2の幅の1/2乃至4/5の幅の溝Aが全周にわたって形成されている。
【0026】
本発明の基体1は、Fe−Ni−Co合金,Cu,Cu−タングステン(W)合金等の金属から成り、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工を施したり、押出し成形と切削加工等を併用して施すことによって四角平板状の所定形状に製作される。また、基体1は半導体素子4が作動時に発する熱を外部に放熱させる放熱板の役割も果たす。
【0027】
なお、基体1の表面には、酸化腐食の防止や半導体素子4のロウ付け等による接合を良好にするために、厚さ0.5〜9μmのNi層、あるいはNi層と厚さ0.5〜5μmの金(Au)層とから成る金属層をめっき法等により被着させておくとよい。また、半導体素子4の熱を効率よく外部へ放熱させるために、半導体素子4がペルチェ素子等の熱電冷却素子(図示せず)に搭載された状態で載置部1aに載置されていてもよい。
【0028】
また、基体1の上側主面には、載置部1aを囲繞するようにしてAg−Cuロウ等のロウ材を介して取着された、外径寸法が基体1よりも小さい四角形状の枠体2が立設されており、枠体2は基体1とともにその内側に半導体素子4を収容する空所を形成する。枠体2は、Fe−Ni−Co合金,Cu,Cu−W合金等の金属から成る枠状体であり、これらのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工を施したり、押出し成形と切削加工等を併用して施すことによって所定形状に製作され、基体1にAg−Cuロウ等のロウ材を介して接合される。
【0029】
また、枠体2の表面には、酸化腐食の防止や取付部2aに入出力端子3のロウ付け等による嵌着を良好にするために、厚さ0.5〜9μmのNi層、あるいはNi層と厚さ0.5〜5μmのAu層とから成る金属層をめっき法等により被着させておくとよい。
【0030】
また、枠体2には、一つの側部とそれに対向する他の側部とにそれぞれ下側を切り欠いて形成された入出力端子3の取付部2aが形成されている。そして、入出力端子3が枠体2の取付部2aにAg−Cuロウ等のロウ材を介してロウ付けされる。
【0031】
入出力端子3は、上面に一辺から対向する他辺にかけて形成された枠体2の内外を電気的に導通するメタライズ配線層が形成された四角平板状の平板部およびこの平板部の上面にメタライズ配線層の一部を間に挟んで接合された直方体状の立壁部とから構成され、枠体2の側部に設けられた取付部2aにAg−Cuロウ等のロウ材(例えばBAg8:JIS Z 3261)を介してロウ付けされる。
【0032】
入出力端子3を構成する上記の平板部および立壁部は、アルミナ(Al)質焼結体、窒化アルミニウム(AlN)質焼結体等のセラミックスから成り、アルミナや窒化アルミニウム等の粉末とバインダーおよび可塑剤とからなるセラミックグリーンシートを打ち抜き加工し、これらのセラミックグリーンシートを多層積層し焼成することによって形成される。
【0033】
入出力端子3の平板部の上面に形成されたメタライズ配線層および枠体2の取付部2aに接合される部位には、W,モリブデン(Mo),マンガン(Mn)等を成分とする導体ペーストを印刷し焼成することによりメタライズ層が形成されている。また、枠体2の外側のメタライズ配線層には、Fe−Ni−Co合金等の金属から成るリード端子がAg−Cuロウ等のロウ材を介して電気的に接続されていてもよい。
【0034】
また、基体1において、枠体2および入出力端子3が取着される枠体2直下の部位に枠体2の全周にわたって溝Aが設けられている。これにより、基体1の上側主面に枠体2の下面形状と同じ形状のロウ材のプリフォームを入出力端子3を取付部2aに嵌着した枠体2で挟むようにして敷設し、ブレージング炉でロウ材を溶融させた際、溝Aに溶融したロウ材が引き込まれるように流れることによって溶融ロウ材の厚みを適正な一定の厚みとすることができるとともに、溝Aによってロウ材が入出力端子3や枠体2から遠ざかるように流出するのを効果的に抑制することができるため、枠体2や入出力端子3と基体1との接合を均質で良好なものとすることができ、パッケージの気密性を向上させることができる。
【0035】
また、これにより基体1の上側主面の入出力端子3の周囲にロウ材が大きく濡れ広がることが抑制されることから、入出力端子3と取付部2aとを接合するためのロウ材の量が確保でき、毛細管現象により枠体2の取付部2aと入出力端子3との隙間に十分なロウ材を入り込ませることができ、これによって入出力端子3と取付部2aとの接合強度を強くし、パッケージの気密性を向上させることができる。
【0036】
また、溝Aによって載置部1aへのロウ材の流入を有効に抑制することができ、流入した銀ロウの成分である銀が載置部1aに施されたNiメッキ層に溶出して銀ロウの組成が変動し、その結果発生する高さ数十μmの銀ロウの塊などで載置部1aの平坦度が悪化するのを防ぐことができ、半導体素子4をより安定に、かつより確実に実装することができる。
【0037】
さらに、ロウ材が入出力端子3や枠体2から遠ざかるように流出するのを効果的に抑制することができ、溝A付近にロウ溜まりを形成できるため、ロウ材全体の幅やメニスカスをほぼ均一な状態に保持することができることから、例えば大きく広がったロウ材の部分において発生するロウ材中の組成の層分離を有効に抑制することができる。従って、ロウ材成分の比率を一定としてロウ材の溶融温度を均一とできることから枠体2と基体1との接合部全域にわたってロウ材の強度をほぼ均一に強固なものとすることができるとともに、例えば周知の電解めっき法によってロウ材表面に形成されるめっき層とロウ材との密着性をより均一に強固なものとすることができる。
【0038】
また、基体1と枠体2との間に形成されるロウ材のメニスカスの大きさを安定させることができることにより、枠体2と基体1との接合部に発生する熱応力が均一なものとなり、その結果、基体1に反りや変形が生じるのを有効に抑制して載置部1a上に半導体素子4を強固に固定することができる。これにより、半導体素子4と載置部1aとの接合部に剥離が生じ難くなり、半導体素子4と載置部1aとを密着させることができるので、半導体素子4から発生する熱を基体1を介して外部に良好に放散させることができる。
【0039】
そして、本発明の半導体素子収納用パッケージは、これらの効果があるために、半導体素子4を気密に収容するとともに、半導体素子4の温度が上昇するのを防止し、半導体素子4を長期にわたり正常かつ安定に作動させることができる。
【0040】
溝Aは、基体1の上側主面をエッチング加工する方法やフライス切削加工する方法などの機械的加工によって形成することができる。このようにして基体1に形成された溝Aには、酸化防止やロウ材の流れ性向上、さらにロウ材との密着強度を高めるためにNi層、あるいはNi層とAu層とから成る金属層をめっき法等により被着させるのがよい。
【0041】
このような溝Aは、その幅が枠体2の幅の1/2乃至4/5であるのがよく、またその深さは0.05乃至0.2mmが好ましい。溝Aの幅が枠体2の幅の1/2未満であれば、溝Aを設ける効果が小さくなってしまい、枠体2や入出力端子3を信頼性よく基体1の上側主面に接合できなくなることがあり、また4/5を超えるとロウ材の量が多くなり過ぎてしまい、ロウ材と基体1との熱膨張差により基体1に反りが発生することがある。
【0042】
また溝Aの深さが0.05mm未満であれば基体1の反りによって例えばフライス盤などで基体1の表面を研削して均一な深さの溝Aを形成することが困難となり、部分的に溝Aを形成することができなくなることがあるので好ましくなく、また0.2mmを超えると溝Aに溜まるロウ材量が多くなり過ぎ、その結果、ロウ材と基体1の熱膨張率の差に起因して基体1に反りが発生してしまうことがある。
【0043】
また、図2(b)に示すように、好ましくは溝Aの底面に、複数の溝部Bが溝Aの長手方向に沿って全周にわたって形成されているのがよい。この溝部Bが形成されていることにより、入出力端子3を取付部2aに接合するのに必要なロウ材の流れが溝Aの長手方向に沿って速やかなものとなり、ロウ材流れの滞留が生じないために、滞留部分の周囲に気泡が巻き込まれたり、メッキ膜の成分であるNi中にロウ材の成分であるAgが溶出してロウ付け後のロウ材組成が部分的に変化したりするのを有効に防止するとともに、溝A内におけるロウ材の厚さを速やかに均一とすることができる。
【0044】
溝Aの底面の溝部Bによる算術平均粗さ(Ra)は0.1乃至3μmであるのが好ましい。これにより、溝Aの長手方向に直交する方向にロウ材が流出するのを効果的に抑制することができる。Raが0.1μm未満であると、溝部Bの深さが浅すぎることとなるため、溶融したロウ材の流れる方向付けが弱くなり、全周にわたっての均一なロウ付けが良好なものでなくなってしまうことがある。また、Raが3μmを超えると、溝部Bが深すぎることとなるため、ロウ材が溝Aに流れ易くなりすぎて、入出力端子3と取付部2aとの隙間に入り込むロウ材の必要量が不足することがあり、これにより、入出力端子3の周りの取付部2aの気密性が損なわれてしまう。
【0045】
そして、上記構成の本発明の半導体素子収容用パッケージと、パッケージの載置部1aに載置されるとともに入出力端子3のメタライズ配線層の枠体2内側の部位とボンディングワイヤで電気的に接続されたFET(Field Effect Transistor)やMMIC(Monolithic Microwave IC)等の半導体素子4と、Fe−Ni−Co合金等の金属から成りシーム溶接法等の溶接法やロウ付け法等により枠体2の上面に枠体2の内側を塞ぐように取着された蓋体5とで本発明の半導体装置が基本的に構成される。
【0046】
本発明の半導体装置によれば、本発明の半導体素子収納用パッケージを具備していることから、枠体2と基体1との接合部や枠体2の取付部2aと入出力端子3との接合部の気密の信頼性に優れ、また搭載部1aの反り等が少なく半導体素子4を良好に基体1と密着させることができることから放熱性に優れた半導体装置とすることができ、半導体素子4を長期にわたり正常かつ安定に作動させることができる半導体装置とすることができる。
【0047】
【実施例】
本発明の半導体素子収納用パッケージの実施例を以下に説明する。
【0048】
(実施例1)
図1に示すパッケージを以下のように構成した。すなわち、縦10mm×横20mm×厚さ1mmのCu−W合金からなる基体1の上側主面に、幅が0.6,0.7,0.75,0.9,1,1.1,1.2,1.25mmで、深さが0.1mmの溝Aを枠体2を接合する部位において枠体2の下からはみ出さないようにエッチングにより形成したものを、それぞれの溝Aの幅について各100個ずつのサンプルを作製した。因みに、これらの幅は、後述する枠体2の幅1.5mmに対して、それぞれ2/5,7/15,1/2,3/5,2/3,11/15,4/5,5/6倍となるものである。次いで、Niメッキを電解メッキ法により基体1の表面に被着させ、およそ900℃でシンターさせた。
【0049】
次に、枠体2を、幅1.5mm×高さ5mmで平面視での外形が縦10mm×横12mmのFe−Ni−Co合金で形成し、その側部の下側を横3mm×縦2mmに切り欠いて取付部2aを形成した。そして別途準備した入出力端子3を取付部2aに嵌着し、Agロウからなるロウ材のプリフォームを介して基体1の載置部1aを囲むように基体1の溝Aの上面に載置し、最高温度が850度の非酸化性雰囲気のブレージング炉を用いて加熱し、ロウ材のプリフォームを溶融させて枠体2を基体1に取着したサンプルを得た。ロウ付け時間は最高温度が850℃のブレージング炉で10分間とした。また、ロウ材のプリフォームは溝Aのそれぞれの幅に対して入出力端子3を含めて適正なロウ付けができるように厚さが調整されたものを使用した。
【0050】
そして、これらのサンプルについて入出力端子3周辺の気密性、および枠体2の接合強度、基体1の反りを評価した。気密性の評価は、枠体2の上面にFe−Ni−Co合金からなる蓋体5をシーム溶接法で溶接して作製したサンプルをグロスリーク試験法により評価した。グロスリーク試験法とは、例えば10気圧のヘリウムで満たされた室温容器内に、蓋体5を接合したパッケージを約30分間放置する。このときにパッケージにクラックがあればそのクラックからパッケージ内部にヘリウムが圧入される。次いで、このパッケージを125℃に保たれたフロロカーボン溶媒中に投入することによりパッケージ内からクラックなどの欠陥を伝わって出てくるヘリウムによる気泡の発生位置を目視で確認し、クラックの発生位置を知るという試験方法である。
【0051】
また、枠体2の接合強度の評価は蓋体5を接合しない状態で枠体2に水平方向に100N(ニュートン)の力を加えたときに枠体2が剥れた割合を調べることにより行なった。さらに、ロウ材が多いときに発生する基体1の反りの評価は、枠体2の剥れ試験をする前に反りゲージで測定して行なった。その結果を表1に示す。表1において反りの大きさは100個のサンプルの反りの平均値を示し、パッケージに発生する反りが50μm/25.4mm未満のものを合格とした。
【0052】
【表1】
Figure 2005019896
【0053】
表1より、溝Aの幅は枠体2の幅の1/2〜4/5とする必要があることが明らかになった。すなわち、溝Aの幅が枠体2の幅の1/2未満では、枠体2の下面からのロウ材の流出が発生して、載置部1aに半導体素子4を正常に載置固定することができなくなるとともに、気密性評価において溝Aの幅が枠体2の幅の2/5倍のときにサンプル100個中8個の割合で、溝Aの幅が枠体2の幅の7/15倍のときに100個中3個の割合で入出力端子3周辺に気泡発生が認められた。また、枠体2の接合強度評価において、溝Aの幅が2/5倍と7/15倍のサンプルの両方とも4隅のロウ材溜まりに発生したクラックの部分から100個のサンプル中8個の割合で枠体2が剥がれ、枠体2の接合強度が劣化することが判明した。また、4/5を超えると、ロウ材の量が多過ぎることにより100個のサンプル中10個の割合で基体1に50μm/25.4mm(=1inch)を超える大きさの反りが発生することが明らかになった。
【0054】
(実施例2)
次に、枠体2の厚みを1mmとした以外は実施例1同じで、溝Aの幅の枠体2の幅も2/5,7/15,1/2,3/5,2/3,11/15,4/5,5/6倍としたサンプルを各幅100個ずつ作製し、実施例1と同様の評価を行なった。その結果を表2に示す。
【0055】
【表2】
Figure 2005019896
【0056】
表2の結果より、枠体2の幅が1mmの場合においても溝Aの幅は枠体2の幅の1/2乃至4/5倍が良いことが明らかになった。
【0057】
(実施例3)
次いで実施例1と同様に作製するとともに、溝Aの幅が0.5,0.6,0.67,0.73,0.8mmの基体1を各20個ずつ用意し、各溝Aの底面に平均深さが2μmの溝部Bをサンドペーパーを用いて枠体2の各辺の方向に沿って形成し、その後枠体2をロウ付けして入出力端子3周りのロウ付け状態および枠体2と基体1との接合部のメニスカスの均一性を実施例1のサンプルと比較した。
【0058】
【表3】
Figure 2005019896
【0059】
表3に示した結果より、溝Aの底面に溝部Bを形成することによりさらに均一なメニスカスを枠体の全周にわたって形成できることが明らかになった。
【0060】
なお、本発明は以上の実施の形態の例および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等支障ない。例えば、基体1としてCu板を使用することもできる。このとき枠体2とCu板との接合部に溝Aが形成され、ロウ材がその間に配置されているとCu板と枠体2との間に発生する熱応力が軽減されるために、信頼性良く枠体2を基体1上に接合させておくことができる。
【0061】
【発明の効果】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子が載置される載置部が形成された四角平板状の金属製の基体と、この基体の上側主面に載置部を囲繞するように取着され、一つの側部とそれに対向する他の側部とにそれぞれ下側を切り欠いて形成された入出力端子の取付部を有する金属製の枠体と、取付部に嵌着された、枠体の内外を電気的に導通するメタライズ配線層が形成されたセラミックスから成る入出力端子とを具備しており、基体は、上側主面の枠体の直下の部位に枠体の幅の1/2乃至4/5の幅の溝が全周にわたって形成されていることから、基体の上側主面に枠体の下面形状と同じ形状のロウ材のプリフォームを枠体で挟むようにして敷設し、ロウ付け炉でロウ材を溶融させた際、溝に溶融したロウ材が引き込まれるように流れることによってロウ材が入出力端子や枠体から遠ざかるように流出するのを効果的に抑制することができるとともに、適正な厚さのロウ材を枠体と基体との隙間に確保でき、枠体と基体との接合を良好なものとすることができ、よってパッケージの気密性を向上させることができる。
【0062】
また、毛細管現象により入出力端子の取付部と入出力端子との隙間に十分なロウ材を入り込ませることができるので、入出力端子と取付部との接合強度および半導体素子収納用パッケージの気密性を向上させることができる。
【0063】
また、溝によって載置部へのロウ材の流入を有効に抑制することができるため、ロウ材が載置部に流れ出した場合に銀ロウの成分である銀が載置部に施されたNiメッキ層に溶出して銀ロウの組成が変動し、その結果発生する銀ロウの塊などで載置部の平坦度が悪化するのを防ぐことができ、半導体素子をより安定かつ確実に実装することができる。
【0064】
また、溝によって載置部へのロウ材の流入を有効に抑制することができるため、ロウ材が載置部に流れ出した場合に銀ロウの成分である銀が載置部に施されたNiメッキ層に溶出して銀ロウの組成が変動し、その結果発生する銀ロウの塊などで載置部の平坦度が悪化するのを防ぐことができ、半導体素子をより安定かつ確実に実装することができる。
【0065】
また、基体と枠体との間に形成されるロウ材のメニスカスの大きさをほぼ均一にすることができることにより基体に反りや変形が生じるのを抑制して載置部と半導体素子とを強固に固定することができる。従って、半導体素子と載置部との間に剥離が生じ難くなり、半導体素子と載置部とを密着させることができるので、半導体素子から発生する熱を基体を介して外部に良好に発散させることができる。
【0066】
さらに、本発明の半導体収納用パッケージによれば、上記構成において、溝は、その底面に複数の溝部が溝の長手方向に沿って全周にわたって形成されているときには、入出力端子を接合するのに必要なロウ材の流れが溝の長手方向に沿って速やかとなり、ロウ材中に気泡を巻き込んだり、ロウ付け後のロウ材組成が部分的に変化したりするのを有効に防止するとともに、溝内におけるロウ材の厚さを速やかに均一とすることができる。
【0067】
これらの結果、本発明の半導体素子収納用パッケージによれば、半導体素子を気密に保持するとともに、半導体素子の温度が上昇するのを防止し、よって半導体素子を長期にわたり正常かつ安定に作動させることができる。
【0068】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置されるとともに入出力端子に電気的に接続された半導体素子と、枠体の上面に枠体の内側を塞ぐように取着された蓋体とを具備していることから、放熱性に優れるとともに気密の信頼性の高いものとなり、長期信頼性に優れた半導体装置を得ることができる。
【図面の簡単な説明】
【図1】(a)は本発明の半導体素子収納用パッケージの実施の形態の一例を示す平面図であり、同図(b−1)は図1(a)のA−A’線における断面図、(b−2)は図1(a)のB−B’線における断面図である。
【図2】(a)は図1(b−1)の拡大断面図であり、(b)は本発明の半導体素子収納用パッケージの他の例を示す要部拡大断面図である。
【図3】従来の半導体素子収納用パッケージの例を示す斜視図である。
【図4】図3の半導体素子収納用パッケージの断面図である。
【符号の説明】
1:基体
1a:載置部
2:枠体
2a:取付部
3:入出力端子
4:半導体素子
5:蓋体
A:溝
B:溝部

Claims (3)

  1. 上側主面に半導体素子が載置される載置部が形成された四角平板状の金属製の基体と、該基体の前記上側主面に前記載置部を囲繞するように取着され、一つの側部とそれに対向する他の側部とにそれぞれ下側を切り欠いて形成された入出力端子の取付部を有する金属製の枠体と、前記取付部に嵌着された、前記枠体の内外を電気的に導通するメタライズ配線層が形成されたセラミックスから成る入出力端子とを具備しており、前記基体は、前記上側主面の前記枠体の直下の部位に前記枠体の幅の1/2乃至4/5の幅の溝が全周にわたって形成されていることを特徴とする半導体素子収納用パッケージ。
  2. 前記溝は、その底面に複数の溝部が前記溝の長手方向に沿って全周にわたって形成されていることを特徴とする請求項1記載の半導体素子収納用パッケージ。
  3. 請求項1または請求項2記載の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に前記枠体の内側を塞ぐように取着された蓋体とを具備していることを特徴とする半導体装置。
JP2003185888A 2003-06-27 2003-06-27 半導体素子収納用パッケージおよび半導体装置 Pending JP2005019896A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003185888A JP2005019896A (ja) 2003-06-27 2003-06-27 半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003185888A JP2005019896A (ja) 2003-06-27 2003-06-27 半導体素子収納用パッケージおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2005019896A true JP2005019896A (ja) 2005-01-20

Family

ID=34185169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003185888A Pending JP2005019896A (ja) 2003-06-27 2003-06-27 半導体素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP2005019896A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015142066A (ja) * 2014-01-30 2015-08-03 ローム株式会社 パワーモジュールおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015142066A (ja) * 2014-01-30 2015-08-03 ローム株式会社 パワーモジュールおよびその製造方法

Similar Documents

Publication Publication Date Title
US5844310A (en) Heat spreader semiconductor device with heat spreader and method for producing same
TW200421577A (en) Package for housing semiconductor chip, fabrication method thereof and semiconductor device
CN102574361B (zh) 层合材料及其制造方法
KR20170044105A (ko) 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법
KR20170046649A (ko) 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법
JP7052374B2 (ja) セラミックス/アルミニウム接合体の製造方法、絶縁回路基板の製造方法
JP6896734B2 (ja) 回路基板および半導体モジュール
JP7008236B2 (ja) パワーモジュール用基板及びその製造方法
JP2007329160A (ja) パワー素子搭載用ユニットおよびパワー素子搭載用ユニットの製造方法並びにパワーモジュール
JP2005019896A (ja) 半導体素子収納用パッケージおよび半導体装置
JP6034054B2 (ja) 電子部品収納用パッケージおよび電子装置
CN112005366A (zh) 散热基板以及电子装置
JPH05211248A (ja) 半導体搭載用複合放熱基板及びその製造方法
US11417575B2 (en) Board and semiconductor apparatus
JP2004235262A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2005159122A (ja) 半導体素子収納用パッケージおよび半導体装置
KR102671539B1 (ko) 전자 부품 모듈, 및 질화규소 회로 기판
JP6102271B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP2009277794A (ja) 半導体素子収納用パッケージ
JP2005252121A (ja) 半導体素子収納用パッケージ及びその製造方法
JP2006060122A (ja) 電子部品収納用パッケージおよび電子装置
JP2005159251A (ja) 電子部品収納用パッケージおよび電子装置
JP2009054967A (ja) 電子部品収納用パッケージおよび電子装置
JP2003197803A (ja) 半導体パッケージ
JP3840159B2 (ja) 半導体素子収納用パッケージおよび半導体装置