JP2005159122A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

Abstract

【課題】 半導体素子を気密に収納し、半導体素子から発生する熱を十分に放散できる半導体素子収納用パッケージおよび半導体装置を提供すること。
【解決手段】 半導体素子収納用パッケージは、上側主面に半導体素子４が載置される載置部１ａが形成された平板状の金属製の基体１と、側部に下側を切り欠いて形成された入出力端子３の取付部２ａを有し、この基体１の上側主面に載置部１ａを囲繞するようにロウ付けされた金属製の枠体２と、取付部２ａに嵌着された、枠体２の内外を電気的に導通するメタライズ配線層３ａが形成されたセラミックスから成る入出力端子３とを具備しており、基体１は、上側主面の枠体２にロウ付けされる部位の算術平均粗さが0.01〜0.1μｍである。
【選択図】 図１

Description

本発明は、半導体素子を収納するための半導体素子収納用パッケージおよび半導体装置に関し、気密信頼性に優れるとともに熱放散性に優れた半導体素子収納用パッケージおよび半導体装置に関する。

従来の半導体素子を収納するための半導体素子収納用パッケージ（以下、単にパッケージともいう）を図３および図４に示す。図３はパッケージＡの平面図、図４は図３のパッケージＡのＹ−Ｙ’線における断面図である。これらの図において、21は基体、22は枠体、23は入出力端子を示し、これら基体21、枠体22、入出力端子23で、内部空間に半導体素子24を収容するパッケージＡが基本的に構成される。

基体21は、例えば、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金等の金属から成り、２〜４μｍ程度の算術平均粗さの上側主面の外周部には、載置部21ａを囲繞するようにして接合された四角枠状の枠体22が立設されている。この枠体22は、基体１と同様にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成り、基体21に銀（Ａｇ）−銅（Ｃｕ）ロウ等のロウ材を介してロウ付けされる。

枠体22は、一つの側部とそれに対向する他の側部とにそれぞれ下側を切り欠いて形成された入出力端子23の取付部22ａが形成されている。そして、枠体22の内外を電気的に導通するメタライズ配線層が形成されたアルミナ（Ａｌ_２Ｏ_３）質焼結体等のセラミックス製の入出力端子23が取付部22ａおよび基体21にＡｇ−Ｃｕロウ等のロウ材を介してロウ付けされる（例えば、下記の特許文献１参照）。

このようなパッケージＡは、枠体22の下面と同じ四角枠状に成形されたロウ材のプリフォームを枠体22の下面と基体21の上側主面との間で挟むようにして敷設し、ロウ付け炉で溶融させることによって、基体21と枠体22とがロウ付けされている。また、基体21と枠体22とがロウ付けされるとき、同時に取付部22ａに載置された入出力端子23と取付部22ａとの隙間に毛細管現象でロウ材が流れ込み、入出力端子23が基体21の上側主面にロウ付けされるとともに枠体22にもロウ付けされる。

そして、基体21の載置部21ａに半導体素子24を金（Ａｕ）−錫（Ｓｎ）合金等から成る低融点ロウ材を介して載置固定し、ボンディングワイヤ等で半導体素子24の電極と入出力端子23に被着形成されているメタライズ配線層とを電気的に接続した後、枠体22の上面に枠体22の内側を塞ぐように蓋体25をロウ付け法やシームウエルド法等の溶接法により取着することによって、基体21、枠体22および入出力端子23とを具備するパッケージＡ内部に半導体素子24を収容して気密に封止する製品としての半導体装置となる（例えば、下記の特許文献１参照）。
特開平８−288701号公報（第４−８頁、図１，２） 特開平５−144956号公報（第２頁、図１）

しかしながら、特許文献１，２に示されるような従来の構成においては、基体21の上側主面に枠体22の下面と同じ四角枠状に成形されたロウ材のプリフォームを枠体22の下面と基体21の上側主面との間で挟むようにして敷設し、ロウ付け炉でロウ材を溶融させると、ロウ材が基体21の上側主面の算術平均粗さが大きい表面の凹凸に沿って枠体22にロウ付けされる部位以外の様々な方向に流出するために、基体21と枠体22との間のロウ材が不足し、また、取付部22ａと入出力端子23との隙間を毛細管現象により完全にロウ材で埋め込むことができず、枠体22の内外の気密性を損ない易くなるという問題点を有していた。その結果、半導体素子24を気密に収容できなくなり、半導体素子24が誤作動等を起こし正常に作動しなくなるという問題点を有していた。

また、載置部21ａにロウ材が流れることにより、半導体素子24の載置部21ａの一部分まで流れたロウ材の上に低融点ロウ材を介して半導体素子24が傾いて接合されることとなり、ボンディングワイヤの接合性が阻害される場合がある。さらに、流れたＡｇ−Ｃｕロウ材中に含まれるＣｕが載置部21ａの表面に被着されているＮｉと容易に固溶してしまい、載置部21ａに流れたロウ材のＡｇとＣｕの含有率が変化する層分離などにより共晶点が変動し、その結果ロウ材の流れ性にバラツキが生じ、ロウ材の表面に高さが数μｍ〜十数μｍ程度の突起が発生することがある。この場合、突起が半導体素子24を載置部21ａに接合するに際してのロウ材流れの障害となって、半導体素子24の下面と載置部21ａの表面との間にロウ材が行き渡らない部位が残り、そのために半導体素子24と載置部21ａの表面との間にロウ材の無い部分が発生して半導体素子24が発する熱が半導体素子24から基体21の表面までロウ材を介して充分に伝達され難くなることから、半導体素子が熱によって誤作動するといった不具合が発生していた。

さらに、ロウ材が基体21の上側主面を凹凸に沿ってランダムに広がるので、基体21と枠体22との間に形成されるロウ材のメニスカスＣの大きさが枠体22に沿う場所によって異なるといった不具合が発生することがある。このとき、場所によってロウ材の熱膨張による応力の大きさがばらつくため、基体21に反りや変形が生じることになり、ときには基体21の載置部21ａに数十μｍの反りを発生させ、載置部21ａと半導体素子24とを接続するための金（Ａｕ）−錫（Ｓｎ）等から成る低融点ロウ材の厚さバラツキを招来することとなる。その結果、半導体素子24から発生した熱を低融点ロウ材および基体21を介して外部に良好に発散させることができなくなってしまい、上記と同様に、半導体素子24の温度が上昇して誤作動が発生すると言う問題点があった。

従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、半導体素子を気密に収納するとともに半導体素子から発生する熱を十分に放散することができる半導体素子収納用パッケージおよび半導体装置を提供することにある。

本発明の半導体素子収納用パッケージは、上側主面に半導体素子が載置される載置部が形成された平板状の金属製の基体と、側部に下側を切り欠いて形成された入出力端子の取付部を有し、前記基体の前記上側主面に前記載置部を囲繞するようにロウ付けされた金属製の枠体と、前記取付部に嵌着された、前記枠体の内外を電気的に導通するメタライズ配線層が形成されたセラミックスから成る入出力端子とを具備しており、前記基体は、前記上側主面の前記枠体にロウ付けされる部位の算術平均粗さＲａが0.01乃至0.1μｍであることを特徴とするものである。

また、本発明の半導体素子収納用パッケージは、上記構成において好ましくは、前記枠体は、その内外面の算術平均粗さＲａ_２が前記Ｒａよりも大きいことを特徴とするものである。

また、本発明の半導体素子収納用パッケージは、上記構成において好ましくは、前記基体は、前記上側主面の前記入出力端子にロウ付けされる部位の算術平均粗さＲａ_３が前記Ｒａよりも大きいことを特徴とするものである。

また、本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に前記枠体の内側を塞ぐように取着された蓋体とを具備していることを特徴とするものである。

本発明の半導体素子収納用パッケージは、上側主面に半導体素子が載置される載置部が形成された平板状の金属製の基体と、側部に下側を切り欠いて形成された入出力端子の取付部を有し、基体の上側主面に載置部を囲繞するようにロウ付けされた金属製の枠体と、取付部に嵌着された、枠体の内外を電気的に導通するメタライズ配線層が形成されたセラミックスから成る入出力端子とを具備しており、基体は、上側主面の枠体にロウ付けされる部位の算術平均粗さＲａが0.01〜0.1μｍであることにより、基体の上側主面の枠体にロウ付けされる部位にロウ材の流れ性を助長するように作用する大きな凹凸がほとんど存在しないので、ロウ付け時においてロウ材が入出力端子や枠体から遠ざかるように流出するのを効果的に抑制することができる。

また、載置部にロウ材が流出するのを防止することで、メニスカスの形成に必要なロウ材の量を確保することができ、基体の上側主面にロウ付けされる枠体の下端部に沿って形成されるロウ材のメニスカスの大きさがほぼ均一になることから、基体に反りや変形が生じるのを有効に抑制することができる。また、載置部にロウ材が流出するのを防止することで、載置部と半導体素子との間に流れ込んだロウ材が半導体素子から発生した熱を基体に伝達するのを阻害することがなく、半導体素子と基体の搭載部との隙間の大きさを一定の範囲にすることが可能となり、半導体素子が発する熱を効率よく基体に発散させることができる。

また、ロウ材が溶融する際、ロウ材が基体21の上側主面に容易に濡れ広がることが抑制されるのでロウ材中に気泡を巻き込んでボイドが発生するのを防止することができ、ボイドの部分から封止が破れてパッケージの気密性が損なわれるのを防止することができる。

さらに、載置部へのロウ材の流れが阻止されることで、流れ込んだロウ材の厚みにより半導体素子が傾いて接合され、半導体素子の電極を接続するボンディングワイヤの接合性が阻害されたり、さらに、ロウ材が層分離し易いことに起因してロウ材の表面に数μｍ乃至十数μｍ程度の突起が発生し、半導体素子を基体の載置部に接合するに際し、半導体素子の下面と載置部の表面との間に低融点ロウ材が速やかに行き渡るのを阻害し、これによってボイドが発生したりして半導体素子と載置部の表面との接合面積が減少し、その結果、半導体素子が発する熱が充分に基体に伝達されず、よって半導体素子が熱によって誤作動するといった不具合が発生するのを解消させることができる。

また、本発明の半導体素子収納用パッケージは、上記構成において好ましくは、枠体は、その内外面の算術平均粗さＲａ_２がＲａよりも大きいことにより、ロウ材が枠体側壁の内外面にそって側壁上方向へ濡れ広がるので、ロウ材の良好なメニスカスを形成させることができ、基体と枠体との強固な接続を可能とする。

また、本発明の半導体素子収納用パッケージは、上記構成において好ましくは、基体は、上側主面の入出力端子にロウ付けされる部位の算術平均粗さＲａ_３がＲａよりも大きいことにより、セラミックスから成る入出力端子の表面の算術平均粗さが大きいために基体の上側主面の入出力端子にロウ付けされる部位においてロウ材が入出力端子の下面に沿って濡れ広がる速さと基体の上側主面に沿って濡れ広がる速さを調整することができ、入出力端子の接合部を含む枠体と基体との接合を均一なものとして強固、かつ信頼性の高い接合を実現することができる。

本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に枠体の内側を塞ぐように取着された蓋体とを具備していることにより、上記本発明の半導体素子収納用パッケージを用いた放熱性に優れるとともに気密信頼性の高いものとなる。

本発明の半導体素子収納用パッケージについて以下に詳細に説明する。図１は本発明のパッケージＡの実施の形態の一例を示す平面図、図２は図１のパッケージのＸ−Ｘ’線における断面図である。これらの図において、１は基体、２は枠体、３は入出力端子、３ａはメタライズ配線層を示し、これら基体１、枠体２、入出力端子３で、内部空間に半導体素子４を収容する本発明のパッケージＡが基本的に構成される。

本発明のパッケージＡは、図１、図２に示すように、上側主面に半導体素子４が載置される載置部１ａが形成された四角平板状の金属製の基体１と、下側を切り欠いて形成された入出力端子３の取付部２ａを有し、基体１の上側主面に載置部１ａを囲繞するようにロウ付けされた金属製の枠体２と、取付部２ａに嵌着された、枠体２の内外を電気的に導通するメタライズ配線層３ａが形成されたセラミックスから成る入出力端子３とを具備しており、基体１は、上側主面の枠体２にロウ付けされる部位の算術平均粗さＲａが0.01〜0.1μｍとされている。

本発明の基体１は、Ｆｅ−Ｎｉ−Ｃｏ合金，Ｃｕ，Ｃｕ−タングステン（Ｗ）合金等の金属から成り、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施したり、切削加工等を施したりすることによって例えば四角い平板状の所定形状に製作される。基体１の上側主面には、半導体素子４を載置する載置部１ａが設けられている。この基体１は、半導体素子４が作動時に発する熱を外部に放熱させる放熱板の役割をも果たす。

なお、基体１が所定形状に製作された後に、その表面にＮｉめっき層を施すとよい。Ｎｉめっき層により、基体１が酸化腐食されたりするのを保護することができる。

基体１の上側主面の枠体２にロウ付けされる算術平均粗さＲａが0.01〜0.1μｍとされる部位は、Ｎｉめっき層が被着される前の基体１の面であっても、またＮｉめっき層が0.5〜９μｍの厚さで被着された後の面でもよく、いずれの面であってもその面の算術平均粗さＲａが0.01〜0.1μｍの範囲内となるように研磨等により形成されておればよい。

また、基体１の上側主面の入出力端子３にロウ付けされる部位の算術平均粗さＲａ_３は、その他の部位より大きくしておいてもよい。セラミックスから成る入出力端子３の表面の算術平均粗さは0.5〜３μｍ程度と大きいので、Ｒａ_３をＲａより大きくしておくとロウ材が入出力端子３の下面に沿って濡れ広がる速さと基体１の上側主面に沿って濡れ広がる速さのバランスを取ることができ、入出力端子３の周囲に生成するメニスカスの大きさと枠体２と基体１の上側主面の接合部に沿って生成するメニスカスの大きさとを合わせるように調整することができる。

算術平均粗さＲａ_３は0.5〜３μｍ程度とするのが好ましい。0.5μｍ未満であると、入出力端子３の下面と基体１の上面との隙間においてロウ材の濡れ広がる速さが異なってロウ材中に空隙を発生させる虞があり、その結果、入出力端子３の接合強度が小さくなったり、あるいは気密性が損なわれるといった虞があり、また３μｍを超えると、入出力端子３の接合面の周囲にロウ材が集まり過ぎ、枠体２の接合強度が損なわれる虞がある。

ここで、算術平均粗さＲａはＪＩＳ−Ｂ−0601に基づいて計測、処理することによって求められる。なお、基体１の枠体２にロウ付けされる部位とは、枠体２直下の基体１の部位を示すものではなく、その周辺のロウ材のメニスカス（溶融したロウ材が濡れ広がる範囲）Ｃが形成される範囲の周辺を含めた範囲を意味する。また、基体１の上側主面の全面に算術平均表面粗さＲａ，Ｒａ_３を満たすように表面処理が施されていてもよいことは言うまでもない。

このＲａ値を有する面は、例えば、算術平均粗さＲａが0.1μｍである粗い側の研摩面であれば番手4000番（研摩砥粒の粒度が３μｍ）のアルミナ（Ａｌ_２Ｏ_３）粉末を表面に固定したラップ盤で研摩することによって得られ、また、Ｒａが0.01μｍである細かい側の研摩面を得るには、さらに、番手6000番（研摩砥粒の粒度が２μｍ）のアルミナ（Ａｌ_２Ｏ_３）粉末を表面に固定したラップ盤で仕上げると良い。このとき単位面積当たりに加える荷重の大きさとラップ盤の回転速度を変化させることにより、研摩で得られる面の算術平均粗さＲａの大きさを変化させることができ、0.01〜0.1μｍの範囲内にＲａの大きさを制御することが可能である。また、ラップ盤と被研摩物との密着を良くするとともに、研摩屑を除去するために水を流しながら研摩するとよい。

算術平均粗さＲａが0.01μｍ未満であると、ロウ材のアンカー効果がほとんど得られなくなることから基体１に枠体２がロウ付けされる部位であるロウ付け面とロウ材との接合性が阻害され、枠体２がロウ材とともに剥れ易くなる。また、0.1μｍを超えると、ロウ材が凹凸に沿って流れ易くなって枠体２と基体１との接合部に生成されるロウ材のメニスカスＣの大きさにバラツキが発生する場合があり、ロウ材を介した枠体２の接合強度が劣化し易くなるとともに、メニスカスＣの大きさのバラツキに起因して基体に反り、変形が生じて半導体素子４の下面と基体１の搭載部１ａとの距離が一定にならず、半導体素子４の熱放散性が阻害されたり、あるいは、凹凸に沿ってロウ材が流れ易くなって、流れたロウ材の表面に突起が発生したりすることを皆無とすることができず、半導体素子４の下面と搭載部１ａとの距離が大きくなる結果半導体素子４の熱放散性が阻害されてしまう。

基体１の上側主面の外周部に立設される枠体２は、基体１とともにその内側に半導体素子４を収容する空所を形成する。枠体２は、Ｆｅ−Ｎｉ−Ｃｏ合金，Ｃｕ，Ｃｕ−Ｗ合金等の金属から成る枠状体であり、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施したり、切削加工等を施したりすることによって所定形状に製作される。そして、表面の算術平均粗さが0.01〜0.1μｍである基体１の上側主面、または基体１の上側主面に形成され、その表面の算術平均粗さが0.01〜0.1μｍのＮｉめっき膜上にＡｇ−Ｃｕロウ等のロウ材（ＢＡｇ−８：ＪＩＳ Ｚ 3261）を介して接続される。また、枠体２の表面には、酸化腐食の防止や取付部２ａに入出力端子３のロウ付け等による嵌着を良好にするために、予め厚さ0.5〜９μｍのＮｉ層をめっき法等により被着させておくとよい。

さらに、枠体２の内外面の算術平均粗さＲａ_２は基体１の上側主面の枠体２にロウ付けされる部位の算術平均粗さＲａよりも大きくしておくのが好ましい。これにより、載置部１ａの周囲を囲繞する側壁となる枠体２の内外面にロウ材が這い上がるようにして良好なメニスカスＣを形成するために、基体１と枠体２とが強固にロウ付けされる。

なお、枠体２の内外面の算術平均粗さＲａ_２は１〜３μｍとするのが好ましい。１μｍ未満であると、ロウ材が這い上がり難くなり充分な大きさのメニスカスが生成し難くなり、３μｍを超えると、枠体２の側面にロウ材が高く這い上がってしまい適正なメニスカスを生成させることが困難となる。

また、枠体２には、一つの側部または一つの側部とそれに対向する他の側部等とにそれぞれ下側を切り欠いて形成された入出力端子３の取付部２ａが形成されている。そして、枠体２を上記のロウ付け面を有する基体１の上面に接合するに際し、同時に、入出力端子３が枠体２の取付部２ａにＡｇ−Ｃｕロウ等のロウ材を介してロウ付けされる。

入出力端子３は、上面に一辺から対向する他辺にかけて形成された枠体２の内外を導通するメタライズ配線層３ａを有する四角平板状の平板部およびこの平板部の上面にメタライズ配線層の一部を間に挟んで接合された直方体状の立壁部とから構成され、枠体２の内外を電気的に導通するために設けられる。

入出力端子３を構成する上記の平板部および立壁部は、Ａｌ_２Ｏ_３質焼結体、窒化アルミニウム（ＡｌＮ）質焼結体等のセラミックスから成り、セラミックグリーンシートを打ち抜き加工し、これらのセラミックグリーンシートを多層積層し焼成することによって形成される。

入出力端子３の平板部の上面に設けられたメタライズ配線層は、Ｗ，モリブデン（Ｍｏ），マンガン（Ｍｎ）等の導体ペーストを焼成することにより形成されている。枠体２外側のメタライズ配線層には、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成るリード端子がＡｇ−Ｃｕロウ等のロウ材を介して電気的に接続されていてもよい。また、基体１および枠体２の取付部２ａにロウ付けされる部分にも同様に導体ペーストを焼成したメタライズ層が形成されている。

そして、基体１と枠体２と入出力端子３とがロウ付けされた後に入出力端子３の枠体２の外側に取り付けられたリード端子を含むパッケージの全面にＮｉめっき層およびＡｕめっき層が被着された後、載置部１ａに半導体素子４を載置し、Ａｕ−Ｓｎ等から成る低融点ロウ材で半導体素子４を固定し、半導体素子４の電極と入出力端子３のメタライズ配線層の枠体２内側の部位とをボンディングワイヤで電気的に接続し、枠体２の上面にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る蓋体５をシーム溶接法等の溶接法やロウ付け法等により取着し、半導体素子４を気密に封止することにより、製品としての本発明の半導体装置となる。

この半導体装置の入出力端子３の枠体２の外側に接合されたリード端子が外部電気回路に接続されることにより内部に収容された半導体素子４が外部電気回路に電気的に接続されることとなる。

本発明の半導体装置によれば、上記本発明の半導体素子収納用パッケージを具備していることから、内部に封止された半導体素子４の放熱性に優れるとともに気密封止の信頼性が高いために半導体素子４の動作信頼性が高い半導体装置となる。

図１，図２に示すパッケージＡを以下のようにして作製した。厚みが１ｍｍのＦｅ−Ｎｉ−Ｃｏ合金から成る縦15ｍｍ×横15ｍｍの長方形の金属板を110枚作製し、次いでＮｉめっき膜を３μｍの厚さで被着させ、そのロウ付け面を上記実施の形態で説明した方法で研摩して、表面の算術平均粗さが0.005，0.01，0.015，0.03，0.05，0.07，0.1，0.15，0.5，１，２μｍとした基体１を各10枚ずつ作製した。なお、表面の算術平均粗さは、東京精密株式会社製のサーフコム1400シリーズを用いて計測、算出した。

また、縦13ｍｍ×横13ｍｍ×高さ５ｍｍ×厚さ１ｍｍのＦｅ−Ｎｉ−Ｃｏ合金からなる枠体２を周知の絞り加工法によって作製し、その表面に３μｍの厚さのＮｉめっき膜を被着させたものを110個作製した。さらに、縦13ｍｍ×横13ｍｍ×厚さ30μｍのＡｇロウ（ＢＡｇ８）のプリフォームを110個作製し、このプリフォームを介して基体１の上に枠体２を載置した後にロウ付け炉で800℃×５分間の条件でロウ付けし、基体１上に枠体２が接合された評価用サンプルを各表面粗さについて10個ずつ計110個作製した。

この評価用サンプルについては入出力端子３を省き、各枠体２の下面から載置部１ａの方向に流れたロウ材の最大流れの長さＬを計測するとともに、枠体２の接合強度を試験し、メニスカスＣの大きさのバラツキを観察した。接合強度については横方向に100ニュートンの力を加えて各評価用サンプル10個に対するＮｉめっき層と基体１の表面との間に剥離が生じた個数を記録し、また、メニスカスＣについてはその流れのバラツキの程度を大，中，小で判定した。流れのバラツキ判定は、各場合についてサンプル10個の流れの長さの平均値が枠体２の厚さの４倍の長さを超えた場合を大とし、枠体２の厚さの２〜４倍の範囲の場合を中とし、枠体２の厚さの２倍の範囲内に納まるものを小と判定した。評価結果を表１に示す。なお、上記のようにロウ材の最大流れの長さＬは10個の測定値の平均値である。

表１に示されるように、基体１の算術平均粗さが0.01〜0.1μｍであれば、ロウ材の流れが少なく、かつメニスカスのバラツキが少なくなることが明らかになり本発明の有用性が証明された。

なお、本発明は以上の実施の形態の例および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等支障ない。例えば、半導体素子４が半導体レーザ（ＬＤ）、フォトダイオード（ＰＤ）等の光半導体素子である場合においても本発明の効果は同様であり、その場合は枠体２に光ファイバ取着用の貫通孔が設けられた構成となる。

本発明の半導体素子収納用パッケージの実施の形態の一例を示す平面図である。 図１の半導体素子収納用パッケージのＸ−Ｘ’線における断面図である。 従来の半導体素子収納用パッケージの例を示す平面図である。 図３の半導体素子収納用パッケージのＹ−Ｙ’線における断面図である。

符号の説明

１：基体
１ａ：載置部
２：枠体
２ａ：取付部
３：入出力端子
３ａ：メタライズ配線層
４：半導体素子
５：蓋体

Claims (4)

1. 上側主面に半導体素子が載置される載置部が形成された平板状の金属製の基体と、側部に下側を切り欠いて形成された入出力端子の取付部を有し、前記基体の前記上側主面に前記載置部を囲繞するようにロウ付けされた金属製の枠体と、前記取付部に嵌着された、前記枠体の内外を電気的に導通するメタライズ配線層が形成されたセラミックスから成る入出力端子とを具備しており、前記基体は、前記上側主面の前記枠体にロウ付けされる部位の算術平均粗さＲａが０．０１乃至０．１μｍであることを特徴とする半導体素子収納用パッケージ。
2. 前記枠体は、その内外面の算術平均粗さＲａ_２が前記Ｒａよりも大きいことを特徴とする請求項１記載の半導体素子収納用パッケージ。
3. 前記基体は、前記上側主面の前記入出力端子にロウ付けされる部位の算術平均粗さＲａ_３が前記Ｒａよりも大きいことを特徴とする請求項１記載の半導体素子収納用パッケージ。
4. 請求項１乃至請求項３のいずれかに記載の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に前記枠体の内側を塞ぐように取着された蓋体とを具備していることを特徴とする半導体装置。

Images