JP3652241B2

JP3652241B2 - 半導体素子収納用パッケージ

Info

Publication number: JP3652241B2
Application number: JP2000373034A
Authority: JP
Inventors: 絵美小磯
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2000-12-07
Filing date: 2000-12-07
Publication date: 2005-05-25
Anticipated expiration: 2020-12-07
Also published as: JP2002176117A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子を収納するための半導体素子収納用パッケージに関し、特に半導体素子収納用パッケージに設けられる入出力端子におけるペルチェ素子のリード線の接続部を改善したものに関する。
【０００２】
【従来の技術】
従来、マイクロ波帯やミリ波帯等の高周波信号を用いる半導体素子を収納するための半導体素子収納用パッケージ（以下、半導体パッケージという）を図５，図８に示す。同図において、１０１は基体、１０２は枠体、１０３は入出力端子、１０５は蓋体、１０６は半導体素子を示す。これら基体１０１、枠体１０２、入出力端子１０３、蓋体１０５とで、半導体素子１０６を半導体パッケージ内に収容する。
【０００３】
基体１０１は、半導体素子１０６を載置する載置部１０１ａを有し、載置部１０１ａには半導体素子１０６がペルチェ素子１０８を間に介して金（Ａｕ）−シリコン（Ｓｉ）ロウ材等の接着剤により接着固定されるものであり、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン（Ｗ）合金等の金属材料から成る。
【０００４】
枠体１０２は、基体１０１上面に載置部１０１ａを囲繞するように銀ロウ等のロウ材で接合され、側部に入出力端子１０３を嵌着する取付部１０２ａが形成されたものであり、Ｆｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属材料から成る。
【０００５】
入出力端子１０３は、アルミナ（Ａｌ₂Ｏ₃），窒化アルミニウム（ＡｌＮ），ムライト（３Ａｌ₂Ｏ₃・２ＳｉＯ₂）等のセラミックスから成り、枠体１０２の内外に突出する平板部の突出部１０３ａ，１０３ｂと枠体１０２に嵌着される立壁部１０３ｃとを有しており、半導体パッケージの内外を導出するようにモリブデン（Ｍｏ）−マンガン（Ｍｎ），タングステン（Ｗ）等から成る金属ペーストを焼結したメタライズ配線層１１１が平板部の上面に被着されて半導体素子１０６と外部電気回路基板とを電気的に接続する。
【０００６】
また、入出力端子１０３は、枠体１０２を貫通してまたは切り欠いて形成された取付部１０２ａに銀ロウ等のロウ材で嵌着される。
【０００７】
【課題を解決するための手段】
本発明は、入出力端子の接続部が、平板部に枠体の内側に位置するメタライズ配線層から上下面を貫通して設けられるとともに、上面側開口より下端側の幅が大きい上部と該上部より内寸法が小さい直線状の下部とから成る段差部が形成された切欠部の内面にメタライズ層が形成されて成り、切欠部にリード線が挿入されろう付け接続されることを特徴とするものである。
【０００８】
リード端子１１４は、入出力端子１０３のメタライズ配線層１１１に銀ロウ等のロウ材を介して接合され、外部電気回路と入出力端子１０３との高周波信号の入出力を行うものであり、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属材料から成る。
【０００９】
シールリング１０４は、枠体１０２の上面に銀ロウ等のロウ材で接合され入出力端子１０３を上方より挟持するとともに、上面に蓋体１０５をシーム溶接等により接合するための接合媒体として機能する。
【００１０】
また、メタライズ配線層１１１の枠体１０２外側には、外部電気回路との高周波信号の入出力を行うために、導電性を有するＦｅ−Ｎｉ−Ｃｏ合金等の金属材料から成るリード端子１１４が銀ロウ等のロウ材で接合されるとともに、半導体素子１０６と電気的に接続するためのボンディングワイヤー１１２が接合される。
【００１１】
そして、図８に示すように、基体１０１の載置部１０１ａに半導体素子１０６がペルチェ素子１０８を間に介して接着固定させ、半導体素子１０６の各電極をボンディングワイヤー１１２を介してメタライズ配線層１１１に接続させるとともに、ペルチェ素子１０８の電極に接続されたリード線１１３をメタライズ配線層１１１に半田を介して電気的に接続する。次に、枠体１０２の上面に蓋体１０５を接合させ、基体１０１と枠体１０２と入出力端子１０３とシールリング１０４と蓋体１０５とから成る容器１０７内部に、半導体素子１０６及びペルチェ素子１０８を気密に収容する。最後に、枠体１０２の光ファイバ固定部材１１０に光ファイバ１０９の一端を挿通させるとともに、これを半田等の接着剤やレーザ溶接によって接合させ、光ファイバ１０９を枠体１０２に固定することによって最終製品としての半導体装置として機能し、光ファイバ１０９を介して内部に収容する半導体素子１０６と外部との光信号の授受が可能となる。
【００１２】
【発明が解決しようとする課題】
しかしながら、この特開平８−３７２４７号公報に提案された半導体パッケージでは、ペルチェ素子のリード線を半田付けするとき、半田が溜まる範囲は入出力端子の平板部の上面に施したメタライズ配線層のみであり、ペルチェ素子のリード線が線方向の引っ張りに対する強度が不十分となり、リード線が外れ易くなって半導体素子の冷却が不能になったり冷却効率が大きく低下する場合があった。また、線方向の引っ張りに対する強度を上げようとして、半田の体積を増やしたとしても、隣接するメタライズ配線層に半田が流れてしまい、メタライズ配線間に半田ブリッジが発生し短絡する場合があった。
【００１３】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、ペルチェ素子のリード線の線方向への引っ張りに対する強度を向上させ、さらにそのリード線と入出力端子のメタライズ配線層との接合を強固なものとし、導通を確実なものとすることにより、半導体素子を長期間にわたり正常、かつ安定に作動させることである。
【００１４】
【課題を解決するための手段】
本発明の半導体パッケージは、上面に半導体素子がペルチェ素子を介して載置される載置部を有する基体と、該基体上面に前記載置部を囲繞するように取着された金属製の枠体と、該枠体を貫通してまたは切り欠いて形成された入出力端子の取付部と、上面の一辺側から対向する他辺側にかけて形成された複数のメタライズ配線層を有する誘電体から成る平板部および該平板部の上面に前記複数のメタライズ配線層を間に挟んで接合された誘電体から成る立壁部から構成されるとともに、前記メタライズ配線層の前記枠体の内側に位置する部位に前記ペルチェ素子のリード線の接続部を有する、前記取付部に嵌着された入出力端子と、前記枠体の上面に接合される蓋体とを具備した半導体素子収納用パッケージにおいて、
前記入出力端子の前記接続部は、前記平板部に前記枠体の内側に位置する前記メタライズ配線層から上下面を貫通して設けられるとともに上面側開口から内側にかけて内法が小となる段差部が形成された切欠部の内面にメタライズ層が形成されて成り、前記切欠部に前記リード線が挿入されろう付け接続されていることを特徴とする。
【００１５】
本発明の半導体パッケージによれば、切欠部の内部に半田溜まりを設けることができ、半田の体積を増やして接続強度を向上させ得る。また、組み立て作業中やろう付け後の熱収縮により、リード線を下方に引っ張るような外力が加わることが多いが、この外力に対する強度がきわめて向上し、リード線の外れを解消することができる。また、ろう材の断面積が大きくなるため、接合部の電気抵抗値を下げることができ、ペルチェ素子を駆動するための電力を十分に供給し得、ペルチェ素子及び半導体素子の動作が安定化する。
【００１６】
本発明において、好ましくは、前記切欠部の段差部は上部と該上部より内法が小さい直線状の下部とから成り、前記上部の幅は上面側開口よりも下端側が大きいことを特徴とする。
【００１７】
本発明は、上記の構成により、半田溜まりを設け、半田の体積を増やして接続強度を大きくできるととともに、リード線を下方に引っ張るような外力に対する強度が高いうえに、リード線を上方に突き上げるような力が加わった場合も段差部の上部が引っ掛かりの機能を発揮し、接続強度がさらに向上する。また、ろう材とメタライズ層との接合面積が増えるため、強固にペルチェ素子のリード線とメタライズ配線層を半田付けでき、その結果ペルチェ素子の接続信頼性が向上し、外部からの衝撃等で接合部が外れることがなくなる。
【００１８】
また本発明において、好ましくは、前記段差部の上部の側面と前記平板部の上面とのなす角度が４５〜８０°であることを特徴とする。
【００１９】
本発明は、上記の構成により、リード線を上方に突き上げるような力が加わった場合に段差部の上部の引っ掛かりの機能が向上し、接続強度がさらに向上する。また、ろう材とメタライズ層との接合面積がさらに増えるため、強固にペルチェ素子のリード線とメタライズ配線層を半田付けでき、その結果ペルチェ素子の接続信頼性が向上し、外部からの衝撃等で接合部が外れることがなくなる。
【００２０】
【発明の実施の形態】
本発明の半導体パッケージについて以下に詳細に説明する。図１は本発明の半導体パッケージの実施形態を示す斜視図であり、図２、図３は図１の入出力端子を示し、図２、図３において、（ａ）は入出力端子の斜視図、（ｂ）は切欠部の拡大断面図、（ｃ）は切欠部の他の例を示す拡大断面図である。また、図４は図１に示す半導体パッケージに半導体素子を収容したものの断面図である。
【００２１】
図１において、１は基体、２は枠体、３は入出力端子、４はシールリング、５は蓋体であり、これらで半導体素子６を内部に収容するための容器７（図４）が構成される。
【００２２】
図１において、１は基体であり、その上面にはＩＣ、ＬＳＩ、半導体レーザ（ＬＤ）、フォトダイオード（ＰＤ）等の半導体素子６がペルチェ素子８を間に介して載置するための載置部１ａを有している。
【００２３】
この基体１は、Ｆｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗ等の金属材料や、アルミナ，窒化アルミニウム，ムライト等のセラミックスから成り、金属材料から成る場合には、例えば、Ｆｅ−Ｎｉ−Ｃｏ合金のインゴット（塊）に圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって所定の形状に製作される。一方、セラミックスから成る場合には、その原料粉末に適当な有機バインダや溶剤等を添加混合しペースト状と成すとともに、このペーストをドクターブレード法やカレンダーロール法によってセラミックグリーンシートと成し、しかる後セラミックグリーンシートに適当な打ち抜き加工を施し、これを複数枚積層し焼成することによって作製される。
【００２４】
なお、基体１が金属材料からなる場合には、その表面に耐蝕性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ０．５〜９μｍのＮｉ層と、厚さ０．５〜５μｍのＡｕ層を順次メッキ法により被着させておくと、基体１が酸化腐蝕するのを有効に防止できるとともに、基体１上面の載置部１ａに半導体素子６をペルチェ素子８を間に介して強固に接着固定させることができる。従って、基体１が金属材料から成る場合には、その表面に厚さ０．５〜９μｍのＮｉ層や厚さ０．５〜５μｍのＡｕ層等の金属層をメッキ法により被着させておくことが好ましい。
【００２５】
一方、基体１がセラミックスから成る場合、半導体素子６をペルチェ素子８を間に介して載置する載置部１ａに耐蝕性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ０．５〜９μｍのＮｉ層と、厚さ０．５〜５μｍのＡｕ層を順次メッキ法により被着させておくと、基体１上面の載置部１ａに半導体素子６をペルチェ素子８を間に介して強固に接着固定させることができる。従って、基体１がセラミックスから成る場合には、その表面に厚さ０．５〜９μｍのＮｉ層や厚さ０．５〜５μｍのＡｕ層等の金属層をメッキ法により被着させておくと良い。
【００２６】
枠体２は、基体１上に載置部１ａを囲繞するように取着され、Ｆｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属材料から成る。例えば、Ｆｅ−Ｎｉ−Ｃｏ合金のインゴットをプレス加工により所定の枠状となすことによって製作される。
【００２７】
また、枠体２には、内部に収容する半導体素子６との間で光信号を授受するための光ファイバ９が挿通固定される光ファイバ固定部材１０が枠体２を貫通して銀ロウ等のロウ材を介して接合されている。
【００２８】
光ファイバ固定部材１０は、Ｆｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属から成り、例えば、Ｆｅ−Ｎｉ合金のインゴットをプレス加工により所定の筒状に製作される。
【００２９】
また、光ファイバ固定部材１０は、光ファイバ９を挿通可能な孔１０ａを有する筒体であり、その孔１０ａに光ファイバ９の一端を挿通させるとともにこれを半田等の接着剤やレーザ溶接により固定し、これにより光ファイバ９を介して内部に収容する半導体素子６と外部との光信号の授受が可能となる。
【００３０】
入出力端子３は、基体１，枠体２に熱膨張係数が近似するアルミナセラミック等のセラミックスから成り、枠体２の内外に突出する平板部の突出部３ａ，３ｂと枠体２に嵌着される立壁部３ｃとを有しており、半導体パッケージの内外を導出するようにＭｏ−Ｍｎ等から成る金属ペーストを焼結したメタライズ配線層１１が平板部上面に被着されて、半導体素子６と外部電気回路基板とを電気的に接続する。
【００３１】
図２（ｂ）に示すように、３ｆは、ペルチェ素子８のリード線１３を接続するための入出力端子３の平板部の上部、即ち積層構造のセラミック板における上層部であり、３ｇは下部、即ち積層構造のセラミック板における下層部を示す。切欠部３ｄは、上層部３ｆの切り欠き量（幅）より下層部３ｇの切り欠き量（幅）の方が小さい階段状である。即ち、平板部に枠体２の内側に位置するメタライズ配線層１１から上下面を貫通して設けられるとともに上面側開口から内側にかけて内法が小となる段差部が形成された切欠部３dである。また、切欠部３ｄの内面にはメタライズ層を施している。この構造により、切欠部３ｄの内面に半田溜まりを容易に設けることができ、半田の体積を増やして接合強度を上げることができる。
【００３２】
切欠部３ｄの平面視における形状は、半円形状、半長円形状、四角形状等のリード線１３を挿入可能な種々の形状とし得る。
【００３３】
切欠部３ｄの内部の上層部３ｆの深さは、切欠部３ｄの全体の深さの１／３以上がよく、この場合半田溜りを大きくして接合強度を大きくすることができる。より好ましくは、上層部３ｆの深さは切欠部３ｄの全体の深さの１／２以上がよい。
【００３４】
さらに、図２（ｃ）に示すように、３ｆ′はペルチェ素子８のリード線１３を接続するための入出力端子３の平板部の上層部、３ｇ′は下層部を示し、上層部３ｆ′の切り欠き量（幅）より下層部３ｇ′の切り欠き量（幅）の方が小さい階段状であり、上層部３ｆ′の切り欠きがさらに２段以上の階段状になっており、切欠部３ｄ′の内面にはメタライズ層を施した構成とすることもできる。この構成により、切欠部３ｄ′の内面に半田溜まりをより多く設けることができ、半田の体積を増やして強度を上げることができる。また、ペルチェ素子８のリード線１３をメタライズ配線層１１にロウ付け接合する際に発生する応力は、上層部３ｆ′の２段以上の階段状の切欠部分で分散されて小さいものとなり、割れやクラックを大幅に減少できる。
【００３５】
また、図３（ｂ）に示すように、３ｈはペルチェ素子８のリード線１３を接続するための入出力端子３の平板部の上層部、３ｉは下層部であり、上層部（上部）３ｈとその上層部３ｈより内法が小さい直線状の下層部（下部）３ｉとから成り、上層部３ｈの幅は上面側開口の幅Ｗ１よりも下端側の幅Ｗ２が大きいこと、例えば上層部３ｈの側方からみた断面形状が上方から下方に向かって広がる台形になっているのが好ましい。この場合、上層部３ｈの側面で囲まれる立体形状は半円錐台、角錐台等の錐台状となる。また、切欠部３ｅの内面にはメタライズ層を施している。これにより、ペルチェ素子８のリード線１３に上方向の引っ張り力または押し上げ力が加わった場合にも、上層部３ｈの傾斜した側面が引っ掛かりの機能を発揮し、引っ張り力または押し上げ力に対する強度を上げることができる。
【００３６】
さらに、図３（ｃ）に示すように、３ｈ′はリード線１３を接続するための入出力端子３の平板部の上層部、３ｉ′は下層部であり、上層部３ｈ′の切り欠きの側方からみた断面形状が上層から下層に向かって広がる台形等の錐台状になっていて、さらに上層部３ｈ′の切り欠きを２段以上の台形に切り欠いたことが好ましく、それらの台形の側辺の傾斜角θは同じ角度で切り欠かれていることが好ましい。そして、切欠部３ｅ′の内面にはメタライズ層を施している。この構成により、リード線１３に上方向の引っ張り力または押し上げ力が加わった場合には、上層部３ｈ′の側面が引っ掛かりの機能を発揮し、引っ張り力または押し上げ力に対する強度をさらに上げることができる。また、リード線１３をメタライズ配線層１１にロウ付け接合する際に発生する応力は、上層部３ｈ′の２段以上の台形の切欠部分で分散されて小さいものとなり、割れやクラックを大幅に減少できる。
【００３７】
さらに、台形の側辺の傾斜角θ、即ち段差部の上部の側面と平板部の上面とのなす角度θは、４５〜８０°の範囲とすることが好ましく、４５°未満となった場合には、上層部３ｈ′の側面が入出力端子３を製造する際のセラミック積層工程にて撓んで変形して作製が困難となり、また８０°を越える場合には、リード線１３を上方向に引っ張る力または押し上げ力に対して、上層部３ｈ′の側面での引っ掛かりの機能を十分に発揮しないという不具合が生じ易くなる。
【００３８】
メタライズ層の被覆面積は、図２，図３の切欠部３ｄ，３ｅの内面に対して２０％以上が好ましい。メタライズ層の被覆範囲としては、切欠部３ｄ，３ｅの内面全体に対して、一部分に偏って被覆されているのではなく、全体的に均一に被覆されている方がリード線１３の引っ張り力または押し上げ力に対する強度は向上する。また、２０％未満になると、半田溜まりの形成が困難になり、リード線１３の引っ張り強度が低下する不具合を生じ易い。
【００３９】
なお、切欠部３ｄ，３ｅは、入出力端子３の平板部となるセラミックグリーンシートに予め所定形状に打ち抜き加工を施すことによって、ペルチェ素子６の電極と接続されたリード線１３が半田付けされる入出力端子３の部位に形成される。
【００４０】
また、入出力端子３は、枠体２を貫通してまたは切り欠いて形成された取付部２ａに銀ロウ等のロウ材で嵌着される。
【００４１】
リード端子１４は、入出力端子３のメタライズ配線層１１の枠体２外側に銀ロウ等のロウ材を介して接合され、外部電気回路と入出力端子３との高周波信号の入出力を行うものであり、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属材料から成る。その金属のインゴットを従来周知の圧延加工法や打ち抜き加工法、エッチング加工法等の金属加工法を採用することによって、所定の棒状となすように製作される。
【００４２】
シールリング４は、枠体２の上面に銀ロウ等のロウ材で接合され入出力端子３を上方より挟持するとともに、上面に蓋体５をシーム溶接等により接合するための接合媒体として機能し、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る。
【００４３】
また、メタライズ配線層１１には、外部電気回路との高周波信号の入出力を行うために、導電性を有するＦｅ−Ｎｉ−Ｃｏ合金等の金属材料から成るリード端子１４が銀ロウ等のロウ材で接合されるとともに、枠体２内側において半導体素子６と電気的に接続するためのボンディングワイヤー１２が接合される。
【００４４】
そして、図４に示すように、基体１の載置部１ａに半導体素子６をペルチェ素子８を間に介して接着固定させ、半導体素子６の各電極をボンディングワイヤー１２を介してメタライズ配線層１１に接続させるとともに、ペルチェ素子８の電極に接続されたリード線１３をメタライズ配線層１１に半田を介して電気的に接続し、次に枠体２の上面に蓋体５を接合させ、基体１と枠体２と入出力端子３とシールリング４と蓋体５とから成る容器７内部に半導体素子６及びペルチェ素子８を気密に収容し、最後に枠体２の光ファイバ固定部材１０に光ファイバ９の一端を挿通させるとともにこれを半田等の接着剤やレーザ溶接によって接合させ、光ファイバ９を枠体２に固定することによって最終製品としての半導体装置となる。そして、光ファイバ９を介して内部に収容する半導体素子６と外部との光信号の授受、送受が可能となる。
【００４５】
かくして、本発明は、入出力端子のリード線の接続部が、平板部に枠体の内側に位置するメタライズ配線層から上下面を貫通して設けられるとともに上面側開口から内側にかけて内法が小となる段差部が形成された切欠部の内面にメタライズ層が形成されて成り、切欠部にリード線が挿入されろう付け接続されていることから、切欠部の内面に半田溜まりを設けることができ、半田の体積を増やして強度を上げることができる。
【００４６】
また、本発明によれば、接続部のリード線に上向きの力が加わった場合、切欠部の上層部の側面が引っ掛かりの機能を発揮し、上方への引っ張り力や押し上げ力に対する強度も向上させ得る。また、強固にペルチェ素子のリード線とメタライズ配線層を半田付けでき、その結果ペルチェ素子の接続信頼性が向上し、外部からの衝撃等で接合部が外れることがなくなる。また、接合部の電気抵抗値を下げることができ、ペルチェ素子を駆動するための電力を十分に供給し得、ペルチェ素子及び半導体素子の動作が安定化する。
【００４７】
なお、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。例えば、下層部３ｇ｛図２（ｂ）｝の切り欠きがさらに２段以上の階段状の切り欠きであって、かつ切欠部３ｄの内面にメタライズ層が施されている構成であってもよい。この構成により、切欠部３ｄの内面に半田溜まりをより多く設けることができるため、半田の体積を増やして強度を上げることができる。また、ペルチェ素子８のリード線１３をメタライズ配線層１１にロウ付け接合する際に発生する応力は、下層部３ｇの２段以上の階段状の切欠部分で分散されてさらに小さいものとなり、割れやクラックを大幅に減少できる。
【００４８】
また、上記実施の形態においては、リード線を切欠部に挿入しろう付けする構成について説明したが、リード線の代わりにピン等の棒状の接続端子を用いても本発明と同様の作用効果が得られる。従って、本発明においては、棒状または線状の接続端子を用いた構成であれば本発明の作用効果を奏することとなる。
【００４９】
【発明の効果】
本発明は、入出力端子の接続部が、平板部に枠体の内側に位置するメタライズ配線層から上下面を貫通して設けられるとともに上面側開口から内側にかけて内法が小となる段差部が形成された切欠部の内面にメタライズ層が形成されて成り、切欠部にリード線が挿入されろう付け接続されていることにより、切欠部の内部に半田溜まりを設けることができ、半田の体積を増やして接続強度を向上させ得る。また、組み立て作業中やろう付け後の熱収縮により、リード線を下方に引っ張るような外力が加わることが多いが、この外力に対する強度がきわめて向上し、リード線の外れを解消することができる。また、ろう材の断面積が大きくなるため、接合部の電気抵抗値を下げることができ、ペルチェ素子を駆動するための電力を十分に供給し得、ペルチェ素子及び半導体素子の動作が安定化する。
【００５０】
また本発明は、好ましくは切欠部の段差部は上部と上部より内法が小さい直線状の下部とから成り、上部の幅は上面側開口よりも下端側が大きいことにより、半田溜まりを設け、半田の体積を増やして接続強度を大きくできるととともに、リード線を下方に引っ張るような外力に対する強度が高いうえに、リード線を上方に突き上げるような力が加わった場合も段差部の上部が引っ掛かりの機能を発揮し、接続強度がさらに向上する。また、ろう材とメタライズ層との接合面積が増えるため、強固にペルチェ素子のリード線とメタライズ配線層を半田付けでき、その結果ペルチェ素子の接続信頼性が向上し、外部からの衝撃等で接合部が外れることがなくなる。
【００５１】
また本発明は、好ましくは段差部の上部の側面と平板部の上面とのなす角度が４５〜８０°であることにより、リード線を上方に突き上げるような力が加わった場合に段差部の上部の引っ掛かりの機能が向上し、接続強度がさらに向上する。また、ろう材とメタライズ層との接合面積がさらに増えるため、強固にペルチェ素子のリード線とメタライズ配線層を半田付けでき、その結果ペルチェ素子の接続信頼性が向上し、外部からの衝撃等で接合部が外れることがなくなる。
【図面の簡単な説明】
【図１】本発明の半導体パッケージの実施形態を示す斜視図である。
【図２】図１の入出力端子の一実施形態を示し、（ａ）は入出力端子の斜視図、（ｂ）は切欠部の拡大断面図、（ｃ）は切欠部の他の実施形態を示す拡大断面図である。
【図３】図１の入出力端子の他の実施形態を示し、（ａ）は入出力端子の斜視図、（ｂ）は切欠部の拡大断面図、（ｃ）は切欠部のさらに他の実施形態を示す拡大断面図である。
【図４】図１の半導体パッケージに半導体素子を収容した構成を示す断面図である。
【図５】従来の半導体パッケージの斜視図である。
【図６】従来の半導体パッケージの他の例を示す斜視図である。
【図７】図６の入出力端子を示し、（ａ）は入出力端子の斜視図、（ｂ）は切欠部の拡大断面図である。
【図８】図５の半導体パッケージに半導体素子を収容した構成を示す断面図である。
【符号の説明】
１：基体
１ａ：載置部
２：枠体
２ａ：取付部
３：入出力端子
３ｄ：切欠部
３ｆ：上層部
３ｇ：下層部
５：蓋体
６：半導体素子
８：ペルチェ素子
１１：メタライズ配線層
１３：リード線

Claims

上面に半導体素子がペルチェ素子を介して載置される載置部を有する基体と、該基体上面に前記載置部を囲繞するように取着された金属製の枠体と、該枠体を貫通してまたは切り欠いて形成された入出力端子の取付部と、上面の一辺側から対向する他辺側にかけて形成された複数のメタライズ配線層を有する誘電体から成る平板部および該平板部の上面に前記複数のメタライズ配線層を間に挟んで接合された誘電体から成る立壁部から構成されるとともに、前記メタライズ配線層の前記枠体の内側に位置する部位に前記ペルチェ素子のリード線の接続部を有する、前記取付部に嵌着された入出力端子と、前記枠体の上面に接合される蓋体とを具備した半導体素子収納用パッケージにおいて、前記入出力端子の前記接続部は、前記平板部に前記枠体の内側に位置する前記メタライズ配線層から上下面を貫通して設けられるとともに、上面側開口より下端側の幅が大きい上部と該上部より内寸法が小さい直線状の下部とから成る段差部が形成された切欠部の内面にメタライズ層が形成されて成り、前記切欠部に前記リード線が挿入されろう付け接続されることを特徴とする半導体素子収納用パッケージ。
前記段差部の上部の側面と前記平板部の上面とのなす角度が４５〜８０°であることを特徴とする請求項１記載の半導体素子収納用パッケージ。