JP2004235262A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

半導体素子収納用パッケージおよび半導体装置 Download PDF

Info

Publication number
JP2004235262A
JP2004235262A JP2003019485A JP2003019485A JP2004235262A JP 2004235262 A JP2004235262 A JP 2004235262A JP 2003019485 A JP2003019485 A JP 2003019485A JP 2003019485 A JP2003019485 A JP 2003019485A JP 2004235262 A JP2004235262 A JP 2004235262A
Authority
JP
Japan
Prior art keywords
semiconductor element
frame
input
base
mounting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003019485A
Other languages
English (en)
Inventor
Junro Yoneda
淳郎 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003019485A priority Critical patent/JP2004235262A/ja
Publication of JP2004235262A publication Critical patent/JP2004235262A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体素子を気密に収納し、半導体素子から発生する熱を十分に放散できる半導体素子収納用パッケージおよび半導体装置を提供すること。
【解決手段】半導体素子収納用パッケージは、半導体素子4が載置される載置部1aが形成された基体1と、基体1の上側主面の外周部に載置部1aを囲繞するように取着され、一つの側部とそれに対向する他の側部のそれぞれ下側を切り欠いて形成された入出力端子3の取付部2aを有する枠体2と、取付部2aに嵌着された、枠体2の内外を電気的に導通するメタライズ配線層を有するセラミックス製の入出力端子3とを具備しており、基体1は、上側主面の枠体2の外周面によって囲まれる部位のうち入出力端子3の下方の部位に、取付部2aが形成された側部に平行な複数の第一の溝Aが設けられており、上側主面の枠体2よりも外側の部位に枠体2の外周面に平行な複数の第二の溝Bが設けられている。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子を収納するための半導体素子収納用パッケージおよび半導体装置に関し、気密信頼性に優れるとともに熱放散性に優れた半導体素子収納用パッケージおよび半導体装置に関する。
【0002】
【従来の技術】
従来の半導体素子を収納するための半導体素子収納用パッケージ(以下、パッケージともいう)を図3、4に示す。図3はパッケージの平面図、図4は図3のパッケージの断面図である。これらの図において、21は基体、22は枠体、23は入出力端子を示し、これら基体21、枠体22、入出力端子23で、内部空間に半導体素子24を収容する容器が基本的に構成される。
【0003】
基体21は、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金等の金属から成り、その上側主面の外周部には、載置部21aを囲繞するようにして接合された枠体22が立設されている。この枠体22は、Fe−Ni−Co合金等の金属から成り、基体21に銀(Ag)−銅(Cu)ロウ等のロウ材を介してロウ付けされる。
【0004】
枠体22は、一つの側部とそれに対向する他の側部のそれぞれ下側を切り欠いて形成された入出力端子23の取付部22aが形成されている。そして、枠体22の内外を電気的に導通するメタライズ配線層を有するアルミナ(Al)質焼結体等のセラミックス製の入出力端子23が取付部22a、および基体21にAg−Cuロウ等のロウ材を介してロウ付けされる(例えば、下記の特許文献1参照)。
【0005】
このようなパッケージは、以下の製造方法により作製される。基体21の上側主面に枠体22の下面と同じ形状のロウ材のプリフォームを枠体22で挟むようにして敷設し、ロウ付け炉でロウ材を溶融させることによって、基体21と枠体22とが接合される。同時に、取付部22aと入出力端子23との隙間に毛細管現象でロウ材が流れ込み、枠体22と入出力端子23とが接合される。
【0006】
そして、パッケージの載置部21aに半導体素子24を載置し、ボンディングワイヤ等で半導体素子24の電極と入出力端子3に被着形成されているメタライズ配線層とを電気的に接続した後、枠体22の上面に蓋体25をロウ付け法,シームウエルド法等の溶接法等によって取着し、基体21、枠体22および蓋体25から成る容器内部に半導体素子24を収容して気密に封止することによって製品としての半導体装置となる。
【0007】
【特許文献1】
特開2001−217333号公報
【0008】
【発明が解決しようとする課題】
従来の構成においては、基体21の上側主面に枠体22の下面と同じ形状のロウ材のプリフォームを枠体22で挟むようにして敷設し、ロウ付け炉でロウ材を溶融させると、ロウ材が基体21の上側主面の様々な方向に流出するためにロウ材が不足し、取付部22aと入出力端子23との隙間を毛細管現象により完全にロウ材で埋め込むことができず、気密性を損ない易くなるという問題点を有していた。また、ロウ材が溶融する際、ロウ材が基体21の上側主面に容易に濡れ広がるために気泡を巻き込み易くなり、その結果、取付部22aと入出力端子23との接合部にボイドが発生して接合強度が弱くなり、接合信頼性が低下するという問題点を有していた。それらの結果、半導体素子24を気密に収容できなくなり、半導体素子24が誤作動等を起こし正常に作動しなくなるという問題点を有していた。
【0009】
さらに、ロウ材が基体21の上側主面を方向性なく濡れ広がるので、基体21と枠体22との間に形成されるロウ材のメニスカスの大きさが部位によって異なることとなる。このような場合、部位によってロウ材の熱膨張がばらつくため、基体21に反りや変形が生じることにより載置部21aと半導体素子24との間に剥離が生じ、その結果、半導体素子24から発生した熱を基体21を介して外部に良好に発散させることができなくなる。これらの結果、半導体素子24の温度が上昇し、半導体素子24が誤作動等を起こし正常に作動しなくなるという問題点があった。
【0010】
従って、本発明は上記従来の問題点に鑑み完成されたものであり、その目的は、半導体素子を気密に収納し、半導体素子から発生する熱を十分に放散することができる半導体素子収納用パッケージおよび半導体装置を提供することにある。
【0011】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子が載置される載置部が形成された四角平板状の金属製の基体と、該基体の前記上側主面の外周部に前記載置部を囲繞するように取着され、一つの側部とそれに対向する他の側部のそれぞれ下側を切り欠いて形成された入出力端子の取付部を有する、外径寸法が前記基体よりも小さい四角形状の金属製の枠体と、前記取付部に嵌着された、前記枠体の内外を電気的に導通するメタライズ配線層を有するセラミックス製の入出力端子とを具備しており、前記基体は、前記上側主面の前記枠体の外周面によって囲まれる部位のうち前記入出力端子の下方の部位に、前記取付部が形成された前記側部に平行な複数の第一の溝が設けられており、前記上側主面の前記枠体よりも外側の部位に前記枠体の外周面に平行な複数の第二の溝が設けられていることを特徴とする。
【0012】
本発明の半導体素子収納用パッケージは、基体の上側主面の枠体の外周面によって囲まれる部位のうち入出力端子の下方の部位に、取付部が形成された側部に平行な複数の第一の溝が設けられており、上側主面の枠体よりも外側の部位に枠体の外周面に平行な複数の第二の溝が設けられていることから、基体の上側主面に枠体の下面形状と同じ形状のロウ材のプリフォームを枠体で挟むようにして敷設し、ロウ付け炉でロウ材を溶融させた際、第一の溝によってロウ材が入出力端子から遠ざかるように流出するのを効果的に抑制することができるため、より多量のロウ材を毛細管現象により取付部と入出力端子との隙間に入り込ませることができ、半導体素子収納用パッケージの気密性をより向上させることができる。また、基体の上側主面の入出力端子の周囲においてはロウ材が濡れ広がり難くなるため、ロウ材に気泡が混入するのを有効に抑制することができ、入出力端子と取付部との接合強度を向上させることができる。
【0013】
さらに、基体と枠体の間に形成されるロウ材のメニスカスの大きさをほぼ均一にすることができ、基体に反りや変形が生じるのを抑制して載置部と半導体素子とを強固に載置固定することができる。従って、半導体素子と載置部との間に剥離が生じ難くなり、半導体素子から発生する熱を基体を介して外部に良好に発散させることができる。
【0014】
また、第二の溝によってロウ材が枠体の外側に流出するのを効果的に抑制することができるため、枠体と基体との接合強度も効果的に向上することができる。
【0015】
これらの結果、半導体素子を気密に収容させるとともに、半導体素子の温度が上昇するのを防止し、半導体素子を長期にわたり正常かつ安定に作動させることができる。
【0016】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に取着された蓋体とを具備することを特徴とする。
【0017】
本発明の半導体装置は、上記構成により、上記本発明の半導体素子収納用パッケージを用いた放熱性に優れるとともに気密信頼性の高いものとなる。
【0018】
【発明の実施の形態】
本発明の半導体素子収納用パッケージについて以下に詳細に説明する。図1は本発明のパッケージについて実施の形態の一例を示す平面図、図2は図1のパッケージの断面図である。これらの図において、1は基体、2は枠体、3は入出力端子を示し、これら基体1、枠体2、入出力端子3とで、内部空間に半導体素子4を収容する容器が基本的に構成される。
【0019】
本発明のパッケージは、図1、図2に示すように、上側主面に半導体素子4が載置される載置部1aが形成された四角平板状の金属製の基体1と、この基体1の上側主面の外周部に載置部1aを囲繞するように取着され、一つの側部とそれに対向する他の側部にそれぞれ下側を切り欠いて形成された入出力端子3の取付部2aを有する、外径寸法が基体1よりも小さい四角形状の金属製の枠体2と、取付部2aに嵌着された、枠体2の内外を電気的に導通するメタライズ配線層を有するセラミックス製の入出力端子3とを具備しており、基体1の上側主面の枠体2の外周面によって囲まれる部位のうち入出力端子3の下方の部位に、取付部2aが形成された側部に平行(即ち、側部の外周面に平行)な複数の第一の溝Aが設けられており、上側主面の枠体2よりも外側の部位に枠体2の外周面に平行な複数の第二の溝Bが設けられている。
【0020】
本発明の基体1は、Fe−Ni−Co合金,Cu,Cu−タングステン(W)等の金属から成り、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施したり、射出成形と切削加工等を施すことによって四角平板状の所定形状に製作される。基体1の上側主面には、半導体素子4を載置する載置部1aが設けられている。この基体1は、半導体素子4が作動時に発する熱を外部に放熱させる放熱板の役割をも果たす。
【0021】
なお、基体1の表面には、酸化腐食の防止や半導体素子4のロウ付け等による載置固定を良好にするために、厚さ0.5〜9μmのNi層や厚さ0.5〜5μmの金(Au)層から成る金属層をめっき法等により被着させておくとよい。また、半導体素子4の熱を効率よく外部へ放熱させるために、半導体素子4がペルチェ素子等の熱電冷却素子(図示せず)に搭載された状態で載置部1aに載置固定されていてもよい。
【0022】
また、基体1の上側主面の外周部には、載置部1a囲繞するようにしてAg−Cuロウ等のロウ材を介して取着された、外径寸法が基体1よりも小さい四角形状の枠体2が立設されており、枠体2は基体1とともにその内側に半導体素子4を収容する空所を形成する。枠体2は、Fe−Ni−Co合金,Cu,Cu−W等の金属から成る枠状体であり、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施したり、射出成形と切削加工等を施すことによって所定形状に製作され、基体1にAg−Cuロウ等のロウ材を介して接続される。また、枠体2の表面には、酸化腐食の防止や取付部2aに入出力端子3のロウ付け等による嵌着を良好にするために、厚さ0.5〜9μmのNi層や厚さ0.5〜5μmのAu層から成る金属層をめっき法等により被着させておくとよい。
【0023】
また、枠体2には、一つの側部とそれに対向する他の側部にそれぞれ下側を切り欠いて形成された入出力端子3の取付部2aが形成されている。そして、入出力端子3が枠体2の取付部2aにAg−Cuロウ等のロウ材を介してロウ付けされる。
【0024】
入出力端子3は、上面に一辺から対向する他辺にかけて形成された枠体2の内外を導通するメタライズ配線層を有する四角平板状の平板部およびこの平板部の上面にメタライズ配線層の一部を間に挟んで接合された直方体状の立壁部とから構成され、枠体2の側部に設けられた取付部2aにAg−Cuロウ等のロウ材を介してロウ付けされる。
【0025】
入出力端子3を構成する上記の平板部および立壁部は、Al質焼結体、窒化アルミニウム(AlN)質焼結体等のセラミックスから成り、セラミックグリーンシートを打ち抜き加工し、これらのセラミックグリーンシートを多層積層し焼成することによって形成される。
【0026】
入出力端子3の平板部の上面に設けられたメタライズ配線層は、W,モリブデン(Mo),マンガン(Mn)等の導体ペーストを焼成することにより形成されている。枠体2外側のメタライズ配線層には、Fe−Ni−Co合金等の金属から成るリード端子がAg−Cuロウ等のロウ材を介して電気的に接続されていてもよい。
【0027】
また、基体1の上側主面の枠体2の外周面によって囲まれる部位のうち入出力端子3の下方の部位に、取付部2aが形成された側部に平行な複数の第一の溝Aが設けられており、上側主面の枠体2よりも外側の部位に枠体2の外周面に平行な複数の第二の溝Bが設けられている。
【0028】
これにより、基体1の上側主面に枠体2の下面形状と同じ形状のロウ材のプリフォームを枠体2で挟むようにして敷設し、ロウ付け炉でロウ材を溶融させた際、第一の溝Aによってロウ材が入出力端子3から遠ざかるように流出するのを効果的に抑制することができるため、より多量のロウ材を毛細管現象により取付部2aと入出力端子3との隙間に入り込ませることができ、パッケージの気密性をより向上させることができる。また、基体1の上側主面の入出力端子3の周囲においてはロウ材が濡れ広がり難くなるため、ロウ材に気泡が混入するのを有効に抑制することができ、入出力端子3と取付部2aとの接合強度を向上させることができる。
【0029】
さらに、基体1と枠体2の間に形成されるロウ材のメニスカスの大きさをほぼ均一にすることができ、基体1に反りや変形が生じるのを抑制して載置部1aと半導体素子4とを強固に載置固定することができる。従って、半導体素子4と載置部1aとの間に剥離が生じ難くなり、半導体素子4から発生する熱を基体1を介して外部に良好に発散させることができる。
【0030】
また、第二の溝Bによってロウ材が枠体2の外側に流出するのを効果的に抑制することができるため、枠体2と基体1との接合強度も効果的に向上することができる。
【0031】
これらの結果、半導体素子4を気密に収容させるとともに、半導体素子4の温度が上昇するのを防止し、半導体素子4を長期にわたり正常かつ安定に作動させることができる。
【0032】
第一の溝Aおよび第二の溝Bは、基体1の上側主面をサンドペーパー等で一定方向に擦ることによって、切削加工によって、あるいはエッチングによって作製することができる。このようにして基体1に形成された第一の溝Aおよび第二の溝Bは、酸化防止のためやロウ材との密着強度を高めるためにNi層やAu層から成る金属層をめっき法等により被着させるのがよい。
【0033】
このような第一の溝Aおよび第二の溝Bの深さは、溝方向に対して直角方向に表面粗さ測定を行なったときの、算術平均粗さ(Ra)が0.1〜3μmであるのがよい。この構成により、第一の溝Aおよび第二の溝Bの方向に直交する方向にロウ材が流出するのを効果的に抑制することができる。Ra<0.1μmであると、第一の溝Aおよび第二の溝Bが浅すぎるため、溶融したロウ材の流れを制御するのが困難となり易い。また、Ra>3μmであると、第一の溝Aおよび第二の溝Bが深すぎるため、ロウ材が溝方向に流れ易くなりすぎて、ロウ材が入出力端子3と取付部2aとの隙間に入り込み難くなる。
【0034】
また、第一の溝Aは、枠体2の外周面によって囲まれる部位全面に形成されていてもよい。これにより載置部1aに半導体素子4を接合する際、アンカー効果により載置部1aとロウ材との密着強度が大きくなり、半導体素子4を強固に基体1に接合することができる。
【0035】
上記構成のパッケージの載置部1aに半導体素子4を載置固定した後、半導体素子4の電極と入出力端子3のメタライズ配線層の枠体2内側の部位とをボンディングワイヤで電気的に接続し、枠体2の上面にFe−Ni−Co合金等の金属から成る蓋体5をシーム溶接法等の溶接法等により取着し、半導体素子4を気密に封止することにより、製品としての半導体装置となる。
【0036】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等支障ない。
【0037】
【発明の効果】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子が載置される載置部が形成された四角平板状の金属製の基体と、この基体の上側主面の外周部に載置部を囲繞するように取着され、一つの側部とそれに対向する他の側部のそれぞれ下側を切り欠いて形成された入出力端子の取付部を有する、外径寸法が基体よりも小さい四角形状の金属製の枠体と、取付部に嵌着された、枠体の内外を電気的に導通するメタライズ配線層を有するセラミックス製の入出力端子とを具備しており、基体は、上側主面の枠体の外周面によって囲まれる部位のうち入出力端子の下方の部位に、取付部が形成された側部に平行な複数の第一の溝が設けられており、上側主面の枠体よりも外側の部位に枠体の外周面に平行な複数の第二の溝が設けられていることから、基体の上側主面に枠体の下面形状と同じ形状のロウ材のプリフォームを枠体で挟むようにして敷設し、ロウ付け炉でロウ材を溶融させた際、第一の溝によってロウ材が入出力端子から遠ざかるように流出するのを効果的に抑制することができるため、より多量のロウ材を毛細管現象により取付部と入出力端子との隙間に入り込ませることができ、半導体素子収納用パッケージの気密性をより向上させることができる。また、基体の上側主面の入出力端子の周囲においてはロウ材が濡れ広がり難くなるため、ロウ材に気泡が混入するのを有効に抑制することができ、入出力端子と取付部との接合強度を向上させることができる。
【0038】
さらに、基体と枠体の間に形成されるロウ材のメニスカスの大きさをほぼ均一にすることができ、基体に反りや変形が生じるのを抑制して載置部と半導体素子とを強固に載置固定することができる。従って、半導体素子と載置部との間に剥離が生じ難くなり、半導体素子から発生する熱を基体を介して外部に良好に発散させることができる。
【0039】
また、第二の溝によってロウ材が枠体の外側に流出するのを効果的に抑制することができるため、枠体と基体との接合強度も効果的に向上することができる。
【0040】
これらの結果、半導体素子を気密に収容させるとともに、半導体素子の温度が上昇するのを防止し、半導体素子を長期にわたり正常かつ安定に作動させることができる。
【0041】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置固定されるとともに入出力端子に電気的に接続された半導体素子と、枠体の上面に取着された蓋体とを具備することにより、上記本発明の半導体素子収納用パッケージを用いた放熱性に優れるとともに気密信頼性の高いものとなる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージについて実施の形態の例を示す平面図である。
【図2】図1の半導体素子収納用パッケージの断面図である。
【図3】従来の半導体素子収納用パッケージの平面図である。
【図4】図3の半導体素子収納用パッケージの断面図である。
【符号の説明】
1:基体
1a:載置部
2:枠体
2a:取付部
3:入出力端子
4:半導体素子
A:第一の溝
B:第二の溝

Claims (2)

  1. 上側主面に半導体素子が載置される載置部が形成された四角平板状の金属製の基体と、該基体の前記上側主面の外周部に前記載置部を囲繞するように取着され、一つの側部とそれに対向する他の側部のそれぞれ下側を切り欠いて形成された入出力端子の取付部を有する、外径寸法が前記基体よりも小さい四角形状の金属製の枠体と、前記取付部に嵌着された、前記枠体の内外を電気的に導通するメタライズ配線層を有するセラミックス製の入出力端子とを具備しており、前記基体は、前記上側主面の前記枠体の外周面によって囲まれる部位のうち前記入出力端子の下方の部位に、前記取付部が形成された前記側部に平行な複数の第一の溝が設けられており、前記上側主面の前記枠体よりも外側の部位に前記枠体の外周面に平行な複数の第二の溝が設けられていることを特徴とする半導体素子収納用パッケージ。
  2. 請求項1記載の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に取着された蓋体とを具備することを特徴とする半導体装置。
JP2003019485A 2003-01-28 2003-01-28 半導体素子収納用パッケージおよび半導体装置 Withdrawn JP2004235262A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003019485A JP2004235262A (ja) 2003-01-28 2003-01-28 半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003019485A JP2004235262A (ja) 2003-01-28 2003-01-28 半導体素子収納用パッケージおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2004235262A true JP2004235262A (ja) 2004-08-19

Family

ID=32949329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003019485A Withdrawn JP2004235262A (ja) 2003-01-28 2003-01-28 半導体素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP2004235262A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019039258A1 (ja) * 2017-08-25 2020-09-17 京セラ株式会社 電子部品搭載用パッケージおよび電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019039258A1 (ja) * 2017-08-25 2020-09-17 京セラ株式会社 電子部品搭載用パッケージおよび電子装置

Similar Documents

Publication Publication Date Title
JP5570609B2 (ja) 素子収納用パッケージ、およびこれを用いた電子装置
JP2002203942A (ja) パワー半導体モジュール
KR101947599B1 (ko) 상이한 용융 온도를 갖는 인터커넥션들을 가진 패키지
JP5106528B2 (ja) 電子部品収納用パッケージ、及び電子装置
JP4926033B2 (ja) 回路基板及びこれを用いたパッケージ並びに電子装置
JP2000183222A (ja) 半導体装置およびその製造方法
JP4608409B2 (ja) 高放熱型電子部品収納用パッケージ
JP2017174875A (ja) 回路基板及び半導体モジュール、回路基板の製造方法
JP2004235262A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4556732B2 (ja) 半導体装置及びその製造方法
JP6034054B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2004253556A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004259858A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2006100410A (ja) 電子部品収納用パッケージおよび電子装置
JP2006013420A (ja) 電子部品収納用パッケージおよび電子装置
WO2022195865A1 (ja) 四面冷却パワーモジュール
JP2005159122A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004235264A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2005019896A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4295641B2 (ja) 電子部品収納用パッケージの製造方法
JP2009277794A (ja) 半導体素子収納用パッケージ
JP3762261B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2006128589A (ja) 電子部品収納用パッケージおよび電子装置
JP2006060122A (ja) 電子部品収納用パッケージおよび電子装置
JP2004288948A (ja) 半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050712

Free format text: JAPANESE INTERMEDIATE CODE: A621

A761 Written withdrawal of application

Effective date: 20061120

Free format text: JAPANESE INTERMEDIATE CODE: A761