JP2000183222A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000183222A
JP2000183222A JP35750398A JP35750398A JP2000183222A JP 2000183222 A JP2000183222 A JP 2000183222A JP 35750398 A JP35750398 A JP 35750398A JP 35750398 A JP35750398 A JP 35750398A JP 2000183222 A JP2000183222 A JP 2000183222A
Authority
JP
Japan
Prior art keywords
metal material
metal
radiator
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35750398A
Other languages
English (en)
Other versions
JP3336982B2 (ja
Inventor
Hiroto Yamashita
寛人 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP35750398A priority Critical patent/JP3336982B2/ja
Publication of JP2000183222A publication Critical patent/JP2000183222A/ja
Application granted granted Critical
Publication of JP3336982B2 publication Critical patent/JP3336982B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Abstract

(57)【要約】 【課題】 金属放熱体の反りや、セラミック枠体の割れ
が生じることなく、放熱性の優れた半導体装置およびそ
の製造方法を提供すること。 【解決手段】 モリブデン板11の上下両面に銅板12
を接合して形成した金属放熱体1の上面に半導体素子2
を搭載する。金属放熱体1の上面に配設したセラミック
枠体3に蓋体4を接合し、中空で半導体素子2を気密封
止する。金属放熱体1は、モリブデン板11に貫通孔を
形成し、この貫通孔内に熱伝導率の高い銅などの金属片
14を挿入した状態で、モリブデン板11の上下両面に
銀ろう6を介して銅板12を重ね合わせて加熱した後に
冷却し、モリブデン板11、銅板12および銅片14を
ろう付けして形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、気密封止型の半導
体装置に関し、特に半導体素子からの発熱を良好に放熱
することができる半導体装置およびその製造方法に関す
る。
【0002】
【従来の技術】従来から半導体素子をパッケージングし
た半導体装置として、樹脂封止型の半導体装置と気密封
止型の半導体装置とが知られている。
【0003】前者はリードフレームに搭載した半導体素
子をトランスファーモールドなどにより直接、樹脂内に
埋め込んだ構造のものであり、コストが安い、大量生産
に向いている、小型化が可能などの利点により広く採用
されている。
【0004】後者はセラミックなど絶縁体からなる基体
に搭載した半導体素子を中空で気密保持した構造のもの
であり、前者の樹脂封止型の半導体装置に比べてコスト
は高くなるが、気密性に優れるため、高い信頼性が要求
される場合に採用されている。
【0005】近年、ガリウム・ヒ素電界効果トランジス
タ(以下、GaAsFETと呼ぶ)などの半導体素子の
大型化、高密度化および高集積化が進み、半導体素子の
動作時に発生する発熱量が急激に増大してきた。上記説
明した気密封止型の半導体装置においては、半導体素子
を搭載する基体を熱伝導率の低い絶縁体で構成している
ため、放熱性を高めることが困難であった。これを改良
する手段として、金属からなる放熱体の上に直接、半導
体素子を搭載した気密封止型の半導体装置が知られてい
る。
【0006】図4はこの種の半導体装置の一例を示す断
面図であり、1は金属放熱体、2は半導体素子、3はセ
ラミック枠体、4は蓋体である。金属放熱体1はモリブ
デン板11の上下両面に銅板12、12を銀ろう6を介
してろう付けした三層構造となっている。金属放熱体1
の上面には半導体素子2が搭載され、金属放熱体1の上
面周辺には半導体素子2を中空5で保持するためのセラ
ミック枠体3が接合されている。セラミック枠体3の下
面にはタングステンなどのメタライズ層7が形成され、
銀ろう6を介して金属放熱体1にろう付けされている。
セラミック枠体3の中間層3aにも中空5の内側から中
空5の外側に導通する複数のメタライズ層7が形成さ
れ、中空5の内側のメタライズ層7には半導体素子2の
各電極から延びるワイヤ8が接続され、中空5の外側の
メタライズ層7には複数の外部リード端子9が銀ろう6
を介してろう付けされている。そして、セラミック枠体
3の上面に金属やセラミックなどからなる蓋体4が接合
され、半導体素子2を中空5で保持した気密封止型の半
導体装置を構成している。
【0007】
【発明が解決しようとする課題】金属放熱体を構成する
モリブデンの熱伝導率は約142W/m・K、銅の熱伝
導率は約394W/m・Kであり、放熱性から言えば金
属放熱体は熱伝導率の良好な銅板のみで構成することが
望ましい。しかしそうした場合、金属放熱体にセラミッ
ク枠体をろう付けする工程において、銀ろうが溶融する
約780℃まで加熱後、冷却した際、銅の熱膨張係数と
セラミックの熱膨張係数の差に起因する熱応力により金
属放熱体に反りが生じたり、セラミック枠体に割れが生
じることがある。これらを防止するために金属放熱体
は、モリブデン板の上下両面に銅板をろう付けした三層
構造としている。このため、銅板のみで金属放熱体を構
成したときに比べて放熱性が低下することは否めない。
【0008】本発明は上記問題を解決するためのもので
あり、金属放熱体に反りが生じたり、セラミック枠体に
割れが生じたりすることなく、優れた放熱性を得ること
ができる半導体装置およびその製造方法を提供すること
を目的とする。
【0009】
【課題を解決するための手段】上記課題を解決するため
に本発明による半導体装置は、第1の金属材料の上下両
面に第1の金属材料よりも熱伝導率の高い第2の金属材
料を接合して形成した金属放熱体と、金属放熱体の上面
に搭載した半導体素子を備えた半導体装置であって、少
なくとも半導体素子を搭載した領域を含み、金属放熱体
の上面から金属放熱体の下面にまで至って第1の金属材
料よりも熱伝導率の高い金属材料で構成したものであ
る。
【0010】これによれば、半導体素子からの発熱が熱
伝導率の低い第1の金属材料を介することなく、熱伝導
率の高い金属材料を介して外部に放熱することができる
ため、良好な放熱性を得ることができる。
【0011】また、本発明は第1の金属材料の上下両面
に第1の金属材料より熱伝導率の高い第2の金属材料を
接合して形成した金属放熱体と、金属放熱体の上面に搭
載した半導体素子を備えた半導体装置の製造方法であっ
て、第1の金属材料に貫通孔を形成し、この貫通孔内に
第1の金属材料より熱伝導率の高い第3の金属材料を押
入した状態で、第1の金属材料の上下両面に第2の金属
材料を重ね合わせて第1の金属材料、第2の金属材料お
よび第3の金属材料をろう付けして金属放熱体を形成
し、金属放熱体の上面に半導体素子を搭載するものであ
る。
【0012】また、本発明は第1の金属材料の上下両面
に第1の金属材料より熱伝導率の高い第2の金属材料を
接合して形成した金属放熱体と、金属放熱体の上面に搭
載した半導体素子を備えた半導体装置の製造方法であっ
て、第1の金属材料に貫通孔を形成し、第1の金属材料
の下面側に接合する第2の金属材料の所定部分に突起部
を形成し、第1の金属材料に形成した貫通孔内に第2の
金属材料に形成した突起を挿入するとともに、第1の金
属材料の上面に第2の金属材料を重ね合わせた状態で、
第1の金属材料と前記第2の金属材料をろう付けして金
属放熱体を形成し、金属放熱体の上面に半導体素子を搭
載するものである。
【0013】このような方法によれば、三層構造の金属
放熱体を用いても、放熱性に優れた半導体装置を容易に
得ることができる。
【0014】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。
【0015】(実施の形態1)図1は本発明の一実施形
態による半導体装置の断面図であり、金属放熱体1の上
面に半導体素子2が搭載され、これを取り囲むように金
属放熱体1の上面に配設されたセラミック枠体3の上面
に蓋体4を接合し、半導体素子2を中空5で気密封止し
た構造となっている。
【0016】金属放熱体1は、モリブデン板11の上下
両面に銅板12、12を銀ろう6を介してろう付けした
三層構造となっている。金属放熱体1の上面に搭載した
半導体素子2のほぼ直下のモリブデン板11領域には、
モリブデンにかえて銅片14が銀ろう6によりろう付け
されている。このような構成とすることにより、半導体
素子2からの発熱を半導体素子2が直接搭載された金属
放熱体1上面の銅板12からモリブデン板よりも熱伝導
率の高い銅片14を介して金属放熱体1下面の銅板12
から半導体装置の外部に放熱することができ、良好な放
熱性を得ることができる。
【0017】金属放熱体1の上面周辺には半導体素子2
を中空5で気密保持するためのセラミック枠体3が接合
されている。セラミック枠体3の下面にはタングステン
などのメタライズ層7が形成され、さらに下地ニッケル
めっき層、金めっき層(図示せず)が形成され、銀ろう
6を介して金属放熱体1にろう付けされている。セラミ
ック枠体3の中間層3aには複数のメタライズ層7およ
びニッケルめっき層、金めっき層(図示せず)が形成さ
れ、中空5の内側に形成されたメタライズ層7には半導
体素子2の各電極から延びるワイヤ8が接続され、中空
5の外側に形成されたメタライズ層7には複数の外部リ
ード端子9が銀ろうによりろう付けされている。
【0018】次に、この半導体装置の製造方法について
図2を参照しながら説明する。まず、図2(a)に示す
ように厚さ0.4mm程度のモリブデン板11を用意
し、パンチ21で貫通孔13を形成する。貫通孔13の
位置および大きさは任意であるが、金属放熱体の上面に
半導体素子を搭載する領域の直下を含むように形成する
とよい。
【0019】次に図2(b)に示すように、モリブデン
板11の貫通孔13内に銅片14を挿入した状態で、モ
リブデン板11の上下両面にシート状の銀ろう6、6を
介して厚さ0.7mm程度の銅板12、12を重ね合わ
せる。銅片14の厚さはモリブデン板11の厚さとほぼ
同じか若干薄くするとよい。大きさは貫通孔13に挿入
した際に銀ろう6を流し込むスペースを確保できるよう
に、貫通孔13より若干小さく形成するとよい。
【0020】次に、図2(c)に示すように、金属放熱
体1の上方からウエイト22をかけながらシート状の銀
ろう6が溶融する約780℃まで加熱後、冷却し、モリ
ブデン板11、銅板12、12および銅片14がろう付
けされた金属放熱体1を形成する。ウエイト22の加重
は、銀ろう6からのボイド発生を防ぐためであり、0.
5mm〜1.0g/mm2 好ましくは0.7g/mm2
が望ましい。
【0021】この後、金属放熱体1の上面にセラミック
枠体3をろう付けし、外部リード端子をろう付けし、ダ
イボンディング、ワイヤボンディング工程などの所定の
工程を経て、セラミック枠体3の上面に蓋体4を接合し
て半導体装置が完成する。
【0022】本実施の形態では、モリブデン板に埋め込
む金属材料に銅を用いたが、例えば銀、アルミニウム、
ダイヤモンドなどモリブデンよりも熱伝導率の高い金属
材料であればこれに限ることはない。
【0023】また、銅片の大きさおよび位置は金属放熱
体に半導体素子を搭載した全領域を含むよう構成した
が、半導体素子を搭載する領域の一部を含むようにして
いればよい。
【0024】また、モリブデン板に埋め込んだ銅片の数
も1つに限ることなく、多数の銅片を埋め込んだ構造と
してもよい。
【0025】また、金属放熱体は銅−モリブデン−銅の
三層構造としたが、銅−タングステン−銅、銅−鉄合金
−銅などの三層構造としてもよい。
【0026】(実施の形態2)図3は本発明の他の実施
形態を示す半導体装置の製造方法を示す図である。
【0027】まず、図3(a)に示すように、モリブデ
ン板11を用意し、プレス手段により貫通孔13を形成
する、貫通孔13の大きさおよび位置は前記説明した実
施形態と同様である。
【0028】それとともに、図3(b)に示すように、
銅板12を用意し、パンチ21により押圧または半切断
し、銅板12に突起15を形成する。突起15は高さは
モリブデン板11に形成した貫通孔13とほぼ同じか若
干低く形成し、大きさは貫通孔13よりも若干小さく形
成するとよい。
【0029】次に図3(c)に示すように、モリブデン
板11の下面から貫通孔13に銅板12の突起15を挿
入するとともに、モリブデン板11の上面にもシート状
の銀ろう6を介して銅板12を重ね合わせる。
【0030】そして、図3(d)に示すように、金属放
熱体1の上方からウエイト22をかけて銀ろう6が溶融
する約780℃まで加熱後、冷却しモリブデン板11と
銅板12、12をろう付けして金属放熱体1を形成す
る。この後、前記説明したのと同様の工程を経て半導体
装置を完成する。
【0031】
【発明の効果】本発明は上記説明したように、三層構造
からなる金属放熱体に反りが生じたり、金属放熱体に接
合するセラミック枠体に割れが生じたりすることなく、
良好な放熱性を備えた半導体装置を容易に得ることがで
きる。
【図面の簡単な説明】
【図1】本発明の一実施形態の半導体装置を示す断面図
【図2】本実施形態の半導体装置の製造方法を示す説明
【図3】他の実施形態の半導体装置の製造方法を示す説
明図
【図4】従来の気密封止型の半導体装置を示す断面図
【符号の説明】
1 金属放熱体 2 半導体素子 3 セラミック枠体 3a セラミック枠体の中間層 4 蓋体 5 中空 6 銀ろう 7 メタライズ層 8 ワイヤ 9 外部リード端子 11 モリブデン板 12 銅板 13 貫通孔 14 銅片 15 突起 21 パンチ 22 ウエイト

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 第1の金属材料の上下両面に前記第1の
    金属材料よりも熱伝導率の高い第2の金属材料を接合し
    て形成した金属放熱体と、前記金属放熱体の上面に搭載
    した半導体素子を備えた半導体装置であって、 少なくとも前記半導体素子を搭載した領域を含み、前記
    金属放熱体の上面から前記金属放熱体の下面にまで至っ
    て前記第1の金属材料よりも熱伝導率の高い金属材料で
    構成したことを特徴とする半導体装置。
  2. 【請求項2】 前記半導体素子を搭載した領域の直下の
    前記第1の金属材料を、前記第1の金属材料よりも熱伝
    導率の高い第3の金属材料で構成した請求項1記載の半
    導体装置。
  3. 【請求項3】 第1の金属材料の上下両面に前記第1の
    金属材料よりも熱伝導率の高い第2の金属材料を接合し
    て形成した金属放熱体と、前記金属放熱体の上面に搭載
    した半導体素子を備えた半導体装置の製造方法であっ
    て、 前記第1の金属材料に貫通孔を形成し、前記貫通孔内に
    前記第1の金属材料より熱伝導率の高い第3の金属材料
    を挿入した状態で、前記第1の金属材料の上下両面に前
    記第2の金属材料を重ね合わせて前記第1の金属材料、
    前記第2の金属材料および前記第3の金属材料をろう付
    けして前記金属放熱体を形成し、前記金属放熱体の上面
    に前記半導体素子を搭載することを特徴とする半導体装
    置の製造方法。
  4. 【請求項4】 第1の金属材料の上下両面に前記第1の
    金属材料よりも熱伝導率の高い第2の金属材料を接合し
    て形成した金属放熱体と、前記金属放熱体の上面に搭載
    した半導体素子を備えた半導体装置の製造方法であっ
    て、 前記第1の金属材料に貫通孔を形成し、前記第1の金属
    材料の下面側に接合する前記第2の金属材料の所定部分
    に突起を形成し、前記第1の金属材料に形成した貫通孔
    内に前記第2の金属材料に形成した突起を挿入するとと
    もに、前記第1の金属材料の上面に前記第2の金属材料
    を重ね合わせた状態で、前記第1の金属材料と前記第2
    の金属材料をろう付けして前記金属放熱体を形成し、前
    記金属放熱体の上面に前記半導体素子を搭載したことを
    特徴とする半導体装置の製造方法。
  5. 【請求項5】 前記第1の金属材料はモリブデンであ
    り、前記第2の金属材料および前記第3の金属材料は銅
    または銅合金である請求項1、2、3および4記載の半
    導体装置およびその製造方法。
JP35750398A 1998-12-16 1998-12-16 半導体装置およびその製造方法 Expired - Fee Related JP3336982B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35750398A JP3336982B2 (ja) 1998-12-16 1998-12-16 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35750398A JP3336982B2 (ja) 1998-12-16 1998-12-16 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2000183222A true JP2000183222A (ja) 2000-06-30
JP3336982B2 JP3336982B2 (ja) 2002-10-21

Family

ID=18454463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35750398A Expired - Fee Related JP3336982B2 (ja) 1998-12-16 1998-12-16 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3336982B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128589A (ja) * 2004-09-28 2006-05-18 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP2012124282A (ja) * 2010-12-07 2012-06-28 Toshiba Corp 半導体装置
CN103117254A (zh) * 2010-11-18 2013-05-22 株式会社东芝 封装
US8471382B2 (en) 2010-11-18 2013-06-25 Kabushiki Kaisha Toshiba Package and high frequency terminal structure for the same
US8759838B2 (en) 2010-08-06 2014-06-24 Kabushiki Kaisha Toshiba Package and fabrication method of the same
WO2018092251A1 (ja) * 2016-11-17 2018-05-24 三菱電機株式会社 半導体パッケージ
KR20180097021A (ko) * 2017-02-22 2018-08-30 주식회사 더굿시스템 방열판재
JP2019510367A (ja) * 2016-02-19 2019-04-11 ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディトゲゼルシャフト 回路キャリアの製造方法、回路キャリア、半導体モジュールの製造方法、及び半導体モジュール
EP4040595A1 (en) * 2021-02-09 2022-08-10 Aptiv Technologies Limited Formed waveguide antennas of a radar assembly
US11757165B2 (en) 2020-12-22 2023-09-12 Aptiv Technologies Limited Folded waveguide for antenna
US11901601B2 (en) 2020-12-18 2024-02-13 Aptiv Technologies Limited Waveguide with a zigzag for suppressing grating lobes
US11949145B2 (en) 2021-08-03 2024-04-02 Aptiv Technologies AG Transition formed of LTCC material and having stubs that match input impedances between a single-ended port and differential ports
US11962085B2 (en) 2021-05-13 2024-04-16 Aptiv Technologies AG Two-part folded waveguide having a sinusoidal shape channel including horn shape radiating slots formed therein which are spaced apart by one-half wavelength

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128589A (ja) * 2004-09-28 2006-05-18 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP4514598B2 (ja) * 2004-09-28 2010-07-28 京セラ株式会社 電子部品収納用パッケージおよび電子装置
US8759838B2 (en) 2010-08-06 2014-06-24 Kabushiki Kaisha Toshiba Package and fabrication method of the same
CN103117254A (zh) * 2010-11-18 2013-05-22 株式会社东芝 封装
US8471382B2 (en) 2010-11-18 2013-06-25 Kabushiki Kaisha Toshiba Package and high frequency terminal structure for the same
US8637873B2 (en) 2010-11-18 2014-01-28 Kabushiki Kaisha Toshiba Package and high frequency terminal structure for the same
JP2012124282A (ja) * 2010-12-07 2012-06-28 Toshiba Corp 半導体装置
US8912647B2 (en) 2010-12-07 2014-12-16 Kabushiki Kaisha Toshiba Semiconductor device for smoothing the voltage of the end face of a drain of a high frequency semiconductor chip
JP2019510367A (ja) * 2016-02-19 2019-04-11 ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディトゲゼルシャフト 回路キャリアの製造方法、回路キャリア、半導体モジュールの製造方法、及び半導体モジュール
JPWO2018092251A1 (ja) * 2016-11-17 2019-03-14 三菱電機株式会社 半導体パッケージ
WO2018092251A1 (ja) * 2016-11-17 2018-05-24 三菱電機株式会社 半導体パッケージ
KR20180097021A (ko) * 2017-02-22 2018-08-30 주식회사 더굿시스템 방열판재
KR101949694B1 (ko) 2017-02-22 2019-02-19 주식회사 더굿시스템 방열판재
US11901601B2 (en) 2020-12-18 2024-02-13 Aptiv Technologies Limited Waveguide with a zigzag for suppressing grating lobes
US11757165B2 (en) 2020-12-22 2023-09-12 Aptiv Technologies Limited Folded waveguide for antenna
EP4040595A1 (en) * 2021-02-09 2022-08-10 Aptiv Technologies Limited Formed waveguide antennas of a radar assembly
US20220256685A1 (en) * 2021-02-09 2022-08-11 Aptiv Technologies Limited Formed Waveguide Antennas of a Radar Assembly
US11962085B2 (en) 2021-05-13 2024-04-16 Aptiv Technologies AG Two-part folded waveguide having a sinusoidal shape channel including horn shape radiating slots formed therein which are spaced apart by one-half wavelength
US11949145B2 (en) 2021-08-03 2024-04-02 Aptiv Technologies AG Transition formed of LTCC material and having stubs that match input impedances between a single-ended port and differential ports

Also Published As

Publication number Publication date
JP3336982B2 (ja) 2002-10-21

Similar Documents

Publication Publication Date Title
JP3009788B2 (ja) 集積回路用パッケージ
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
JPH0777247B2 (ja) 半導体装置の製造方法
JP3336982B2 (ja) 半導体装置およびその製造方法
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
JPH09232341A (ja) 半導体装置
JP3165139B1 (ja) 気密封止型半導体パッケージ
JP2007115793A (ja) 高放熱型電子部品収納用パッケージ
JPH05166979A (ja) 半導体装置及びその製造方法
JPH07176664A (ja) 半導体装置およびその製造方法
JP4861200B2 (ja) パワーモジュール
JPH05315467A (ja) 混成集積回路装置
JP2001274278A (ja) マイクロ波半導体装置およびその製造方法
JPH11307696A (ja) パワー半導体装置及びその製造方法
JP2004266188A (ja) 半導体装置用パッケージとその製造方法およびそれを用いた半導体装置
JPS6220701B2 (ja)
JPH07211822A (ja) 半導体素子収納用パッケージ
JP3858857B2 (ja) 半導体装置
JPH11135532A (ja) 半導体チップ及び半導体装置
JP2003197803A (ja) 半導体パッケージ
JP2017126648A (ja) 電子モジュール
JP2870501B2 (ja) 半導体装置
JP2665203B2 (ja) 半導体装置及びその製造方法
JPS6334962A (ja) パツケ−ジ構造体
JP2849865B2 (ja) 放熱体の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070809

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080809

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080809

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20090809

LAPS Cancellation because of no payment of annual fees