CN103117254A - 封装 - Google Patents

封装 Download PDF

Info

Publication number
CN103117254A
CN103117254A CN2012101302673A CN201210130267A CN103117254A CN 103117254 A CN103117254 A CN 103117254A CN 2012101302673 A CN2012101302673 A CN 2012101302673A CN 201210130267 A CN201210130267 A CN 201210130267A CN 103117254 A CN103117254 A CN 103117254A
Authority
CN
China
Prior art keywords
layer part
lower layer
encapsulation
feedthrough
metallic walls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101302673A
Other languages
English (en)
Other versions
CN103117254B (zh
Inventor
高木一考
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103117254A publication Critical patent/CN103117254A/zh
Application granted granted Critical
Publication of CN103117254B publication Critical patent/CN103117254B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H01L2223/6633—Transition between different waveguide types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13051—Heterojunction bipolar transistor [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/16738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/16747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/173—Connection portion, e.g. seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/176—Material
    • H01L2924/177—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Device Packages (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明的实施例提供一种气密性高、并且可以无损于耐电力而将特性阻抗保持得较高的封装。根据实施例，封装具备：导体底板；配置在导体底板上的设有贯穿孔的金属壁；配置在贯穿孔中的馈通部。馈通部具备：配置在导体底板上的馈通下层部；配置在馈通下层部上的布线图形；在馈通下层部上的一部分以及布线图形上的一部分配置的馈通上层部；配置在布线图形上的端子。此外，馈通下层部的一部分比贯穿孔大，馈通下层部与金属壁的侧面密接，馈通上层部比贯穿孔大，馈通上层部与金属壁的侧面密接，在布线图形和贯穿孔的内壁之间设有间隙。

Description

封装
相关申请的引用
本申请以日本专利申请2011-250469(申请日：2011年11月16日)为基础，并享受该申请的优先权。本申请通过参照该申请而包含该申请的全部内容。
技术领域
本发明的实施方式涉及一种封装。
背景技术
作为半导体元件的封装，已知树脂密封型封装和气密密封型封装。
树脂密封型封装中，搭载在引线框上的半导体元件通过传递模塑直接被埋入树脂内。树脂密封型封装由于成本低、适于大量生产、能实现小型化等优点而被广泛采用。
气密密封型封装中，搭载在由陶瓷等绝缘体构成的基体上的半导体元件被气密保持在封装所形成的空间内。气密密封型封装与树脂密封型封装相比成本高，但气密性优良。因此，气密密封型封装在要求高可靠性的情况下被采用。
气密密封型封装中，已知半导体元件被直接搭载在由构成封装的一部分的金属构成的散热体上、并且输入端子部以及输出端子部具有凸状馈通(feed through)结构的封装的例子。
馈通部的特性阻抗优选为50Ω。但是，气密密封型封装的馈通部被接地的金属外壁包围，因此，馈通部的特性阻抗低于50Ω。通过将馈通部的信号线形成得较细，可以使其特性阻抗为50Ω。但是，馈通部的功能是通过电流和信号，如果使信号线较细，则馈通部的耐电力将降低。
发明内容
本发明要解决的问题是提供一种在微波段的半导体装置所使用的气密性高的封装中、可以无损于馈通部的耐电力而将特性阻抗保持在50Ω的封装。
本实施方式的封装具备：导体底板；配置在导体底板上的设有贯穿孔的金属壁；配置在导体底板上的馈通下层部；配置在馈通下层部上的布线图形；在馈通下层部上的一部分以及布线图形上的一部分配置的馈通上层部；以及配置在布线图形上的端子。另外，馈通下层部的一部分比贯穿孔大，馈通下层部与金属壁的侧面密接，馈通上层部比贯穿孔大，馈通上层部与金属壁的侧面密接，另外，在布线图形和贯穿孔的内壁之间设有间隙。
通过上述结构的封装，可以提供一种可以无损于馈通部耐电力而将特性阻抗保持在50Ω的、微波段的半导体装置中使用的气密性高的封装。
附图说明
图1是第一实施方式的封装的示意性鸟瞰图，即图1(a)金属盖10、图1(b)金属密封圈14a、图1(c)金属壁16、图1(d)导体底板200、馈通下层部20、馈通下层部20上的输入带状线19a及输出带状线19b、以及馈通上层部22的示意性结构图。
图2是第一实施方式的封装的示意性平面图形结构图。
图3是第一实施方式的封装的示意性截面结构，即沿着图2的I-I线的示意性截面结构图。
图4是第一实施方式的封装的示意性截面结构，即沿着图2的II-II线的示意性截面结构图。
图5是第一实施方式的封装的示意性截面结构，即沿着图2的III-III线的示意性截面结构图。
图6是第一实施方式的封装的示意性截面结构，即沿着图2的IV-IV线的示意性截面结构图。
图7是第一实施方式的封装的输出端子附近的馈通结构的扩大的示意性平面图形结构图。
图8是第一实施方式的封装的输出端子附近的馈通结构的扩大的截面结构，即沿着图7的V-V线的示意性截面结构图。
图9(a)是能搭载在第一实施方式的封装中的半导体装置的示意性平面图形结构例、图9(b)是图9(a)的J部分的扩大图。
图10是能搭载在第一实施方式的封装中的半导体装置的结构例1，即沿着图9(b)的VI-VI线的示意性截面结构图。
图11是能搭载在第一实施方式的封装中的半导体装置的结构例2，即沿着图9(b)的VI-VI线的示意性截面结构图。
图12是能搭载在第一实施方式的封装中的半导体装置的结构例3，即沿着图9(b)的VI-VI线的示意性截面结构图。
图13是能搭载在第一实施方式的封装中的半导体装置的结构例4，即沿着图9(b)的VI-VI线的示意性截面结构图。
图14是第二实施方式的封装的示意性鸟瞰图，即图14(a)金属盖10、图14(b)金属密封圈14a、图14(c)金属壁16、图14(d)具备锪孔加工部40的导体底板200、馈通下层部30、馈通下层部30上的输入带状线19a及输出带状线19b、以及馈通上层部22的示意性结构图。
图15是第二实施方式的封装的示意性截面结构，即沿着图2的I-I线的示意性截面结构图。
图16是第二实施方式的封装的示意性截面结构，即沿着图2的II-II线的示意性截面结构图。
图17是第二实施方式的封装的示意性截面结构，即沿着图2的IV-IV线的示意性截面结构图。
图18是第三实施方式的封装的示意性鸟瞰图，即图18(a)金属盖10、图18(b)金属密封圈14a、图18(c)金属壁16、图18(d)导体底板200、馈通下层部20、馈通下层部20上的输入带状线19a及输出带状线19b、以及馈通上层部22的示意性结构图。
图19是第三实施方式的封装的示意性平面图形结构图。
图20是第三实施方式的封装的示意性截面结构，即沿着图19的II-II线的示意性截面结构图。
图21是第三实施方式的封装的输出端子附近的馈通结构的扩大的示意性平面图形结构图。
图22是第四实施方式的封装的示意性鸟瞰图，即图22(a)金属盖10、图22(b)金属密封圈14a、图22(c)金属壁16、图22(d)具备锪孔加工部40的导体底板200、馈通下层部30、馈通下层部30上的输入带状线19a及输出带状线19b、以及馈通上层部22的示意性结构图。
图23是第四实施方式的封装的示意性截面结构，即相当于沿着图19的II-II线的示意性截面结构图的图。
图24是第五实施方式的封装的示意性鸟瞰图，即图24(a)金属盖10、图24(b)金属密封圈14a、图24(c)金属壁16、图24(d)导体底板200、馈通下层部20、馈通下层部20上的输入带状线19a及输出带状线19b、以及馈通上层部22的示意性结构图。
图25是第五实施方式的封装的示意性平面图形结构图。
图26是第五实施方式的封装的示意性截面结构，即沿着图25的I-I线的示意性截面结构图。
图27是第五实施方式的封装的示意性截面结构，即沿着图25的II-II线的示意性截面结构图。
图28是第五实施方式的封装的示意性截面结构，即沿着图25的III-III线的示意性截面结构图。
图29是第五实施方式的封装的示意性截面结构，即沿着图25的IV-IV线的示意性截面结构图。
图30是第五实施方式的封装的输出端子附近的馈通结构的扩大的示意性平面图形结构图。
图31是第五实施方式的封装的输出端子附近的馈通结构的扩大的截面结构，即沿着图30的V-V线的示意性截面结构图。
图32是第六实施方式的封装的示意性鸟瞰图，即图32(a)金属盖10、图32(b)金属密封圈14a、图32(c)金属壁16、图32(d)具备锪孔加工部40的导体底板200、馈通下层部30、馈通下层部30上的输入带状线19a及输出带状线19b、以及馈通上层部22的示意性结构图。
图33是第六实施方式的封装的示意性截面结构，即相当于沿着图25的I-I线的示意性截面结构图的示意性截面结构图。
图34是第六实施方式的封装的示意性截面结构，即相当于沿着图25的II-II线的示意性截面结构图的示意性截面结构图。
图35是第六实施方式的封装的示意性截面结构，即相当于沿着图25的IV-IV线的示意性截面结构图的示意性截面结构图。
图36是第七实施方式的封装的示意性鸟瞰图，即图36(a)金属盖10、图36(b)金属密封圈14a、图36(c)金属壁16、图36(d)导体底板200、馈通下层部20、馈通下层部20上的输入带状线19a及输出带状线19b、以及馈通上层部22的示意性结构图。
图37是第七实施方式的封装的示意性平面图形结构图。
图38是第七实施方式的封装的输出端子附近的馈通结构的扩大的示意性平面图形结构图。
图39是第八实施方式的封装的示意性鸟瞰图，即图39(a)金属盖10、图39(b)金属密封圈14a、图39(c)金属壁16、图39(d)具备锪孔加工部40的导体底板200、馈通下层部30、馈通下层部30上的输入带状线19a及输出带状线19b、以及馈通上层部22的示意性结构图。
图40是第九实施方式的封装的示意性鸟瞰图，即图40(a)金属盖10、图40(b)金属密封圈14a、图40(c)金属壁16、图40(d)导体底板200、馈通下层部20、馈通下层部20上的输入带状线19a及输出带状线19b、以及馈通上层部22的示意性结构图。
图41是第九实施方式的封装的示意性平面图形结构图。
图42是第九实施方式的封装的示意性截面结构，即沿着图41的I-I线的示意性截面结构图。
图43是第九实施方式的封装的示意性截面结构，即沿着图41的II-II线的示意性截面结构图。
图44是第九实施方式的封装的示意性截面结构，即沿着图41的III-III线的示意性截面结构图。
图45是第九实施方式的封装的示意性截面结构，即沿着图41的IV-IV线的示意性截面结构图。
图46是第九实施方式的封装的输出端子附近的馈通结构的扩大的示意性平面图形结构图。
图47是第九实施方式的封装的输出端子附近的馈通结构的扩大的截面结构，即沿着图46的V-V线的示意性截面结构图。
图48是第十实施方式的封装的示意性鸟瞰图，即图48(a)金属盖10、图48(b)金属密封圈14a、图48(c)金属壁16、图48(d)具备锪孔加工部40的导体底板200、馈通下层部30、馈通下层部30上的输入带状线19a及输出带状线19b、以及馈通上层部22的示意性结构图。
图49是第十实施方式的封装的示意性截面结构，即沿着图41的I-I线的示意性截面结构图。
图50是第十实施方式的封装的示意性截面结构，即相当于沿着图41的II-II线的示意性截面结构图的示意性截面结构图。
图51是第十实施方式的封装的示意性截面结构，即相当于沿着图41的IV-IV线的示意性截面结构图的示意性截面结构图。
图52是与第九～第十实施方式的封装对应的空腔谐振器的示意性鸟瞰图。
图53是第九～第十实施方式的封装的空腔谐振器部分的示意性鸟瞰图。
图54是第十一实施方式的封装的示意性鸟瞰图，即图54(a)金属盖10、图54(b)金属密封圈14a、图54(c)金属壁16、图54(d)导体底板200、馈通下层部20、馈通下层部20上的输入带状线19a及输出带状线19b、以及馈通上层部22的示意性结构图。
图55是第十一实施方式的封装的示意性平面图形结构图。
图56是第十一实施方式的封装的输出端子附近的馈通结构的扩大的示意性平面图形结构图。
图57是第十二实施方式的封装的示意性鸟瞰图，即图57(a)金属盖10、图57(b)金属密封圈14a、图57(c)金属壁16、图57(d)导体底板200、馈通下层部30、馈通下层部30上的输入带状线19a、输出带状线19b、以及馈通上层部22的示意性结构图。
具体实施方式
接着，参照附图说明实施方式。下面，对相同要素标以相同标记并避免说明的重复，以简化说明。应当注意：附图是示意性的，与现实不同。另外，附图相互间当然也会包含相互的尺寸关系或比例不同的部分。
以下所示的实施方式例示了用于体现技术构思的装置或方法，即实施方式并未将各构成部件的配置等特定为下述配置。该实施方式可以在权利要求书中加以各种变更。
[第一实施方式]
(封装结构)
图1表示用于说明第一实施方式的封装的示意性鸟瞰结构。图1(a)表示金属盖10，图1(b)表示金属密封圈14a，图1(c)表示金属壁16。图1(d)表示导体底板200上的馈通下层部20、馈通下层部20上的输入带状线19a及输出带状线19b、以及馈通上层部22。
如图1所示，封装具备：金属盖10、金属密封圈14a、金属壁16、导体底板200、配置在导体底板200上的馈通下层部20、配置在馈通下层部20上的输入带状线19a以及输出带状线19b。馈通下层部20具有内侧馈通下层部20i和外侧馈通下层部20o。封装还具备配置在内侧馈通下层部20i上的馈通上层部22。馈通下层部20、输入带状线19a以及馈通上层部22构成馈通部，另外，馈通下层部20、输出带状线19b以及馈通上层部22也构成馈通部。以下说明的各实施方式中，也和本实施方式同样，馈通下层部、带状线以及馈通上层部22构成馈通部。
-导体底板-
导体底板200由钼、铜钼合金等导电性金属形成。也可以在导体底板200的表面上形成Au、Ni、Ag、Ag-Pt合金、Ag-Pd合金等镀层导体。
-馈通下层部以及馈通上层部-
馈通下层部20以及馈通上层部22由相同的材料、例如陶瓷形成。陶瓷是氧化铝(Al2O3)、氮化铝(AlN)、氧化铍(BeO)等。
如图1(d)所示，配置在金属壁16的内侧的内侧馈通下层部20i和馈通上层部22的宽度WL1比金属壁16的贯穿孔34的宽度更宽。另外，内侧馈通下层部20i的宽度WL1比外侧馈通下层部20o的宽度WL2更宽，WL1-WL2＝2ΔL1。馈通下层部20的一部分、即内侧馈通下层部20i的宽度WL1比金属壁16的贯穿孔34的宽度宽，因此，内侧馈通下层部20i和馈通上层部22可以与金属壁16的侧面接触，能得到气密性。内侧馈通下层部20i和配置在内侧馈通下层部20i上的馈通上层部22构成的层叠部的厚度比贯穿孔34的高度大。因而，内侧馈通下层部20i和馈通上层部22的层叠部的截面比贯穿孔34大。内侧馈通下层部20i和馈通上层部22以堵住贯穿孔34的开口端的方式在金属壁16的内侧与金属壁16的侧面密接，形成气密的馈通部。
另外，如图3以及图6所示，在贯穿孔34内，在输入带状线19a和与输入带状线19a对置的金属壁16(贯穿孔的内壁)之间配置有间隙(空气层)23。因此，能避免输入带状线19a的阻抗的降低。
另外，如图3、图4以及图6所示，在贯穿孔34内，在输出带状线19b和与输出带状线19b对置的金属壁16(贯穿孔34的内壁)之间配置有间隙(空气层)23，因此，能避免输出带状线19b的阻抗的降低。
-布线图形-
输入带状线19a以及输出带状线19b通过由钨、镀金、铜箔等制成的布线图形来形成。布线图形配置在馈通下层部20上，并在贯穿孔34中贯穿金属壁16。输入带状线19a以及输出带状线19b的宽度和厚度是考虑耐电力量和馈通下层部20的介电常数以及所希望的特性阻抗的值而决定的。
-金属壁-
金属壁16由FeNiCo、铜、铝、钼、铜钼合金等导电性金属形成。第一实施方式中，金属壁16为大致四边形的框架。金属壁16在与导体底板200对置一侧，分别在输入侧和输出侧形成了贯穿孔34。贯穿孔34是从与导体底板200接触一侧开始形成在金属壁16上的切口部。
在金属壁16的上表面，经由金属密封圈14a形成用于软钎焊的焊接金属层(省略图示)。焊接金属层可以由金锗合金、金锡合金等形成。
另外，金属壁16经由绝缘性或导电性的粘接剂配置在导体底板200上。绝缘性的粘接剂可以由环氧树脂、玻璃等形成，而导电性的粘接剂可以由金锗合金、金锡合金等形成。
-金属盖-
如图1所示，金属盖10为平板形状。金属盖10由FeNiCo、铜、铝、钼、铜钼合金等导电性金属形成。
金属盖10经由金属密封圈14a配置在金属壁16上。
结果，如图1所示，封装具备：金属壁16、配置在金属壁16上的金属密封圈14a、经由金属密封圈14a配置在金属壁16上的金属盖10。
第一实施方式的封装具有3GHz以上的高频特性。因此，第一实施方式的封装能作为高频(即超过3GHz的频率)的设备以及构成部件用的封装来应用。
(平面图形结构)
图2表示封装1的示意性平面图形结构。另外，图3表示沿着图2的I-I线的示意性截面结构。
另外，图4表示沿着图2的II-II线的示意性截面结构。图5表示沿着图2的III-III线的示意性截面结构。另外，图6表示沿着图2的IV-IV线的示意性截面结构。图2中，I-I线的延伸方向由y轴表示，与y轴垂直并且与纸面平行的方向由x轴表示，另外，与纸面垂直的方向由z轴表示。以下的实施方式的说明中也同样如此。
如图1～图6所示，第一实施方式的封装具备：导体底板200、配置在导体底板200上的金属壁16、配置在导体底板200上的馈通下层部20、配置在馈通下层部20上的输入带状线(布线图形)19a及输出带状线(布线图形)19b、在馈通下层部20上的一部分以及输入带状线19a、输出带状线19b上的一部分上配置的馈通上层部22、分别配置在输入带状线19a及输出带状线19b上的端子21a、21b。
金属壁16分别在输入侧和输出侧设有贯穿孔34。这里，馈通下层部20的一部分的宽度比贯穿孔34的宽度大，馈通下层部20在贯穿孔34的周围且在金属壁16的内侧，与金属壁16的侧面密接。另外，馈通上层部22的宽度比贯穿孔34的宽度大，馈通上层部22在贯穿孔34的周围且在金属壁16的内侧，与金属壁16的侧面密接。另外，在贯穿孔34内，在输入带状线(布线图形)19a、输出带状线(布线图形)19b和贯穿孔34的内壁之间设有间隙(空气层)23。
另外，半导体元件24配置在导体底板200上，并由配置在导体底板200上的金属壁16包围。
另外，如图2、图3、图7以及图8所示，端子21a、21b配置在贯穿孔34以外。
如图1～图6所示，馈通上层部22配置在金属壁16的内侧，在金属壁16的内壁与金属壁16的侧面密接。
如图3、图4以及图6所示，在贯穿孔中，外侧馈通下层部20o由金属壁16包围。
如图3、图4以及图6所示，金属壁16和馈通上层部22的纵向重合宽度用ΔL2表示。另外，如图1、图2以及图4所示，金属壁16和内侧馈通下层部20i的横向重合宽度用ΔL1表示。
馈通上层部22在金属壁16的内侧通过例如银钎焊与金属壁16的侧面密接。密接部分的尺寸例如为约0.5mm宽度左右。同样，内侧馈通下层部20i和金属壁16的接触面也通过例如银钎焊而密接。
如图3、图4以及图6所示，外侧馈通下层部20o在贯穿孔34中贯穿了金属壁16。馈通下层部20的底面与导体底板200接触，外侧馈通下层部20o的侧面与金属壁16接触。
封装1在输入侧具备配置在馈通下层部20上的输入带状线19a，在输出侧具备配置在馈通下层部20上的输出带状线19b。
馈通上层部22配置在金属壁16的内侧，如上所述，在金属壁16的内侧与金属壁16的侧面密接。
如图3以及图6所示，在贯穿孔34中，在输入带状线19a和与输入带状线19a对置的金属壁16(贯穿孔的内壁)之间配置有间隙(空气层)23。因此，能避免输入带状线19a的阻抗的降低。
如图3、图4以及图6所示，贯穿孔34中，在输出带状线19b和与输出带状线19b对置的金属壁(贯穿孔的内壁)16之间配置有间隙(空气层)23。因此，能避免输出带状线19b的阻抗的降低。
馈通下层部20具备：配置在金属壁16的内侧的内侧馈通下层部20i和配置在金属壁16的外侧以及贯穿孔34内的外侧馈通下层部20o。如上所述，俯视时在沿着金属壁16的方向上，内侧馈通下层部20i的宽度WL1比外侧馈通下层部20o的宽度WL2宽。
在金属壁16所包围的导体底板200上，与半导体元件24邻接地配置输入电路基板26以及输出电路基板28。在输入电路基板26上配置输入匹配电路17，另外，在输出电路基板28上配置输出匹配电路18。半导体装置24与输入匹配电路17和输出匹配电路18由键合线12、14连接。另外，输入带状线19a和输入匹配电路17由键合线11连接，另外，输出带状线19b和输出匹配电路18由键合线15连接。而且，这些要素，作为半导体装置是必须的，而作为封装1并非是必须的。
封装1也可以具备：配置在金属壁16上的金属密封圈14a和配置在金属密封圈14a上的金属盖10。
(高频用端子结构)
根据第一实施方式，在金属壁16所包围的部分、即贯穿孔34中，输入带状线19a、输出带状线19b的信号线的上表面和贯穿孔的内壁之间成为间隙(空气层)23。因此，能避免输入带状线19a、输出带状线19b的阻抗的降低。其结果是，可以得到阻抗匹配良好且能抑制反射损失、并且提高了耐电力性的高频用端子结构。
(封装的制作方法)
如图1所示，封装的制作方法具有：形成导体底板200的步骤；在馈通下层部20上形成布线图形19a、19b的步骤；在馈通下层部20上的一部分以及布线图形19a、19b上的一部分上形成馈通上层部22的步骤；在导体底板200上配置馈通下层部20以及馈通上层部22的步骤；形成在输入侧以及输出侧分别具有贯穿孔34的金属壁16的步骤；在导体底板200上配置金属壁16的步骤；在布线图形19a、19b上形成端子21a、21b的步骤。
封装的制作方法还可以具有：在金属壁16所包围的导体底板200上配置半导体元件24的步骤；在金属壁16所包围的导体底板200上与半导体元件24邻接地配置形成了输入匹配电路17的输入电路基板26以及形成了输出匹配电路18的输出电路基板28的步骤；将输入匹配电路17和输入带状线19a连接的步骤；将输出匹配电路18和输出带状线19b连接的步骤；将半导体装置24与输入匹配电路17和输出匹配电路18连接的步骤。
封装的制作方法还可以具有：在金属壁16上形成金属密封圈14a的步骤；在金属密封圈14a上形成金属盖10的步骤。
(馈通结构)
图7表示输出端子21b附近的馈通结构的扩大的示意性平面图形结构。另外，图8表示沿着图7的V-V线的示意性截面结构。
如图7所示，WL1-WL2＝2ΔL1成立。如上所述，这里，WL1表示俯视时沿着金属壁16的方向上的内侧馈通下层部20i的宽度，WL2表示俯视时沿着金属壁16的方向上的外侧馈通下层部20o的宽度，另外，ΔL1表示俯视时内侧馈通下层部20i和金属壁16之间的横向重合宽度。另外，图8中，ΔL2表示馈通上层部22和金属壁16之间的纵向重合宽度。
第一实施方式的封装1中，外侧馈通下层部20o以及馈通上层部22由金属壁16包围，外侧馈通下层部20o以及馈通上层部22在金属壁16的内侧与金属壁16的侧面密接。另外，在金属壁16的贯穿孔中，输入带状线19a、输出带状线19b的信号线的上表面和贯穿孔的内壁之间成为间隙(空气层)23。因此，能避免输入带状线19a、输出带状线19b的阻抗的降低。
将输入带状线19a、输出带状线19b的信号线的上表面也由金属外壁包围的馈通结构(比较例)、与输入带状线19a、输出带状线19b的信号线的上表面和贯穿孔的内壁之间成为间隙(空气层)23的第一实施方式的封装1的馈通结构进行比较。比较例中，例如，阻抗的降低为约40％左右。相对于此，第一实施方式的封装1中，在贯穿孔中，金属壁16所包围的部分的输入带状线19a、输出带状线19b的信号线的上表面和金属壁16的贯穿孔的内壁之间成为间隙(空气层)23，因此，能避免阻抗的降低。其结果是，可以得到阻抗匹配良好且能抑制反射损失、并且提高了耐电力性的馈通结构。
另外，第一实施方式的封装1的结构例中，馈通上层部22的厚度W2可以形成为和金属壁16的厚度W1同等程度或比W1大。
(半导体元件结构)
图9(a)表示能搭载在第一实施方式的封装中的半导体元件24的示意性平面图形结构例。图9(b)表示图9(a)的J部分的扩大图。另外，图10～图13分别表示能搭载在第一实施方式的封装中的半导体元件24的结构例1～4。图10～图13分别表示沿着图9(b)的VI-VI线的示意性截面结构。
如图9～图13所示，半导体元件24中，多个FET单元FET1～FET10具备：半绝缘性基板110；配置在半绝缘性基板110的第1表面上，分别具有多个指(finger)的栅指电极124、源指电极120以及漏指电极122；配置在半绝缘性基板110的第1表面上，按每个栅指电极124、源指电极120以及漏指电极122将多个指分别聚束而形成的多个栅极端子电极G1、G2、...、G10、多个源极端子电极S11、S12、S21、S22、...、S101、S102以及多个漏极端子电极D1、D2、...、D10；配置在源极端子电极S11、S12、S21、S22、...、S101、S102的下部的通孔(via hole)SC11、SC12、SC21、SC22、...、SC101、SC102；配置在半绝缘性基板110的和第1表面相反侧的第2表面上，通过通孔SC11、SC12、SC21、SC22、...、SC101、SC102连接在源极端子电极S11、S12、S21、S22、...、S101、S102上的接地电极(省略图示)。
已如图2所示，在栅极端子电极G1、G2、...、G10上连接键合线12，另外，在漏极端子电极D1、D2、...、D10上连接键合线14。经由在通孔SC11、SC12、SC21、SC22、...、SC101、SC102的内壁上形成的阻挡金属层(省略图示)、以及在阻挡金属层上形成并填充通孔的填充金属层(省略图示)，源极端子电极S11、S12、S21、S22、...、S101、S102被连接到接地电极(省略图示)。
半绝缘性基板110是下述基板中的任意一种，即，由GaAs基板、SiC基板、GaN基板、SiC基板和在这些基板上形成的GaN外延层构成的基板，由SiC基板和在其上形成的异质结外延层构成的基板，蓝宝石基板，或者金刚石基板，上述异质结外延层由GaN/AlGaN构成。接着，示出能搭载在第一实施方式的封装中的半导体元件24的FET单元的结构例。
(结构例1)
如图10所示，半导体元件24的FET单元的结构例1具备：半绝缘性基板110；配置在半绝缘性基板110上的氮化物类化合物半导体层112；配置在氮化物类化合物半导体层112上的氮化铝镓层(AlxGa1-xN)(0.1≤x≤1)118；配置在氮化铝镓层(AlxGa1-xN)(0.1≤x≤1)118上的源指电极(S)120、栅指电极(G)124以及漏指电极(D)122。在氮化物类化合物半导体层112和氮化铝镓层(AlxGa1-xN)(0.1≤x≤1)118的界面上，形成了二维电子气(2DEG：Two Dimensional Electron Gas)层116。图10所示的结构例1中，示出了高电子迁移率晶体管(HEMT：High Electron MobilityTransistor)。
(结构例2)
如图11所示，半导体元件24的FET单元的结构例2具备：半绝缘性基板110；配置在半绝缘性基板110上的氮化物类化合物半导体层112；配置在氮化物类化合物半导体层112上的源极区域126以及漏极区域128；配置在源极区域126上的源指电极(S)120、配置在氮化物类化合物半导体层112上的栅指电极(G)124以及配置在漏极区域128上的漏指电极(D)122。在氮化物类化合物半导体层112和栅指电极(G)124的界面上，形成了肖特基接触(Schottky Contact)。图11所示的结构例2中，示出了金属-半导体场效应晶体管(MESFET：Metal Semiconductor Field EffectTransistor)。
(结构例3)
如图12所示，半导体元件24的FET单元的结构例3具备：半绝缘性基板110；配置在半绝缘性基板110上的氮化物类化合物半导体层112；配置在氮化物类化合物半导体层112上的氮化铝镓层(AlxGa1-xN)(0.1≤x≤1)118；配置在氮化铝镓层(AlxGa1-xN)(0.1≤x≤1)118上的源指电极(S)120以及漏指电极(D)122；配置在氮化铝镓层(AlxGa1-xN)(0.1≤x≤1)118上的凹部中的栅指电极(G)124。在氮化物类化合物半导体层112和氮化铝镓层(AlxGa1-xN)(0.1≤x≤1)118的界面上，形成了2DEG层116。图12所示的结构例3中，示出了HEMT。
(结构例4)
如图13所示，半导体元件24的FET单元的结构例4具备：半绝缘性基板110；配置在半绝缘性基板110上的氮化物类化合物半导体层112；配置在氮化物类化合物半导体层112上的氮化铝镓层(AlxGa1-xN)(0.1≤x≤1)118；配置在氮化铝镓层(AlxGa1-xN)(0.1≤x≤1)118上的源指电极(S)120以及漏指电极(D)122；配置在氮化铝镓层(AlxGa1-xN)(0.1≤x≤1)118上的2阶凹部中的栅指电极124。在氮化物类化合物半导体层112和氮化铝镓层(AlxGa1-xN)(0.1≤x≤1)118的界面上，形成了2DEG层116。图13所示的结构例4中，示出了HEMT。
结构例1～4中，将活性区域以外的氮化物类化合物半导体层112用作电气上非活性的元件分离区域。这里，活性区域由源指电极120、栅指电极124以及漏指电极122的正下方的2DEG层116、源指电极120和栅指电极124之间的2DEG层116、以及漏指电极122和栅指电极124之间的2DEG层116构成。
作为元件分离区域的其它形成方法，有通过离子注入而形成到氮化铝镓层(AlxGa1-xN)(0.1≤x≤1)118以及氮化物类化合物半导体层112的深度方向的一部分为止的方法。作为离子种类，例如可以应用氮(N)、氩(Ar)。另外，伴随着离子注入的剂量例如为约1×1014(ions/cm2)，加速能量例如为约100keV～200keV。
在元件分离区域上以及设备表面上形成了钝化用的绝缘层(省略图示)。该绝缘层可以由通过PECVD(Plasma Enhanced Chemical VaporDeposition，等离子体增强化学气相沉积)法堆积的氮化膜、氧化铝(Al2O3)膜、氧化硅膜(SiO2)、氮氧化硅膜(SiON)等形成。
源指电极120以及漏指电极122例如由Ti/Al形成。栅指电极124例如由Ni/Au形成。
而且，在能搭载在第一实施方式的封装中的半导体元件24中，栅指电极124、源指电极120以及漏指电极122的长度方向的图形长度，按照微波/毫米波/亚毫米波，动作频率越高，则被设定得越短。例如，毫米波段中，图形长度为约25μm～50μm。
另外，源指电极120的宽度例如为约40μm左右，源极端子电极S11、S12、S21、S22、...、S101、S102的宽度例如为约100μm左右。另外，通孔SC11、SC12、SC21、SC22、...、SC101、SC102的直径例如为约10μm～40μm左右。
根据第一实施方式，在信号线由金属壁包围的部分、即贯穿孔内，信号线的上表面和金属壁之间成为间隙(空气层)。因此，能避免信号线的阻抗的降低。其结果是，可以得到阻抗匹配良好且能抑制反射损失、并且提高了耐电力性的封装。
根据第一实施方式，微波段的半导体装置中使用的气密性高的封装中，可以提供无损于耐电力而将特性阻抗保持在50Ω的封装。
[第二实施方式]
图14表示用于说明第二实施方式的封装的示意性鸟瞰结构。图14(a)表示金属盖10，图14(b)表示金属密封圈14a，图14(c)表示金属壁16，图14(d)表示具备被锪孔加工的锪孔加工部40的导体底板200、馈通下层部30、馈通下层部30上的输入带状线19a及输出带状线19b、以及馈通上层部22。
第二实施方式的封装1的示意性平面图形结构和图2同样地被示出。
第二实施方式的封装的示意性截面结构、即，沿着图2的I-I线的示意性截面结构如图15所示，沿着图2的II-II线的示意性截面结构如图16所示，沿着图2的IV-IV线的示意性截面结构如图17所示。图17中，同样，IV-IV线的延伸方向由y轴表示，与y轴垂直并且与纸面垂直的方向由x轴表示，另外，与纸面平行的方向由z轴表示。
如图14～图17所示，导体底板200具备锪孔加工部40，馈通下层部30配置在导体底板200的锪孔加工部40上。锪孔加工部40的锪孔加工深度ΔT例如为约0.1mm～0.5mm左右。其它结构与第一实施方式的封装1同样，因此，省略重复说明。
根据第二实施方式，通过使用具备锪孔加工部40的导体底板200，可以将馈通下层部30配置在锪孔加工部40内。因此，可以防止由馈通下层部30和馈通上层部22构成的凸状馈通25与金属壁16错位。
(半导体元件结构)
能搭载在第二实施方式的封装中的半导体元件24的示意性平面图形结构例与图9(a)和图9(b)同样地被示出。另外，能搭载在第二实施方式的封装中的半导体元件24的结构例也分别与图10～图13同样地被示出。
而且，能搭载在以下的第三～第十二实施方式的封装中的半导体装置24的示意性平面图形结构例也与图9(a)和图9(b)同样地被示出。另外，能搭载在第三～第十二实施方式的封装中的半导体装置24的结构例也分别与图10～图13同样地被示出。因而，省略重复说明。
(高频用端子结构)
根据第二实施方式的高频用端子结构，在金属壁16所包围的部分、即贯穿孔中，输入带状线19a、输出带状线19b的信号线的上表面和贯穿孔的内壁之间成为间隙(空气层)23，因此，能避免输入带状线19a、输出带状线19b的阻抗的降低。其结果是，可以得到阻抗匹配良好且能抑制反射损失、并且提高了耐电力性的高频用端子结构。
(封装的制作方法)
如图14所示，第二实施方式的封装的制作方法具有在导体底板200上形成锪孔加工部40的步骤。这里，锪孔加工部40例如可以对导体底板200实施干法蚀刻或湿法蚀刻而形成。或者，也可以在导体底板200的形成步骤中预先形成锪孔加工部40。
因而，第二实施方式的封装的制作方法中，形成馈通下层部30的步骤具有将馈通下层部30配置在导体底板200的锪孔加工部40上的步骤。其它步骤与第一实施方式的封装的制作方法同样，因此，省略重复说明。
根据第二实施方式，在金属壁所包围的部分、即贯穿孔中，信号线的上表面和贯穿孔的内壁之间成为间隙(空气层)，因此，能避免带状线的阻抗的降低。其结果是，可以得到阻抗匹配良好且能抑制反射损失、并且提高了耐电力性的封装。
根据第二实施方式，通过使用具备锪孔加工部的导体底板，可以提供防止凸状馈通和金属壁错位且气密性高的封装。
根据第二实施方式，可以提供在微波段的半导体装置所使用的气密性高的封装中、无损于耐电力而将特性阻抗保持在50Ω的封装。
[第三实施方式]
(封装结构)
图18表示第三实施方式的封装的示意性鸟瞰结构。图18(a)表示金属盖10，图18(b)表示金属密封圈14a，图18(c)表示金属壁16，图18(d)表示导体底板200、馈通下层部20、馈通下层部20上的输入带状线19a及输出带状线19b、以及馈通上层部22。
如图18所示，第三实施方式的封装具备：金属盖10；金属密封圈14a；金属壁16；导体底板200；配置在导体底板200上的馈通下层部20；配置在馈通下层部20上的输入带状线19a以及输出带状线19b。馈通下层部20具有内侧馈通下层部20i和外侧馈通下层部20o。封装进一步具备配置在内侧馈通下层部20i上的馈通上层部22。
如图18(d)所示，配置在金属壁16的内侧的内侧馈通下层部20i和馈通上层部22的宽度WL1比金属壁16的贯穿孔34的宽度宽。另外，内侧馈通下层部20i的宽度WL1比外侧馈通下层部20o的宽度WL3宽，WL1-WL3＝2ΔL3。内侧馈通下层部20i的宽度WL1比金属壁16的贯穿孔34的宽度宽，因此，内侧馈通下层部20i和馈通上层部22可以与金属壁16的侧面接触，能得到气密性。
由内侧馈通下层部20i和配置在内侧馈通下层部20i上的馈通上层部22构成的层叠部的厚度比贯穿孔34的高度大。因而，内侧馈通下层部20i和馈通上层部22的层叠部的截面比贯穿孔34大。内侧馈通下层部20i和馈通上层部22以堵住贯穿孔34的开口端的方式在金属壁16的内侧与金属壁16的侧面密接，形成气密的馈通部。
另外，在贯穿孔34内，在输入带状线19a和贯穿孔的内壁之间具备间隙。由于在输入带状线19a的上表面和贯穿孔的内壁之间配置有间隙(空气层)23，因此，能避免带状线的阻抗的降低。
另外，如图20所示，在贯穿孔34内，在输出带状线19b和贯穿孔的内壁之间具备间隙。由于在输出带状线19b的上表面和贯穿孔的内壁之间配置有间隙(空气层)23，因此，能避免带状线的阻抗的降低。
这里，外侧馈通下层部20o的宽度WL3比第一实施方式中的外侧馈通下层部20o的宽度WL2更小。即，通过将外侧馈通下层部20o的宽度WL3设定为WL3＜WL2，使金属壁16(贯穿孔34的侧壁)和外侧馈通下层部20o之间具有间隙。
由于在金属壁16和外侧馈通下层部20o之间具有这样的间隙，因此，外侧馈通下层部20o不与金属壁16的贯穿孔34的侧面接触。因此，可以将外侧馈通下层部20o上的输入带状线19a的阻抗保持得较高。另外，外侧馈通下层部20o不会受到来自金属壁16的应力，因此，可以降低在外侧馈通下层部20o产生应力裂纹的可能性。
其它结构与第一实施方式同样，因此，省略重复说明。
(平面图形结构)
图19表示第三实施方式的封装1的示意性平面图形结构。另外，沿着图19的I-I线的示意性截面结构与图3同样地被示出。
图20表示沿着图19的II-II线的示意性截面结构。沿着图19的III-III线的示意性截面结构与图5同样地被示出。另外，沿着图19的IV-IV线的示意性截面结构与图6同样地被示出。图19中，I-I线的延伸方向由y轴表示，与y轴垂直并且与纸面平行的方向由x轴表示，另外，与纸面垂直的方向由z轴表示。
如图18～图21所示，第三实施方式的封装具备：导体底板200；配置在导体底板200上的金属壁16；配置在导体底板200上的馈通下层部20；配置在馈通下层部20上的输入带状线(布线图形)19a及输出带状线(布线图形)19b；在馈通下层部20上的一部分以及输入带状线19a、输出带状线19b上的一部分上配置的馈通上层部22；配置在输入带状线19a、输出带状线19b上的端子21a、21b。在金属壁16的输入侧和输出侧分别设置有贯穿孔34。这里，馈通下层部20的一部分的宽度比贯穿孔34的宽度大，馈通下层部20与金属壁16的侧面密接。另外，馈通上层部22的宽度比贯穿孔34的宽度大，馈通上层部22与金属壁16的侧面密接。另外，在贯穿孔34内，在输入带状线19a、输出带状线19b和贯穿孔34的内壁面之间设有间隙(空气层)23。
另外，馈通上层部22以及内侧馈通下层部20i各自的宽度比贯穿孔34的宽度大，馈通上层部22以及馈通下层部20i与金属壁16的内侧密接。
另外，半导体元件24配置在导体底板200上，并由配置在导体底板200上的金属壁16包围。
另外，如图19以及图21所示，端子21a、21b配置在贯穿孔34以外。
第三实施方式的封装1中，在馈通下层部20o的侧壁和贯穿孔34的内壁之间设有间隙(空气层)23。即，如图20所示，第三实施方式的封装1中，外侧馈通下层部20o不与金属壁16的贯穿孔34接触，而在馈通下层部20o的侧壁和金属壁16的贯穿孔34的内壁之间设有间隙(空气层)23。
如图20所示，金属壁16和馈通上层部22的纵向重合宽度用ΔL2表示。另外，金属壁16和内侧馈通下层部20i的横向重合宽度具有比ΔL3小的规定的值。
馈通上层部22通过例如银钎焊而与金属壁16的侧壁密接。密接部分的尺寸例如为约0.5mm宽度左右。同样，内侧馈通下层部20i和金属壁16的接触面也通过例如银钎焊而密接。
如图20所示，外侧馈通下层部20o在贯穿孔中不与金属壁16接触地贯穿了金属壁16。馈通下层部20的底面与导体底板200接触，内侧馈通下层部20i的侧面与金属壁16接触。
其它结构与第一实施方式同样，因此，省略重复说明。
(高频用端子结构)
根据第三实施方式的高频用端子结构，在贯穿孔34中，输入带状线19a、输出带状线19b的信号线的上表面和贯穿孔34的内壁面之间成为间隙(空气层)23，因此，能避免带状线的阻抗的降低。其结果是，可以得到阻抗匹配良好且能抑制反射损失、并且提高了耐电力性的高频用端子结构。
(封装的制作方法)
第三实施方式的封装的制作方法与第一实施方式的封装的制作方法同样，因此，省略重复说明。
(馈通结构)
图21表示第三实施方式的封装1的输出端子附近的馈通结构的扩大的示意性平面图形结构。另外，沿着图21的V-V线的示意性截面结构与图8同样地被示出。
如图21所示，WL1-WL3＝2ΔL3成立。如上所述，这里，WL1表示俯视时沿着金属壁16的方向上的内侧馈通下层部20i的宽度，WL3表示俯视时沿着金属壁16的方向上的外侧馈通下层部20o的宽度。另外，内侧馈通下层部20i和金属壁16之间的横向重合宽度，由于金属壁16和外侧馈通下层部20o之间存在空隙，而具有比ΔL3小的规定的值。
第三实施方式的封装1中，外侧馈通下层部20o不与金属壁16接触地由金属壁16包围，输入带状线19a、输出带状线19b的信号线的上表面和贯穿孔的内壁之间成为间隙(空气层)23。因此，能避免带状线的阻抗的降低。其结果是，可以得到阻抗匹配良好且能抑制反射损失、并且提高了耐电力性的馈通结构。
另外，第三实施方式的封装1的结构例中，馈通上层部22的厚度可以形成为和W2金属壁16的厚度W1同等程度或比W1大。
根据第三实施方式，可以提供在微波段的半导体装置所使用的气密性高的封装中、无损于耐电力并将特性阻抗保持在50Ω的封装。
[第四实施方式]
图22表示用于说明第四实施方式的封装的示意性鸟瞰结构。图22(a)表示金属盖10，图22(b)表示金属密封圈14a，图22(c)表示金属壁16。图22(d)表示具备锪孔加工部40的导体底板200、馈通下层部30、馈通下层部30上的输入带状线19a及输出带状线19b、以及馈通上层部22。
第四实施方式的封装1的示意性平面图形结构与图19同样地被示出。
图23表示相当于沿着图19的II-II线的示意性截面结构的、第四实施方式的封装的示意性截面结构。
如图22～图23所示，导体底板200具备锪孔加工部40，馈通下层部30配置在导体底板200的锪孔加工部40上。馈通下层部30具有外侧馈通下层部30o和内侧馈通下层部30i。
外侧馈通下层部30o的侧壁和贯穿孔34的内壁之间设有间隙(空气层)23。即，如图23所示，外侧馈通下层部30o不与金属壁16的贯穿孔34接触，而在与金属壁16的贯穿孔34之间具有间隙(空气层)23。其它结构与第三实施方式的封装同样，因此，省略重复说明。
根据第四实施方式，通过使用具备锪孔加工部40的导体底板200，可以将馈通下层部30配置在锪孔加工部40内，因此，可以防止由馈通下层部30和馈通上层部22构成的凸状馈通25与金属壁16错位。
另外，根据第四实施方式，通过在金属壁16和外侧馈通下层部20o之间形成的间隙，使外侧馈通下层部20o不与贯穿孔34的侧面接触。因此，可以将外侧馈通下层部20o上的输入带状线19a的阻抗保持得较高。另外，外侧馈通下层部20o不会受到来自金属壁16的应力，因此，可以降低在外侧馈通下层部20o产生应力裂纹的可能性。
(高频用端子结构)
根据第四实施方式的高频用端子结构，在金属壁16所包围的部分、即贯穿孔34内，输入带状线19a、输出带状线19b的信号线的上表面和贯穿孔的内壁之间成为间隙(空气层)23，因此，能避免输入带状线19a、输出带状线19b的阻抗的降低。其结果是，可以得到阻抗匹配良好且能抑制反射损失、并且提高了耐电力性的高频用端子结构。
(封装的制作方法)
第四实施方式的封装的制作方法与第二实施方式的封装的制作方法同样，因此，省略重复说明。
根据第四实施方式，在金属壁所包围的部分、即贯穿孔中，信号线的上表面和贯穿孔的内壁之间成为间隙(空气层)，因此，能避免信号线的阻抗的降低。其结果是，可以得到阻抗匹配良好且能抑制反射损失、并且提高了耐电力性的封装。
根据第四实施方式，通过使用具备锪孔加工部的导体底板，可以提供防止凸状馈通和金属壁错位、且气密性高的封装。
根据第四实施方式，可以提供在微波段的半导体装置所使用的气密性高的封装中、无损于耐电力而将特性阻抗保持在50Ω的封装。
[第五实施方式]
(封装结构)
图24表示用于说明第五实施方式的封装的示意性鸟瞰结构。图24(a)表示金属盖10，图24(b)表示金属密封圈14a，图24(c)表示金属壁16。图24(d)表示导体底板200、馈通下层部20、馈通下层部20上的输入带状线19a及输出带状线19b、以及馈通上层部22。
如图24所示，第五实施方式的封装具备：金属盖10；金属密封圈14a；金属壁16；导体底板200；配置在导体底板200上的馈通下层部20；配置在馈通下层部20上的输入带状线19a以及输出带状线19b。馈通下层部20具有内侧馈通下层部20i和外侧馈通下层部20o。封装还具备配置在内侧馈通下层部20i上的馈通上层部22。
如图24(d)所示，配置在金属壁16的内侧的内侧馈通下层部20i和馈通上层部22的宽度WL1比金属壁16的贯穿孔34的宽度宽。另外，内侧馈通下层部20i的宽度WL1比外侧馈通下层部20o的宽度WL2宽，WL1-WL2＝2ΔL1。内侧馈通下层部20i的宽度WL1比金属壁16的贯穿孔34的宽度宽，因此，可以使内侧馈通下层部20i和馈通上层部22与金属壁16的侧面接触，能得到气密性。
由内侧馈通下层部20i和配置在内侧馈通下层部20i上的馈通上层部22构成的层叠部的厚度比贯穿孔34的高度大。因而，内侧馈通下层部20i和馈通上层部22的层叠部的截面比贯穿孔34大。内侧馈通下层部20i和馈通上层部22以堵住贯穿孔34的开口端的方式与金属壁16的侧面密接，在该例中与内侧面密接，形成气密的馈通部。
另外，如图26以及图29所示，在贯穿孔34内，在输入带状线19a和金属壁16之间具备间隙。由于在输入带状线19a的上表面和金属壁16之间配置间隙(空气层)23，因此，能避免输入带状线19a的阻抗的降低。
另外，如图26、图27以及图29所示，在贯穿孔34内，在输出带状线19b和金属壁16之间具备间隙。由于在输出带状线19b的上表面和金属壁16之间配置间隙(空气层)23，因此，能避免输出带状线19b的阻抗的降低。
(平面图形结构)
图25表示第五实施方式的封装1的示意性平面图形结构。另外，图26表示沿着图25的I-I线的示意性截面结构。图25中，I-I线的延伸方向由y轴表示，与y轴垂直并且与纸面平行的方向由x轴表示，另外，与纸面垂直的方向由z轴表示。
另外，图27表示沿着图25的II-II线的示意性截面结构。图28表示沿着图25的III-III线的示意性截面结构。另外，图29表示沿着图25的IV-IV线的示意性截面结构。
如图24～图29所示，第五实施方式的封装具备：导体底板200；配置在导体底板200上的金属壁16；配置在导体底板200上的馈通下层部20；配置在馈通下层部20上的输入带状线19a及输出带状线19b；在馈通下层部20上的一部分以及输入带状线19a、输出带状线19b上的一部分上配置的馈通上层部22；配置在输出带状线19a、输出带状线19b上的端子21a、21b。金属壁16在输入侧和输出侧分别设置贯穿孔34。这里，馈通下层部20的一部分的宽度比贯穿孔34的宽度大，馈通下层部20在金属壁16的内侧与金属壁16的侧面密接。另外，馈通上层部22的宽度比贯穿孔34的宽度大，馈通上层部22在金属壁16的内侧与金属壁16的侧面密接。并且，在输出带状线19a、输出带状线19b和贯穿孔34的内壁之间设有间隙(空气层)23。
另外，馈通上层部22和内侧馈通下层部20i与金属壁16的内侧密接。
另外，半导体元件24配置在导体底板200上，并由配置在导体底板200上的金属壁16包围。
另外，如图24～图27所示，端子21a、21b分别将一端配置在贯穿孔34内。
如图26、图27以及图29所示，第五实施方式的封装1中，在贯穿孔34内，外侧馈通下层部20o由金属壁16包围。
如图26、图27以及图29所示，金属壁16和馈通上层部22的纵向重合宽度用ΔL2表示。另外，如图24、图25以及图27所示，金属壁16和内侧馈通下层部20i的横向重合宽度用ΔL1表示。
馈通上层部22通过例如银钎焊而与金属壁16的侧壁密接。密接部分的尺寸例如为约0.5mm宽度左右。同样，内侧馈通下层部20i、内侧馈通下层部20o和金属壁16的接触面也通过例如银钎焊而密接。
如图24～图27所示，外侧馈通下层部20o在贯穿孔中贯穿了金属壁16。馈通下层部20的底面与导体底板200接触，内侧馈通下层部20i、外侧馈通下层部20o的侧面与金属壁16接触。
另外，第五实施方式的封装1具备：在金属壁16的输入侧配置在馈通下层部20上的输入带状线19a；在金属壁16的输出侧配置在馈通下层部20上的输出带状线19b。
如图25～图26所示，第五实施方式的封装具备：与输入带状线19a连接的RF输入端子21a；与输出带状线19b连接的RF输出端子21b。RF输入端子21a以及RF输出端子21b分别配置在设于金属壁16的输入部以及输出部的贯穿孔34内。
另外，馈通上层部22配置在金属壁16的内侧，并且如上所述，在金属壁16的内侧，与金属壁16的侧面密接。
另外，如图26以及图27所示，在贯穿孔34中，在输入带状线19a的上表面和金属壁16之间配置间隙(空气层)23，因此，能避免输入带状线19a的阻抗的降低。
另外，如图26、图27以及图29所示，在贯穿孔34中，在输出带状线19b的上表面和金属壁16之间配置间隙(空气层)23，因此，能避免输出带状线19b的阻抗的降低。
另外，第五实施方式的封装1中，馈通下层部20具备：配置在金属壁16的内侧的内侧馈通下层部20i；配置在金属壁16的贯穿孔34的内侧的外侧馈通下层部20o。如上所述，俯视时沿着金属壁16的方向上的内侧馈通下层部20i的宽度WL1比外侧馈通下层部20o的宽度WL2宽。
另外，第五实施方式的封装1中，在金属壁16所包围的导体底板200上，与半导体元件24邻接地配置输入电路基板26以及输出电路基板28。在输入电路基板26上配置输入匹配电路17，在输出电路基板28上配置输出匹配电路18。半导体元件24与输入匹配电路17及输出匹配电路18由键合线12、14连接。另外，输入带状线19a和输入匹配电路17由键合线11连接，输出带状线19b和输出匹配电路18由键合线15连接。而且，这些要素，作为半导体装置是必须的，而作为封装1并非是必须的。
(高频用端子结构)
根据第五实施方式的高频用端子结构，在金属壁16所包围的部分、即贯穿孔中，输入带状线19a、输出带状线19b的信号线的上表面和贯穿孔的内壁之间成为间隙(空气层)23，因此，能避免输入带状线19a、输出带状线19b的阻抗的降低。其结果是，可以得到阻抗匹配良好且能抑制反射损失、并且提高了耐电力性的高频用端子结构。
(封装的制作方法)
第五实施方式的封装的制作方法与第一实施方式的封装的制作方法同样，因此，省略重复说明。
(馈通结构)
图30表示第五实施方式的封装1的输出端子附近的馈通结构的扩大的示意性平面图形结构。另外，图31表示沿着图30的V-V线的示意性截面结构。
如图30所示，WL1-WL2＝2ΔL1成立。这里，WL1表示俯视时沿着金属壁16的方向上的内侧馈通下层部20i的宽度，WL2表示俯视时沿着金属壁16的方向上的外侧馈通下层部20o的宽度，另外，ΔL1表示俯视时内侧馈通下层部20i和金属壁16之间的横向重合宽度。另外，图8中，ΔL2表示馈通上层部22和金属壁16之间的纵向重合宽度。
第五实施方式的封装1中，在贯穿孔中，输入带状线19a及输出带状线19b的信号线的上表面为空气层23。因此，能避免输入带状线19a、输出带状线19b的阻抗的降低。
第五实施方式的封装1中，在贯穿孔34中，输入带状线19a及输出带状线19b的信号线的上表面和贯穿孔的内壁之间为间隙(空气层)23，因此，能避免阻抗的降低。其结果是，可以得到阻抗匹配良好且能抑制反射损失、并且提高了耐电力性的馈通结构。
如图25～图31所示，第五实施方式的封装具备：与输入带状线19a连接的RF输入端子21a；与输出带状线19b连接的RF输出端子21b。RF输入端子21a以及RF输出端子21b分别配置在设于金属壁16的输入部和输出侧的贯穿孔34内。因此，与第一实施方式相比，可以缩短图25的y轴方向的封装尺寸，另外，还可以缩短y轴方向的导体底板200的尺寸。因此，第五实施方式的封装中，可以减少封装的占有面积，有助于实现轻量化、低成本化。
根据第五实施方式，可以提供在微波段的半导体装置所使用的气密性高的封装中、无损于耐电力而将特性阻抗保持在50Ω的封装。
[第六实施方式]
图32表示用于说明第六实施方式的封装的示意性鸟瞰结构。图32(a)表示金属盖10，图32(b)表示金属密封圈14a，图32(c)表示金属壁16。图32(d)表示具备锪孔加工部40的导体底板200、馈通下层部30、馈通下层部30上的输入带状线19a及输出带状线19b、以及馈通上层部22。
第六实施方式的封装1的示意性平面图形结构与图25同样地被示出。
图33表示相当于沿着图25的I-I线的示意性截面结构的、第六实施方式的封装的示意性截面结构。图34表示相当于沿着图25的II-II线的示意性截面结构的示意性截面结构。图35表示相当于沿着图25的IV-IV线的示意性截面结构的示意性截面结构。图35中，同样，IV-IV线的延伸方向由y轴表示，与y轴垂直并且与纸面垂直的方向由x轴表示，另外，与纸面平行的方向由z轴表示。
如图32～图35所示，第六实施方式的封装1中，导体底板200具备锪孔加工部40，具有内侧馈通下层部30i和外侧馈通下层部30o的馈通下层部30配置在导体底板200的锪孔加工部40上。锪孔加工部40的锪孔加工深度ΔT例如为约0.1mm～0.5mm左右。其它结构与第五实施方式的封装同样，因此，省略重复说明。
根据第六实施方式，通过使用具备锪孔加工部40的导体底板200，可以将馈通下层部30配置在锪孔加工部40内。因此，可以防止由馈通下层部30和馈通上层部22构成的凸状馈通25与金属壁16错位。
另外，如图32～图35所示，第六实施方式的封装具备：与输入带状线19a连接的RF输入端子21a；与输出带状线19b连接的RF输出端子21b。RF输入端子21a以及RF输出端子21b配置在设于金属壁16的输入部以及输出部的各个贯穿孔34内。因此，与第一实施方式相比，可以缩短图25的y轴方向的封装尺寸，另外，还可以缩短y轴方向的导体底板200的尺寸。因此，第六实施方式的封装中，可以减少封装的占有面积，有助于实现轻量化、低成本化。其它结构与第二实施方式的封装同样，因此，省略重复说明。
(高频用端子结构)
根据第六实施方式的高频用端子结构，在金属壁16所包围的部分、即贯穿孔34中，输入带状线19a、输出带状线19b的信号线的上表面和贯穿孔34的内壁之间成为间隙(空气层)23。因此，能避免输入带状线19a、输出带状线19b的阻抗的降低。其结果是，可以得到阻抗匹配良好且能抑制反射损失、并且提高了耐电力性的高频用端子结构。
(封装的制作方法)
第六实施方式的封装的制作方法与第二实施方式的封装的制作方法同样，因此，省略重复说明。
根据第六实施方式，在金属壁所包围的部分、即贯穿孔中，信号线的上表面和贯穿孔的内壁之间成为间隙(空气层)，因此，能避免信号线的阻抗的降低。其结果是，可以得到阻抗匹配良好且能抑制反射损失、并且提高了耐电力性的封装。
根据第六实施方式，通过使用具备锪孔加工部的导体底板，可以提供防止凸状馈通和金属壁错位、且气密性高的封装。
另外，根据第六实施方式的封装，RF输入端子以及RF输出端子配置在设于金属壁的输入部以及输出部的各个贯穿孔内，因此，可以缩短y轴方向的导体底板的尺寸。因此，可以减少封装的占有面积，有助于实现轻量化、低成本化。
而且，第五和第六实施方式的封装以及其高频用端子结构中，也和第三实施方式或第四实施方式同样，外侧馈通下层部20o也可以适用不与金属壁16接触的结构。
外侧馈通下层部20o的侧面不与贯穿孔34的侧面接触，因此，可以将外侧馈通下层部20o上的输入带状线19a、输出带状线19b的阻抗保持得较高。另外，外侧馈通下层部20o不会受到来自金属壁16的应力，因此，可以降低在外侧馈通下层部20o上产生应力裂纹的可能性。
根据第六实施方式，可以提供在微波段的半导体装置所使用的气密性高的封装中、无损于耐电力而将特性阻抗保持在50Ω的封装。
[第七实施方式]
图36表示第七实施方式的封装的示意性鸟瞰结构。图36(a)表示金属盖10，图36(b)表示金属密封圈14a，图36(c)表示金属壁16。图36(d)表示导体底板200、馈通下层部20、馈通下层部20上的输入带状线19a及输出带状线19b、以及馈通上层部22。
图37表示第七实施方式的封装1的示意性平面图形结构。另外，沿着图37的I-I线的示意性截面结构与图26同样地被示出。
另外，沿着图37的II-II线的示意性截面结构与图20同样地被示出，沿着图37的III-III线的示意性截面结构与图28同样地被示出。另外，沿着图37的IV-IV线的示意性截面结构与图29同样地被示出。图37中，I-I线的延伸方向由y轴表示，与y轴垂直并且与纸面平行的方向由x轴表示，另外，与纸面垂直的方向由z轴表示。
图38表示第七实施方式的封装1的输出端子附近的馈通结构的扩大的示意性平面图形结构。另外，沿着图38的V-V线的示意性截面结构与图31同样地被示出。
如图38所示，WL1-WL3＝2ΔL3成立。这里，WL1表示俯视时沿着金属壁16的方向上的内侧馈通下层部20i的宽度，WL3表示俯视时沿着金属壁16的方向上的外侧馈通下层部20o的宽度。另外，内侧馈通下层部20i和金属壁16之间的横向重合宽度，由于金属壁16和外侧馈通下层部20o之间存在空隙而具有比ΔL3小的规定的值。另外，图38中，ΔL2表示馈通上层部22和金属壁16之间的纵向重合宽度。
如图36～图38所示，第七实施方式的封装具备：导体底板200；配置在导体底板200上的金属壁16；配置在导体底板200上的馈通下层部20；配置在馈通下层部20上的输入带状线19a及输出带状线19b；在馈通下层部20上的一部分以及输入带状线19a、输出带状线19b上的一部分配置的馈通上层部22；配置在输入带状线19a、输出带状线19b上的端子21a、21b。金属壁16在输入侧以及输出侧分别设有贯穿孔34。馈通下层部20具有内侧馈通下层部20i和外侧馈通下层部20o。这里，馈通下层部20的一部分比贯穿孔34大，馈通下层部20与金属壁16的侧面密接。另外，馈通上层部22比贯穿孔34大，馈通上层部22与金属壁16的侧面密接。并且，在输入带状线19a、输出带状线19b和贯穿孔34内壁之间设有空气层23。
另外，第七实施方式的封装1中，馈通上层部22以及内侧馈通下层部20i与金属壁16的内侧密接。
另外，半导体元件24配置在导体底板200上，并由配置在导体底板200上的金属壁16包围。
另外，如图36～图38所示，端子21a、21b的一端配置在贯穿孔34内。
另外，第七实施方式的封装1中，在外侧馈通下层部20o的侧壁和贯穿孔34的内壁之间设有间隙(空气层)23。即，与图20所示的第三实施方式同样，第七实施方式的封装1中，外侧馈通下层部20o不与金属壁16的贯穿孔34接触，而在与金属壁16的贯穿孔34之间具有空气层23。
(高频用端子结构)
根据第七实施方式的高频用端子结构，在金属壁16所包围的部分、即贯穿孔34中，输入带状线19a及输出带状线19b的信号线的上表面和贯穿孔34的内壁之间成为间隙(空气层)23，因此，能避免输入带状线19a及输出带状线19b的阻抗的降低。其结果是，可以得到阻抗匹配良好且能抑制反射损失、并且提高了耐电力性的高频用端子结构。
(封装的制作方法)
第七实施方式的封装的制作方法与第一实施方式的封装的制作方法同样，因此，省略重复说明。
第七实施方式的封装1中，在贯穿孔中，输入带状线19a及输出带状线19b的信号线的上表面和贯穿孔的内壁之间成为间隙(空气层)23。因此能避免信号线的阻抗的降低。
第七实施方式的封装1中，在金属壁16所包围的部分、即贯穿孔34中，输入带状线19a及输出带状线19b的信号线的上表面和贯穿孔的内壁之间成为间隙(空气层)23，因此，能避免输入带状线19a及输出带状线19b的阻抗的降低。其结果是，可以得到阻抗匹配良好且能抑制反射损失、并且提高了耐电力性的馈通结构。
根据第七实施方式，可以提供在微波段的半导体装置所使用的气密性高的封装中、无损于耐电力而将特性阻抗保持在50Ω的封装。
[第八实施方式]
图39表示用于说明第八实施方式的封装的示意性鸟瞰结构。图39(a)表示金属盖10，图39(b)表示金属密封圈14a，图39(c)表示金属壁16。图39(d)表示具备锪孔加工部40的导体底板200、馈通下层部30、馈通下层部30上的输入带状线19a及输出带状线19b、以及馈通上层部22。
第八实施方式的封装1的示意性平面图形结构与图37同样地被示出。另外，沿着图37的I-I线的示意性截面结构与图33同样地被示出。
另外，沿着图37的II-II线的示意性截面结构与图23同样地被示出，沿着图37的III-III线的示意性截面结构与图28同样地被示出。另外，沿着图37的IV-IV线的示意性截面结构与图35同样地被示出。
第八实施方式的封装1中，如图39所示，导体底板200具备锪孔加工部40，馈通下层部30配置在导体底板200的锪孔加工部40上。
第八实施方式的封装1中，馈通下层部30o的侧壁和贯穿孔34的内壁之间设有间隙(空气层)23。即，和图23所示的第四实施方式同样，第八实施方式的封装1中，外侧馈通下层部30o不与贯穿孔34的内壁接触，而在与34的内壁之间具有间隙(空气层)23。其它结构与第七实施方式的封装同样，因此，省略重复说明。
(高频用端子结构)
根据第八实施方式的高频用端子结构，在金属壁16所包围的部分、即贯穿孔34中，输入带状线19a及输出带状线19b的信号线的上表面和贯穿孔的内壁之间成为间隙(空气层)23，因此，能避免输入带状线19a及输出带状线19b的阻抗的降低。其结果是，可以得到阻抗匹配良好且能抑制反射损失、并且提高了耐电力性的高频用端子结构。
(封装的制作方法)
第八实施方式的封装的制作方法与第二实施方式的封装的制作方法同样，因此，省略重复说明。
根据第八实施方式，在金属壁所包围的部分、即贯穿孔34中，信号线的上表面和贯穿孔的内壁之间成为间隙(空气层)，因此，能避免信号线的阻抗的降低。其结果是，可以得到阻抗匹配良好且能抑制反射损失、并且提高了耐电力性的封装。
根据第八实施方式，通过使用具备锪孔加工部的导体底板，可以提供防止凸状馈通和金属壁错位、并且气密性高的封装。
另外，根据第八实施方式的封装，RF输入端子以及RF输出端子配置在设于金属壁的输入侧和输出侧的各个贯穿孔内。因此，可以缩短y轴方向的导体底板的尺寸。另外，可以减少封装的占有面积，并有助于实现轻量化、低成本化。
在贯穿孔中，通过在外侧馈通下层部20o和贯穿孔的内壁之间形成的间隙，外侧馈通下层部20o不与贯穿孔34的侧面接触，因此，可以将外侧馈通下层部20o上的输入带状线19a及输出带状线19b的阻抗保持得较高。另外，外侧馈通下层部20o不会受到来自金属壁16的应力，因此，可以降低在外侧馈通下层部20o产生应力裂纹的可能性。
根据第八实施方式，可以提供在微波段的半导体装置所使用的气密性高的封装中、无损于耐电力而将特性阻抗保持在50Ω的封装。
[第九实施方式]
(封装结构)
图40表示用于说明第九实施方式的封装的示意性鸟瞰结构。图40(a)表示金属盖10，图40(b)表示金属密封圈14a，图40(c)表示金属壁16。图40(d)表示导体底板200、馈通下层部20、馈通下层部20上的输入带状线19a及输出带状线19b、以及馈通上层部22。馈通下层部20具有内侧馈通下层部20i和外侧馈通下层部20o。
如图40所示，第九实施方式的封装具备：金属盖10；金属密封圈14a；金属壁16；导体底板200；配置在导体底板200上的馈通下层部20；配置在馈通下层部20上的输入带状线19a以及输出带状线19b；配置在外侧馈通下层部20o上的馈通上层部22。
如图40(d)所示，配置在金属壁16的外侧的外侧馈通下层部20o和馈通上层部22的宽度WL2比金属壁16的贯穿孔34的宽度宽。另外，外侧馈通下层部20o的宽度WL2比内侧馈通下层部20i的宽度WL1宽，WL2-WI1＝2ΔL1。外侧馈通下层部20o的宽度WL2比金属壁16的贯穿孔34宽，因此，外侧馈通下层部20o和馈通上层部22可以在金属壁16的外侧与金属壁16的侧面接触，能得到气密性。
由外侧馈通下层部20o和配置在外侧馈通下层部20o上的馈通上层部22构成的层叠部的厚度比贯穿孔34的高度大。因而，外侧馈通下层部20o和馈通上层部22的层叠部的截面比贯穿孔34大。外侧馈通下层部20o和馈通上层部22以堵住贯穿孔34的开口端的方式与金属壁16的侧面密接，在该例中与外侧面密接，形成气密的馈通部。
另外，如图42、图43以及图45所示，在贯穿孔34中，在输入带状线19a和金属壁16之间具备间隙。由于在输入带状线19a的上表面和金属壁16之间配置有间隙(空气层，或者在半导体装置中填充到封装内的惰性气体的层)23，因此，能避免输入带状线19a的阻抗的降低。
另外，如图42以及图45所示，在贯穿孔中，在输出带状线19b和金属壁16之间具备间隙。由于在输出带状线19b的上表面和金属壁16之间配置有间隙(空气层，或者在半导体装置中填充到封装内的惰性气体的层)23，因此，能避免输出带状线19b的阻抗的降低。
输入带状线19a以及输出带状线19b通过由钨、镀金、铜箔等制成的布线图形而形成。布线图形配置在馈通下层部20上，布线图形以及馈通下层部20贯穿金属壁16。输入带状线19a以及输出带状线19b的宽度和厚度是考虑耐电力量和馈通下层部20的介电常数以及所希望的特性阻抗的值而决定的。
(平面图形结构)
图41表示第九实施方式的封装1的示意性平面图形结构。另外，图42表示沿着图41的I-I线的示意性截面结构。另外，图43表示沿着图41的II-II线的示意性截面结构。图44表示沿着图41的III-III线的示意性截面结构。另外，图45表示沿着图41的IV-IV线的示意性截面结构。图41中，I-I线的延伸方向由y轴表示，与y轴垂直并且与纸面平行的方向由x轴表示，另外，与纸面垂直的方向由z轴表示。
如图40～图45所示，第九实施方式的封装具备：导体底板200；配置在导体底板200上的金属壁16；配置在导体底板200上的馈通下层部20；配置在馈通下层部20上的输入带状线19a及输出带状线19b；在馈通下层部20上的一部分以及输入带状线19a、输出带状线19b上的一部分配置的馈通上层部22；配置在输入带状线19a、输出带状线19b上的端子21a、21b。金属壁16在输入侧和输出侧分别设有贯穿孔34。这里，馈通下层部20的一部分比贯穿孔34的宽度大，馈通下层部20在金属壁16的外侧与金属壁16的侧面密接。另外，馈通上层部22比贯穿孔34的宽度大，馈通上层部22在金属壁16的外侧与金属壁16侧面密接。另外，在输入带状线19a、输出带状线19b和贯穿孔34的内壁之间设有间隙(空气层，在半导体装置中为惰性气体的层)23。
另外，馈通上层部22和外侧馈通下层部20o与金属壁16的外侧密接。
另外，半导体元件24配置在导体底板200上，并由配置在导体底板200上的金属壁16包围。
另外，如图41、图42、图46以及图47所示，端子21a、21b配置在贯穿孔34以外。
第九实施方式的封装1中，如图40～图45所示，馈通上层部22配置在金属壁16的外侧，并且在金属壁16的外壁，与金属壁16的侧壁密接。
如图40～图45所示，第九实施方式的封装1中，内侧馈通下层部20i由金属壁16包围，即，内侧馈通下层部20i位于贯穿孔34内。
如图40～图45所示，金属壁16和馈通上层部22的纵向重合宽度用ΔL2表示。另外，如图40～图45所示，金属壁16和外侧馈通下层部20o的横向重合宽度用ΔL1表示。
馈通上层部22通过例如银钎焊而与金属壁16的侧壁密接。密接部分的尺寸例如为约0.5mm宽度左右。同样，内侧馈通下层部20i、外侧馈通下层部20o和金属壁16的接触面也通过例如银钎焊而密接。
如图40～图45所示，内侧馈通下层部20i贯穿了金属壁16。馈通下层部20的底面与导体底板200接触，馈通下层部20的侧面与金属壁16接触。
另外，第九实施方式的封装1具备：在金属壁16的输入侧，配置在馈通下层部20上的输入带状线19a；在金属壁16的输出侧，配置在馈通下层部20上的输出带状线19b。
另外，馈通上层部22配置在金属壁16的外侧，并且如上所述，在金属壁16的外侧，与金属壁16的外侧密接。
另外，如图42以及图45所示，在贯穿孔34中，在输入带状线19a和金属壁16之间具备间隙。由于在输入带状线19a的上表面和贯穿孔34的内壁之间配置有间隙(空气层，在半导体装置中为惰性气体的层)23，因此，能避免输入带状线19a的阻抗的降低。
另外，如图42、图43以及图45所示，在贯穿孔34中，在输出带状线19b和金属壁16之间具备间隙。由于在输出带状线19b的上表面和金属壁16之间配置有间隙(空气层，在半导体装置中为惰性气体的层)23，因此，能避免输出带状线19b的阻抗的降低。
另外，第九实施方式的封装1中，馈通下层部20具备：配置在金属壁16的内侧以及贯穿孔34内的内侧馈通下层部20i；配置在金属壁16的外侧的外侧馈通下层部20o。俯视时在沿着金属壁16的方向上，内侧馈通下层部20i的宽度WL1比外侧馈通下层部20o的宽度WL2窄。
另外，第九实施方式的封装1中，在金属壁16所包围的导体底板200上与半导体元件24邻接地配置输入电路基板26以及输出电路基板28。在输入电路基板26上配置输入匹配电路17，在输出电路基板28上配置输出匹配电路18。半导体元件24与输入匹配电路17和输出匹配电路18由键合线12、14连接。另外，输入带状线19a和输入匹配电路17之间由键合线11连接，输出带状线19b和输出匹配电路18之间由键合线15连接。而且，这些要素，作为半导体装置是必须的，而作为封装1并非是必须的。
另外，第九实施方式的封装1也可以具备：配置在金属壁16上的金属密封圈14a和配置在金属密封圈14a上的金属盖10。
(高频用端子结构)
根据第九实施方式的封装，在金属壁16所包围的部分、即贯穿孔34内，输入带状线19a、输出带状线19b的信号线的上表面和贯穿孔34的内壁之间成为间隙(空气层，在半导体装置中为惰性气体的层)23，因此，能避免输入带状线19a及输出带状线19b的阻抗的降低。其结果是，可以得到阻抗匹配良好且能抑制反射损失、并且提高了耐电力性的高频用端子结构。
(封装的制作方法)
第九实施方式的封装的制作方法与第一实施方式的封装的制作方法同样，因此，省略重复说明。
(馈通结构)
第九实施方式的封装1的输出端子附近的馈通结构的扩大的示意性平面图形结构如图46所示。另外，沿着图46的V-V线的示意性截面结构如图47所示。
如图46所示，WL2-WL1＝2ΔL1成立。这里，WL2表示俯视时沿着金属壁16的方向上的外侧馈通下层部20o的宽度，WL1表示俯视时沿着金属壁16的方向上的内侧馈通下层部20i的宽度，ΔL1表示俯视时外侧馈通下层部20o和金属壁16之间的横向重合宽度。另外，图47中，ΔL2表示馈通上层部22和金属壁16之间的纵向重合宽度。
第九实施方式的封装1中，在贯穿孔34的开口端，外侧馈通下层部20o和馈通上层部22与金属壁16的外侧密接，形成气密的馈通部。
第九实施方式的封装1中，在金属壁16所包围的部分、即贯穿孔中，输入带状线19a、输出带状线19b的信号线的上表面和贯穿孔的壁面之间成为间隙(空气层，在半导体装置中为惰性气体的层)23，因此，能避免输入带状线19a及输出带状线19b的阻抗的降低。其结果是，可以得到阻抗匹配良好且能抑制反射损失、并且提高了耐电力性的馈通结构。
另外，第九实施方式的封装1中，与第一～第八实施方式相比，可以缩短构成谐振腔(cavity)的金属壁16所包围的部分的y轴方向的长度a。因此，与第一～第八实施方式相比，能够将TE111模式中的空腔谐振频率的值设定得较高，具有更高频性能。
根据第九实施方式，可以提供在微波段的半导体装置所使用的气密性高的封装中、无损于耐电力而将特性阻抗保持在50Ω的封装。
[第十实施方式]
图48表示用于说明第十实施方式的封装的示意性鸟瞰结构。图48(a)表示金属盖10，图48(b)表示金属密封圈14a，图48(c)表示金属壁16。图48(d)表示具备锪孔加工部40的导体底板200、馈通下层部30、馈通下层部30上的输入带状线19a及输出带状线19b、以及馈通上层部22。馈通下层部30具有内侧馈通下层部30i和外侧馈通下层部30o。
第十实施方式的封装1的示意性平面图形结构与图41同样地被示出。图49表示相当于沿着图41的I-I线的示意性截面结构的示意性截面结构。图50表示相当于沿着图41的II-II线的示意性截面结构的示意性截面结构。图51表示相当于沿着图41的IV-IV线的示意性截面结构的示意性截面结构。
第十实施方式的封装1中，如图48～图51所示，导体底板200具备锪孔加工部40，馈通下层部30配置在导体底板200的锪孔加工部40上。锪孔加工部40的锪孔加工深度ΔT例如为约0.1mm～0.5mm左右。其它结构与第九实施方式的封装同样，因此，省略重复说明。
根据第十实施方式，通过使用具备锪孔加工部40的导体底板200，可以将馈通下层部30配置在锪孔加工部40内，因此，可以防止由馈通下层部30和馈通上层部22构成的凸状馈通25与金属壁16错位。
另外，第十实施方式的封装中，与第一～第八实施方式相比，也能够将TE111模式中的空腔谐振频率的值设定得较高，具有更高频性能。
(高频用端子结构)
根据第十实施方式的高频用端子结构，在金属壁16所包围的部分、即贯穿孔中，输入带状线19a及输出带状线19b的信号线的上表面和贯穿孔的内壁之间成为间隙(空气层，在半导体装置中为惰性气体的层)23，因此，能避免阻抗的降低。其结果是，可以得到阻抗匹配良好且能抑制反射损失、并且提高了耐电力性的高频用端子结构。
(封装的制作方法)
第十实施方式的封装的制作方法与第二实施方式的封装的制作方法同样，因此，省略重复说明。
根据第十实施方式，在金属壁所包围的部分、即贯穿孔中，信号线的上表面和贯穿孔的内壁之间，与金属壁之间成为空气层，因此，能避免阻抗的降低。其结果是，可以得到阻抗匹配良好且能抑制反射损失、并且提高了耐电力性的封装。
根据第十实施方式，通过使用具备锪孔加工部的导体底板，可以提供防止凸状馈通和金属壁错位，且气密性高的封装。
图52表示第九～第十实施方式的封装1的谐振腔部分的示意性鸟瞰结构。第九～第十实施方式的封装1的谐振腔部分相当于由金属壁16包围的内部，另外，在x轴方向上具有宽度b的尺寸，在y轴方向上具有长度a的尺寸，在z轴方向具有高度c的尺寸。
图53表示与第九～第十实施方式的封装1的谐振腔部分对应的空腔谐振器100的示意性鸟瞰结构。与第九～第十实施方式的封装1的谐振腔部分对应的空腔谐振器100具有长度a、宽度b、高度c的尺寸。作为这种空腔谐振器100的空腔谐振频率，TE111模式中的空腔谐振频率fC用fC＝v/2(1/a2+1/b2+1/c2)1/2表示。这里，v表示光的速度。
由上述式子可知，通过减小谐振腔的尺寸a×b×c，可以将空腔谐振频率fC设定得较高。第九～第十实施方式的封装1中，可以缩短y轴方向的长度a。
根据第十实施方式，可以提供在微波段的半导体装置所使用的气密性高的封装中、无损于耐电力而将特性阻抗保持在50Ω的封装。
[第十一实施方式]
图54表示第十一实施方式的封装的示意性鸟瞰结构。图54(a)表示金属盖10，图54(b)表示金属密封圈14a，图54(c)表示金属壁16。图54(d)表示导体底板200、馈通下层部20、馈通下层部20上的输入带状线19a及输出带状线19b、以及馈通上层部22。馈通下层部20具有内侧馈通下层部20i和外侧馈通下层部20o。
图55表示第十一实施方式的封装的示意性平面图形结构。另外，沿着图55的I-I线的示意性截面结构与图42同样地被示出。
另外，沿着图55的II-II线的示意性截面结构，与图20中交换了20i和20o的显示的附图同样地被示出，沿着图55的III-III线的示意性截面结构与图44同样地被示出。另外，沿着图55的IV-IV线的示意性截面结构与图45同样地被示出。图55中，I-I线的延伸方向由y轴表示，与y轴垂直并且与纸面平行的方向由x轴表示，与纸面垂直的方向由z轴表示。
图56表示第十一实施方式的封装1的输出端子附近的馈通结构的扩大的示意性平面图形结构。另外，沿着图56的V-V线的示意性截面结构与图43同样地被示出。
如图56所示，WL2-WL3＝2ΔL3成立。这里，WL2表示俯视时沿着金属壁16的方向上的外侧馈通下层部20o的宽度，WL3表示俯视时沿着金属壁16的方向上的内侧馈通下层部20i的宽度。另外，内侧馈通下层部20i和金属壁16之间的横向重合宽度，由于金属壁16和外侧馈通下层部20o之间存在空隙而具有比ΔL3小的规定的值。另外，图43中，ΔL2表示馈通上层部22和金属壁16之间的纵向重合宽度。
如图54～图56所示，第十一实施方式的封装具备：导体底板200；配置在导体底板200上的金属壁16；配置在导体底板200上的馈通下层部20；配置在馈通下层部20上的输入带状线19a及输出带状线19b；在馈通下层部20上的一部分以及输入带状线19a、输出带状线19b上的一部分配置的馈通上层部22；配置在输入带状线19a及输出带状线19b上的端子21a、21b。金属壁16在输入部以及输出侧分别设有贯穿孔34。这里，馈通下层部20的一部分比贯穿孔34大，馈通下层部20与金属壁16侧面密接。另外，馈通上层部22比贯穿孔34大，馈通上层部22与金属壁16侧面密接。此外，输入带状线19a及输出带状线19b与贯穿孔34内壁之间设有间隙(空气层，在半导体装置中为惰性气体的层)23。
另外，第十一实施方式的封装1中，馈通上层部22以及外侧馈通下层部20o与金属壁16的外侧面密接。
另外，半导体元件24配置在导体底板200上，并由配置在导体底板200上的金属壁16包围。
另外，如图54～图56所示，端子21a、21b配置在贯穿孔34以外。
另外，第十一实施方式的封装1中，在贯穿孔34中，馈通下层部20i的侧壁和贯穿孔34的内壁之间设有间隙(空气层，在半导体装置中为惰性气体的层)23。即，第十一实施方式的封装1中，内侧馈通下层部20i不与金属壁16的贯穿孔34接触，而在与金属壁16的贯穿孔34之间具有间隙(空气层，在半导体装置中为惰性气体的层)23。
在贯穿孔34中，通过使金属壁16和内侧馈通下层部20i之间具有间隙，金属壁16不与贯穿孔34的侧面接触，因此，可以将内侧馈通下层部20i上的输入带状线19a及输出带状线19b的阻抗保持得较高。另外，由于内侧馈通下层部20i不会受到来自金属壁16的应力，因此，可以降低在内侧馈通下层部20i产生应力裂纹的可能性。
第十一实施方式的封装的制作方法与第一实施方式的封装的制作方法同样，因此，省略重复说明。
第十一实施方式的封装1中，在金属壁16所包围的部分、即贯穿孔34中，输入带状线19a及输出带状线19b的信号线的上表面和贯穿孔的内壁之间成为间隙(空气层，在半导体装置中为惰性气体的层)23，因此，能避免阻抗的降低。其结果是，可以得到阻抗匹配良好且能抑制反射损失、并且提高了耐电力性的馈通结构。
另外，第十一实施方式的封装1中，与第一～第八实施方式相比，可以缩短构成谐振腔的金属壁16所包围的部分的y轴方向的长度a。因此，与第一～第八实施方式相比，能够将TE111模式中的空腔谐振频率的值设定得较高，具有更高频性能。
根据第十一实施方式，可以提供在微波段的半导体装置所使用的气密性高的封装中、无损于耐电力而将特性阻抗保持在50Ω的封装。
[第十二实施方式]
图57表示用于说明第十二实施方式的封装的示意性鸟瞰结构。图57(a)表示金属盖10，图57(b)表示金属密封圈14a，图57(c)表示金属壁16。图57(d)表示具备锪孔加工部40的导体底板200、馈通下层部30、馈通下层部30上的输入带状线19a及输出带状线19b、以及馈通上层部22。馈通下层部30具有内侧馈通下层部30i和外侧馈通下层部30o。
第十二实施方式的封装1的示意性平面图形结构与图55同样地被示出。相当于沿着图55的I-I线的示意性截面结构的示意性截面结构，与图49同样地被示出。相当于沿着图55的II-II线的示意性截面结构的示意性截面结构，与图23中交换了30i和30o的显示的附图同样地被示出。另外，相当于沿着图55的IV-IV线的示意性截面结构的示意性截面结构，与图51同样地被示出。
第十二实施方式的封装1中，如图57所示，导体底板200具备锪孔加工部40，馈通下层部30配置在导体底板200的锪孔加工部40上。锪孔加工部40的锪孔加工深度ΔT例如为约0.1mm～0.5mm左右。其它结构与第十一实施方式的封装同样，因此，省略重复说明。
根据第十二实施方式，通过使用具备锪孔加工部40的导体底板200，可以将馈通下层部30配置在锪孔加工部40内，因此，可以防止由馈通下层部30和馈通上层部22构成的凸状馈通25与金属壁16错位。
第十二实施方式的封装的制作方法与第二实施方式的封装的制作方法同样，因此，省略重复说明。
另外，第十二实施方式的封装1中，在馈通下层部20i的侧壁和贯穿孔34的内壁之间设有间隙(空气层，在半导体装置中为惰性气体的层)23。即，第十二实施方式的封装1中，内侧馈通下层部30i不与金属壁16的贯穿孔34接触，而在与金属壁16的贯穿孔34之间具有间隙(空气层，在半导体装置中为惰性气体的层)23。
在贯穿孔34中，通过使金属壁16和内侧馈通下层部30i之间具有间隙，金属壁16不与贯穿孔34的侧面接触。因此，可以将内侧馈通下层部30i上的输入带状线19a及输出带状线19b的阻抗保持得较高。另外，由于内侧馈通下层部30i不会受到来自金属壁16的应力，因此，可以降低在内侧馈通下层部30i产生应力裂纹的可能性。
第十二实施方式的封装1中，在金属壁16所包围的部分、即贯穿孔中，输入带状线19a及输出带状线19b的信号线的上表面和贯穿孔的内壁之间成为间隙(空气层，在半导体装置中为惰性气体的层)23，因此，能避免阻抗的降低。其结果是，可以得到阻抗匹配良好且能抑制反射损失、并且提高了耐电力性的馈通结构。
另外，第十二实施方式的封装中，与第一～第八实施方式相比，也能够将TE111模式中的空腔谐振频率的值设定得较高，具有更高频性能。
根据第十二实施方式，可以提供在微波段的半导体装置所使用的气密性高的封装中、无损于耐电力而将特性阻抗保持在50Ω的封装。
根据以上说明的各个实施方式，可以提供无损于耐电力并将特性阻抗保持在50Ω的、微波段的半导体装置中使用的气密性高的封装。
[其它实施方式]
虽然对本发明的实施方式进行了说明，但是，这些实施方式仅仅是作为例子而提示的，而并非试图限定发明的范围。这些新的实施方式能够以其它各种方式来实施，且可以在不脱离发明的主要精神的范围内进行各种省略、置换、变更。这些实施方式和其变形包含在发明的范围或主要精神内，并且同样包含在权利要求书所述的发明和与其等同的范围内。
而且，作为搭载在实施方式的封装中的半导体装置，并不限于FET、HEMT，也能够应用LDMOS(Laterally Diffused Metal-Oxide-SemiconductorField Effect Transistor，横向扩散金属氧化物半导体场效应晶体管)或异质结双极晶体管(HBT：Hetero-junction Bipolar Transistor)等放大元件等。

Claims (10)

1.一种封装，其特征在于，具备：
导体底板；
金属壁，配置在所述导体底板上，并设有贯穿孔；
馈通下层部，配置在所述导体底板上；
布线图形，配置在所述馈通下层部上；
馈通上层部，配置于所述馈通下层部上的一部分以及所述布线图形上的一部分；以及
端子，配置在所述布线图形上，
所述馈通下层部的一部分比所述贯穿孔大，所述馈通下层部与所述金属壁的侧面密接，所述馈通上层部比所述贯穿孔大，所述馈通上层部与所述金属壁的侧面密接，另外，在所述布线图形和所述贯穿孔的内壁之间设有间隙。
2.如权利要求1所述的封装，其特征在于：
所述馈通上层部以及所述馈通下层部在所述金属壁的内侧与所述金属壁的侧面密接。
3.如权利要求1所述的封装，其特征在于：
在所述馈通下层部的侧壁和所述贯穿孔的内壁之间形成有间隙。
4.如权利要求2所述的封装，其特征在于：
所述端子在所述贯穿孔内配置在所述布线图形上。
5.如权利要求1所述的封装，其特征在于：
所述导体底板具备被锪孔加工而得到的锪孔加工部，所述馈通下层部配置在所述导体底板的所述锪孔加工部上。
6.如权利要求1所述的封装，其特征在于：
所述馈通上层部以及所述馈通下层部在所述金属壁的外侧与所述金属壁的侧面密接。
7.如权利要求1所述的封装，其特征在于：
所述导体底板具备锪孔加工部，所述馈通下层部配置在所述导体底板的所述锪孔加工部上。
8.如权利要求1所述的封装，其特征在于：
还具备配置在所述金属壁上的金属盖。
9.如权利要求1所述的封装，其特征在于：
在所述金属壁和所述金属盖之间还具备金属密封圈。
10.一种封装，具有导体底板、配置在所述导体底板上并设有两个贯穿孔的金属壁、以及分别配置于所述两个贯穿孔的两个馈通部，其特征在于，
所述两个馈通部分别具备：
馈通下层部，配置在所述导体底板上；
布线图形，配置在所述馈通下层部上；
馈通上层部，配置于所述馈通下层部上的一部分以及所述布线图形上的一部分；以及
端子，配置在所述布线图形上，
所述馈通下层部的一部分比所述贯穿孔大，所述馈通下层部与所述金属壁的侧面密接，所述馈通上层部比所述贯穿孔大，所述馈通上层部与所述金属壁的侧面密接，另外，在所述布线图形和所述贯穿孔的内壁之间设有间隙。
CN201210130267.3A 2010-11-18 2012-04-28 封装 Expired - Fee Related CN103117254B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010258223 2010-11-18
JP250469/2011 2011-11-16
JP2011250469A JP5323167B2 (ja) 2010-11-18 2011-11-16 パッケージ

Publications (2)

Publication Number Publication Date
CN103117254A true CN103117254A (zh) 2013-05-22
CN103117254B CN103117254B (zh) 2015-09-30

Family

ID=45002548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210130267.3A Expired - Fee Related CN103117254B (zh) 2010-11-18 2012-04-28 封装

Country Status (4)

Country Link
US (1) US8637873B2 (zh)
EP (1) EP2458630B1 (zh)
JP (1) JP5323167B2 (zh)
CN (1) CN103117254B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109863590A (zh) * 2016-10-24 2019-06-07 三菱电机株式会社 半导体装置
CN110444511A (zh) * 2019-07-23 2019-11-12 中国科学技术大学 提高超导量子处理器谐振频率的封装盒体结构
CN111933585A (zh) * 2020-07-23 2020-11-13 合肥圣达电子科技实业有限公司 一种高导热微波tr组件封装外壳及其加工方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5913816B2 (ja) 2011-02-21 2016-04-27 富士通株式会社 半導体装置の製造方法
EP3190615A1 (en) * 2011-11-16 2017-07-12 Kabushiki Kaisha Toshiba High frequency semiconductor package
JP5851334B2 (ja) * 2012-05-08 2016-02-03 株式会社東芝 高周波半導体用パッケージ
JP2014207388A (ja) 2013-04-15 2014-10-30 株式会社東芝 半導体パッケージ
JP2014207389A (ja) 2013-04-15 2014-10-30 株式会社東芝 半導体パッケージ
JP6219156B2 (ja) * 2013-12-18 2017-10-25 日本ピラー工業株式会社 アンテナ用ユニット
JP2015173234A (ja) 2014-03-12 2015-10-01 株式会社東芝 高周波半導体装置用パッケージおよびその製造方法、並びに高周波半導体装置
US9559056B2 (en) 2014-09-18 2017-01-31 Infineon Technologies Austria Ag Electronic component
US10196745B2 (en) * 2014-10-31 2019-02-05 General Electric Company Lid and method for sealing a non-magnetic package
JP6717519B2 (ja) * 2015-11-16 2020-07-01 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0110997A1 (en) * 1982-04-30 1984-06-20 Fujitsu Limited Semiconductor device package
JPH0897320A (ja) * 1994-09-28 1996-04-12 Shinko Electric Ind Co Ltd 電子部品用メタルパッケージ
JPH11238823A (ja) * 1998-02-23 1999-08-31 Toshiba Corp 半導体パッケージ
US6020613A (en) * 1997-09-29 2000-02-01 Mitsubishi Denki Kabushiki Kaisha Field effect transistor array including resistive interconnections
JP2000183222A (ja) * 1998-12-16 2000-06-30 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2005150345A (ja) * 2003-11-14 2005-06-09 Mitsubishi Electric Corp 高周波パッケージ
JP2008135531A (ja) * 2006-11-28 2008-06-12 Kyocera Corp 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
US20110186983A1 (en) * 2010-02-03 2011-08-04 Kabushiki Kaisha Toshiba Package for housing semiconductor element and semiconductor device using the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2538617B1 (fr) 1982-12-28 1986-02-28 Thomson Csf Boitier d'encapsulation pour semiconducteur de puissance, a isolement entree-sortie ameliore
JPH03268618A (ja) 1990-03-19 1991-11-29 Fuji Electric Co Ltd フィルタ可変機能付伝送装置
JPH0480101U (zh) * 1990-11-26 1992-07-13
JP4519637B2 (ja) 2004-12-28 2010-08-04 株式会社東芝 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0110997A1 (en) * 1982-04-30 1984-06-20 Fujitsu Limited Semiconductor device package
JPH0897320A (ja) * 1994-09-28 1996-04-12 Shinko Electric Ind Co Ltd 電子部品用メタルパッケージ
US6020613A (en) * 1997-09-29 2000-02-01 Mitsubishi Denki Kabushiki Kaisha Field effect transistor array including resistive interconnections
JPH11238823A (ja) * 1998-02-23 1999-08-31 Toshiba Corp 半導体パッケージ
JP2000183222A (ja) * 1998-12-16 2000-06-30 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2005150345A (ja) * 2003-11-14 2005-06-09 Mitsubishi Electric Corp 高周波パッケージ
JP2008135531A (ja) * 2006-11-28 2008-06-12 Kyocera Corp 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
US20110186983A1 (en) * 2010-02-03 2011-08-04 Kabushiki Kaisha Toshiba Package for housing semiconductor element and semiconductor device using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109863590A (zh) * 2016-10-24 2019-06-07 三菱电机株式会社 半导体装置
CN109863590B (zh) * 2016-10-24 2023-11-17 三菱电机株式会社 半导体装置
CN110444511A (zh) * 2019-07-23 2019-11-12 中国科学技术大学 提高超导量子处理器谐振频率的封装盒体结构
CN111933585A (zh) * 2020-07-23 2020-11-13 合肥圣达电子科技实业有限公司 一种高导热微波tr组件封装外壳及其加工方法

Also Published As

Publication number Publication date
JP2012124477A (ja) 2012-06-28
US8637873B2 (en) 2014-01-28
EP2458630A3 (en) 2013-08-07
US20120126246A1 (en) 2012-05-24
CN103117254B (zh) 2015-09-30
EP2458630B1 (en) 2016-10-12
EP2458630A2 (en) 2012-05-30
JP5323167B2 (ja) 2013-10-23

Similar Documents

Publication Publication Date Title
CN103117254B (zh) 封装
JP5048230B2 (ja) 半導体装置およびその製造方法
JP5450313B2 (ja) 高周波半導体用パッケージおよびその作製方法
US9947628B2 (en) High frequency semiconductor amplifier
US11356070B2 (en) RF amplifiers having shielded transmission line structures
CN101826553A (zh) 场效应晶体管及其制造方法
US8471382B2 (en) Package and high frequency terminal structure for the same
JP2009176930A (ja) 半導体装置およびその製造方法
KR101504871B1 (ko) 패키지
JP2012038837A (ja) パッケージおよびその作製方法
JP2012178525A (ja) パッケージ
JP5269864B2 (ja) 半導体装置
JP5851334B2 (ja) 高周波半導体用パッケージ
JP2012182386A (ja) パッケージ
JP5843703B2 (ja) 高周波半導体用パッケージ
JP5734727B2 (ja) 半導体装置
JP5513991B2 (ja) 高周波モジュールおよびその動作方法
US20240145413A1 (en) Semiconductor device
JP2011250360A (ja) 高周波モジュール
CN115863420A (zh) 一种半导体器件及其制备方法
JP5759777B2 (ja) Ｍｍｉｃ用パッケージ
KR20030070775A (ko) ＧａＮ계 전자소자 제조방법
JP2011238842A (ja) 高周波半導体装置およびその製造方法
JP2013118571A (ja) パッケージ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150930

Termination date: 20170428