JP5323167B2 - パッケージ - Google Patents

パッケージ Download PDF

Info

Publication number
JP5323167B2
JP5323167B2 JP2011250469A JP2011250469A JP5323167B2 JP 5323167 B2 JP5323167 B2 JP 5323167B2 JP 2011250469 A JP2011250469 A JP 2011250469A JP 2011250469 A JP2011250469 A JP 2011250469A JP 5323167 B2 JP5323167 B2 JP 5323167B2
Authority
JP
Japan
Prior art keywords
feedthrough
metal wall
lower layer
package
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011250469A
Other languages
English (en)
Other versions
JP2012124477A (ja
Inventor
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011250469A priority Critical patent/JP5323167B2/ja
Priority to US13/417,785 priority patent/US8471382B2/en
Priority to EP20120159140 priority patent/EP2595186A3/en
Priority to EP17158152.3A priority patent/EP3190615A1/en
Priority to TW101115198A priority patent/TWI469275B/zh
Priority to CN201210130267.3A priority patent/CN103117254B/zh
Priority to KR20120045223A priority patent/KR20130054114A/ko
Publication of JP2012124477A publication Critical patent/JP2012124477A/ja
Application granted granted Critical
Publication of JP5323167B2 publication Critical patent/JP5323167B2/ja
Priority to KR1020140074333A priority patent/KR101504871B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H01L2223/6633—Transition between different waveguide types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13051—Heterojunction bipolar transistor [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/16738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/16747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/173—Connection portion, e.g. seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/176—Material
    • H01L2924/177—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明の実施形態は、パッケージに関する。
従来から半導体素子のパッケージングとして、樹脂封止型と気密封止型とが知られている。
樹脂封止型は、リードフレームに搭載した半導体素子をトランスファーモールドなどにより直接、樹脂内に埋め込んだ構造のものであり、コストが安い、大量生産に向いている、小型化が可能などの利点により広く採用されている。
気密封止型は、セラミックなど絶縁体からなる基体に搭載した半導体素子を中空で気密保持した構造のものであり、樹脂封止型の半導体装置に比べてコストは高くなるが、気密性に優れるため、高い信頼性が要求される場合に採用されている。
気密封止型のパッケージにおいては、金属からなる放熱体の上に直接、半導体素子を搭載し、入出力端子部は、凸状フィードスルー構造を有する例が知られている。
特開２０００−１８３２２２号公報 特開平０５−１１０３１０号公報
フィードスルーの特性インピーダンスは、５０Ωであることが好ましい。しかし、気密封止型のパッケージにおいては、そのフィードスルー部分は接地された金属外壁に囲まれているために、フィードスルーの特性インピーダンスは低くなっている。フィードスルーの信号ラインを細く形成することで、その特性インピーダンスを５０Ωにすることはできるが、フィードスルーの機能は電流と信号を通すことであり、信号ラインを細くしたことで、耐電力が下がる。
本実施の形態が解決しようとする課題は、マイクロ波帯の半導体装置に用いる気密性が高いパッケージにおいて、耐電力を損なうことなく特性インピーダンスを５０Ωに保つパッケージを提供することにある。
本実施形態のパッケージは、導体ベースプレートと、金属壁と、貫通孔と、フィードスルー下層部と、配線パターンと、フィードスルー上層部と、端子を備える。金属壁は、導体ベースプレート上に配置される。貫通孔は、金属壁の入出力部に設けられる。フィードスルー下層部は、導体ベースプレート上に配置される。配線パターンは、フィードスルー下層部上に配置される。フィードスルー上層部は、フィードスルー下層部上の一部および配線パターン上の一部に配置される。端子は、配線パターン上に配置される。ここで、フィードスルー下層部の幅の一部が貫通孔の幅よりも大きく、フィードスルー下層部は金属壁側面に密着され、フィードスルー上層部の幅が貫通孔の幅よりも大きく、フィードスルー上層部は金属壁側面に密着され、フィードスルー下層部とフィードスルー下層部上のフィードスルー上層部とによって貫通孔を金属壁の内側から気密封止し、配線パターンと貫通孔内壁の間には空気層が設けられる。
第１の実施の形態に係るパッケージの模式的鳥瞰図であって、（ａ）メタルキャップ１０、（ｂ）メタルシールリング１４ａ、（ｃ）金属壁１６、（ｄ）導体ベースプレート２００上のフィードスルー下層部２０i・２０o、フィードスルー下層部２０i・２０o上の入力ストリップライン１９ａ・出力ストリップライン１９ｂ、およびフィードスルー上層部２２の模式的構成図。 第１の実施の形態に係るパッケージの模式的平面パターン構成図。 第１の実施の形態に係るパッケージの模式的断面構成であって、図２のＩ−Ｉ線に沿う模式的断面構造図。 第１の実施の形態に係るパッケージの模式的断面構成であって、図２のＩＩ−ＩＩ線に沿う模式的断面構造図。 第１の実施の形態に係るパッケージの模式的断面構成であって、図２のＩＩＩ−ＩＩＩ線に沿う模式的断面構造図。 第１の実施の形態に係るパッケージの模式的断面構成であって、図２のＩＶ−ＩＶ線に沿う模式的断面構造図。 第１の実施の形態に係るパッケージの出力端子近傍のフィードスルー構造の拡大された模式的平面パターン構成図。 第１の実施の形態に係るパッケージの出力端子近傍のフィードスルー構造の拡大された断面構造であって、図７のＶ−Ｖ線に沿う模式的断面構造図。 （ａ）第１の実施の形態に係るパッケージに搭載可能な半導体装置の模式的平面パターン構成例、（ｂ）図９（ａ）のＪ部分の拡大図。 第１の実施の形態に係るパッケージに搭載可能な半導体装置の構成例１であって、図９（ｂ）のＶＩ−ＶＩ線に沿う模式的断面構造図。 第１の実施の形態に係るパッケージに搭載可能な半導体装置の構成例２であって、図９（ｂ）のＶＩ−ＶＩ線に沿う模式的断面構造図。 第１の実施の形態に係るパッケージに搭載可能な半導体装置の構成例３であって、図９（ｂ）のＶＩ−ＶＩ線に沿う模式的断面構造図。 第１の実施の形態に係るパッケージに搭載可能な半導体装置の構成例４であって、図９（ｂ）のＶＩ−ＶＩ線に沿う模式的断面構造図。 第２の実施の形態に係るパッケージの模式的鳥瞰図であって、（ａ）メタルキャップ１０、（ｂ）メタルシールリング１４ａ、（ｃ）金属壁１６、（ｄ）座ぐり加工部４０を備える導体ベースプレート２００上のフィードスルー下層部３０i・３０o、フィードスルー下層部３０i・３０o上の入力ストリップライン１９ａ・出力ストリップライン１９ｂ、およびフィードスルー上層部２２の模式的構成図。 第２の実施の形態に係るパッケージの模式的断面構成であって、図２のＩ−Ｉ線に沿う模式的断面構造図。 第２の実施の形態に係るパッケージの模式的断面構成であって、図２のＩＩ−ＩＩ線に沿う模式的断面構造図。 第２の実施の形態に係るパッケージの模式的断面構成であって、図２のＩＶ−ＩＶ線に沿う模式的断面構造図。 第３の実施の形態に係るパッケージの模式的鳥瞰図であって、（ａ）メタルキャップ１０、（ｂ）メタルシールリング１４ａ、（ｃ）金属壁１６、（ｄ）導体ベースプレート２００上のフィードスルー下層部２０i・２０o、フィードスルー下層部２０i・２０o上の入力ストリップライン１９ａ・出力ストリップライン１９ｂ、およびフィードスルー上層部２２の模式的構成図。 第３の実施の形態に係るパッケージの模式的平面パターン構成図。 第３の実施の形態に係るパッケージの模式的断面構成であって、図１９のＩＩ−ＩＩ線に沿う模式的断面構造図。 第３の実施の形態に係るパッケージの出力端子近傍のフィードスルー構造の拡大された模式的平面パターン構成図。 第４の実施の形態に係るパッケージの模式的鳥瞰図であって、（ａ）メタルキャップ１０、（ｂ）メタルシールリング１４ａ、（ｃ）金属壁１６、（ｄ）座ぐり加工部４０を備える導体ベースプレート２００上のフィードスルー下層部３０i・３０o、フィードスルー下層部３０i・３０o上の入力ストリップライン１９ａ・出力ストリップライン１９ｂ、およびフィードスルー上層部２２の模式的構成図。 第４の実施の形態に係るパッケージの模式的断面構成であって、図１９のＩＩ−ＩＩ線に沿う模式的断面構造図。 第５の実施の形態に係るパッケージの模式的鳥瞰図であって、（ａ）メタルキャップ１０、（ｂ）メタルシールリング１４ａ、（ｃ）金属壁１６、（ｄ）導体ベースプレート２００上のフィードスルー下層部２０i・２０o、フィードスルー下層部２０i・２０o上の入力ストリップライン１９ａ・出力ストリップライン１９ｂ、およびフィードスルー上層部２２の模式的構成図。 第５の実施の形態に係るパッケージの模式的平面パターン構成図。 第５の実施の形態に係るパッケージの模式的断面構成であって、図２５のＩ−Ｉ線に沿う模式的断面構造図。 第５の実施の形態に係るパッケージの模式的断面構成であって、図２５のＩＩ−ＩＩ線に沿う模式的断面構造図。 第５の実施の形態に係るパッケージの模式的断面構成であって、図２５のＩＩＩ−ＩＩＩ線に沿う模式的断面構造図。 第５の実施の形態に係るパッケージの模式的断面構成であって、図２５のＩＶ−ＩＶ線に沿う模式的断面構造図。 第５の実施の形態に係るパッケージの出力端子近傍のフィードスルー構造の拡大された模式的平面パターン構成図。 第５の実施の形態に係るパッケージの出力端子近傍のフィードスルー構造の拡大された断面構造であって、図３０のＶ−Ｖ線に沿う模式的断面構造図。 第６の実施の形態に係るパッケージの模式的鳥瞰図であって、（ａ）メタルキャップ１０、（ｂ）メタルシールリング１４ａ、（ｃ）金属壁１６、（ｄ）座ぐり加工部４０を備える導体ベースプレート２００上のフィードスルー下層部３０i・３０o、フィードスルー下層部３０i・３０o上の入力ストリップライン１９ａ・出力ストリップライン１９ｂ、およびフィードスルー上層部２２の模式的構成図。 第６の実施の形態に係るパッケージの模式的断面構成であって、図２５のＩ−Ｉ線に沿う模式的断面構造図。 第６の実施の形態に係るパッケージの模式的断面構成であって、図２５のＩＩ−ＩＩ線に沿う模式的断面構造図。 第６の実施の形態に係るパッケージの模式的断面構成であって、図２５のＩＶ−ＩＶ線に沿う模式的断面構造図。 第７の実施の形態に係るパッケージの模式的鳥瞰図であって、（ａ）メタルキャップ１０、（ｂ）メタルシールリング１４ａ、（ｃ）金属壁１６、（ｄ）導体ベースプレート２００上のフィードスルー下層部２０i・２０o、フィードスルー下層部２０i・２０o上の入力ストリップライン１９ａ・出力ストリップライン１９ｂ、およびフィードスルー上層部２２の模式的構成図。 第７の実施の形態に係るパッケージの模式的平面パターン構成図。 第７の実施の形態に係るパッケージの出力端子近傍のフィードスルー構造の拡大された模式的平面パターン構成図。 第８の実施の形態に係るパッケージの模式的鳥瞰図であって、（ａ）メタルキャップ１０、（ｂ）メタルシールリング１４ａ、（ｃ）金属壁１６、（ｄ）座ぐり加工部４０を備える導体ベースプレート２００上のフィードスルー下層部３０i・３０o、フィードスルー下層部３０i・３０o上の入力ストリップライン１９ａ・出力ストリップライン１９ｂ、およびフィードスルー上層部２２の模式的構成図。 第９の実施の形態に係るパッケージの模式的鳥瞰図であって、（ａ）メタルキャップ１０、（ｂ）メタルシールリング１４ａ、（ｃ）金属壁１６、（ｄ）導体ベースプレート２００上のフィードスルー下層部２０i・２０o、フィードスルー下層部２０i・２０o上の入力ストリップライン１９ａ・出力ストリップライン１９ｂ、およびフィードスルー上層部２２の模式的構成図。 第９の実施の形態に係るパッケージの模式的平面パターン構成図。 第９の実施の形態に係るパッケージの模式的断面構成であって、図４１のＩ−Ｉ線に沿う模式的断面構造図。 第９の実施の形態に係るパッケージの模式的断面構成であって、図４１のＩＩ−ＩＩ線に沿う模式的断面構造図。 第９の実施の形態に係るパッケージの模式的断面構成であって、図４１のＩＩＩ−ＩＩＩ線に沿う模式的断面構造図。 第９の実施の形態に係るパッケージの模式的断面構成であって、図４１のＩＶ−ＩＶ線に沿う模式的断面構造図。 第９の実施の形態に係るパッケージの出力端子近傍のフィードスルー構造の拡大された模式的平面パターン構成図。 第９の実施の形態に係るパッケージの出力端子近傍のフィードスルー構造の拡大された断面構造であって、図４６のＶ−Ｖ線に沿う模式的断面構造図。 第１０の実施の形態に係るパッケージの模式的鳥瞰図であって、（ａ）メタルキャップ１０、（ｂ）メタルシールリング１４ａ、（ｃ）金属壁１６、（ｄ）座ぐり加工部４０を備える導体ベースプレート２００上のフィードスルー下層部３０i・３０o、フィードスルー下層部３０i・３０o上の入力ストリップライン１９ａ・出力ストリップライン１９ｂ、およびフィードスルー上層部２２の模式的構成図。 第１０の実施の形態に係るパッケージの模式的断面構成であって、図４１のＩ−Ｉ線に沿う模式的断面構造図。 第１０の実施の形態に係るパッケージの模式的断面構成であって、図４１のＩＩ−ＩＩ線に沿う模式的断面構造図。 第１０の実施の形態に係るパッケージの模式的断面構成であって、図４１のＩＶ−ＩＶ線に沿う模式的断面構造図。 第９〜第１０の実施の形態に係るパッケージに対応した空洞共振器の模式的鳥瞰図。 第９〜第１０の実施の形態に係るパッケージのた空洞共振器部分の模式的鳥瞰図。 第１１の実施の形態に係るパッケージの模式的鳥瞰図であって、（ａ）メタルキャップ１０、（ｂ）メタルシールリング１４ａ、（ｃ）金属壁１６、（ｄ）導体ベースプレート２００上のフィードスルー下層部２０i・２０o、フィードスルー下層部２０i・２０o上の入力ストリップライン１９ａ・出力ストリップライン１９ｂ、およびフィードスルー上層部２２の模式的構成図。 第１１の実施の形態に係るパッケージの模式的平面パターン構成図。 第１１の実施の形態に係るパッケージの出力端子近傍のフィードスルー構造の拡大された模式的平面パターン構成図。 第１２の実施の形態に係るパッケージの模式的鳥瞰図であって、（ａ）メタルキャップ１０、（ｂ）メタルシールリング１４ａ、（ｃ）金属壁１６、（ｄ）導体ベースプレート２００上のフィードスルー下層部３０i・３０o、フィードスルー下層部３０i・３０o上の入力ストリップライン１９ａ・出力ストリップライン１９ｂ、およびフィードスルー上層部２２の模式的構成図。
次に、図面を参照して、実施の形態を説明する。以下において、同じ要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
[第１の実施の形態]
（パッケージ構造）
第１の実施の形態に係るパッケージを説明する模式的鳥瞰構成は、図１に示すように表される。図１（ａ）はメタルキャップ１０、図１（ｂ）はメタルシールリング１４ａ、図１（ｃ）は、金属壁１６、図１（ｄ）は、導体ベースプレート２００上のフィードスルー下層部２０i・２０o、フィードスルー下層部２０i・２０o上の入力ストリップライン１９ａ・出力ストリップライン１９ｂ、およびフィードスルー上層部２２の模式的構成をそれぞれ表す。
第１の実施の形態に係るパッケージは、図１に示すように、メタルキャップ１０と、メタルシールリング１４ａと、金属壁１６と、導体ベースプレート２００と、導体ベースプレート２００上に配置されたフィードスルー下層部２０i・２０oと、フィードスルー下層部２０i・２０o上に配置された入力ストリップライン１９ａおよび出力ストリップライン１９ｂと、内側フィードスルー下層部２０i上に配置されたフィードスルー上層部２２とを備える。
―導体ベースプレート―
第１の実施の形態に係るパッケージの導体ベースプレート２００は、例えば、モリブデン、銅モリブデン合金などの導電性金属によって形成されている。さらに、導体ベースプレート２００の表面には、例えば、Ａｕ、Ｎｉ、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金などのメッキ導体を形成してもよい。
―フィードスルー下層部およびフィードスルー上層部―
フィードスルー下層部２０i・２０oおよびフィードスルー上層部２２は、同一の材質、例えば、セラミックで形成されていても良い。セラミックの材質としては、例えば、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、酸化ベリリウム（ＢｅＯ）などから形成可能である。
図１（ｄ）に示すように、金属壁１６の内側に配置される内側フィードスルー下層部２０iとフィードスルー上層部２２の幅ＷＬ１は、金属壁１６の貫通孔３４よりも広く形成されている。ここで、図１に示すように、例えば、ＷＬ１−ＷＬ２＝２ΔＬ１である。このように、内側フィードスルー下層部２０iの幅ＷＬ１を金属壁１６の貫通孔３４よりも広く形成することによって、内側フィードスルー下層部２０iとフィードスルー上層部２２は、金属壁１６の側面に接触させることができ、気密性が得られる。また、図３および図６に示すように、入力ストリップライン１９ａと金属壁１６の間には、空隙を備える。入力ストリップライン１９ａの上面は、金属壁１６との間に空気層２３が配置されるため、インピーダンスの低下が回避される。
また、図３、図４および図６に示すように、出力ストリップライン１９ｂと金属壁１６間には、空隙を備える。出力ストリップライン１９ｂの上面は、金属壁１６との間に空気層２３が配置されるため、インピーダンスの低下が回避される。
―配線パターン―
入力ストリップライン１９ａおよび出力ストリップライン１９ｂは、例えば、タングステン、金メッキ、銅箔などによって形成されている。入力ストリップライン１９ａおよび出力ストリップライン１９ｂの幅と厚さは、耐電力量とフィードスルー下層部２０i・２０oの誘電率および所望の特性インピーダンスの値を考慮して決定される。
―金属壁―
金属壁１６は、例えば、ＦｅＮｉＣｏ、銅、アルミニウム、モリブデン、銅モリブデン合金などの導電性金属によって形成される。
金属壁１６の上面には、メタルシールリング１４ａを介して、半田付けのためのハンダメタル層（図示省略）が形成される。ハンダメタル層としては、例えば、金ゲルマニウム合金、金錫合金などから形成可能である。
また、第１の実施の形態に係るパッケージにおいて、金属壁１６は、絶縁性若しくは導電性の接着剤を介して、導体ベースプレート２００上に配置される。絶縁性の接着剤としては、例えば、エポキシ樹脂、ガラスなどから形成可能であり、導電性の接着剤としては、例えば、金ゲルマニウム合金、金錫合金などから形成可能である。
―メタルキャップ―
メタルキャップ１０は、図１に示すように、平板形状を備える。メタルキャップ１０は、例えば、ＦｅＮｉＣｏ、銅、アルミニウム、モリブデン、銅モリブデン合金などの導電性金属によって形成される。
金属壁１６上にメタルシールリング１４ａを介してメタルキャップ１０を配置する。
結果として、第１の実施の形態に係るパッケージは、図１に示すように、金属壁１６と、金属壁１６上に配置されたメタルシールリング１４ａと、金属壁１６上にメタルシールリング１４ａを介して配置されたメタルキャップ１０とを備える。
第１の実施の形態に係る半導体パッケージは、３ＧＨｚ以上の高周波特性を有する。このため、高周波数（すなわち３ＧＨｚを越える周波数）のデバイス及び構成部品用のパッケージとして適用可能である。
（平面パターン構成）
第１の実施の形態に係るパッケージ１の模式的平面パターン構成は、図２に示すように表される。また、図２のＩ−Ｉ線に沿う模式的断面構造は、図３に示すように表される。
また、図２のＩＩ−ＩＩ線に沿う模式的断面構造は、図４に示すように表され、図２のＩＩＩ−ＩＩＩ線に沿う模式的断面構造は、図５に示すように表される。また、図２のＩＶ−ＩＶ線に沿う模式的断面構造は、図６に示すように表される。図２において、Ｉ−Ｉ線の延伸する方向がｙ軸、ｙ軸に垂直で、紙面に平行な方向がｘ軸、紙面に垂直な方向がｚ軸で示されている。以下の実施形態の説明においても同様である。
第１の実施の形態に係るパッケージは、図１〜図６に示すように、導体ベースプレート２００と、導体ベースプレート２００上に配置された金属壁１６と、金属壁１６の入出力部に設けられた貫通孔３４と、導体ベースプレート２００上に配置されたフィードスルー下層部２０i・２０oと、フィードスルー下層部２０i・２０o上に配置された配線パターン１９ａ・１９ｂと、フィードスルー下層部２０i・２０o上の一部および配線パターン１９ａ・１９ｂ上の一部に配置されたフィードスルー上層部２２と、配線パターン１９ａ・１９ｂ上に配置された端子２１ａ・２１ｂとを備える。ここで、フィードスルー下層部２０の一部が貫通孔３４よりも大きく、フィードスルー下層部２０i・２０oは金属壁１６側面に密着され、フィードスルー上層部２２が貫通孔３４よりも大きく、フィードスルー上層部２２は金属壁１６側面に密着され、配線パターン１９ａ・１９ｂと貫通孔３４内壁の間には空気層２３が設けられている。
また、フィードスルー上層部２２およびフィードスルー下層部２０は、金属壁１６の内側に密着している。
また、半導体装置２４は、導体プレート２００上に配置され、導体ベースプレート２００上に配置された金属壁１６は、半導体装置２４を内在する。
また、図２、図３、および図７〜図８に示すように、端子２１ａ・２１ｂは、貫通孔３４の外に配置されている。
第１の実施の形態に係るパッケージ１は、図１〜図６に示すように、フィードスルー上層部２２が、金属壁１６の内側に配置され、金属壁１６の内壁において、金属壁１６の側壁に密着されている。
図３、図４および図６に示すように、第１の実施の形態に係るパッケージ１においては、外側フィードスルー下層部２０oが金属壁１６に囲まれている。
図３、図４および図６に示すように、金属壁１６とフィードスルー上層部２２の縦方向重なり幅は、ΔＬ２で表される。また、図１、図２および図４に示すように、金属壁１６と内側フィードスルー下層部２０iの横方向重なり幅は、ΔＬ１で表される。
フィードスルー上層部２２は、金属壁１６の側壁に、例えば、銀ロウ付けによって、密着している。密着部分の寸法は、例えば、約０．５ｍｍ幅程度である。同様に、フィードスルー下層部２０i・２０oと金属壁１６との接触面も、例えば、銀ロウ付けによって、密着している。
図３、図４および図６に示すように、外側フィードスルー下層部２０oが金属壁１６を貫通している。フィードスルー下層部２０i・２０oの底面は、導体ベースプレート２００に接触し、フィードスルー下層部２０i・２０oの側面が金属壁１６と接触している。
また、第１の実施の形態に係るパッケージ１は、金属壁１６の入力部において、フィードスルー下層部２０i・２０o上に配置された入力ストリップライン１９ａと、金属壁１６の出力部において、フィードスルー下層部２０i・２０o上に配置された出力ストリップライン１９ｂとを備える。
また、フィードスルー上層部２２は、金属壁１６の内側に配置され、上述の通り、金属壁１６の内壁において、金属壁１６の側壁に密着される。
また、図３および図６に示すように、入力ストリップライン１９ａと金属壁１６間には、空隙を備える。入力ストリップライン１９ａの上面は金属壁１６との間に空気層２３が配置されるため、インピーダンスの低下が回避される。
また、図３、図４および図６に示すように、出力ストリップライン１９ｂと金属壁１６間には、空隙を備える。出力ストリップライン１９ｂの上面は金属壁１６との間に空気層２３が配置されるため、インピーダンスの低下が回避される。
また、第１の実施の形態に係るパッケージ１において、フィードスルー下層部（２０i・２０o）は、金属壁１６の内側に配置される内側フィードスルー下層部２０iと、金属壁１６の外側に配置される外側フィードスルー下層部２０oとを備え、前述の通り、平面視において金属壁１６に沿う方向の内側フィードスルー下層部２０iの幅ＷＬ１は、外側フィードスルー下層部２０oの幅ＷＬ２よりも広い。
また、第１の実施の形態に係るパッケージ１において、金属壁１６に囲まれた導体ベースプレート２００上に半導体装置２４に隣接して配置された入力回路基板２６および出力回路基板２８と、入力回路基板２６上に配置され、入力ストリップライン１９ａに接続された入力整合回路１７と、出力回路基板２８上に配置され、出力ストリップライン１９ｂに接続された出力整合回路１８と、半導体装置２４と入力整合回路１７および出力整合回路１８を接続するボンディングワイヤ１２・１４とを備えていても良い。なお、入力ストリップライン１９ａと入力整合回路１７間もボンディングワイヤ１１で接続され、出力ストリップライン１９ｂと出力整合回路１８間もボンディングワイヤ１５で接続される。
また、第１の実施の形態に係るパッケージ１において、金属壁１６上に配置されたメタルシールリング１４ａと、メタルシールリング１４ａ上に配置されたメタルキャップ１０とを備えていても良い。
（高周波用端子構造）
第１の実施の形態によれば、金属壁１６に囲まれた部分の入力ストリップライン１９ａ・出力ストリップライン１９ｂの信号ラインの上面は空気層２３となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上した高周波用端子構造を得ることができる。
（パッケージの作製方法）
第１の実施の形態に係るパッケージの作製方法は、図１に示すように、導体ベースプレート２００を形成する工程と、導体ベースプレート２００上に金属壁１６を形成する工程と、金属壁１６の入出力部に貫通孔３４を形成する工程と、導体ベースプレート２００上にフィードスルー下層部２０i・２０oを形成する工程と、フィードスルー下層部２０i・２０o上に配線パターン１９ａ・１９ｂを形成する工程と、フィードスルー下層部２０i・２０o上の一部および配線パターン１９ａ・１９ｂ上の一部にフィードスルー上層部２２を形成する工程と、配線パターン１９ａ・１９ｂ上に端子２１ａ・２１ｂを形成する工程とを有する。
さらに、第１の実施の形態に係るパッケージの作製方法においては、金属壁１６に囲まれた導体ベースプレート２００上に半導体装置２４に隣接して入力回路基板２６および出力回路基板２８を形成する工程と、入力回路基板２６上に、入力ストリップライン１９ａに接続される入力整合回路１７を形成する工程と、出力回路基板２８上に、出力ストリップライン１９ｂに接続される出力整合回路１８を形成する工程と、半導体装置２４と入力整合回路１７および出力整合回路１８を接続するボンディングワイヤ１２・１４を形成する工程とを有していても良い。
さらに、金属壁１６上にメタルシールリング１４ａを形成する工程と、メタルシールリング１４ａ上にメタルキャップ１０を形成する工程とを有していても良い。
（フィードスルー構造）
第１の実施の形態に係るパッケージ１の出力端子近傍のフィードスルー構造の拡大された模式的平面パターン構成は、図７に示すように表される。また、図７のＶ−Ｖ線に沿う模式的断面構造は、図８に示すように表される。
図７に示すように、ＷＬ１―ＷＬ２＝２ΔＬ１が成立する。前述のように、ここで、ＷＬ１は平面視において金属壁１６に沿う方向の内側フィードスルー下層部２０iの幅、ＷＬ２は平面視において金属壁１６に沿う方向の外側フィードスルー下層部２０oの幅、ΔＬ１は平面視において内側フィードスルー下層部２０iと金属壁１６との間の横方向重なり幅を示す。また、図８において、ΔＬ２は、フィードスルー上層部２２と、金属壁１６との間の縦方向重なり幅を示す。
第１の実施の形態に係るパッケージ１においては、外側フィードスル―下層部２０oが金属壁１６に囲まれ、フィードスルー上層部２２は金属壁１６の側壁に密着させることで、入力ストリップライン１９ａ・出力ストリップライン１９ｂの信号ラインの上面は、空気層２３となる。このため、インピーダンスの低下が回避される。
例えば、入力ストリップライン１９ａ・出力ストリップライン１９ｂの信号ラインの上面も金属外壁に囲まれたフィードスルー構造（比較例）と、入力ストリップライン１９ａ・出力ストリップライン１９ｂの信号ラインの上面は空気層２３となる第１の実施の形態に係るパッケージ１のフィードスルー構造を比較すると、比較例では、例えば、インピーダンスの低下は、約４０％程度である。これに対して、第１の実施の形態に係るパッケージ１においては、金属壁１６に囲まれた部分の入力ストリップライン１９ａ・出力ストリップライン１９ｂの信号ラインの上面は空気層２３となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上したフィードスルー構造を得ることができる。
また、第１の実施の形態に係るパッケージ１の構成例では、フィードスルー上層部２２の厚さＷ２は、金属壁１６の厚さＷ１と同程度か広く形成しても良い。
（半導体素子構造）
第１の実施の形態に係るパッケージに搭載可能な半導体装置２４の模式的平面パターン構成例は、図９（ａ）に示すように表され、図９（ａ）のＪ部分の拡大図は、図９（ｂ）に示すように表される。また、第１の実施の形態に係るパッケージに搭載可能な半導体装置２４の構成例１〜４であって、図９（ｂ）のＶＩ−ＶＩ線に沿う模式的断面構成例１〜４は、それぞれ図１０〜図１３に示すように表される。
第１の実施の形態に係るパッケージに搭載可能な半導体装置２４において、複数のＦＥＴセルＦＥＴ１〜ＦＥＴ１０は、図９〜図１３に示すように、半絶縁性基板１１０と、半絶縁性基板１１０の第１表面に配置され、それぞれ複数のフィンガーを有するゲートフィンガー電極１２４、ソースフィンガー電極１２０およびドレインフィンガー電極１２２と、半絶縁性基板１１０の第１表面に配置され、ゲートフィンガー電極１２４、ソースフィンガー電極１２０およびドレインフィンガー電極１２２ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極Ｇ１，Ｇ２，…，Ｇ１０、複数のソース端子電極Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，…，Ｓ１０１，Ｓ１０２およびドレイン端子電極Ｄ１，Ｄ２，…，Ｄ１０と、ソース端子電極Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，…，Ｓ１０１，Ｓ１０２の下部に配置されたＶＩＡホールＳＣ１１，ＳＣ１２，ＳＣ２１，ＳＣ２２，…，ＳＣ１０１，ＳＣ１０２と、半絶縁性基板１１０の第１表面と反対側の第２表面に配置され、ソース端子電極Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，…，Ｓ１０１，Ｓ１０２に対してＶＩＡホールＳＣ１１，ＳＣ１２，ＳＣ２１，ＳＣ２２，…，ＳＣ１０１，ＳＣ１０２を介して接続された接地電極（図示省略）とを備える。
ゲート端子電極Ｇ１，Ｇ２，…，Ｇ１０には、既に図２に示したように、ボンディングワイヤ１２が接続され、ドレイン端子電極Ｄ１，Ｄ２，…，Ｄ１０には、ボンディングワイヤ１４が接続される。ＶＩＡホールＳＣ１１，ＳＣ１２，ＳＣ２１，ＳＣ２２，…，ＳＣ１０１，ＳＣ１０２の内壁に形成されたバリア金属層（図示省略）およびバリア金属層上に形成され、ＶＩＡホールを充填する充填金属層（図示省略）を介して、ソース端子電極Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，…，Ｓ１０１，Ｓ１０２は、接地電極（図示省略）に接続されている。
半絶縁性基板１１０は、ＧａＡｓ基板、ＳｉＣ基板、ＧａＮ基板、ＳｉＣ基板上にＧａＮエピタキシャル層を形成した基板、ＳｉＣ基板上にＧａＮ／ＡｌＧａＮからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板のいずれかである。
（構造例１）
第１の実施の形態に係るパッケージに搭載可能な半導体装置２４のＦＥＴセルの構成例１は、図１０に示すように、半絶縁性基板１１０と、半絶縁性基板１１０上に配置された窒化物系化合物半導体層１１２と、窒化物系化合物半導体層１１２上に配置されたアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８と、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８上に配置されたソースフィンガー電極（Ｓ）１２０、ゲートフィンガー電極（Ｇ）１２４およびドレインフィンガー電極（Ｄ）１２２とを備える。窒化物系化合物半導体層１１２とアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８との界面には、２次元電子ガス（２ＤＥＧ：Two Dimensional Electron Gas）層１１６が形成されている。図１０に示す構成例１では、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）が示されている。
（構造例２）
第１の実施の形態に係るパッケージに搭載可能な半導体装置２４のＦＥＴセルの構成例２は、図１１に示すように、半絶縁性基板１１０と、半絶縁性基板１１０上に配置された窒化物系化合物半導体層１１２と、窒化物系化合物半導体層１１２上に配置されたソース領域１２６およびドレイン領域１２８と、ソース領域１２６上に配置されたソースフィンガー電極（Ｓ）１２０、窒化物系化合物半導体層１１２上に配置されたゲートフィンガー電極（Ｇ）１２４およびドレイン領域１２８上に配置されたドレインフィンガー電極（Ｄ）１２２とを備える。窒化物系化合物半導体層１１２とゲートフィンガー電極（Ｇ）１２４との界面には、ショットキーコンタクト（Schottky Contact）が形成されている。図１１に示す構成例２では、金属−半導体電界効果トランジスタ（ＭＥＳＦＥＴ：Metal Semiconductor Field Effect Transistor）が示されている。
（構造例３）
第１の実施の形態に係るパッケージに搭載可能な半導体装置２４のＦＥＴセルの構成例３は、図１２に示すように、半絶縁性基板１１０と、半絶縁性基板１１０上に配置された窒化物系化合物半導体層１１２と、窒化物系化合物半導体層１１２上に配置されたアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８と、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８上に配置されたソースフィンガー電極（Ｓ）１２０およびドレインフィンガー電極（Ｄ）１２２と、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８上のリセス部に配置されたゲートフィンガー電極（Ｇ）１２４とを備える。窒化物系化合物半導体層１１２とアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８との界面には、２ＤＥＧ層１１６が形成されている。図１２に示す構成例３では、ＨＥＭＴが示されている。
（構造例４）
第１の実施の形態に係るパッケージに搭載可能な半導体装置２４のＦＥＴセルの構成例４は、図１３に示すように、半絶縁性基板１１０と、半絶縁性基板１１０上に配置された窒化物系化合物半導体層１１２と、窒化物系化合物半導体層１１２上に配置されたアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８と、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８上に配置されたソースフィンガー電極（Ｓ）１２０およびドレインフィンガー電極（Ｄ）１２２と、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８上の２段リセス部に配置されたゲートフィンガー電極１２４とを備える。窒化物系化合物半導体層１１２とアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８との界面には、２ＤＥＧ層１１６が形成されている。図１３に示す構成例４では、ＨＥＭＴが示されている。
また、上記の構成例１〜４においては、活性領域以外の窒化物系化合物半導体層１１２を電気的に不活性な素子分離領域として用いている。ここで、活性領域とは、ソースフィンガー電極１２０、ゲートフィンガー電極１２４およびドレインフィンガー電極１２２の直下の２ＤＥＧ層１１６、ソースフィンガー電極１２０とゲートフィンガー電極１２４間およびドレインフィンガー電極１２２とゲートフィンガー電極１２４間の２ＤＥＧ層１１６からなる。
素子分離領域の他の形成方法としては、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１８および窒化物系化合物半導体層１１２の深さ方向の一部まで、イオン注入により形成することもできる。イオン種としては、例えば、窒素（Ｎ）、アルゴン（Ａｒ）などを適用することができる。また、イオン注入に伴うドーズ量は、例えば、約１×１０14（ｉｏｎｓ／ｃｍ2）であり、加速エネルギーは、例えば、約１００ｋｅＶ〜２００ｋｅＶである。
素子分離領域上およびデバイス表面上には、パッシベーション用の絶縁層（図示省略）が形成されている。この絶縁層としては、例えば、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法によって堆積された窒化膜、アルミナ（Ａｌ2Ｏ3）膜、酸化膜（ＳｉＯ2）、酸窒化膜（ＳｉＯＮ）などで形成することができる。
ソースフィンガー電極１２０およびドレインフィンガー電極１２２は、例えば、Ｔｉ／Ａｌなどで形成される。ゲートフィンガー電極１２４は、例えばＮｉ／Ａｕなどで形成することができる。
なお、第１の実施の形態に係るパッケージに搭載可能な半導体装置２４において、ゲートフィンガー電極１２４、ソースフィンガー電極１２０およびドレインフィンガー電極１２２の長手方向のパターン長は、マイクロ波／ミリ波／サブミリ波と動作周波数が高くなるにつれて、短く設定される。例えば、ミリ波帯においては、パターン長は、約２５μｍ〜５０μｍである。
また、ソースフィンガー電極１２０の幅は、例えば、約４０μｍ程度であり、ソース端子電極Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，…，Ｓ１０１，Ｓ１０２の幅は、例えば、約１００μｍ程度である。また、ＶＩＡホールＳＣ１１，ＳＣ１２，ＳＣ２１，ＳＣ２２，…，ＳＣ１０１，ＳＣ１０２の形成幅は、例えば、約１０μｍ〜４０μｍ程度である。
第１の実施の形態によれば、金属壁に囲まれた部分の信号ラインの上面は金属壁との間に空気層となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上したパッケージを得ることができる。
第１の実施の形態によれば、マイクロ波帯の半導体装置に用いる気密性が高いパッケージにおいて、耐電力を損なうことなく特性インピーダンスを５０Ωに保つパッケージを提供することができる。
[第２の実施の形態]
第２の実施の形態に係るパッケージを説明する模式的鳥瞰構成は、図１４に示すように表される。図１４（ａ）はメタルキャップ１０、図１４（ｂ）はメタルシールリング１４ａ、図１４（ｃ）は、金属壁１６、図１４（ｄ）は、座ぐり加工部４０を備える導体ベースプレート２００上のフィードスルー下層部３０i・３０o、フィードスルー下層部３０i・３０o上の入力ストリップライン１９ａ・出力ストリップライン１９ｂ、およびフィードスルー上層部２２の模式的構成をそれぞれ表す。
第２の実施の形態に係るパッケージ１の模式的平面パターン構成は、図２と同様に表される。
第２の実施の形態に係るパッケージの模式的断面構成であって、図２のＩ−Ｉ線に沿う模式的断面構造は、図１５に示すように表され、図２のＩＩ−ＩＩ線に沿う模式的断面構造は、図１６に示すように表され、図２のＩＶ−ＩＶ線に沿う模式的断面構造は、図１７に示すように表される。図１７においてもＩＶ−ＩＶ線の延伸する方向がｙ軸、ｙ軸に垂直で、紙面に垂直な方向がｘ軸、紙面に平行な方向がｚ軸で示されている。
第２の実施の形態に係るパッケージ１においては、導体ベースプレート２００は、図１４〜図１７に示すように、座ぐり加工部４０を備え、フィードスルー下層部３０i・３０oは、導体ベースプレート２００の座ぐり加工部４０上に配置される。座ぐり加工部４０の座ぐり加工深さΔＴは、例えば、約０．１ｍｍ〜０．５ｍｍ程度である。その他の構成は、第１の実施の形態に係るパッケージと同様であるため、重複説明は省略する。
第２の実施の形態によれば、座ぐり加工部４０を備える導体ベースプレート２００を用いることによって、座ぐり加工部４０内にフィードスルー下層部３０i・３０oを配置することができるため、フィードスルー下層部３０i・３０oとフィードスルー上層部２２からなる凸状フィードスルー２５と、金属壁１６との位置ずれを防止することができる。
（半導体素子構造）
第２の実施の形態に係るパッケージに搭載可能な半導体装置２４の模式的平面パターン構成例は、図９（ａ）および図９（ｂ）と同様に表される。また、第２の実施の形態に係るパッケージに搭載可能な半導体装置２４の構成例１〜４も、それぞれ図１０〜図１３と同様に表される。
尚、以下の第３〜第１２の実施の形態に係るパッケージに搭載可能な半導体装置２４の模式的平面パターン構成例も、図９（ａ）および図９（ｂ）と同様に表される。また、第３〜第１２の実施の形態に係るパッケージに搭載可能な半導体装置２４の構成例１〜４も、それぞれ図１０〜図１３と同様に表される。したがって、重複説明は、省略する。
（高周波用端子構造）
第２の実施の形態に係る高周波用端子構造によれば、金属壁１６に囲まれた部分の入力ストリップライン１９ａ・出力ストリップライン１９ｂの信号ラインの上面は空気層２３となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上した高周波用端子構造を得ることができる。
（パッケージの作製方法）
第２の実施の形態に係るパッケージの作製方法は、図１４に示すように、導体ベースプレート２００上に座ぐり加工部４０を形成する工程を有する。ここで、座ぐり加工部４０は、例えば、導体ベースプレート２００に対して、ドライエッチング若しくはウエットエッチングを実施して、形成することができる。或いは、導体ベースプレート２００の形成工程において、予め、座ぐり加工部４０を形成しても良い。
したがって、第２の実施の形態に係るパッケージの作製方法において、フィードスルー下層部３０i・３０oを形成する工程は、導体ベースプレート２００の座ぐり加工部４０上にフィードスルー下層部３０i・３０oを形成する工程を有する。その他の工程は、第１の実施の形態に係るパッケージの作製方法と同様であるため、重複説明は、省略する。
第２の実施の形態によれば、金属壁に囲まれた部分の信号ラインの上面は金属壁との間に空気層となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上したパッケージを得ることができる。
第２の実施の形態によれば、座ぐり加工部を備える導体ベースプレートを用いることによって、凸状フィードスルーと金属壁の位置ずれを防止し、気密性が高いパッケージを提供することができる。
第２の実施の形態によれば、マイクロ波帯の半導体装置に用いる気密性が高いパッケージにおいて、耐電力を損なうことなく特性インピーダンスを５０Ωに保つパッケージを提供することができる。
[第３の実施の形態]
（パッケージ構造）
第３の実施の形態に係るパッケージの模式的鳥瞰構成は、図１８に示すように表される。図１８（ａ）はメタルキャップ１０、図１８（ｂ）はメタルシールリング１４ａ、図１８（ｃ）は金属壁１６、図１８（ｄ）は導体ベースプレート２００上のフィードスルー下層部２０i・２０o、フィードスルー下層部２０i・２０o上の入力ストリップライン１９ａ・出力ストリップライン１９ｂ、およびフィードスルー上層部２２の模式的構成をそれぞれ示す。
第３の実施の形態に係るパッケージは、図１８に示すように、メタルキャップ１０と、メタルシールリング１４ａと、金属壁１６と、導体ベースプレート２００と、導体ベースプレート２００上に配置されたフィードスルー下層部２０i・２０oと、フィードスルー下層部２０i・２０o上に配置された入力ストリップライン１９ａおよび出力ストリップライン１９ｂと、内側フィードスルー下層部２０i上に配置されたフィードスルー上層部２２とを備える。
図１８（ｄ）に示すように、金属壁１６の内側に配置される内側フィードスルー下層部２０iとフィードスルー上層部２２の幅ＷＬ１は、金属壁１６の貫通孔３４よりも広く形成されている。ここで、図１８に示すように、例えば、ＷＬ１−ＷＬ３＝２ΔＬ３である。このように、内側フィードスルー下層部２０iの幅ＷＬ１を金属壁１６の貫通孔３４よりも広く形成することによって、内側フィードスルー下層部２０iとフィードスルー上層部２２は、金属壁１６の側面に接触させることができ、気密性が得られる。また、入力ストリップライン１９ａと金属壁１６の間には、空隙を備える。入力ストリップライン１９ａの上面は、金属壁１６との間に空気層２３が配置されるため、インピーダンスの低下が回避される。
また、図２０に示すように、出力ストリップライン１９ｂと金属壁１６間には、空隙を備える。出力ストリップライン１９ｂの上面は、金属壁１６との間に空気層２３が配置されるため、インピーダンスの低下が回避される。
ここで、外側フィードスルー下層部２０oの幅ＷＬ３を、第１の実施の形態における外側フィードスルー下層部２０oの幅ＷＬ２よりもさらに小さく設定している。すなわち、ＷＬ３＜ＷＬ２となるように外側フィードスルー下層部２０oの幅ＷＬ３を設定することによって、金属壁１６と外側フィードスルー下層部２０oとの間に隙間を持たせている。
金属壁１６と外側フィードスルー下層部２０oとの間にこのような隙間を持たせることによって、金属壁１６が貫通孔３４の側面に接触しなくなるため、外側フィードスルー下層部２０o上の入力ストリップライン１９ａのインピーダンスを高く保持することができる。また、金属壁１６からの応力を外側フィードスルー下層部２０oが受けることがなくなるため、外側フィードスルー下層部２０oに応力クラックが発生する可能性を低減することができる。
その他の構成は、第１の実施の形態と同様であるため、重複説明は省略する。
（平面パターン構成）
第３の実施の形態に係るパッケージ１の模式的平面パターン構成は、図１９に示すように表される。また、図１９のＩ−Ｉ線に沿う模式的断面構造は、図３と同様に表される。
また、図１９のＩＩ−ＩＩ線に沿う模式的断面構造は、図２０に示すように表され、図１９のＩＩＩ−ＩＩＩ線に沿う模式的断面構造は、図５と同様に表される。また、図１９のＩＶ−ＩＶ線に沿う模式的断面構造は、図６と同様に表される。図１９において、Ｉ−Ｉ線の延伸する方向がｙ軸、ｙ軸に垂直で、紙面に平行な方向がｘ軸、紙面に垂直な方向がｚ軸で示されている。
第３の実施の形態に係るパッケージは、図１８〜図２１に示すように、導体ベースプレート２００と、導体ベースプレート２００上に配置された金属壁１６と、金属壁１６の入出力部に設けられた貫通孔３４と、導体ベースプレート２００上に配置されたフィードスルー下層部２０i・２０oと、フィードスルー下層部２０i・２０o上に配置された配線パターン１９ａ・１９ｂと、フィードスルー下層部２０i・２０o上の一部および配線パターン１９ａ・１９ｂ上の一部に配置されたフィードスルー上層部２２と、配線パターン１９ａ・１９ｂ上に配置された端子２１ａ・２１ｂとを備える。ここで、フィードスルー下層部２０の一部が貫通孔３４よりも大きく、フィードスルー下層部２０i・２０oは金属壁１６側面に密着され、フィードスルー上層部２２が貫通孔３４よりも大きく、フィードスルー上層部２２は金属壁１６側面に密着され、配線パターン１９ａ・１９ｂと貫通孔３４内壁の間には空気層２３が設けられている。
また、フィードスルー上層部２２およびフィードスルー下層部２０は、金属壁１６の内側に密着している。
また、半導体装置２４は、導体プレート２００上に配置され、導体ベースプレート２００上に配置された金属壁１６は、半導体装置２４を内在する。
また、図１９および図２１に示すように、端子２１ａ・２１ｂは、貫通孔３４の外に配置されている。
第３の実施の形態に係るパッケージ１においては、フィードスルー下層部２０oの側壁と貫通孔３４の内壁との間には空気層２３が設けられている。すなわち、図２０に示すように、第３の実施の形態に係るパッケージ１においては、外側フィードスルー下層部２０oは、金属壁１６の貫通孔３４に接触せずに、金属壁１６の貫通孔３４との間に空気層２３を持っている。
図２０に示すように、金属壁１６とフィードスルー上層部２２の縦方向重なり幅は、ΔＬ２で表される。また、金属壁１６と内側フィードスルー下層部２０iの横方向重なり幅は、ΔＬ３よりも小さい所定の値を有する。
フィードスルー上層部２２は、金属壁１６の側壁に、例えば、銀ロウ付けによって、密着している。密着部分の寸法は、例えば、約０．５ｍｍ幅程度である。同様に、内側フィードスルー下層部２０iと金属壁１６との接触面も、例えば、銀ロウ付けによって、密着している。
図２０に示すように、外側フィードスルー下層部２０oが金属壁１６に接触せずに金属壁１６を貫通している。フィードスルー下層部２０i・２０oの底面は、導体ベースプレート２００に接触し、フィードスルー下層部２０iの側面が金属壁１６と接触している。
その他の構成は、第１の実施の形態と同様であるため、重複説明は省略する。
（高周波用端子構造）
第３の実施の形態に係る高周波用端子構造によれば、金属壁１６に囲まれた部分の入力ストリップライン１９ａ・出力ストリップライン１９ｂの信号ラインの上面は空気層２３となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上した高周波用端子構造を得ることができる。
（パッケージの作製方法）
第３の実施の形態に係るパッケージの作製方法は、第１の実施の形態に係るパッケージの作製方法と同様であるため、重複説明は、省略する。
（フィードスルー構造）
第３の実施の形態に係るパッケージ１の出力端子近傍のフィードスルー構造の拡大された模式的平面パターン構成は、図２１に示すように表される。また、図２１のＶ−Ｖ線に沿う模式的断面構造は、図８と同様に表される。
図２１に示すように、ＷＬ１―ＷＬ３＝２ΔＬ３が成立する。前述のように、ここで、ＷＬ１は平面視において金属壁１６に沿う方向の内側フィードスルー下層部２０iの幅、ＷＬ３は平面視において金属壁１６に沿う方向の外側フィードスルー下層部２０oの幅を示す。また、内側フィードスルー下層部２０iと金属壁１６との間の横方向重なり幅は、金属壁１６と外側フィードスルー下層部２０ｏとの間に空隙が存在するため、ΔＬ３よりも小さい所定の値を有する。
第３の実施の形態に係るパッケージ１においては、外側フィードスル―下層部２０oが金属壁１６に接触せずに囲まれ、フィードスルー上層部２２は金属壁１６の側壁に密着させることで、入力ストリップライン１９ａ・出力ストリップライン１９ｂの信号ラインの上面は、空気層２３となる。このため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上したフィードスルー構造を得ることができる。
また、第３の実施の形態に係るパッケージ１の構成例では、フィードスルー上層部２２の厚さＷ２は、金属壁１６の厚さＷ１と同程度か広く形成しても良い。
第３の実施の形態によれば、マイクロ波帯の半導体装置に用いる気密性が高いパッケージにおいて、耐電力を損なうことなく特性インピーダンスを５０Ωに保つパッケージを提供することができる。
[第４の実施の形態]
第４の実施の形態に係るパッケージを説明する模式的鳥瞰構成は、図２２に示すように表される。図２２（ａ）はメタルキャップ１０、図２２（ｂ）はメタルシールリング１４ａ、図２２（ｃ）は、金属壁１６、図２２（ｄ）は、座ぐり加工部４０を備える導体ベースプレート２００上のフィードスルー下層部３０i・３０o、フィードスルー下層部３０i・３０o上の入力ストリップライン１９ａ・出力ストリップライン１９ｂ、およびフィードスルー上層部２２の模式的構成をそれぞれ表す。
第４の実施の形態に係るパッケージ１の模式的平面パターン構成は、図１９と同様に表される。
第４の実施の形態に係るパッケージの模式的断面構成であって、図１９のＩＩ−ＩＩ線に沿う模式的断面構造は、図２３に示すように表される。
第４の実施の形態に係るパッケージ１においては、図２２〜図２３に示すように、導体ベースプレート２００は、座ぐり加工部４０を備え、フィードスルー下層部３０i・３０oは、導体ベースプレート２００の座ぐり加工部４０上に配置される。
第４の実施の形態に係るパッケージ１においては、フィードスルー下層部３０oの側壁と貫通孔３４の内壁との間には空気層２３が設けられている。すなわち、図２３に示すように、第４の実施の形態に係るパッケージ１においては、外側フィードスルー下層部３０oは、金属壁１６の貫通孔３４に接触せずに、金属壁１６の貫通孔３４との間に空気層２３を持っている。その他の構成は、第３の実施の形態に係るパッケージと同様であるため、重複説明は省略する。
第４の実施の形態によれば、座ぐり加工部４０を備える導体ベースプレート２００を用いることによって、座ぐり加工部４０内にフィードスルー下層部３０i・３０oを配置することができるため、フィードスルー下層部３０i・３０oとフィードスルー上層部２２からなる凸状フィードスルー２５と、金属壁１６との位置ずれを防止することができる。
また、第４の実施の形態によれば、金属壁１６と外側フィードスルー下層部２０oとの間に隙間を持たせることによって、金属壁１６が貫通孔３４の側面に接触しなくなるため、外側フィードスルー下層部２０o上の入力ストリップライン１９ａのインピーダンスを高く保持することができる。また、金属壁１６からの応力を外側フィードスルー下層部２０oが受けることがなくなるため、外側フィードスルー下層部２０oに応力クラックが発生する可能性を低減することができる。
（高周波用端子構造）
第４の実施の形態に係る高周波用端子構造によれば、金属壁１６に囲まれた部分の入力ストリップライン１９ａ・出力ストリップライン１９ｂの信号ラインの上面は空気層２３となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上した高周波用端子構造を得ることができる。
（パッケージの作製方法）
第４の実施の形態に係るパッケージの作製方法は、第２の実施の形態に係るパッケージの作製方法と同様であるため、重複説明は、省略する。
第４の実施の形態によれば、金属壁に囲まれた部分の信号ラインの上面は金属壁との間に空気層となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上したパッケージを得ることができる。
第４の実施の形態によれば、座ぐり加工部を備える導体ベースプレートを用いることによって、凸状フィードスルーと金属壁の位置ずれを防止し、気密性が高いパッケージを提供することができる。
第４の実施の形態によれば、マイクロ波帯の半導体装置に用いる気密性が高いパッケージにおいて、耐電力を損なうことなく特性インピーダンスを５０Ωに保つパッケージを提供することができる。
[第５の実施の形態]
（パッケージ構造）
第５の実施の形態に係るパッケージを説明する模式的鳥瞰構成は、図２４に示すように表される。図２４（ａ）はメタルキャップ１０、図２４（ｂ）はメタルシールリング１４ａ、図２４（ｃ）は、金属壁１６、図２４（ｄ）は、導体ベースプレート２００上のフィードスルー下層部２０i・２０o、フィードスルー下層部２０i・２０o上の入力ストリップライン１９ａ・出力ストリップライン１９ｂ、およびフィードスルー上層部２２の模式的構成をそれぞれ表す。
第５の実施の形態に係るパッケージは、図２４に示すように、メタルキャップ１０と、メタルシールリング１４ａと、金属壁１６と、導体ベースプレート２００と、導体ベースプレート２００上に配置されたフィードスルー下層部２０i・２０oと、フィードスルー下層部２０i・２０o上に配置された入力ストリップライン１９ａおよび出力ストリップライン１９ｂと、内側フィードスルー下層部２０i上に配置されたフィードスルー上層部２２とを備える。
図２４（ｄ）に示すように、金属壁１６の内側に配置される内側フィードスルー下層部２０iとフィードスルー上層部２２の幅ＷＬ１は、金属壁１６の貫通孔３４よりも広く形成されている。ここで、図１に示すように、例えば、ＷＬ１−ＷＬ２＝２ΔＬ１である。このように、内側フィードスルー下層部２０iの幅ＷＬ１を金属壁１６の貫通孔３４よりも広く形成することによって、内側フィードスルー下層部２０iとフィードスルー上層部２２は、金属壁１６の側面に接触させることができ、気密性が得られる。また、図２６および図２９に示すように、入力ストリップライン１９ａと金属壁１６の間には、空隙を備える。入力ストリップライン１９ａの上面は、金属壁１６との間に空気層２３が配置されるため、インピーダンスの低下が回避される。
また、図２６、図２７および図２９に示すように、出力ストリップライン１９ｂと金属壁１６間には、空隙を備える。出力ストリップライン１９ｂの上面は、金属壁１６との間に空気層２３が配置されるため、インピーダンスの低下が回避される。
（平面パターン構成）
第５の実施の形態に係るパッケージ１の模式的平面パターン構成は、図２５に示すように表される。また、図２５のＩ−Ｉ線に沿う模式的断面構造は、図２６に示すように表される。図２５において、Ｉ−Ｉ線の延伸する方向がｙ軸、ｙ軸に垂直で、紙面に平行な方向がｘ軸、紙面に垂直な方向がｚ軸で示されている。
また、図２５のＩＩ−ＩＩ線に沿う模式的断面構造は、図２７に示すように表され、図２５のＩＩＩ−ＩＩＩ線に沿う模式的断面構造は、図２８に示すように表される。また、図２５のＩＶ−ＩＶ線に沿う模式的断面構造は、図２９に示すように表される。
第５の実施の形態に係るパッケージは、図２４〜図２９に示すように、導体ベースプレート２００と、導体ベースプレート２００上に配置された金属壁１６と、金属壁１６の入出力部に設けられた貫通孔３４と、導体ベースプレート２００上に配置されたフィードスルー下層部２０i・２０oと、フィードスルー下層部２０i・２０o上に配置された配線パターン１９ａ・１９ｂと、フィードスルー下層部２０i・２０o上の一部および配線パターン１９ａ・１９ｂ上の一部に配置されたフィードスルー上層部２２と、配線パターン１９ａ・１９ｂ上に配置された端子２１ａ・２１ｂとを備える。ここで、フィードスルー下層部２０の一部が貫通孔３４よりも大きく、フィードスルー下層部２０i・２０oは金属壁１６側面に密着され、フィードスルー上層部２２が貫通孔３４よりも大きく、フィードスルー上層部２２は金属壁１６側面に密着され、配線パターン１９ａ・１９ｂと貫通孔３４内壁の間には空気層２３が設けられている。
また、フィードスルー上層部２２およびフィードスルー下層部２０は、金属壁１６の内側に密着している。
また、半導体装置２４は、導体プレート２００上に配置され、導体ベースプレート２００上に配置された金属壁１６は、半導体装置２４を内在する。
また、図２４〜図２７に示すように、端子２１ａ・２１ｂは、貫通孔３４内に配置されている。
図２６、図２７および図２９に示すように、第５の実施の形態に係るパッケージ１においては、外側フィードスルー下層部２０oが金属壁１６に囲まれている。
図２６、図２７および図２９に示すように、金属壁１６とフィードスルー上層部２２の縦方向重なり幅は、ΔＬ２で表される。また、図２４、図２５および図２７に示すように、金属壁１６と内側フィードスルー下層部２０iの横方向重なり幅は、ΔＬ１で表される。
フィードスルー上層部２２は、金属壁１６の側壁に、例えば、銀ロウ付けによって、密着している。密着部分の寸法は、例えば、約０．５ｍｍ幅程度である。同様に、フィードスルー下層部２０i・２０oと金属壁１６との接触面も、例えば、銀ロウ付けによって、密着している。
図２４〜図２７に示すように、外側フィードスルー下層部２０oが金属壁１６を貫通している。フィードスルー下層部２０i・２０oの底面は、導体ベースプレート２００に接触し、フィードスルー下層部２０i・２０oの側面が金属壁１６と接触している。
また、第５の実施の形態に係るパッケージ１は、金属壁１６の入力部において、フィードスルー下層部２０i・２０o上に配置された入力ストリップライン１９ａと、金属壁１６の出力部において、フィードスルー下層部２０i・２０o上に配置された出力ストリップライン１９ｂとを備える。
第５の実施の形態に係るパッケージは、図２５〜図２６に示すように、入力ストリップライン１９ａに接続されたＲＦ入力端子２１ａと、出力ストリップライン１９ｂに接続されたＲＦ出力端子２１ｂとを備え、ＲＦ入力端子２１ａおよびＲＦ出力端子２１ｂは、金属壁１６の入出力部に設けられた貫通孔３４内に配置されている。
また、フィードスルー上層部２２は、金属壁１６の内側に配置され、上述の通り、金属壁１６の内壁において、金属壁１６の側壁に密着される。
また、図３および図６に示すように、入力ストリップライン１９ａと金属壁１６間には、空隙を備える。入力ストリップライン１９ａの上面は金属壁１６との間に空気層２３が配置されるため、インピーダンスの低下が回避される。
また、図２６、図２７および図２９に示すように、出力ストリップライン１９ｂと金属壁１６間には、空隙を備える。出力ストリップライン１９ｂの上面は金属壁１６との間に空気層２３が配置されるため、インピーダンスの低下が回避される。
また、第５の実施の形態に係るパッケージ１において、フィードスルー下層部（２０i・２０o）は、金属壁１６の内側に配置される内側フィードスルー下層部２０iと、金属壁１６の外側に配置される外側フィードスルー下層部２０oとを備え、前述の通り、平面視において金属壁１６に沿う方向の内側フィードスルー下層部２０iの幅ＷＬ１は、外側フィードスルー下層部２０oの幅ＷＬ２よりも広い。
また、第５の実施の形態に係るパッケージ１において、金属壁１６に囲まれた導体ベースプレート２００上に半導体装置２４に隣接して配置された入力回路基板２６および出力回路基板２８と、入力回路基板２６上に配置され、入力ストリップライン１９ａに接続された入力整合回路１７と、出力回路基板２８上に配置され、出力ストリップライン１９ｂに接続された出力整合回路１８と、半導体装置２４と入力整合回路１７および出力整合回路１８を接続するボンディングワイヤ１２・１４とを備えていても良い。なお、入力ストリップライン１９ａと入力整合回路１７間もボンディングワイヤ１１で接続され、出力ストリップライン１９ｂと出力整合回路１８間もボンディングワイヤ１５で接続される。
また、第１の実施の形態に係るパッケージ１において、金属壁１６上に配置されたメタルシールリング１４ａと、メタルシールリング１４ａ上に配置されたメタルキャップ１０とを備えていても良い。
（高周波用端子構造）
第５の実施の形態に係る高周波用端子構造によれば、金属壁１６に囲まれた部分の入力ストリップライン１９ａ・出力ストリップライン１９ｂの信号ラインの上面は空気層２３となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上した高周波用端子構造を得ることができる。
（パッケージの作製方法）
第５の実施の形態に係るパッケージの作製方法は、第１の実施の形態に係るパッケージの作製方法と同様であるため、重複説明は、省略する。
（フィードスルー構造）
第５の実施の形態に係るパッケージ１の出力端子近傍のフィードスルー構造の拡大された模式的平面パターン構成は、図３０に示すように表される。また、図３０のＶ−Ｖ線に沿う模式的断面構造は、図３１に示すように表される。
図３０に示すように、ＷＬ１―ＷＬ２＝２ΔＬ１が成立する。ここで、ＷＬ１は平面視において金属壁１６に沿う方向の内側フィードスルー下層部２０iの幅、ＷＬ２は平面視において金属壁１６に沿う方向の外側フィードスルー下層部２０oの幅、ΔＬ１は平面視において内側フィードスルー下層部２０iと金属壁１６との間の横方向重なり幅を示す。また、図８において、ΔＬ２は、フィードスルー上層部２２と、金属壁１６との間の縦方向重なり幅を示す。
第５の実施の形態に係るパッケージ１においては、外側フィードスル―下層部２０oが金属壁１６に囲まれ、フィードスルー上層部２２は金属壁１６の側壁に密着させることで、入力ストリップライン１９ａ・出力ストリップライン１９ｂの信号ラインの上面は、空気層２３となる。このため、インピーダンスの低下が回避される。
第５の実施の形態に係るパッケージ１においては、金属壁１６に囲まれた部分の入力ストリップライン１９ａ・出力ストリップライン１９ｂの信号ラインの上面は空気層２３となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上したフィードスルー構造を得ることができる。
第５の実施の形態に係るパッケージにおいては、図２５〜図３１に示すように、入力ストリップライン１９ａに接続されたＲＦ入力端子２１ａと、出力ストリップライン１９ｂに接続されたＲＦ出力端子２１ｂとを備え、ＲＦ入力端子２１ａおよびＲＦ出力端子２１ｂは、金属壁１６の入出力部に設けられた貫通孔３４内に配置されるため、図２５のｙ軸方向のパッケージ寸法を第１の実施の形態に比べ、短くすることができ、ｙ軸方向の導体ベースプレート２００の寸法も短くすることができる。このため、第５の実施の形態に係るパッケージにおいては、パッケージの占有面積を低減化することができ、軽量化、低コスト化に寄与することができる。
第５の実施の形態によれば、マイクロ波帯の半導体装置に用いる気密性が高いパッケージにおいて、耐電力を損なうことなく特性インピーダンスを５０Ωに保つパッケージを提供することができる。
[第６の実施の形態]
第６の実施の形態に係るパッケージを説明する模式的鳥瞰構成は、図３２に示すように表される。図３２（ａ）はメタルキャップ１０、図３２（ｂ）はメタルシールリング１４ａ、図３２（ｃ）は、金属壁１６、図３２（ｄ）は、座ぐり加工部４０を備える導体ベースプレート２００上のフィードスルー下層部３０i・３０o、フィードスルー下層部３０i・３０o上の入力ストリップライン１９ａ・出力ストリップライン１９ｂ、およびフィードスルー上層部２２の模式的構成をそれぞれ表す。
第６の実施の形態に係るパッケージ１の模式的平面パターン構成は、図２５と同様に表される。
第６の実施の形態に係るパッケージの模式的断面構成であって、図２５のＩ−Ｉ線に沿う模式的断面構造は、図３３に示すように表され、図２５のＩＩ−ＩＩ線に沿う模式的断面構造は、図３４に示すように表され、図２５のＩＶ−ＩＶ線に沿う模式的断面構造は、図３５に示すように表される。図３５においてもＩＶ−ＩＶ線の延伸する方向がｙ軸、ｙ軸に垂直で、紙面に垂直な方向がｘ軸、紙面に平行な方向がｚ軸で示されている。
第６の実施の形態に係るパッケージ１においては、図３２〜図３５に示すように、導体ベースプレート２００は、座ぐり加工部４０を備え、フィードスルー下層部３０i・３０oは、導体ベースプレート２００の座ぐり加工部４０上に配置される。座ぐり加工部４０の座ぐり加工深さΔＴは、例えば、約０．１ｍｍ〜０．５ｍｍ程度である。その他の構成は、第５の実施の形態に係るパッケージと同様であるため、重複説明は省略する。
第６の実施の形態によれば、座ぐり加工部４０を備える導体ベースプレート２００を用いることによって、座ぐり加工部４０内にフィードスルー下層部３０i・３０oを配置することができるため、フィードスルー下層部３０i・３０oとフィードスルー上層部２２からなる凸状フィードスルー２５と、金属壁１６との位置ずれを防止することができる。
また、第６の実施の形態に係るパッケージにおいては、図３２〜図３５に示すように、入力ストリップライン１９ａに接続されたＲＦ入力端子２１ａと、出力ストリップライン１９ｂに接続されたＲＦ出力端子２１ｂとを備え、ＲＦ入力端子２１ａおよびＲＦ出力端子２１ｂは、金属壁１６の入出力部に設けられた貫通孔３４内に配置されるため、図２５のｙ軸方向のパッケージ寸法を第１の実施の形態に比べ、短くすることができ、ｙ軸方向の導体ベースプレート２００の寸法も短くすることができる。このため、第６の実施の形態に係るパッケージにおいては、パッケージの占有面積を低減化することができ、軽量化、低コスト化に寄与することができる。その他の構成は、第２の実施の形態に係るパッケージと同様であるため、重複説明は省略する。
（高周波用端子構造）
第６の実施の形態に係る高周波用端子構造によれば、金属壁１６に囲まれた部分の入力ストリップライン１９ａ・出力ストリップライン１９ｂの信号ラインの上面は空気層２３となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上した高周波用端子構造を得ることができる。
（パッケージの作製方法）
第６の実施の形態に係るパッケージの作製方法は、第２の実施の形態に係るパッケージの作製方法と同様であるため、重複説明は、省略する。
第６の実施の形態によれば、金属壁に囲まれた部分の信号ラインの上面は金属壁との間に空気層となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上したパッケージを得ることができる。
第６の実施の形態によれば、座ぐり加工部を備える導体ベースプレートを用いることによって、凸状フィードスルーと金属壁の位置ずれを防止し、気密性が高いパッケージを提供することができる。
また、第６の実施の形態に係るパッケージによれば、ＲＦ入出力端子は、金属壁の入出力部に設けられた貫通孔内に配置されるため、ｙ軸方向の導体ベースプレートの寸法を短くすることができる。このため、パッケージの占有面積を低減化することができ、軽量化、低コスト化に寄与することができる。
尚、第５および第６の実施の形態に係るパッケージおよびその高周波用端子構造においても、第３の実施の形態或いは第４の実施の形態と同様に、外側フィードスルー下層部２０oが、金属壁１６に接触していない構成を適用しても良い。
金属壁１６と外側フィードスルー下層部２０oとの間に隙間を持たせることによって、金属壁１６が貫通孔３４の側面に接触しなくなるため、外側フィードスルー下層部２０o上の入出力ストリップライン１９ａ・１９ｂのインピーダンスを高く保持することができる。また、金属壁１６からの応力を外側フィードスルー下層部２０oが受けることがなくなるため、外側フィードスルー下層部２０oに応力クラックが発生する可能性を低減することができる。
第６の実施の形態によれば、マイクロ波帯の半導体装置に用いる気密性が高いパッケージにおいて、耐電力を損なうことなく特性インピーダンスを５０Ωに保つパッケージを提供することができる。
[第７の実施の形態]
第７の実施の形態に係るパッケージの模式的鳥瞰構成は、図３６に示すように表される。図３６（ａ）はメタルキャップ１０、図３６（ｂ）はメタルシールリング１４ａ、図３６（ｃ）は金属壁１６、図３６（ｄ）は導体ベースプレート２００上のフィードスルー下層部２０i・２０o、フィードスルー下層部２０i・２０o上の入力ストリップライン１９ａ・出力ストリップライン１９ｂ、およびフィードスルー上層部２２の模式的構成をそれぞれ表す。
第７実施の形態に係るパッケージ１の模式的平面パターン構成は、図３７に示すように表される。また、図３７のＩ−Ｉ線に沿う模式的断面構造は、図２６と同様に表される。
また、図３７のＩＩ−ＩＩ線に沿う模式的断面構造は、図２０と同様に表され、図３７のＩＩＩ−ＩＩＩ線に沿う模式的断面構造は、図２８と同様に表される。また、図３７のＩＶ−ＩＶ線に沿う模式的断面構造は、図２９と同様に表される。図３７において、Ｉ−Ｉ線の延伸する方向がｙ軸、ｙ軸に垂直で、紙面に平行な方向がｘ軸、紙面に垂直な方向がｚ軸で示されている。
第７の実施の形態に係るパッケージ１の出力端子近傍のフィードスルー構造の拡大された模式的平面パターン構成は、図３８に示すように表される。また、図３８のＶ−Ｖ線に沿う模式的断面構造は、図３１と同様に表される。
図３８に示すように、ＷＬ１―ＷＬ３＝２ΔＬ３が成立する。ここで、ＷＬ１は平面視において金属壁１６に沿う方向の内側フィードスルー下層部２０iの幅、ＷＬ３は平面視において金属壁１６に沿う方向の外側フィードスルー下層部２０oの幅を表す。また、内側フィードスルー下層部２０iと金属壁１６との間の横方向重なり幅は、金属壁１６と外側フィードスルー下層部２０ｏとの間に空隙が存在するため、ΔＬ３よりも小さい所定の値を有する。また、図３８において、ΔＬ２は、フィードスルー上層部２２と、金属壁１６との間の縦方向重なり幅を示す。
第７の実施の形態に係るパッケージは、図３６〜図３８に示すように、導体ベースプレート２００と、導体ベースプレート２００上に配置された金属壁１６と、金属壁１６の入出力部に設けられた貫通孔３４と、導体ベースプレート２００上に配置されたフィードスルー下層部２０i・２０oと、フィードスルー下層部２０i・２０o上に配置された配線パターン１９ａ・１９ｂと、フィードスルー下層部２０i・２０o上の一部および配線パターン１９ａ・１９ｂ上の一部に配置されたフィードスルー上層部２２と、配線パターン１９ａ・１９ｂ上に配置された端子２１ａ・２１ｂとを備える。ここで、フィードスルー下層部２０の一部が貫通孔３４よりも大きく、フィードスルー下層部２０i・２０oは金属壁１６側面に密着され、フィードスルー上層部２２が貫通孔３４よりも大きく、フィードスルー上層部２２は金属壁１６側面に密着され、配線パターン１９ａ・１９ｂと貫通孔３４内壁の間には空気層２３が設けられている。
また、第７の実施の形態に係るパッケージ１において、フィードスルー上層部２２およびフィードスルー下層部２０i・２０oは、金属壁１６の内側に密着している。
また、半導体装置２４は、導体プレート２００上に配置され、導体ベースプレート２００上に配置された金属壁１６は、半導体装置２４を内在する。
また、図３６〜図３８に示すように、端子２１ａ・２１ｂは、貫通孔３４内に配置されている。
また、第７の実施の形態に係るパッケージ１においては、フィードスルー下層部２０oの側壁と貫通孔３４の内壁との間には空気層２３が設けられている。すなわち、図２０に示すように、第３の実施の形態に係るパッケージ１においては、外側フィードスルー下層部２０oは、金属壁１６の貫通孔３４に接触せずに、金属壁１６の貫通孔３４との間に空気層２３を持っている。
（高周波用端子構造）
第７の実施の形態に係る高周波用端子構造によれば、金属壁１６に囲まれた部分の入力ストリップライン１９ａ・出力ストリップライン１９ｂの信号ラインの上面は空気層２３となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上した高周波用端子構造を得ることができる。
（パッケージの作製方法）
第７の実施の形態に係るパッケージの作製方法は、第１の実施の形態に係るパッケージの作製方法と同様であるため、重複説明は、省略する。
第７の実施の形態に係るパッケージ１においては、外側フィードスル―下層部２０oが金属壁１６に囲まれ、フィードスルー上層部２２は金属壁１６の側壁に密着させることで、入力ストリップライン１９ａ・出力ストリップライン１９ｂの信号ラインの上面は、空気層２３となる。このため、インピーダンスの低下が回避される。
第７の実施の形態に係るパッケージ１においては、金属壁１６に囲まれた部分の入力ストリップライン１９ａ・出力ストリップライン１９ｂの信号ラインの上面は空気層２３となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上したフィードスルー構造を得ることができる。
第７の実施の形態によれば、マイクロ波帯の半導体装置に用いる気密性が高いパッケージにおいて、耐電力を損なうことなく特性インピーダンスを５０Ωに保つパッケージを提供することができる。
[第８の実施の形態]
第８の実施の形態に係るパッケージを説明する模式的鳥瞰構成は、図３９に示すように表される。図３９（ａ）はメタルキャップ１０、図３９（ｂ）はメタルシールリング１４ａ、図３９（ｃ）は、金属壁１６、図３９（ｄ）は、座ぐり加工部４０を備える導体ベースプレート２００上のフィードスルー下層部３０i・３０o、フィードスルー下層部３０i・３０o上の入力ストリップライン１９ａ・出力ストリップライン１９ｂ、およびフィードスルー上層部２２の模式的構成をそれぞれ表す。
第８の実施の形態に係るパッケージ１の模式的平面パターン構成は、図３７と同様に表される。また、図３７のＩ−Ｉ線に沿う模式的断面構造は、図３３と同様に表される。
また、図３７のＩＩ−ＩＩ線に沿う模式的断面構造は、図２３と同様に表され、図３７のＩＩＩ−ＩＩＩ線に沿う模式的断面構造は、図２８と同様に表される。また、図３７のＩＶ−ＩＶ線に沿う模式的断面構造は、図３５と同様に表される。
第８の実施の形態に係るパッケージ１においては、図３９に示すように、導体ベースプレート２００は、座ぐり加工部４０を備え、フィードスルー下層部３０i・３０oは、導体ベースプレート２００の座ぐり加工部４０上に配置される。
第８の実施の形態に係るパッケージ１においては、フィードスルー下層部３０oの側壁と貫通孔３４の内壁との間には空気層２３が設けられている。すなわち、図２３に示すように、第８の実施の形態に係るパッケージ１においては、外側フィードスルー下層部３０oは、金属壁１６の貫通孔３４に接触せずに、金属壁１６の貫通孔３４との間に空気層２３を持っている。その他の構成は、第７の実施の形態に係るパッケージと同様であるため、重複説明は省略する。
（高周波用端子構造）
第８の実施の形態に係る高周波用端子構造によれば、金属壁１６に囲まれた部分の入力ストリップライン１９ａ・出力ストリップライン１９ｂの信号ラインの上面は空気層２３となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上した高周波用端子構造を得ることができる。
（パッケージの作製方法）
第８の実施の形態に係るパッケージの作製方法は、第２の実施の形態に係るパッケージの作製方法と同様であるため、重複説明は、省略する。
第８の実施の形態によれば、金属壁に囲まれた部分の信号ラインの上面は金属壁との間に空気層となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上したパッケージを得ることができる。
第８の実施の形態によれば、座ぐり加工部を備える導体ベースプレートを用いることによって、凸状フィードスルーと金属壁の位置ずれを防止し、気密性が高いパッケージを提供することができる。
また、第８の実施の形態に係るパッケージによれば、ＲＦ入出力端子は、金属壁の入出力部に設けられた貫通孔内に配置されるため、ｙ軸方向の導体ベースプレートの寸法を短くすることができる。このため、パッケージの占有面積を低減化することができ、軽量化、低コスト化に寄与することができる。
金属壁１６と外側フィードスルー下層部２０oとの間に隙間を持たせることによって、金属壁１６が貫通孔３４の側面に接触しなくなるため、外側フィードスルー下層部２０o上の入出力ストリップライン１９ａ・１９ｂのインピーダンスを高く保持することができる。また、金属壁１６からの応力を外側フィードスルー下層部２０oが受けることがなくなるため、外側フィードスルー下層部２０oに応力クラックが発生する可能性を低減することができる。
第８の実施の形態によれば、マイクロ波帯の半導体装置に用いる気密性が高いパッケージにおいて、耐電力を損なうことなく特性インピーダンスを５０Ωに保つパッケージを提供することができる。
[第９の実施の形態]
（パッケージ構造）
第９の実施の形態に係るパッケージを説明する模式的鳥瞰構成は、図４０に示すように表される。図４０（ａ）はメタルキャップ１０、図４０（ｂ）はメタルシールリング１４ａ、図４０（ｃ）は、金属壁１６、図４０（ｄ）は、導体ベースプレート２００上のフィードスルー下層部２０i・２０o、フィードスルー下層部２０i・２０o上の入力ストリップライン１９ａ・出力ストリップライン１９ｂ、およびフィードスルー上層部２２の模式的構成をそれぞれ表す。
第９の実施の形態に係るパッケージは、図４０に示すように、メタルキャップ１０と、メタルシールリング１４ａと、金属壁１６と、導体ベースプレート２００と、導体ベースプレート２００上に配置されたフィードスルー下層部２０i・２０oと、フィードスルー下層部２０i・２０o上に配置された入力ストリップライン１９ａおよび出力ストリップライン１９ｂと、外側フィードスルー下層部２０o上に配置されたフィードスルー上層部２２とを備える。
図４０（ｄ）に示すように、金属壁１６の内側に配置される内側フィードスルー下層部２０iとフィードスルー上層部２２の幅ＷＬ１は、金属壁１６の貫通孔３４よりも広く形成されている。ここで、図１に示すように、例えば、ＷＬ１−ＷＬ２＝２ΔＬ１である。このように、内側フィードスルー下層部２０iの幅ＷＬ１を金属壁１６の貫通孔３４よりも広く形成することによって、内側フィードスルー下層部２０iとフィードスルー上層部２２は、金属壁１６の側面に接触させることができ、気密性が得られる。また、図４２、図４３および図４５に示すように、入力ストリップライン１９ａと金属壁１６の間には、空隙を備える。入力ストリップライン１９ａの上面は、金属壁１６との間に空気層２３が配置されるため、インピーダンスの低下が回避される。
また、図４２および図４５に示すように、出力ストリップライン１９ｂと金属壁１６間には、空隙を備える。出力ストリップライン１９ｂの上面は、金属壁１６との間に空気層２３が配置されるため、インピーダンスの低下が回避される。
入力ストリップライン１９ａおよび出力ストリップライン１９ｂは、例えば、タングステン、金メッキ、銅箔などによって形成されている。入力ストリップライン１９ａおよび出力ストリップライン１９ｂの幅と厚さは、耐電力量とフィードスルー下層部２０i・２０oの誘電率および所望の特性インピーダンスの値を考慮して決定される。
（平面パターン構成）
第９の実施の形態に係るパッケージ１の模式的平面パターン構成は、図４１に示すように表される。また、図４１のＩ−Ｉ線に沿う模式的断面構造は、図４２に示すように表される。また、図４１のＩＩ−ＩＩ線に沿う模式的断面構造は、図４３に示すように表され、図４１のＩＩＩ−ＩＩＩ線に沿う模式的断面構造は、図４４に示すように表される。また、図４１のＩＶ−ＩＶ線に沿う模式的断面構造は、図４５に示すように表される。図４１において、Ｉ−Ｉ線の延伸する方向がｙ軸、ｙ軸に垂直で、紙面に平行な方向がｘ軸、紙面に垂直な方向がｚ軸で示されている。
第９の実施の形態に係るパッケージは、図４０〜図４５に示すように、導体ベースプレート２００と、導体ベースプレート２００上に配置された金属壁１６と、金属壁１６の入出力部に設けられた貫通孔３４と、導体ベースプレート２００上に配置されたフィードスルー下層部２０i・２０oと、フィードスルー下層部２０i・２０o上に配置された配線パターン１９ａ・１９ｂと、フィードスルー下層部２０i・２０o上の一部および配線パターン１９ａ・１９ｂ上の一部に配置されたフィードスルー上層部２２と、配線パターン１９ａ・１９ｂ上に配置された端子２１ａ・２１ｂとを備える。ここで、フィードスルー下層部２０の一部が貫通孔３４よりも大きく、フィードスルー下層部２０i・２０oは金属壁１６側面に密着され、フィードスルー上層部２２が貫通孔３４よりも大きく、フィードスルー上層部２２は金属壁１６側面に密着され、配線パターン１９ａ・１９ｂと貫通孔３４内壁の間には空気層２３が設けられている。
また、フィードスルー上層部２２およびフィードスルー下層部２０は、金属壁１６の外側に密着している。
また、半導体装置２４は、導体プレート２００上に配置され、導体ベースプレート２００上に配置された金属壁１６は、半導体装置２４を内在する。
また、図４１、図４２、および図４６〜図４７に示すように、端子２１ａ・２１ｂは、貫通孔３４の外に配置されている。
第９の実施の形態に係るパッケージ１は、図４０〜図４５に示すように、フィードスルー上層部２２が、金属壁１６の外側に配置され、金属壁１６の外壁において、金属壁１６の側壁に密着されている。
図４０〜図４５に示すように、第９の実施の形態に係るパッケージ１においては、内側フィードスルー下層部２０iが金属壁１６に囲まれている。
図４０〜図４５に示すように、金属壁１６とフィードスルー上層部２２の縦方向重なり幅は、ΔＬ２で表される。また、図４０〜図４５に示すように、金属壁１６と外側フィードスルー下層部２０oの横方向重なり幅は、ΔＬ１で表される。
フィードスルー上層部２２は、金属壁１６の側壁に、例えば、銀ロウ付けによって、密着している。密着部分の寸法は、例えば、約０．５ｍｍ幅程度である。同様に、フィードスルー下層部２０i・２０oと金属壁１６との接触面も、例えば、銀ロウ付けによって、密着している。
図３６〜図４５に示すように、内側フィードスルー下層部２０iが金属壁１６を貫通している。フィードスルー下層部２０i・２０oの底面は、導体ベースプレート２００に接触し、フィードスルー下層部２０i・２０oの側面が金属壁１６と接触している。
また、第９の実施の形態に係るパッケージ１は、金属壁１６の入力部において、フィードスルー下層部２０i・２０o上に配置された入力ストリップライン１９ａと、金属壁１６の出力部において、フィードスルー下層部２０i・２０o上に配置された出力ストリップライン１９ｂとを備える。
また、フィードスルー上層部２２は、金属壁１６の外側に配置され、上述の通り、金属壁１６の外壁において、金属壁１６の側壁に密着される。
また、図４２および図４５に示すように、入力ストリップライン１９ａと金属壁１６間には、空隙を備える。入力ストリップライン１９ａの上面は金属壁１６との間に空気層２３が配置されるため、インピーダンスの低下が回避される。
また、図４２、図４３および図４５に示すように、出力ストリップライン１９ｂと金属壁１６間には、空隙を備える。出力ストリップライン１９ｂの上面は金属壁１６との間に空気層２３が配置されるため、インピーダンスの低下が回避される。
また、第９の実施の形態に係るパッケージ１において、フィードスルー下層部（２０i・２０o）は、金属壁１６の下方および内側に配置される内側フィードスルー下層部２０iと、金属壁１６の外側に配置される外側フィードスルー下層部２０oとを備え、平面視において金属壁１６に沿う方向の内側フィードスルー下層部２０iの幅ＷＬ１は、外側フィードスルー下層部２０oの幅ＷＬ２よりも狭い。
また、第９の実施の形態に係るパッケージ１において、金属壁１６に囲まれた導体ベースプレート２００上に半導体装置２４に隣接して配置された入力回路基板２６および出力回路基板２８と、入力回路基板２６上に配置され、入力ストリップライン１９ａに接続された入力整合回路１７と、出力回路基板２８上に配置され、出力ストリップライン１９ｂに接続された出力整合回路１８と、半導体装置２４と入力整合回路１７および出力整合回路１８を接続するボンディングワイヤ１２・１４とを備えていても良い。なお、入力ストリップライン１９ａと入力整合回路１７間もボンディングワイヤ１１で接続され、出力ストリップライン１９ｂと出力整合回路１８間もボンディングワイヤ１５で接続される。
また、第９の実施の形態に係るパッケージ１において、金属壁１６上に配置されたメタルシールリング１４ａと、メタルシールリング１４ａ上に配置されたメタルキャップ１０とを備えていても良い。
（高周波用端子構造）
第９の実施の形態に係る高周波用端子構造によれば、金属壁１６に囲まれた部分の入力ストリップライン１９ａ・出力ストリップライン１９ｂの信号ラインの上面は空気層２３となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上した高周波用端子構造を得ることができる。
（パッケージの作製方法）
第９の実施の形態に係るパッケージの作製方法は、第１の実施の形態に係るパッケージの作製方法と同様であるため、重複説明は、省略する。
（フィードスルー構造）
第９の実施の形態に係るパッケージ１の出力端子近傍のフィードスルー構造の拡大された模式的平面パターン構成は、図４６に示すように表される。また、図４６のＶ−Ｖ線に沿う模式的断面構造は、図４７に示すように表される。
図４６に示すように、ＷＬ２―ＷＬ１＝２ΔＬ１が成立する。ここで、ＷＬ２は平面視において金属壁１６に沿う方向の外側フィードスルー下層部２０ｏの幅、ＷＬ１は平面視において金属壁１６に沿う方向の内側フィードスルー下層部２０ｉの幅、ΔＬ１は平面視において外側フィードスルー下層部２０ｏと金属壁１６との間の横方向重なり幅を示す。また、図４７において、ΔＬ２は、フィードスルー上層部２２と、金属壁１６との間の縦方向重なり幅を示す。
第９の実施の形態に係るパッケージ１においては、内側フィードスル―下層部２０iが金属壁１６に囲まれ、フィードスルー上層部２２は金属壁１６の側壁に密着させることで、入力ストリップライン１９ａ・出力ストリップライン１９ｂの信号ラインの上面は、空気層２３となる。このため、インピーダンスの低下が回避される。
第９の実施の形態に係るパッケージ１においては、金属壁１６に囲まれた部分の入力ストリップライン１９ａ・出力ストリップライン１９ｂの信号ラインの上面は空気層２３となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上したフィードスルー構造を得ることができる。
また、第９の実施の形態に係るパッケージ１においては、キャビティを構成する金属壁１６に囲まれた部分のｙ軸方向の長さａを第１〜第８の実施の形態に比べ短縮化することができる。このため、第１〜第８の実施の形態に比べ、ＴＥ１１１モードにおける空洞共振周波数の値を高く設定可能であり、より高周波性能を有する。
第９の実施の形態によれば、マイクロ波帯の半導体装置に用いる気密性が高いパッケージにおいて、耐電力を損なうことなく特性インピーダンスを５０Ωに保つパッケージを提供することができる。
[第１０の実施の形態]
第１０の実施の形態に係るパッケージを説明する模式的鳥瞰構成は、図４８に示すように表される。図４８（ａ）はメタルキャップ１０、図４８（ｂ）はメタルシールリング１４ａ、図４８（ｃ）は、金属壁１６、図４８（ｄ）は、座ぐり加工部４０を備える導体ベースプレート２００上のフィードスルー下層部３０i・３０o、フィードスルー下層部３０i・３０o上の入力ストリップライン１９ａ・出力ストリップライン１９ｂ、およびフィードスルー上層部２２の模式的構成をそれぞれ表す。
第１０の実施の形態に係るパッケージ１の模式的平面パターン構成は、図４１と同様に表される。図４１のＩ−Ｉ線に沿う模式的断面構造は、図４９に示すように表され、図４１のＩＩ−ＩＩ線に沿う模式的断面構造は、図５０に示すように表され、図４１のＩＶ−ＩＶ線に沿う模式的断面構造は、図５１に示すように表される。
第１０の実施の形態に係るパッケージ１においては、導体ベースプレート２００は、図４８〜図５１に示すように、座ぐり加工部４０を備え、フィードスルー下層部３０i・３０oは、導体ベースプレート２００の座ぐり加工部４０上に配置される。座ぐり加工部４０の座ぐり加工深さΔＴは、例えば、約０．１ｍｍ〜０．５ｍｍ程度である。その他の構成は、第９の実施の形態に係るパッケージと同様であるため、重複説明は省略する。
第１０の実施の形態によれば、座ぐり加工部４０を備える導体ベースプレート２００を用いることによって、座ぐり加工部４０内にフィードスルー下層部３０i・３０oを配置することができるため、フィードスルー下層部３０i・３０oとフィードスルー上層部２２からなる凸状フィードスルー２５と、金属壁１６との位置ずれを防止することができる。
また、第１０の実施の形態に係るパッケージにおいても、第１〜第８の実施の形態に比べ、ＴＥ１１１モードにおける空洞共振周波数の値を高く設定可能であり、より高周波性能を有する。
（高周波用端子構造）
第１０の実施の形態に係る高周波用端子構造によれば、金属壁１６に囲まれた部分の入力ストリップライン１９ａ・出力ストリップライン１９ｂの信号ラインの上面は空気層２３となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上した高周波用端子構造を得ることができる。
（パッケージの作製方法）
第１０の実施の形態に係るパッケージの作製方法は、第２の実施の形態に係るパッケージの作製方法と同様であるため、重複説明は、省略する。
第１０の実施の形態によれば、金属壁に囲まれた部分の信号ラインの上面は金属壁との間に空気層となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上したパッケージを得ることができる。
第１０の実施の形態によれば、座ぐり加工部を備える導体ベースプレートを用いることによって、凸状フィードスルーと金属壁の位置ずれを防止し、気密性が高いパッケージを提供することができる。
第９〜第１０の実施の形態に係るパッケージ１のキャビティ部分の模式的鳥瞰構造は、図５２に示すように表される。第９〜第１０の実施の形態に係るパッケージ１のキャビティ部分は、金属壁１６で囲まれた内部に相当し、Ｘ軸方向に幅ｂ、Ｙ軸方向に長さａ、Ｚ軸方向に高さｃの各寸法を有する。
第９〜第１０の実施の形態に係るパッケージ１のキャビティ部分に対応した空洞共振器１００の模式的鳥瞰構造は、図５３に示すように表される。第９〜第１０の実施の形態に係るパッケージ１のキャビティ部分に対応した空洞共振器１００は、長さａ、幅ｂ、高さｃの各寸法を有する。このような空洞共振器１００の空洞共振周波数として、ＴＥ１１１モードにおける空洞共振周波数をｆCとすると、ｆC＝ｖ／２（１／ａ2＋１／ｂ2＋１／ｃ2）1/2で表される。ここで、ｖは光の速度を表す。
上記の式から、キャビティのサイズａ×ｂ×ｃを小さくすることによって、空洞共振周波数ｆCを高く設定可能であることがわかる。第９〜第１０の実施の形態に係るパッケージ１において、Ｙ軸方向の長さａを短縮化可能である。
第１０の実施の形態によれば、マイクロ波帯の半導体装置に用いる気密性が高いパッケージにおいて、耐電力を損なうことなく特性インピーダンスを５０Ωに保つパッケージを提供することができる。
[第１１の実施の形態]
第１１の実施の形態に係るパッケージの模式的鳥瞰構成は、図５４に示すように表される。図５４（ａ）はメタルキャップ１０、図５４（ｂ）はメタルシールリング１４ａ、図５４（ｃ）は金属壁１６、図５４（ｄ）は導体ベースプレート２００上のフィードスルー下層部２０i・２０o、フィードスルー下層部２０i・２０o上の入力ストリップライン１９ａ・出力ストリップライン１９ｂ、およびフィードスルー上層部２２の模式的構成をそれぞれ表す。
第１１の実施の形態に係るパッケージの模式的平面パターン構成は、図５５に示すように表される。また、図５５のＩ−Ｉ線に沿う模式的断面構造は、図４２と同様に表される。
また、図５５のＩＩ−ＩＩ線に沿う模式的断面構造は、図２０において、２０ｉと２０ｏの表示を交換した図面と同様に表され、図５５のＩＩＩ−ＩＩＩ線に沿う模式的断面構造は、図４４と同様に表される。また、図５５のＩＶ−ＩＶ線に沿う模式的断面構造は、図４５と同様に表される。図５５において、Ｉ−Ｉ線の延伸する方向がｙ軸、ｙ軸に垂直で、紙面に平行な方向がｘ軸、紙面に垂直な方向がｚ軸で示されている。
第１１の実施の形態に係るパッケージ１の出力端子近傍のフィードスルー構造の拡大された模式的平面パターン構成は、図５６に示すように表される。また、図５６のＶ−Ｖ線に沿う模式的断面構造は、図４３と同様に表される。
図５６に示すように、ＷＬ２―ＷＬ３＝２ΔＬ３が成立する。ここで、ＷＬ２は平面視において金属壁１６に沿う方向の外側フィードスルー下層部２０oの幅、ＷＬ３は平面視において金属壁１６に沿う方向の内側フィードスルー下層部２０iの幅を表す。また、内側フィードスルー下層部２０iと金属壁１６との間の横方向重なり幅は、金属壁１６と外側フィードスルー下層部２０ｏとの間に空隙が存在するため、ΔＬ３よりも小さい所定の値を有する。また、図４３において、ΔＬ２は、フィードスルー上層部２２と、金属壁１６との間の縦方向重なり幅を示す。
第１１の実施の形態に係るパッケージは、図５４〜図５６に示すように、導体ベースプレート２００と、導体ベースプレート２００上に配置された金属壁１６と、金属壁１６の入出力部に設けられた貫通孔３４と、導体ベースプレート２００上に配置されたフィードスルー下層部２０i・２０oと、フィードスルー下層部２０i・２０o上に配置された配線パターン１９ａ・１９ｂと、フィードスルー下層部２０i・２０o上の一部および配線パターン１９ａ・１９ｂ上の一部に配置されたフィードスルー上層部２２と、配線パターン１９ａ・１９ｂ上に配置された端子２１ａ・２１ｂとを備える。ここで、フィードスルー下層部２０の一部が貫通孔３４よりも大きく、フィードスルー下層部２０i・２０oは金属壁１６側面に密着され、フィードスルー上層部２２が貫通孔３４よりも大きく、フィードスルー上層部２２は金属壁１６側面に密着され、配線パターン１９ａ・１９ｂと貫通孔３４内壁の間には空気層２３が設けられている。
また、第１１の実施の形態に係るパッケージ１において、フィードスルー上層部２２およびフィードスルー下層部２０i・２０oは、金属壁１６の外側に密着している。
また、半導体装置２４は、導体プレート２００上に配置され、導体ベースプレート２００上に配置された金属壁１６は、半導体装置２４を内在する。
また、図５４〜図５６に示すように、端子２１ａ・２１ｂは、貫通孔３４の外に配置されている。
また、第１１の実施の形態に係るパッケージ１においては、フィードスルー下層部２０iの側壁と貫通孔３４の内壁との間には空気層２３が設けられている。すなわち、第１１の実施の形態に係るパッケージ１においては、内側フィードスルー下層部２０iは、金属壁１６の貫通孔３４に接触せずに、金属壁１６の貫通孔３４との間に空気層２３を持っている。
金属壁１６と内側フィードスルー下層部２０iとの間に隙間を持たせることによって、金属壁１６が貫通孔３４の側面に接触しなくなるため、内側フィードスルー下層部２０i上の入出力ストリップライン１９ａ・１９ｂのインピーダンスを高く保持することができる。また、金属壁１６からの応力を内側フィードスルー下層部２０iが受けることがなくなるため、内側フィードスルー下層部２０iに応力クラックが発生する可能性を低減することができる。
第１１の実施の形態に係るパッケージの作製方法は、第１の実施の形態に係るパッケージの作製方法と同様であるため、重複説明は、省略する。
第１１の実施の形態に係るパッケージ１においては、金属壁１６に囲まれた部分の入力ストリップライン１９ａ・出力ストリップライン１９ｂの信号ラインの上面は空気層２３となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上したフィードスルー構造を得ることができる。
また、第１１の実施の形態に係るパッケージ１においては、キャビティを構成する金属壁１６に囲まれた部分のｙ軸方向の長さａを第１〜第８の実施の形態に比べ短縮化することができる。このため、第１〜第８の実施の形態に比べ、ＴＥ１１１モードにおける空洞共振周波数の値を高く設定可能であり、より高周波性能を有する。
第１１の実施の形態によれば、マイクロ波帯の半導体装置に用いる気密性が高いパッケージにおいて、耐電力を損なうことなく特性インピーダンスを５０Ωに保つパッケージを提供することができる。
[第１２の実施の形態]
第１２の実施の形態に係るパッケージを説明する模式的鳥瞰構成は、図５７に示すように表される。図５７（ａ）はメタルキャップ１０、図５７（ｂ）はメタルシールリング１４ａ、図５７（ｃ）は、金属壁１６、図５７（ｄ）は、座ぐり加工部４０を備える導体ベースプレート２００上のフィードスルー下層部３０i・３０o、フィードスルー下層部３０i・３０o上の入力ストリップライン１９ａ・出力ストリップライン１９ｂ、およびフィードスルー上層部２２の模式的構成をそれぞれ表す。
第１２の実施の形態に係るパッケージ１の模式的平面パターン構成は、図５５と同様に表される。図５５のＩ−Ｉ線に沿う模式的断面構造は、図４９に示すように表され、図５５のＩＩ−ＩＩ線に沿う模式的断面構造は、図２３において、３０ｉと３０ｏの表示を交換した図面と同様に表され、図５５のＩＶ−ＩＶ線に沿う模式的断面構造は、図５１と同様に表される。
第１２の実施の形態に係るパッケージ１においては、導体ベースプレート２００は、図５７に示すように、座ぐり加工部４０を備え、フィードスルー下層部３０i・３０oは、導体ベースプレート２００の座ぐり加工部４０上に配置される。座ぐり加工部４０の座ぐり加工深さΔＴは、例えば、約０．１ｍｍ〜０．５ｍｍ程度である。その他の構成は、第１１の実施の形態に係るパッケージと同様であるため、重複説明は省略する。
第１２の実施の形態によれば、座ぐり加工部４０を備える導体ベースプレート２００を用いることによって、座ぐり加工部４０内にフィードスルー下層部３０i・３０oを配置することができるため、フィードスルー下層部３０i・３０oとフィードスルー上層部２２からなる凸状フィードスルー２５と、金属壁１６との位置ずれを防止することができる。
第１２の実施の形態に係るパッケージの作製方法は、第２の実施の形態に係るパッケージの作製方法と同様であるため、重複説明は、省略する。
また、第１２の実施の形態に係るパッケージ１においては、フィードスルー下層部３０iの側壁と貫通孔３４の内壁との間には空気層２３が設けられている。すなわち、第１２の実施の形態に係るパッケージ１においては、内側フィードスルー下層部３０iは、金属壁１６の貫通孔３４に接触せずに、金属壁１６の貫通孔３４との間に空気層２３を持っている。
金属壁１６と内側フィードスルー下層部３０iとの間に隙間を持たせることによって、金属壁１６が貫通孔３４の側面に接触しなくなるため、内側フィードスルー下層部３０i上の入出力ストリップライン１９ａ・１９ｂのインピーダンスを高く保持することができる。また、金属壁１６からの応力を内側フィードスルー下層部３０iが受けることがなくなるため、内側フィードスルー下層部３０iに応力クラックが発生する可能性を低減することができる。
第１２の実施の形態に係るパッケージ１においては、金属壁１６に囲まれた部分の入力ストリップライン１９ａ・出力ストリップライン１９ｂの信号ラインの上面は空気層２３となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上したフィードスルー構造を得ることができる。
また、第１２の実施の形態に係るパッケージにおいても、第１〜第８の実施の形態に比べ、ＴＥ１１１モードにおける空洞共振周波数の値を高く設定可能であり、より高周波性能を有する。
第１２の実施の形態によれば、マイクロ波帯の半導体装置に用いる気密性が高いパッケージにおいて、耐電力を損なうことなく特性インピーダンスを５０Ωに保つパッケージを提供することができる。
以上の実施の形態によれば、耐電力を損なうことなく特性インピーダンスを５０Ωに保つマイクロ波帯の半導体装置に用いる気密性が高いパッケージを提供することができる。
[その他の実施の形態]
本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
なお、実施の形態に係るパッケージに搭載される半導体装置としては、ＦＥＴ、ＨＥＭＴに限らず、ＬＤＭＯＳ（Laterally Diffused Metal-Oxide-Semiconductor Field Effect Transistor）やヘテロ接合バイポーラトランジスタ（ＨＢＴ：Hetero-junction Bipolar Transistor）などの増幅素子なども適用可能である。
このように、ここでは記載していない様々な実施の形態などを含む。
１…パッケージ
１０…メタルキャップ
１１、１２，１４，１５…ボンディングワイヤ
１４ａ…メタルシールリング
１６…金属壁
１７…入力整合回路
１８…出力整合回路
１９ａ…入力ストリップライン（配線パターン）
１９ｂ…出力ストリップライン（配線パターン）
２０i、２０o、３０i、３０o…フィードスルー下層部
２１ａ…ＲＦ入力端子
２１ｂ…ＲＦ出力端子
２２…フィードスルー上層部
２３…空気層
２４…半導体装置
２５…凸状フィードスルー
２６…入力回路基板
２８…出力回路基板
３４…貫通孔
４０…座ぐり加工部
１００…空洞共振器
１１０…半絶縁性基板
１１２…窒化物系化合物半導体層（ＧａＮエピタキシャル成長層）
１１６…２次元電子ガス（２ＤＥＧ）層
１１８…アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）
１２０…ソースフィンガー電極（Ｓ）
１２２…ドレインフィンガー電極（Ｄ）
１２４…ゲートフィンガー電極（Ｇ）
１２６…ソース領域
１２８…ドレイン領域
２００…導体ベースプレート
Ｇ１，Ｇ２，…，Ｇ１０…ゲート端子電極
Ｓ１１，Ｓ１２，…，Ｓ１０１，Ｓ１０２…ソース端子電極
Ｄ１，Ｄ２，…，Ｄ１０…ドレイン端子電極
ＳＣ１１，ＳＣ１２，…，ＳＣ９１，ＳＣ９２，ＳＣ１０１，ＳＣ１０２…ＶＩＡホール
Ｗ１…金属壁の厚さ
Ｗ２…フィードスルー上層部の厚さ
ＷＬ１、ＷＬ３…内側フィードスルー下層部の幅
ＷＬ２…外側フィードスルー下層部の幅
ΔＬ１…横方向重なり幅
ΔＬ２…縦方向重なり幅
ΔＬ３…（ＷＬ２−ＷＬ３）／２
ΔＴ…座ぐり加工深さ

Claims (8)

  1. 導体ベースプレートと、
    前記導体ベースプレート上に配置された金属壁と、
    前記金属壁の入出力部に設けられた貫通孔と、
    前記導体ベースプレート上に配置されたフィードスルー下層部と、
    前記フィードスルー下層部上に配置された配線パターンと、
    前記フィードスルー下層部上の一部および前記配線パターン上の一部に配置されたフィードスルー上層部と、
    前記配線パターン上に配置された端子と
    を備え、前記フィードスルー下層部の一部の幅が前記貫通孔の幅よりも大きく、前記フィードスルー下層部は前記金属壁側面に密着され、前記フィードスルー上層部の幅が前記貫通孔の幅よりも大きく、前記フィードスルー上層部は前記金属壁側面に密着され、前記フィードスルー下層部と前記フィードスルー下層部上の前記フィードスルー上層部とによって前記貫通孔を前記金属壁の内側から気密封止し、前記配線パターンと前記貫通孔内壁の間には空気層が設けられていることを特徴とするパッケージ。
  2. 前記フィードスルー上層部および前記フィードスルー下層部は、前記金属壁の内側に密着していることを特徴とする請求項１に記載のパッケージ。
  3. 前記フィードスルー下層部の側壁と前記貫通孔の内壁との間には空気層が設けられていることを特徴とする請求項１に記載のパッケージ。
  4. 前記端子は、前記貫通孔内に配置されたことを特徴とする請求項２または３に記載のパッケージ。
  5. 前記導体ベースプレートは、座ぐり加工部を備え、前記フィードスルー下層部は、前記導体ベースプレートの前記座ぐり加工部上に配置されたことを特徴とする請求項２〜４のいずれか１項に記載のパッケージ。
  6. 前記フィードスルー上層部および前記フィードスルー下層部は、前記金属壁の外側に密着していることを特徴とする請求項１に記載のパッケージ。
  7. 前記フィードスルー下層部の側壁と前記貫通孔の内壁との間には空気層が設けられていることを特徴とする請求項６に記載のパッケージ。
  8. 前記導体ベースプレートは、座ぐり加工部を備え、前記フィードスルー下層部は、前記導体ベースプレートの前記座ぐり加工部上に配置されたことを特徴とする請求項６または７に記載のパッケージ。
JP2011250469A 2010-11-18 2011-11-16 パッケージ Expired - Fee Related JP5323167B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2011250469A JP5323167B2 (ja) 2010-11-18 2011-11-16 パッケージ
US13/417,785 US8471382B2 (en) 2010-11-18 2012-03-12 Package and high frequency terminal structure for the same
EP17158152.3A EP3190615A1 (en) 2011-11-16 2012-03-13 High frequency semiconductor package
EP20120159140 EP2595186A3 (en) 2011-11-16 2012-03-13 High frequency semiconductor package
TW101115198A TWI469275B (zh) 2011-11-16 2012-04-27 Package
CN201210130267.3A CN103117254B (zh) 2010-11-18 2012-04-28 封装
KR20120045223A KR20130054114A (ko) 2011-11-16 2012-04-30 패키지
KR1020140074333A KR101504871B1 (ko) 2011-11-16 2014-06-18 패키지

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010258223 2010-11-18
JP2010258223 2010-11-18
JP2011250469A JP5323167B2 (ja) 2010-11-18 2011-11-16 パッケージ

Publications (2)

Publication Number Publication Date
JP2012124477A JP2012124477A (ja) 2012-06-28
JP5323167B2 true JP5323167B2 (ja) 2013-10-23

Family

ID=45002548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011250469A Expired - Fee Related JP5323167B2 (ja) 2010-11-18 2011-11-16 パッケージ

Country Status (4)

Country Link
US (1) US8637873B2 (ja)
EP (1) EP2458630B1 (ja)
JP (1) JP5323167B2 (ja)
CN (1) CN103117254B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5913816B2 (ja) 2011-02-21 2016-04-27 富士通株式会社 半導体装置の製造方法
EP2595186A3 (en) * 2011-11-16 2013-08-14 Kabushiki Kaisha Toshiba High frequency semiconductor package
JP5851334B2 (ja) * 2012-05-08 2016-02-03 株式会社東芝 高周波半導体用パッケージ
JP2014207389A (ja) 2013-04-15 2014-10-30 株式会社東芝 半導体パッケージ
JP2014207388A (ja) 2013-04-15 2014-10-30 株式会社東芝 半導体パッケージ
JP6219156B2 (ja) * 2013-12-18 2017-10-25 日本ピラー工業株式会社 アンテナ用ユニット
JP2015173234A (ja) 2014-03-12 2015-10-01 株式会社東芝 高周波半導体装置用パッケージおよびその製造方法、並びに高周波半導体装置
US9559056B2 (en) 2014-09-18 2017-01-31 Infineon Technologies Austria Ag Electronic component
US10196745B2 (en) * 2014-10-31 2019-02-05 General Electric Company Lid and method for sealing a non-magnetic package
JP6717519B2 (ja) * 2015-11-16 2020-07-01 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US10854523B2 (en) * 2016-10-24 2020-12-01 Mitsubishi Electric Corporation Semiconductor device
CN110444511A (zh) * 2019-07-23 2019-11-12 中国科学技术大学 提高超导量子处理器谐振频率的封装盒体结构
CN111933585A (zh) * 2020-07-23 2020-11-13 合肥圣达电子科技实业有限公司 一种高导热微波tr组件封装外壳及其加工方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58190046A (ja) * 1982-04-30 1983-11-05 Fujitsu Ltd 半導体装置
FR2538617B1 (fr) 1982-12-28 1986-02-28 Thomson Csf Boitier d'encapsulation pour semiconducteur de puissance, a isolement entree-sortie ameliore
JPH03268618A (ja) 1990-03-19 1991-11-29 Fuji Electric Co Ltd フィルタ可変機能付伝送装置
JPH0480101U (ja) * 1990-11-26 1992-07-13
JP3441192B2 (ja) 1994-09-28 2003-08-25 新光電気工業株式会社 電子部品用メタルパッケージ
JP3515886B2 (ja) * 1997-09-29 2004-04-05 三菱電機株式会社 半導体装置およびその製造方法
JPH11238823A (ja) 1998-02-23 1999-08-31 Toshiba Corp 半導体パッケージ
JP3336982B2 (ja) 1998-12-16 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
JP3829839B2 (ja) * 2003-11-14 2006-10-04 三菱電機株式会社 高周波パッケージ
JP4519637B2 (ja) 2004-12-28 2010-08-04 株式会社東芝 半導体装置
JP4836760B2 (ja) * 2006-11-28 2011-12-14 京セラ株式会社 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP5806464B2 (ja) 2010-02-03 2015-11-10 株式会社東芝 半導体素子収納用パッケージ及びそれを用いた半導体装置

Also Published As

Publication number Publication date
US8637873B2 (en) 2014-01-28
JP2012124477A (ja) 2012-06-28
EP2458630A2 (en) 2012-05-30
EP2458630B1 (en) 2016-10-12
CN103117254A (zh) 2013-05-22
CN103117254B (zh) 2015-09-30
US20120126246A1 (en) 2012-05-24
EP2458630A3 (en) 2013-08-07

Similar Documents

Publication Publication Date Title
JP5323167B2 (ja) パッケージ
JP5450313B2 (ja) 高周波半導体用パッケージおよびその作製方法
US8471382B2 (en) Package and high frequency terminal structure for the same
KR101504871B1 (ko) 패키지
KR20100029697A (ko) 고주파 패키지 장치 및 그 제조 방법
JP2012038837A (ja) パッケージおよびその作製方法
JP5439415B2 (ja) Ｍｍｉｃ用パッケージ
JP5269864B2 (ja) 半導体装置
JP2009176930A (ja) 半導体装置およびその製造方法
JP2012178525A (ja) パッケージ
JP2012182386A (ja) パッケージ
JP5843703B2 (ja) 高周波半導体用パッケージ
JP5851334B2 (ja) 高周波半導体用パッケージ
JP2012209334A (ja) ミリ波帯用薄型パッケージおよびその製造方法
JP5734727B2 (ja) 半導体装置
JP2010034212A (ja) 高周波セラミックパッケージおよびその作製方法
JP5513991B2 (ja) 高周波モジュールおよびその動作方法
JP6012953B2 (ja) 高周波半導体装置
US20240145413A1 (en) Semiconductor device
JP2012146910A (ja) 半導体装置
JP2012146728A (ja) パッケージ
JP2011250360A (ja) 高周波モジュール
JP2011238842A (ja) 高周波半導体装置およびその製造方法
JP5759777B2 (ja) Ｍｍｉｃ用パッケージ
JP2013118571A (ja) パッケージ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130716

LAPS Cancellation because of no payment of annual fees