JP2014207388A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2014207388A
JP2014207388A JP2013085233A JP2013085233A JP2014207388A JP 2014207388 A JP2014207388 A JP 2014207388A JP 2013085233 A JP2013085233 A JP 2013085233A JP 2013085233 A JP2013085233 A JP 2013085233A JP 2014207388 A JP2014207388 A JP 2014207388A
Authority
JP
Japan
Prior art keywords
bonding
semiconductor package
bonding layer
copper
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013085233A
Other languages
English (en)
Inventor
一考 高木
Kazutaka Takagi
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013085233A priority Critical patent/JP2014207388A/ja
Priority to TW103104890A priority patent/TWI579993B/zh
Priority to KR1020140017711A priority patent/KR20140123893A/ko
Priority to CN201410058300.5A priority patent/CN104103600A/zh
Priority to US14/202,075 priority patent/US9013034B2/en
Publication of JP2014207388A publication Critical patent/JP2014207388A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】反りや歪みが少なく、かつ製造工程を複雑化せずに部材間に安定した接合層が形成された、良好な気密性を有する半導体パッケージを得る。【解決手段】半導体パッケージを構成する部材間の接合に際し、錫等の低融点金属と銅とを含有する接合層を用いることによって、部材の反りや歪みの発生を抑えた温度範囲で接合し、接合後には高融点を得るとともに、各接合層の接合面となる各部材の該当面をいずれも平行な面になるように各部材を構成することによって、各接合層の厚さ方向をすべて同じ方向に揃え、接合層を形成する際の加圧方向を、各部材を積層した方向の一方向としている。【選択図】 図1

Description

本発明の実施形態は、半導体装置等を収容する半導体パッケージに関する。
半導体素子や、その周辺回路等を含んだ半導体装置は、実装や放熱等を考慮して、例えば半導体パッケージの内部に収容し、気密封止して使用されることが多い。半導体装置を半導体パッケージの内部に収容するにあたっては、半導体装置を半導体パッケージの基板にボンディング等によって固着する。
このため、この種の半導体パッケージにおいては、半導体装置をボンディングする際の温度や半導体装置の動作時の温度に対しても、構造的に十分に安定であることが必要になることから、半導体パッケージを組み上げる際は、融点の高い(例えば、780℃以上)銀ろう等を用いて各部材を接合するなど、半導体装置のボンディング時、あるいは半導体装置の動作時の温度よりも十分に高い温度で部材間を接合する。
しかし、銀ろう等を用いた場合は、高温下で組み立てを行うことになるため、素材の異なる部材間における線膨張係数の違い等に起因する反りや歪みを生じることがあり、半導体パッケージとしての機能が低下していた。
特開2006−13241号公報(第10ページ、図1) 特開2005−32834号公報(第11ページ、図1)
そこで本願出願人は、特願2011−235385により、この課題に対処するための提案を行った。この特願2011−235385に開示された技術によれば、銀ろう付けよりも低温(例えば、250〜300℃程度)の接合工程により、半導体パッケージの各部材間を接合でき、しかも接合後は、銀ろうに匹敵する(例えば、750℃程度)融点を持った接合層が形成されるという、優れた技術である。
ただし、接合工程中は、安定した接合層が形成されるように、接合層を挟んで部材間を加圧する必要がある。しかし、接合部毎に異なる複数の方向から同時に加圧することは、工程的に困難であり、また接合工程をより複雑化する。このため、同一の方向(一方向)への加圧によって、部材間を接合するすべての接合層を形成できることが求められていた。なお、このときに形成される接合層は、いずれもその厚さ方向が同一の方向(加圧の方向)に形成されることになる。このように、半導体パッケージの部材間を接合するにあたって、一方向への加圧によってすべての接合層が形成される形状、及び構造の半導体パッケージが望まれていた。
本実施の形態は、上述の事情を考慮してなされたものであり、反りや歪みが少なく、製造工程を複雑化せずに安定した接合層を形成して良好な気密性を維持する半導体パッケージを提供することを目的とする。
上記目的を達成するために、本実施形態の半導体パッケージは、上面に半導体装置が固着される固着領域を有する平板状の基板と、平面状の上下2層のセラミック枠からなり、下層のセラミック枠の上面には端子となる配線パターンが形成され、上層のセラミック枠のうち、前記配線パターンの両端に該当する部分は前記下層のセラミック枠よりもその枠幅を細くすることにより前記配線パターンの両端を側壁に露出させて端子を兼ねた形状の側壁とするとともに、前記固着領域を囲み前記基板上面に積層されて一方の開口面が第1の接合層を介して前記基板上面に接合されたセラミック枠体と、前記セラミック枠体の他方の開口面における枠体の形状に対応した形状を有し、前記セラミック枠体の他方の開口面に積層されて第2の接合層を介してこのセラミック枠体に接合されたメタルリングと、前記配線パターン上に積層されて第3の接合層を介してこの配線パターンに接合されたリードとを備え、前記第1の接合層、前記第2の接合層、及び前記第3の接合層は、その組成として錫(Sn)、インジウム(In)及び亜鉛(Zn)のうちの少なくとも1つの金属と、銅(Cu)とを含み、前記接合層の厚さ方向の両端となる対向する2面の接合面のどちらか一方の面に向けて前記金属の含有量が減少し、同方向に前記銅の含有量が増加することを特徴とする。
本実施形態に係る半導体パッケージの一実施例の外観を示す斜視図。 図1に例示した半導体パッケージの分解斜視図。 図1に例示した半導体パッケージのIa−Ibでの断面をモデル化して示す断面図。 図1に例示した半導体パッケージのセラミック枠体の構造の一例を示す分解斜視図。
以下に、本実施形態に係る半導体パッケージを実施するための最良の形態について、図1乃至図4を参照して説明する。
図1は、本実施形態に係る半導体パッケージの一実施例の外観を示す斜視図であり、図2は、その分解斜視図である。また、図3は、図1のIa−Ibに沿った断面をモデル化して示す断面図である。この半導体パッケージ1は、これらの図に示したように、基板11、配線パターン13が形成されたセラミック枠体12、メタルリング14、及び配線パターン13に接合されるリード15を備えている。
そして、基板11とセラミック枠体12とは接合層16aにより接合され、セラミック枠体12とメタルリング14とは接合層16bにより接合され、配線パターン13とリード15とは接合層16cにより接合されて、半導体パッケージとして一体化されている。また、各接合層16(16a、16b、及び16c)は、その厚さ方向が同一方向に形成されている。本実施例では図3に例示したように、各接合層の厚さ方向は、いずれも紙面上での上下方向、すなわち各部材を積層した方向に形成されている。
基板11は、例えば銅、あるいは銅合金により平板状に形成されており、その上面に半導体装置等が固着される固着領域11aを備えている。セラミック枠体12は、この固着領域11aを囲む四角形の枠体形状を有しており、下側の開口面12aと上側の開口面12bとは、互いに平行な平面をなしている。そして、固着領域11aを囲むように基板11上に積層され、下側の開口面12aと基板11との接触面を接合面として、接合層16aを介して基板11と接合されている。
また、セラミック枠体12の側壁には、枠体内外を貫通して2本の配線パターン13(13a、及び13b)が形成されている。これらの配線パターン13は、ともに平行な開口面である下側の開口面12a及び上側の開口面12bと平行な面上に形成されており、その上側の開口面12b側の表面が露出するように形成されている。本実施例においては、セラミック枠体12の対向する側壁をそれぞれ階段状に形成して、その階段面上に配線パターン13を露出させている。
このような形状のセラミック枠体12の形成法の一例を図4に示す。この図4に示した事例では、まず、上下に平行な開口面を有する2つの枠体として、セラミック製の下側枠体121、及び上側枠体122を形成する。これら2つの枠体は重ね合わせたときに下側枠体121の上面が階段面として露出するように、下側枠体121を幅広な形状にする。そして、下側枠体121の上面の内縁と外縁との間に2本の配線パターン13a、及び13bを形成後、上側枠体122を重ね合わせ、さらにこれらを焼成して一体化することによって、本実施例のセラミック枠体12を得ることができる。
メタルリング14は、セラミック枠体12の上側の開口面12b側の枠体形状に対応した形状を有しており、例えば、鉄(Fe)にニッケル(Ni)及びコバルト(Co)を配合した合金であるコバール材等が用いられる。そして、セラミック枠体12の上側の開口面12b上に積層されて、接合層16bを介してセラミック枠体12と接合されている。このメタルリング14は、セラミック枠体12の上側の開口面12bの表面の凹凸やうねりを吸収するので、例えばこの半導体パッケージ1に半導体装置等を収容後、さらにキャップ等(図示せず)を積層して封止する際に、その間の気密を良好に維持する。
2つのリード15(15a、及び15b)は、2本の配線パターン13a、及び13bのセラミック枠体12から外側に露出した部位の表面に、接合層16cを介して接合されている。これらのリード15には、例えば銅やコバール材等が用いられ、この半導体パッケージ1に収容される半導体装置等に、配線パターン13を介して信号を接続するための端子となる。
3つの接合層16(16a、16b、及び16c)は、いずれも銅と低融点金属としての錫とを含み、その組成は、各接合層の厚さ方向の両端となる対向する2面の接合面のうち、どちらか一方に向けて、錫の含有量が減少するとともに銅の含有量が増加して形成されている。本実施形態においては、このような組成の接合層16を、例えば銅と錫の液相拡散により形成している。
銅と錫の液相拡散は、250℃〜300℃の温度範囲で生じるので、銀ろうで接合する場合の温度(例えば780℃以上)よりも低い温度で接合層を形成することができる。このため、パッケージとして一体化した時に、反りや歪みの発生を抑えることができる。しかも、銅と錫の液相拡散により形成される化合物の融点は、例えば750℃程度であり、銀ろうによる接合に匹敵するので、半導体装置のボンディング温度や動作温度に対しても構造的に安定している。
各接合層16を形成するにあたっては、例えば、まず接合対象の両部材等の接合面のどちらか一方にスパッタリング等により銅層を形成し、他方の接合面には同様にスパッタリング等で銅層、錫層の順に形成した上で、接合面同士を積層するように接触させ、加圧しながら必要な温度範囲(例えば250℃〜300℃)に加熱する。そして、この状態を維持すると、低融点金属である錫が、しだいに層の厚さ方向に向かって銅層に拡散してゆく。さらに、この状態を所定時間継続することによって、所望の接合層を形成する。
このようにして形成された接合層16中では、錫が拡散していった方向に対応する接合層の厚さ方向に、錫の含有量は次第に減少し、その分、逆に銅の含有量が増加する。また、錫層を挟むように両側に銅層を積層して接合層を形成することもでき、この場合には、低融点金属である錫はこれら両側の銅層に拡散してゆくので、その含有量は接合層の厚さ方向に向かって逆V字形に変化したものとなる。
また、低融点金属である錫が接合層の端面まで拡散していない場合や、接合面の部材自体が銅製で接合層としての銅層を兼ねる場合などは、接合後の接合層の両端面となる接合面は、銅層をなしている。さらに、接合面の酸化防止のために、接合対象の部材の接合面に、例えば保護層として、金(Au)または白金(Pt)を用いた金属層を形成した上で上記した接合層16を形成した場合には、接合層16にはこれらの金属も含有される。なお、低融点金属としては、上記した錫以外に、インジウム(In)、または亜鉛(Zn)を用いても、同様に液相拡散による接合層を形成することができる。
上述のように構成された半導体パッケージ1は、基板11、配線パターン13が形成されたセラミック枠体12、メタルリング14、及びリード15の各部材が、上記した組成の接合層16によって接合され、半導体パッケージ1として一体化されている。各部材間を接合するにあたっては、対象の部材の接合面となる部位に、スパッタリング等の必要な処理を施した後に順次積層し、接合層を形成するために加圧・加温する。
ここで、従来の半導体パッケージ等においては、例えば、外形が四角形状をした信号接続用のフィードスルー部を基板上に設け、パッケージの内外を貫通させるために、本実施例のセラミック枠体12に相当する枠体の側壁にフィードスルー部の外形に対応する切り欠きを設けた形状を採用した場合等では、基板上に枠体側壁と四角形状のフィードスルー部とを接合するための接合面が、フィードスルー部の周囲4面(上下及び両側面)に存在することになる。このため、上下面を接合するための接合層と2側面の接合層とでは、その厚さ方向が互いに直交する方向になるので、安定な接合層を形成するには、それぞれの層の厚さ方向となる、異なった方向からの加圧が必要となる。
これに対して、本実施例においては、半導体パッケージとして一体化するために各部材を積層した時に、3つの接合層16の各接合面となる各部材の該当面が、互いに平行になるように各部材を構成しているので、3つの接合層16(16a、16b、及び16c)の厚さ方向はいずれも同じ方向となり、異なった厚さ方向となる接合層はない。このため、これらの接合層16を形成するための加圧方向は、各部材を積層した方向、すなわち図3の断面図においては、紙面上で上から下方向に相当する方向の一方向でよい。従って、各部材間を接合する3つの接合層16は、同一方向(部材の積層方向)の加圧によって形成することができる。
また、各接合層は、例えば250℃〜300℃程度の温度範囲で形成できるので、各部材及び半導体パッケージに反りや歪み等を生じにくく、形成された接合層は、例えば750℃程度の融点を有するので、内部に半導体装置等を固着する際の温度や、半導体装置等の動作温度に対しても構造的に十分に安定なものとなっている。
以上説明したように、本実施例においては、各部材間を接合して半導体パッケージとして一体化する際に、錫等の低融点金属と銅とを含有する接合層を用いて各部材間を接合している。この接合層は、形成する際に加熱及び加圧を必要とするが、加熱温度については、例えば250℃〜300℃程度とすることができるので、部材及び半導体パッケージの反りや歪み等の発生を低減することができる。また、加圧方向については、各接合層の厚さ方向がすべて同じ方向になるように各部材の接合面を構成しているので、いずれの接合層も各部材を積層した方向に加圧することで形成可能であり、製造工程を複雑にすることなく、各部材間を安定な接合層で接合することができる。さらに、この接合層は、例えば750℃程度の高い融点を有するので、パッケージ内に半導体装置等を固着する際の加熱温度や、動作中の半導体装置等からの発熱による温度上昇に対しても、構造的に十分な安定性を維持することができる。
これにより、反りや歪みが少なく、かつ製造工程を複雑化せずに部材間に安定した接合層が形成された、良好な気密性を有する半導体パッケージを得ることができる。
なお、いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1 半導体パッケージ
11 基板
12 セラミック枠体
13 配線パターン
14 メタルリング
15 リード
16 接合層

Claims (6)

  1. 上面に半導体装置が固着される固着領域を有する平板状の基板と、
    平面状の上下2層のセラミック枠からなり、下層のセラミック枠の上面には端子となる配線パターンが形成され、上層のセラミック枠のうち、前記配線パターンの両端に該当する部分は前記下層のセラミック枠よりもその枠幅を細くすることにより前記配線パターンの両端を側壁に露出させて端子を兼ねた形状の側壁とするとともに、前記固着領域を囲み前記基板上面に積層されて一方の開口面が第1の接合層を介して前記基板上面に接合されたセラミック枠体と、
    前記セラミック枠体の他方の開口面における枠体の形状に対応した形状を有し、前記セラミック枠体の他方の開口面に積層されて第2の接合層を介してこのセラミック枠体に接合されたメタルリングと、
    前記配線パターン上に積層されて第3の接合層を介してこの配線パターンに接合されたリードとを備え、
    前記第1の接合層、前記第2の接合層、及び前記第3の接合層は、その組成として錫(Sn)、インジウム(In)及び亜鉛(Zn)のうちの少なくとも1つの金属と、銅(Cu)とを含み、前記接合層の厚さ方向の両端となる対向する2面の接合面のどちらか一方の面に向けて前記金属の含有量が減少し、同方向に前記銅の含有量が増加する
    ことを特徴とする半導体パッケージ。
  2. 前記第1乃至第3の接合層における前記金属の含有量は、前記2面の接合面の両方に向けて減少し、前記銅の含有量は、前記2面の接合面の両方に向けて増加することを特徴とする請求項1に記載の半導体パッケージ。
  3. 前記接合層の2面の接合面は銅層をなしていることを特徴とする請求項2に記載の半導体パッケージ。
  4. 前記接合層は、金(Au)及び白金(Pt)の少なくともいずれかを含有することを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体パッケージ。
  5. 前記基板は銅、または銅合金からなり、前記メタルリングは鉄(Fe)にニッケル(Ni)及びコバルト(Co)を配合した合金からなり、前記リードは銅、または鉄(Fe)にニッケル(Ni)及びコバルト(Co)を配合した合金からなることを特徴とする請求項1乃至請求項4のいずれか1項に記載の半導体パッケージ。
  6. 前記セラミック枠体の側面は階段状の外形を有し、前記配線パターンはこの階段面上に露出して形成されていることを特徴とする請求項1乃至請求項5のいずれか1項に記載の半導体パッケージ。
JP2013085233A 2013-04-15 2013-04-15 半導体パッケージ Pending JP2014207388A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013085233A JP2014207388A (ja) 2013-04-15 2013-04-15 半導体パッケージ
TW103104890A TWI579993B (zh) 2013-04-15 2014-02-14 半導體封裝
KR1020140017711A KR20140123893A (ko) 2013-04-15 2014-02-17 반도체 패키지
CN201410058300.5A CN104103600A (zh) 2013-04-15 2014-02-20 半导体封装体
US14/202,075 US9013034B2 (en) 2013-04-15 2014-03-10 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013085233A JP2014207388A (ja) 2013-04-15 2013-04-15 半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2014207388A true JP2014207388A (ja) 2014-10-30

Family

ID=51671618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013085233A Pending JP2014207388A (ja) 2013-04-15 2013-04-15 半導体パッケージ

Country Status (5)

Country Link
US (1) US9013034B2 (ja)
JP (1) JP2014207388A (ja)
KR (1) KR20140123893A (ja)
CN (1) CN104103600A (ja)
TW (1) TWI579993B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020009953A (ja) * 2018-07-10 2020-01-16 住友電工デバイス・イノベーション株式会社 半導体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5588419B2 (ja) * 2011-10-26 2014-09-10 株式会社東芝 パッケージ
US9728510B2 (en) * 2015-04-10 2017-08-08 Analog Devices, Inc. Cavity package with composite substrate
JP6915556B2 (ja) * 2018-01-24 2021-08-04 三菱マテリアル株式会社 半導体モジュールの接合層、半導体モジュール及びその製造方法
KR102325114B1 (ko) * 2019-12-06 2021-11-11 제엠제코(주) 반도체 패키지의 제조 방법
US20220044979A1 (en) * 2020-08-04 2022-02-10 Qorvo Us, Inc. Hermetic package for high cte mismatch
CN112366193B (zh) * 2020-11-02 2021-09-17 上海燧原智能科技有限公司 一种桥接芯片及半导体封装结构
US11823991B2 (en) * 2021-03-26 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Frames stacked on substrate encircling devices and manufacturing method thereof
CN115547939B (zh) * 2022-12-02 2023-03-17 合肥圣达电子科技实业有限公司 一种小体积大电流功率型陶瓷一体化外壳及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068916A (ja) * 2001-08-24 2003-03-07 Sumitomo Electric Ind Ltd 半導体素子収納用パッケージ
JP2006269970A (ja) * 2005-03-25 2006-10-05 Yoshikawa Kogyo Co Ltd 電子部品のはんだ接合方法
WO2008149584A1 (ja) * 2007-06-04 2008-12-11 Murata Manufacturing Co., Ltd. 電子部品装置およびその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4608592A (en) * 1982-07-09 1986-08-26 Nec Corporation Semiconductor device provided with a package for a semiconductor element having a plurality of electrodes to be applied with substantially same voltage
US4649416A (en) * 1984-01-03 1987-03-10 Raytheon Company Microwave transistor package
US4831212A (en) * 1986-05-09 1989-05-16 Nissin Electric Company, Limited Package for packing semiconductor devices and process for producing the same
US5041695A (en) * 1989-06-01 1991-08-20 Westinghouse Electric Corp. Co-fired ceramic package for a power circuit
EP0434264B1 (en) * 1989-12-22 1994-10-12 Westinghouse Electric Corporation Package for power semiconductor components
JP3292798B2 (ja) * 1995-10-04 2002-06-17 三菱電機株式会社 半導体装置
US6301122B1 (en) * 1996-06-13 2001-10-09 Matsushita Electric Industrial Co., Ltd. Radio frequency module with thermally and electrically coupled metal film on insulating substrate
JP2005032834A (ja) 2003-07-08 2005-02-03 Toshiba Corp 半導体チップと基板との接合方法
JP2006013241A (ja) 2004-06-28 2006-01-12 Matsushita Electric Ind Co Ltd 半導体装置用パッケージ、および半導体装置
WO2008146531A1 (ja) * 2007-05-29 2008-12-04 Kyocera Corporation 電子部品収納用パッケージ、及び電子装置
JP5561460B2 (ja) * 2009-06-03 2014-07-30 新光電気工業株式会社 配線基板および配線基板の製造方法
US8637873B2 (en) 2010-11-18 2014-01-28 Kabushiki Kaisha Toshiba Package and high frequency terminal structure for the same
JP2012209334A (ja) 2011-03-29 2012-10-25 Toshiba Corp ミリ波帯用薄型パッケージおよびその製造方法
JP2013077741A (ja) 2011-09-30 2013-04-25 Toshiba Corp 半導体装置、接合金属層付き半導体素子、実装部材、並びに半導体装置の製造方法
JP5588419B2 (ja) 2011-10-26 2014-09-10 株式会社東芝 パッケージ
JP2013187303A (ja) 2012-03-07 2013-09-19 Toshiba Corp 半導体装置およびその製造方法、並びに実装部材
JP2013187418A (ja) 2012-03-08 2013-09-19 Toshiba Corp 半導体装置およびその製造方法、並びに実装部材
JP5976379B2 (ja) 2012-04-26 2016-08-23 株式会社東芝 電子機器及びその製造方法
JP2014049700A (ja) 2012-09-03 2014-03-17 Toshiba Corp 部材の接合構造およびその接合方法、パッケージ
JP2014053384A (ja) 2012-09-05 2014-03-20 Toshiba Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068916A (ja) * 2001-08-24 2003-03-07 Sumitomo Electric Ind Ltd 半導体素子収納用パッケージ
JP2006269970A (ja) * 2005-03-25 2006-10-05 Yoshikawa Kogyo Co Ltd 電子部品のはんだ接合方法
WO2008149584A1 (ja) * 2007-06-04 2008-12-11 Murata Manufacturing Co., Ltd. 電子部品装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020009953A (ja) * 2018-07-10 2020-01-16 住友電工デバイス・イノベーション株式会社 半導体装置
US11508672B2 (en) 2018-07-10 2022-11-22 Sumitomo Electric Device Innovations, Inc. Semiconductor device

Also Published As

Publication number Publication date
US9013034B2 (en) 2015-04-21
TW201501262A (zh) 2015-01-01
TWI579993B (zh) 2017-04-21
KR20140123893A (ko) 2014-10-23
US20140306334A1 (en) 2014-10-16
CN104103600A (zh) 2014-10-15

Similar Documents

Publication Publication Date Title
JP2014207388A (ja) 半導体パッケージ
JP2014207389A (ja) 半導体パッケージ
JP5617991B2 (ja) 電子部品装置およびその製造方法
JP5522045B2 (ja) 電子部品装置およびその製造方法
JP2012094701A (ja) 半導体素子収納用パッケージおよびこれを備えたモジュール
JP6360678B2 (ja) モジュールおよびその製造方法
JP5667490B2 (ja) コネクタ
JP2012156428A (ja) 電子部品収納用パッケージ、およびそれを備えた電子装置
JP2013187303A (ja) 半導体装置およびその製造方法、並びに実装部材
TW201428903A (zh) 電子裝置及其製造方法
JP6993220B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP2012234879A (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP5123079B2 (ja) 電子部品用の蓋体
JP2013172258A (ja) 水晶発振器
JP5123081B2 (ja) 電子部品用の蓋体及び圧電振動子並びに圧電発振器
JP2013157483A (ja) 電子回路装置およびその製造方法
JP2021034607A (ja) 熱電変換デバイスおよび製造方法
JP2013098777A (ja) 水晶デバイス
JP2015192008A (ja) 半導体素子収納用パッケージおよび半導体装置
JP5882868B2 (ja) 圧電装置ならびに圧電装置の製造方法
JP2019145644A (ja) 電子装置およびその製造方法
JP2009049174A (ja) 半導体装置及びその製造方法
JPH11186422A (ja) 金属キャップ及びその製造方法、並びにそれを用いた弾性表面波装置
JP2015220444A (ja) パッケージ及びパッケージの製造方法
JP2016163005A (ja) パッケージ用部品、電子部品および電子部品の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20150218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150916

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160226

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20160422