JP2003068916A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2003068916A JP2003068916A JP2001254052A JP2001254052A JP2003068916A JP 2003068916 A JP2003068916 A JP 2003068916A JP 2001254052 A JP2001254052 A JP 2001254052A JP 2001254052 A JP2001254052 A JP 2001254052A JP 2003068916 A JP2003068916 A JP 2003068916A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- package
- frame
- insulator frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体素子搭載用パッケージにおける基板の
熱伝導率を更に向上させると共に、パッケージ重量の大
幅な軽量化を図る。また、絶縁体枠と基板との接合時
に、ガラスセラミック焼結体からなる絶縁体枠へのクラ
ック等の発生を防止する。 【解決手段】 基板１はＡｌＮ、ｃＢＮ又はダイヤモン
ドにメタライズを施したものであり、且つ絶縁体枠２
（枠体２ａ、２ｂ）は熱膨張率が５.０ｐｐｍ／℃以下
のガラスセラミック焼結体からなり、絶縁体枠２内に
銅、金、銀の少なくとも１種からなる配線導体３が埋設
されている。また、基板１と絶縁体枠２とが、金１２重
量％及びゲルマニウム８８重量％の共晶合金をロウ材と
して接合されている。
熱伝導率を更に向上させると共に、パッケージ重量の大
幅な軽量化を図る。また、絶縁体枠と基板との接合時
に、ガラスセラミック焼結体からなる絶縁体枠へのクラ
ック等の発生を防止する。 【解決手段】 基板１はＡｌＮ、ｃＢＮ又はダイヤモン
ドにメタライズを施したものであり、且つ絶縁体枠２
（枠体２ａ、２ｂ）は熱膨張率が５.０ｐｐｍ／℃以下
のガラスセラミック焼結体からなり、絶縁体枠２内に
銅、金、銀の少なくとも１種からなる配線導体３が埋設
されている。また、基板１と絶縁体枠２とが、金１２重
量％及びゲルマニウム８８重量％の共晶合金をロウ材と
して接合されている。
Description
【０００１】
【発明の属する技術分野】本発明は、内部の基板上に半
導体素子を搭載して収納する半導体素子収納用パッケー
ジに関するものである。
導体素子を搭載して収納する半導体素子収納用パッケー
ジに関するものである。
【０００２】
【従来の技術】近年、情報機器の高性能化や軽薄短小化
に伴い、それを構成する半導体素子も高速化・高密度化
が進んでいる。そのため、半導体素子の動作時に発生す
る単位面積、単位体積当たりの発熱量が増大し、半導体
素子を正常且つ安定に作動させるためには、その熱をい
かに効率的に放熱させるかが課題となっている。
に伴い、それを構成する半導体素子も高速化・高密度化
が進んでいる。そのため、半導体素子の動作時に発生す
る単位面積、単位体積当たりの発熱量が増大し、半導体
素子を正常且つ安定に作動させるためには、その熱をい
かに効率的に放熱させるかが課題となっている。
【０００３】更に最近では、ＷＤＭ（波長分割多重伝
送）など多重通信の普及に伴って、送信・受信モジュー
ルの部品数が飛躍的に増大している。しかし、部品数の
増大により通信機器全体の重量が増加すると、それに伴
って通信機器実装ボード等の機械的設計強度を増やさな
くてはならず、通信機器サイズの増大や通信機器コスト
の上昇を招く。そこで、半導体素子収納用パッケージ単
体の重量を極力軽くしなくてはならないという課題も生
まれてきた。
送）など多重通信の普及に伴って、送信・受信モジュー
ルの部品数が飛躍的に増大している。しかし、部品数の
増大により通信機器全体の重量が増加すると、それに伴
って通信機器実装ボード等の機械的設計強度を増やさな
くてはならず、通信機器サイズの増大や通信機器コスト
の上昇を招く。そこで、半導体素子収納用パッケージ単
体の重量を極力軽くしなくてはならないという課題も生
まれてきた。
【０００４】従来、高放熱性の半導体素子収納用パッケ
ージとして、特開平６−１８１２６７号公報に記載され
るように、金属基板にガラスセラミック焼結体からなる
絶縁体枠を取着したものが知られている。しかしなが
ら、半導体素子が搭載される基板として銅−タングステ
ン合金等の金属基板を用いているため比重が大きく、パ
ッケージの重量が重くなるという欠点を有していた。ま
た、銅−タングステン合金等の金属基板は熱伝導率が必
ずしも十分高いとはいえず、パッケージの放熱性につい
ても更なる向上が望まれている。
ージとして、特開平６−１８１２６７号公報に記載され
るように、金属基板にガラスセラミック焼結体からなる
絶縁体枠を取着したものが知られている。しかしなが
ら、半導体素子が搭載される基板として銅−タングステ
ン合金等の金属基板を用いているため比重が大きく、パ
ッケージの重量が重くなるという欠点を有していた。ま
た、銅−タングステン合金等の金属基板は熱伝導率が必
ずしも十分高いとはいえず、パッケージの放熱性につい
ても更なる向上が望まれている。
【０００５】また、特開平６−１８１２６７号公報に開
示されているように、ガラスセラミックは低温焼成が可
能なため、銅、金、銀等の配線導体を同時焼成法にて作
製することができ、配線導体の透過損失の低減には有効
である。しかし、ガラスセラミックは酸化アルミニウム
等に比較して抗析強度が弱いため、金属基板との線膨張
率の差が大きかったり、接合時の接合温度が高かったり
する場合には、絶縁体枠を金属基板に接合する際に大き
な熱応力がかかり、ガラスセラミック焼結体からなる絶
縁体枠にクラック等が生じるという問題もあった。
示されているように、ガラスセラミックは低温焼成が可
能なため、銅、金、銀等の配線導体を同時焼成法にて作
製することができ、配線導体の透過損失の低減には有効
である。しかし、ガラスセラミックは酸化アルミニウム
等に比較して抗析強度が弱いため、金属基板との線膨張
率の差が大きかったり、接合時の接合温度が高かったり
する場合には、絶縁体枠を金属基板に接合する際に大き
な熱応力がかかり、ガラスセラミック焼結体からなる絶
縁体枠にクラック等が生じるという問題もあった。
【０００６】
【発明が解決しようとする課題】本発明は、このような
従来の事情に鑑み、ガラスセラミック焼結体からなる絶
縁体枠を用いた半導体素子搭載用パッケージについて、
半導体素子を搭載する基板の熱伝導率を更に向上させる
と共に、パッケージ重量の大幅な軽量化を図ることを目
的とする。また、絶縁体枠と基板との接合時に、ガラス
セラミック焼結体の絶縁体枠に大きな熱応力がかかるこ
とを防ぎ、絶縁体枠へのクラック等の発生をなくすこと
を目的とする。
従来の事情に鑑み、ガラスセラミック焼結体からなる絶
縁体枠を用いた半導体素子搭載用パッケージについて、
半導体素子を搭載する基板の熱伝導率を更に向上させる
と共に、パッケージ重量の大幅な軽量化を図ることを目
的とする。また、絶縁体枠と基板との接合時に、ガラス
セラミック焼結体の絶縁体枠に大きな熱応力がかかるこ
とを防ぎ、絶縁体枠へのクラック等の発生をなくすこと
を目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明が提供する半導体素子搭載用パッケージは、
上面に半導体素子の搭載部を有する基板上に、該半導体
素子搭載部の周囲を囲むように絶縁体枠を取着してなる
半導体素子収納用パッケージであって、前記基板がＡｌ
Ｎ、ｃＢＮ又はダイヤモンドにメタライズを施したもの
であり、且つ前記絶縁体枠は線膨張率が５.０ｐｐｍ／
℃以下のガラスセラミック焼結体からなり、該絶縁体枠
内に銅、金、銀の少なくとも１種を含む金属からなる配
線導体が埋設されていることを特徴とする。
め、本発明が提供する半導体素子搭載用パッケージは、
上面に半導体素子の搭載部を有する基板上に、該半導体
素子搭載部の周囲を囲むように絶縁体枠を取着してなる
半導体素子収納用パッケージであって、前記基板がＡｌ
Ｎ、ｃＢＮ又はダイヤモンドにメタライズを施したもの
であり、且つ前記絶縁体枠は線膨張率が５.０ｐｐｍ／
℃以下のガラスセラミック焼結体からなり、該絶縁体枠
内に銅、金、銀の少なくとも１種を含む金属からなる配
線導体が埋設されていることを特徴とする。
【０００８】また、上記本発明の半導体素子収納用パッ
ケージは、前記基板上の半導体素子搭載部に少なくとも
１つの凹部を有しており、該凹部に半導体素子を搭載す
ることを特徴とするものである。更に、前記基板と絶縁
体枠とが、金１２重量％及びゲルマニウム８８重量％の
共晶合金をロウ材として接合されていることを特徴とす
るものである。
ケージは、前記基板上の半導体素子搭載部に少なくとも
１つの凹部を有しており、該凹部に半導体素子を搭載す
ることを特徴とするものである。更に、前記基板と絶縁
体枠とが、金１２重量％及びゲルマニウム８８重量％の
共晶合金をロウ材として接合されていることを特徴とす
るものである。
【０００９】
【発明の実施の形態】本発明の半導体素子収納用パッケ
ージでは、半導体素子を搭載するための基板として、窒
化ケイ素（ＡｌＮ）、立方晶窒化ホウ素（ｃＢＮ）若し
くはダイヤモンドにそれぞれメタライズを施したものを
用いる。尚、ｃＢＮのなかでも、結合材を含まず、ｃＢ
ＮのみからなるバインダレスｃＢＮ焼結体（以下、Ｔ−
ｃＢＮと称する）は、通常の結合材や焼結剤を含んでい
るｃＢＮ焼結体よりも熱伝導率が高く、好ましい基板材
料である。
ージでは、半導体素子を搭載するための基板として、窒
化ケイ素（ＡｌＮ）、立方晶窒化ホウ素（ｃＢＮ）若し
くはダイヤモンドにそれぞれメタライズを施したものを
用いる。尚、ｃＢＮのなかでも、結合材を含まず、ｃＢ
ＮのみからなるバインダレスｃＢＮ焼結体（以下、Ｔ−
ｃＢＮと称する）は、通常の結合材や焼結剤を含んでい
るｃＢＮ焼結体よりも熱伝導率が高く、好ましい基板材
料である。
【００１０】本発明で基板材料として用いるＡｌＮ、ｃ
ＢＮ、ダイヤモンドは、下記表１に示すように、従来の
基板材である銅−タングステン合金（ＣｕＷ）と比較し
て、熱伝導率が高く且つ比重が大幅に小さい。従って、
従来よりも熱抵抗が小さく、且つ重量の軽い半導体素子
収納用パッケージを得ることができる。
ＢＮ、ダイヤモンドは、下記表１に示すように、従来の
基板材である銅−タングステン合金（ＣｕＷ）と比較し
て、熱伝導率が高く且つ比重が大幅に小さい。従って、
従来よりも熱抵抗が小さく、且つ重量の軽い半導体素子
収納用パッケージを得ることができる。
【００１１】
【表１】
【００１２】また、絶縁体枠のガラスセラミック焼結体
として、線膨張率が５.０ｐｐｍ／℃（５.０×１０−６
／℃）以下のガラスセラミック焼結体を使用する。これ
により、同程度又はそれ以下の線膨張率を有するＡｌ
Ｎ、ｃＢＮ又はダイヤモンドからなる基板との熱膨張差
を小さくして、基板と絶縁体枠とを接合する時に絶縁体
枠に大きな熱応力（抗析力）がかかることを防ぎ、クラ
ック等の発生をなくすことができる。
として、線膨張率が５.０ｐｐｍ／℃（５.０×１０−６
／℃）以下のガラスセラミック焼結体を使用する。これ
により、同程度又はそれ以下の線膨張率を有するＡｌ
Ｎ、ｃＢＮ又はダイヤモンドからなる基板との熱膨張差
を小さくして、基板と絶縁体枠とを接合する時に絶縁体
枠に大きな熱応力（抗析力）がかかることを防ぎ、クラ
ック等の発生をなくすことができる。
【００１３】線膨張率が５.０ｐｐｍ／℃以下のガラス
セラミック焼結体としては、アノーサイト含有、ホウケ
イ酸ガラス含有、コージエライト含有のものなどがあ
り、使用する基板との線膨張率の差が少なくなるように
適宜選択して、基板と組合わせて用いることが好まし
い。例えば、基板がＡｌＮにメタライズを施したもので
あるときは、絶縁体枠はアノーサイト含有ガラスセラミ
ック焼結体が好ましい。また、基板がｃＢＮ又はダイヤ
モンドにメタライズを施したものである場合には、絶縁
体枠としてホウケイ酸ガラス含有又はコージエライト含
有のガラスセラミック焼結体が好適である。
セラミック焼結体としては、アノーサイト含有、ホウケ
イ酸ガラス含有、コージエライト含有のものなどがあ
り、使用する基板との線膨張率の差が少なくなるように
適宜選択して、基板と組合わせて用いることが好まし
い。例えば、基板がＡｌＮにメタライズを施したもので
あるときは、絶縁体枠はアノーサイト含有ガラスセラミ
ック焼結体が好ましい。また、基板がｃＢＮ又はダイヤ
モンドにメタライズを施したものである場合には、絶縁
体枠としてホウケイ酸ガラス含有又はコージエライト含
有のガラスセラミック焼結体が好適である。
【００１４】しかも、上記のガラスセラミックは低温焼
成が可能なため、その絶縁体枠内に銅、金、銀、ＡｇＰ
ｔやＡｇＰｄ等の銀化合物等からなる配線抵抗の低い配
線導体を埋設することができ、配線導体を伝わる信号の
高速伝播が可能となる。
成が可能なため、その絶縁体枠内に銅、金、銀、ＡｇＰ
ｔやＡｇＰｄ等の銀化合物等からなる配線抵抗の低い配
線導体を埋設することができ、配線導体を伝わる信号の
高速伝播が可能となる。
【００１５】更に、ガラスセラミック焼結体からなる絶
縁体枠を基板に接合するためのロウ材として、低融点の
金１２重量％とゲルマニウム８８重量％の共晶合金を用
いることにより、低い温度での接合が可能となり、ガラ
スセラミック焼結体からなる絶縁体枠のクラック等をよ
り一層確実に防止することができる。
縁体枠を基板に接合するためのロウ材として、低融点の
金１２重量％とゲルマニウム８８重量％の共晶合金を用
いることにより、低い温度での接合が可能となり、ガラ
スセラミック焼結体からなる絶縁体枠のクラック等をよ
り一層確実に防止することができる。
【００１６】また、半導体素子を搭載する基板の半導体
素子搭載部には凹部を設け、この凹部に半導体素子を搭
載することによって、搭載されるべき半導体素子の基板
上での位置決めが容易になる。
素子搭載部には凹部を設け、この凹部に半導体素子を搭
載することによって、搭載されるべき半導体素子の基板
上での位置決めが容易になる。
【００１７】
【実施例】実施例１
図１及び図２に発明による半導体素子収納用パッケージ
の具体例を示す。基板１は、半導体素子８（図１では省
略）を搭載すると同時に、半導体素子８から発生した熱
をパッケージの外部に放熱するものであり、幅７.６ｍ
ｍ、長さ８.６ｍｍ、厚さ１.０ｍｍのサイズに切断され
た平板状のＡｌＮ（線膨張率４.５ｐｐｍ／℃）からな
り、その表面に厚さ０.５μｍのＮｉを蒸着にて施し、
その上に厚さ２.０μｍのＡｕを電解メッキにて施した
ものである。
の具体例を示す。基板１は、半導体素子８（図１では省
略）を搭載すると同時に、半導体素子８から発生した熱
をパッケージの外部に放熱するものであり、幅７.６ｍ
ｍ、長さ８.６ｍｍ、厚さ１.０ｍｍのサイズに切断され
た平板状のＡｌＮ（線膨張率４.５ｐｐｍ／℃）からな
り、その表面に厚さ０.５μｍのＮｉを蒸着にて施し、
その上に厚さ２.０μｍのＡｕを電解メッキにて施した
ものである。
【００１８】絶縁体枠２はガラスセラミック焼結体から
なり、最大外形は上記基板１と同じサイズであり、内部
に基板１の半導体素子搭載部を囲むように３.０ｍｍ□
のキャビティーを設けた枠形状のものである。この絶縁
体枠２は、基板１上に搭載した半導体素子８の電極部に
ワイヤボンドを行うためのパッドと外部リード５とを接
続するための配線導体３が形成されている枠体２ａと、
上面にシールリング４を搭載するための枠体２ｂとで構
成され、枠体２ａ、２ｂは厚さが共に０.３ｍｍであ
る。
なり、最大外形は上記基板１と同じサイズであり、内部
に基板１の半導体素子搭載部を囲むように３.０ｍｍ□
のキャビティーを設けた枠形状のものである。この絶縁
体枠２は、基板１上に搭載した半導体素子８の電極部に
ワイヤボンドを行うためのパッドと外部リード５とを接
続するための配線導体３が形成されている枠体２ａと、
上面にシールリング４を搭載するための枠体２ｂとで構
成され、枠体２ａ、２ｂは厚さが共に０.３ｍｍであ
る。
【００１９】この絶縁体枠２（枠体２ａ、２ｂ）は、Ｎ
ＥＣ真空ガラス製ＧＣＳ７１（アノーサイト含有ガラス
セラミック）からなり、線膨張率が上記ＡｌＮの基板１
と近似した５.０ｐｐｍ／℃である。この絶縁体枠２
は、ガラスセラミックのグリーンシート上にＡｇペース
トを用いて配線を厚膜印刷法にて形成し、複数枚のシー
トを１００℃の加熱状態で２００ｋｇ／ｃｍ２の圧力で
ラミネートを行い、その後に９００℃に加熱して本焼成
を行う同時焼成法によって作製した。絶縁体枠２の作製
後、電解メッキ法でＡｇの配線導体３の表面に厚さ２.
０μｍのＡｕメッキを施し、ダイシング法にて所定の形
状に切断した。
ＥＣ真空ガラス製ＧＣＳ７１（アノーサイト含有ガラス
セラミック）からなり、線膨張率が上記ＡｌＮの基板１
と近似した５.０ｐｐｍ／℃である。この絶縁体枠２
は、ガラスセラミックのグリーンシート上にＡｇペース
トを用いて配線を厚膜印刷法にて形成し、複数枚のシー
トを１００℃の加熱状態で２００ｋｇ／ｃｍ２の圧力で
ラミネートを行い、その後に９００℃に加熱して本焼成
を行う同時焼成法によって作製した。絶縁体枠２の作製
後、電解メッキ法でＡｇの配線導体３の表面に厚さ２.
０μｍのＡｕメッキを施し、ダイシング法にて所定の形
状に切断した。
【００２０】尚、溶接又はロウ材により蓋６（図１では
省略）を気密封止するためシールリング４、及び幅０.
３ｍｍ、厚さ０.２ｍｍの外部リード５は、共にＦｅ−
Ｎｉ−Ｃｏ合金で作製されており、圧延加工、打ち抜き
加工、エッチング等の既知の金属加工法によって加工さ
れ、表面に厚さ１.０μｍのＮｉ及び厚さ２.０μｍのＡ
ｕが電解メッキにより施されている。
省略）を気密封止するためシールリング４、及び幅０.
３ｍｍ、厚さ０.２ｍｍの外部リード５は、共にＦｅ−
Ｎｉ−Ｃｏ合金で作製されており、圧延加工、打ち抜き
加工、エッチング等の既知の金属加工法によって加工さ
れ、表面に厚さ１.０μｍのＮｉ及び厚さ２.０μｍのＡ
ｕが電解メッキにより施されている。
【００２１】上記した基板１、絶縁体枠２、シールリン
グ４、及び外部リード５の各々の接合部分に、適切な大
きさに切断されたＡｕ１２重量％とＧｅ８８重量％の共
晶合金からなるロウ材の薄膜ペレットを挿入し、組立て
治具にセットした後、５２０℃の水素炉で加熱を行い、
ＡｕＧｅロウ材７ａで接合させることにより、本発明の
パッケージを作製した。この接合の際に、ガラスセラミ
ック焼結体からなる絶縁体枠２にクラック等が発生する
ことはなかった。
グ４、及び外部リード５の各々の接合部分に、適切な大
きさに切断されたＡｕ１２重量％とＧｅ８８重量％の共
晶合金からなるロウ材の薄膜ペレットを挿入し、組立て
治具にセットした後、５２０℃の水素炉で加熱を行い、
ＡｕＧｅロウ材７ａで接合させることにより、本発明の
パッケージを作製した。この接合の際に、ガラスセラミ
ック焼結体からなる絶縁体枠２にクラック等が発生する
ことはなかった。
【００２２】その後、図２に示すように、半導体素子８
を基板１の半導体素子搭載部に例えばＡｕＳｎロウ材を
用いて搭載し、ワイヤ９で半導体素子８とパッケージと
の間の電気的接合を行った後、金属若しくはセラミック
で作製された蓋６をシールリング４にＡｕＳｎロウ材７
ｂを用いて接合することにより気密封止した。
を基板１の半導体素子搭載部に例えばＡｕＳｎロウ材を
用いて搭載し、ワイヤ９で半導体素子８とパッケージと
の間の電気的接合を行った後、金属若しくはセラミック
で作製された蓋６をシールリング４にＡｕＳｎロウ材７
ｂを用いて接合することにより気密封止した。
【００２３】実施例２
図１及び図２と同様の構造を有するが、基板１としてＴ
−ｃＢＮ基板を用いた半導体素子収納用パッケージの具
体例を示す。即ち、この基板１は、半導体素子８（図１
では省略）を搭載すると同時に、発生した熱をパッケー
ジの外部に放熱するものであり、幅７.６ｍｍ、長さ８.
６ｍｍ、厚さ１.０ｍｍのサイズに切断された平板状の
Ｔ−ｃＢＮ（線膨張率３.７ｐｐｍ／℃）からなり、そ
の表面に厚さ０.１μｍのＴｉ、厚さ０.２μｍのＮｉ及
び厚さ１.０μｍのＡｕを蒸着にて施したものである。
−ｃＢＮ基板を用いた半導体素子収納用パッケージの具
体例を示す。即ち、この基板１は、半導体素子８（図１
では省略）を搭載すると同時に、発生した熱をパッケー
ジの外部に放熱するものであり、幅７.６ｍｍ、長さ８.
６ｍｍ、厚さ１.０ｍｍのサイズに切断された平板状の
Ｔ−ｃＢＮ（線膨張率３.７ｐｐｍ／℃）からなり、そ
の表面に厚さ０.１μｍのＴｉ、厚さ０.２μｍのＮｉ及
び厚さ１.０μｍのＡｕを蒸着にて施したものである。
【００２４】絶縁体枠２は、最大外形が上記基板１と同
じサイズであり、内部に基板１の半導体素子搭載部を囲
むように３.０ｍｍ□のキャビティーを設けた枠形状の
ものである。この絶縁体枠２は、半導体素子８の電極部
にワイヤボンドを行うためのパッドと外部リード５とを
接続する配線導体３が形成されている枠体２ａと、上面
にシールリング４を搭載するための枠体２ｂとで構成さ
れ、枠体２ａ、２ｂは厚さが共に０.３ｍｍである。
じサイズであり、内部に基板１の半導体素子搭載部を囲
むように３.０ｍｍ□のキャビティーを設けた枠形状の
ものである。この絶縁体枠２は、半導体素子８の電極部
にワイヤボンドを行うためのパッドと外部リード５とを
接続する配線導体３が形成されている枠体２ａと、上面
にシールリング４を搭載するための枠体２ｂとで構成さ
れ、枠体２ａ、２ｂは厚さが共に０.３ｍｍである。
【００２５】この絶縁体枠２（枠体２ａ、２ｂ）は、Ｎ
ＥＣ真空ガラス製ＧＣＳ５０Ｅ（ホウケイ酸ガラス含有
ガラスセラミック）からなり、線膨張率が上記Ｔ−ｃＢ
Ｎの基板１と近似した３.８ｐｐｍ／℃である。この絶
縁体枠２は、ガラスセラミックのグリーンシート上にＡ
ｇペーストを用いて厚膜印刷法にて配線を形成し、複数
枚のシートを１００℃の加熱状態で２００ｋｇ／ｃｍ２
の圧力でラミネートした後、９００℃に加熱して本焼成
を行う同時焼成法によって作製した。絶縁体枠２の作製
後、電解メッキ法でＡｇの配線導体３の表面に厚さ２.
０μｍのＡｕメッキを施し、ダイシング法にて所定の形
状に切断した。
ＥＣ真空ガラス製ＧＣＳ５０Ｅ（ホウケイ酸ガラス含有
ガラスセラミック）からなり、線膨張率が上記Ｔ−ｃＢ
Ｎの基板１と近似した３.８ｐｐｍ／℃である。この絶
縁体枠２は、ガラスセラミックのグリーンシート上にＡ
ｇペーストを用いて厚膜印刷法にて配線を形成し、複数
枚のシートを１００℃の加熱状態で２００ｋｇ／ｃｍ２
の圧力でラミネートした後、９００℃に加熱して本焼成
を行う同時焼成法によって作製した。絶縁体枠２の作製
後、電解メッキ法でＡｇの配線導体３の表面に厚さ２.
０μｍのＡｕメッキを施し、ダイシング法にて所定の形
状に切断した。
【００２６】尚、溶接又はロウ材により蓋６（図１では
省略）を気密封止するためシールリング４、及び幅０.
３ｍｍ、厚さ０.２ｍｍの外部リード５は、共にＦｅ−
Ｎｉ−Ｃｏ合金で作製されており、圧延加工、打ち抜き
加工、エッチング等の既知の金属加工法によって加工さ
れ、表面に厚さ１.０μｍのＮｉ及び厚さ２.０μｍのＡ
ｕが電解メッキにより施されている。
省略）を気密封止するためシールリング４、及び幅０.
３ｍｍ、厚さ０.２ｍｍの外部リード５は、共にＦｅ−
Ｎｉ−Ｃｏ合金で作製されており、圧延加工、打ち抜き
加工、エッチング等の既知の金属加工法によって加工さ
れ、表面に厚さ１.０μｍのＮｉ及び厚さ２.０μｍのＡ
ｕが電解メッキにより施されている。
【００２７】上記した基板１、絶縁体枠２、シールリン
グ４、及び外部リード５の各々の接合部分に、適切な大
きさに切断されたＡｕ１２重量％とＧｅ８８重量％の共
晶合金からなるロウ材の薄膜ペレットを挿入し、組立て
治具にセットした後、５２０℃の水素炉で加熱を行い、
ＡｕＧｅロウ材７ａで接合させることにより、本発明の
パッケージを作製した。この接合の際に、ガラスセラミ
ック焼結体からなる絶縁体枠２にクラック等が発生する
ことはなかった。
グ４、及び外部リード５の各々の接合部分に、適切な大
きさに切断されたＡｕ１２重量％とＧｅ８８重量％の共
晶合金からなるロウ材の薄膜ペレットを挿入し、組立て
治具にセットした後、５２０℃の水素炉で加熱を行い、
ＡｕＧｅロウ材７ａで接合させることにより、本発明の
パッケージを作製した。この接合の際に、ガラスセラミ
ック焼結体からなる絶縁体枠２にクラック等が発生する
ことはなかった。
【００２８】その後、半導体素子８を基板１の半導体素
子搭載部に例えばＡｕＳｎロウ材を用いて搭載し、ワイ
ヤ９で半導体素子８とパッケージとの間の電気的接合を
行った後、金属若しくはセラミックで作製された蓋６を
シールリング４にＡｕＳｎロウ材７ｂを用いて接合する
ことにより気密封止した。
子搭載部に例えばＡｕＳｎロウ材を用いて搭載し、ワイ
ヤ９で半導体素子８とパッケージとの間の電気的接合を
行った後、金属若しくはセラミックで作製された蓋６を
シールリング４にＡｕＳｎロウ材７ｂを用いて接合する
ことにより気密封止した。
【００２９】実施例３
図１及び図２と同様の構造を有するが、基板１としてダ
イヤモンド基板を用いた半導体素子収納用パッケージの
具体例を示す。即ち、この基板１は、半導体素子８（図
１では省略）を搭載すると同時に、発生した熱をパッケ
ージの外部に放熱するものであり、幅７.６ｍｍ、長さ
８.６ｍｍ、厚さ１.０ｍｍのサイズに切断された平板状
の気相合成ダイヤモンド（線膨張率２.３ｐｐｍ／℃）
からなり、その表面に厚さ０.１μｍのＴｉ、厚さ０.２
μｍのＮｉ、及び厚さ１.０μｍのＡｕを蒸着にて施し
たものである。
イヤモンド基板を用いた半導体素子収納用パッケージの
具体例を示す。即ち、この基板１は、半導体素子８（図
１では省略）を搭載すると同時に、発生した熱をパッケ
ージの外部に放熱するものであり、幅７.６ｍｍ、長さ
８.６ｍｍ、厚さ１.０ｍｍのサイズに切断された平板状
の気相合成ダイヤモンド（線膨張率２.３ｐｐｍ／℃）
からなり、その表面に厚さ０.１μｍのＴｉ、厚さ０.２
μｍのＮｉ、及び厚さ１.０μｍのＡｕを蒸着にて施し
たものである。
【００３０】絶縁体枠２は、最大外形が上記基板１と同
じサイズであり、内部に基板１の半導体素子搭載部を囲
むように３.０ｍｍ□のキャビティーを設けた枠形状の
ものである。この絶縁体枠２は、半導体素子８の電極部
にワイヤボンドを行うためのパッドと外部リード５とを
接続する配線導体３が形成されている枠体２ａと、上面
にシールリング４を搭載するための枠体２ｂとで構成さ
れ、枠体２ａ、２ｂは厚さが共に０.３ｍｍである。
じサイズであり、内部に基板１の半導体素子搭載部を囲
むように３.０ｍｍ□のキャビティーを設けた枠形状の
ものである。この絶縁体枠２は、半導体素子８の電極部
にワイヤボンドを行うためのパッドと外部リード５とを
接続する配線導体３が形成されている枠体２ａと、上面
にシールリング４を搭載するための枠体２ｂとで構成さ
れ、枠体２ａ、２ｂは厚さが共に０.３ｍｍである。
【００３１】この絶縁体枠２（枠体２ａ、２ｂ）は、Ｎ
ＥＣ真空ガラス製ＧＣＳ４４（コージェライト含有ガラ
スセラミック）からなり、線膨張率が上記ダイヤモンド
の基板１と近似した３.５ｐｐｍ／℃である。この絶縁
体枠２は、ガラスセラミックのグリーンシート上にＡｇ
ペーストを用いて厚膜印刷法で配線を形成し、複数枚の
シートを１００℃の加熱状態で２００ｋｇ／ｃｍ２の圧
力でラミネートした後、９００℃に加熱して本焼成を行
う同時焼成法によって作製した。絶縁体枠２の作製後、
電解メッキ法でＡｇの配線導体３の表面に厚さ２.０μ
ｍのＡｕメッキを施し、ダイシング法にて所定の形状に
切断した。
ＥＣ真空ガラス製ＧＣＳ４４（コージェライト含有ガラ
スセラミック）からなり、線膨張率が上記ダイヤモンド
の基板１と近似した３.５ｐｐｍ／℃である。この絶縁
体枠２は、ガラスセラミックのグリーンシート上にＡｇ
ペーストを用いて厚膜印刷法で配線を形成し、複数枚の
シートを１００℃の加熱状態で２００ｋｇ／ｃｍ２の圧
力でラミネートした後、９００℃に加熱して本焼成を行
う同時焼成法によって作製した。絶縁体枠２の作製後、
電解メッキ法でＡｇの配線導体３の表面に厚さ２.０μ
ｍのＡｕメッキを施し、ダイシング法にて所定の形状に
切断した。
【００３２】尚、溶接又はロウ材により蓋６（図１では
省略）を気密封止するためシールリング４、及び幅０.
３ｍｍ、厚さ０.２ｍｍの外部リード５は、共にＦｅ−
Ｎｉ−Ｃｏ合金で作製されており、圧延加工、打ち抜き
加工、エッチング等の既知の金属加工法によって加工さ
れ、表面に厚さ１.０μｍのＮｉ及び厚さ２.０μｍのＡ
ｕが電解メッキにより施されている。
省略）を気密封止するためシールリング４、及び幅０.
３ｍｍ、厚さ０.２ｍｍの外部リード５は、共にＦｅ−
Ｎｉ−Ｃｏ合金で作製されており、圧延加工、打ち抜き
加工、エッチング等の既知の金属加工法によって加工さ
れ、表面に厚さ１.０μｍのＮｉ及び厚さ２.０μｍのＡ
ｕが電解メッキにより施されている。
【００３３】上記した基板１、絶縁体枠２、シールリン
グ４、及び外部リード５の各々の接合部分に、適切な大
きさに切断されたＡｕ１２重量％とＧｅ８８重量％の共
晶合金からなるロウ材の薄膜ペレットを挿入し、組立て
治具にセットした後、５２０℃の水素炉で加熱を行い、
ＡｕＧｅロウ材７ａで接合させることにより、本発明の
パッケージを作製した。この接合の際に、ガラスセラミ
ック焼結体からなる絶縁体枠２にクラック等が発生する
ことはなかった。
グ４、及び外部リード５の各々の接合部分に、適切な大
きさに切断されたＡｕ１２重量％とＧｅ８８重量％の共
晶合金からなるロウ材の薄膜ペレットを挿入し、組立て
治具にセットした後、５２０℃の水素炉で加熱を行い、
ＡｕＧｅロウ材７ａで接合させることにより、本発明の
パッケージを作製した。この接合の際に、ガラスセラミ
ック焼結体からなる絶縁体枠２にクラック等が発生する
ことはなかった。
【００３４】その後、半導体素子８を基板１の半導体素
子搭載部に例えばＡｕＳｎロウ材を用いて搭載し、ワイ
ヤ９で半導体素子８とパッケージとの間の電気的接合を
行った後、金属若しくはセラミックで作製された蓋６を
シールリング４にＡｕＳｎロウ材７ｂを用いて接合する
ことにより気密封止した。
子搭載部に例えばＡｕＳｎロウ材を用いて搭載し、ワイ
ヤ９で半導体素子８とパッケージとの間の電気的接合を
行った後、金属若しくはセラミックで作製された蓋６を
シールリング４にＡｕＳｎロウ材７ｂを用いて接合する
ことにより気密封止した。
【００３５】比較例１
図１及び図２と同様の構造を有するが、基板１として従
来のＣｕＷ基板を用いた半導体素子収納用パッケージの
具体例を示す。即ち、この基板１は、半導体素子８（図
１では省略）を搭載すると同時に、発生した熱をパッケ
ージの外部に放熱するものであり、幅７.６ｍｍ、長さ
８.６ｍｍ、厚さ１.０ｍｍのサイズに切断された平板状
のＣｕＷ（線膨張率６.５ｐｐｍ／℃）からなり、表面
に厚さ０.５μｍのＮｉを蒸着にて施し、その上に厚さ
２.０μｍのＡｕを電解メッキにて施したものである。
来のＣｕＷ基板を用いた半導体素子収納用パッケージの
具体例を示す。即ち、この基板１は、半導体素子８（図
１では省略）を搭載すると同時に、発生した熱をパッケ
ージの外部に放熱するものであり、幅７.６ｍｍ、長さ
８.６ｍｍ、厚さ１.０ｍｍのサイズに切断された平板状
のＣｕＷ（線膨張率６.５ｐｐｍ／℃）からなり、表面
に厚さ０.５μｍのＮｉを蒸着にて施し、その上に厚さ
２.０μｍのＡｕを電解メッキにて施したものである。
【００３６】絶縁体枠２は、最大外形が上記基板１と同
じサイズであり、内部に基板１の半導体素子搭載部を囲
むように３.０ｍｍ□のキャビティーを設けた枠形状の
ものである。この絶縁体枠２は、半導体素子８の電極部
にワイヤボンドを行うためのパッドと外部リード５とを
接続する配線導体３が形成されている枠体２ａと、上面
にシールリング４を搭載するための枠体２ｂとで構成さ
れ、枠体２ａ、２ｂは厚さが共に０.３ｍｍである。
じサイズであり、内部に基板１の半導体素子搭載部を囲
むように３.０ｍｍ□のキャビティーを設けた枠形状の
ものである。この絶縁体枠２は、半導体素子８の電極部
にワイヤボンドを行うためのパッドと外部リード５とを
接続する配線導体３が形成されている枠体２ａと、上面
にシールリング４を搭載するための枠体２ｂとで構成さ
れ、枠体２ａ、２ｂは厚さが共に０.３ｍｍである。
【００３７】この絶縁体枠２（枠体２ａ、２ｂ）は、線
膨張率が上記ＣｕＷの基板１と近似したガラスセラミッ
ク、例えば特開平６−１８１２６７号公報に開示されて
いるガラスセラミック（線膨張率約６.０ｐｐｍ／℃）
である。このガラスセラミックのグリーンシート上にＡ
ｇペーストを用いて厚膜印刷法にて配線を形成し、複数
枚のシートを加熱状態でラミネートした後、８００℃〜
１０００℃に加熱して本焼成を行う同時焼成法によって
作製した。絶縁体枠２の作製後、電解メッキ法でＡｇの
配線導体の表面に厚さ２.０μｍのＡｕメッキを施し、
ダイシング法にて所定の形状に切断した。
膨張率が上記ＣｕＷの基板１と近似したガラスセラミッ
ク、例えば特開平６−１８１２６７号公報に開示されて
いるガラスセラミック（線膨張率約６.０ｐｐｍ／℃）
である。このガラスセラミックのグリーンシート上にＡ
ｇペーストを用いて厚膜印刷法にて配線を形成し、複数
枚のシートを加熱状態でラミネートした後、８００℃〜
１０００℃に加熱して本焼成を行う同時焼成法によって
作製した。絶縁体枠２の作製後、電解メッキ法でＡｇの
配線導体の表面に厚さ２.０μｍのＡｕメッキを施し、
ダイシング法にて所定の形状に切断した。
【００３８】尚、溶接又はロウ材により蓋６（図１では
省略）を気密封止するためシールリング４、及び幅０.
３ｍｍ、厚さ０.２ｍｍの外部リード５は、共にＦｅ−
Ｎｉ−Ｃｏ合金で作製されており、圧延加工、打ち抜き
加工、エッチング等の既知の金属加工法によって加工さ
れ、表面に厚さ１.０μｍのＮｉ及び厚さ２.０μｍのＡ
ｕが電解メッキにより施されている。
省略）を気密封止するためシールリング４、及び幅０.
３ｍｍ、厚さ０.２ｍｍの外部リード５は、共にＦｅ−
Ｎｉ−Ｃｏ合金で作製されており、圧延加工、打ち抜き
加工、エッチング等の既知の金属加工法によって加工さ
れ、表面に厚さ１.０μｍのＮｉ及び厚さ２.０μｍのＡ
ｕが電解メッキにより施されている。
【００３９】上記した基板１、絶縁体枠２、シールリン
グ４、及び外部リード５の各々の接合部分に、適切な大
きさに切断されたＡｕ１２重量％とＧｅ８８重量％の共
晶合金からなるロウ材の薄膜ペレットを挿入し、組立て
治具にセットした後、５２０℃の水素炉で加熱を行い、
ＡｕＧｅロウ材７ａで接合させることにより、比較例１
のパッケージを作製した。
グ４、及び外部リード５の各々の接合部分に、適切な大
きさに切断されたＡｕ１２重量％とＧｅ８８重量％の共
晶合金からなるロウ材の薄膜ペレットを挿入し、組立て
治具にセットした後、５２０℃の水素炉で加熱を行い、
ＡｕＧｅロウ材７ａで接合させることにより、比較例１
のパッケージを作製した。
【００４０】その後、半導体素子８を基板１の半導体素
子搭載部に例えばＡｕＳｎロウ材を用いて搭載し、ワイ
ヤ９で半導体素子８とパッケージとの間の電気的接合を
行った後、金属若しくはセラミックで作製された蓋６を
シールリング４にＡｕＳｎロウ材７ｂを用いて接合する
ことにより気密封止した。
子搭載部に例えばＡｕＳｎロウ材を用いて搭載し、ワイ
ヤ９で半導体素子８とパッケージとの間の電気的接合を
行った後、金属若しくはセラミックで作製された蓋６を
シールリング４にＡｕＳｎロウ材７ｂを用いて接合する
ことにより気密封止した。
【００４１】実施例４
図３に発明による半導体素子収納用パッケージの別の具
体例を示す。図３に示すパッケージおいて、基板１は基
板１ａと基板１ｂとで構成され、共にＡｌＮ（線膨張率
４.５ｐｐｍ／℃）からなっている。
体例を示す。図３に示すパッケージおいて、基板１は基
板１ａと基板１ｂとで構成され、共にＡｌＮ（線膨張率
４.５ｐｐｍ／℃）からなっている。
【００４２】即ち、基板１ａは、半導体素子８を搭載す
ると同時に、発生した熱をパッケージの外部に放熱する
ものであり、幅７.６ｍｍ、長さ８.６ｍｍ、厚さ１.０
ｍｍのサイズに切断された平板状である。一方、基板１
ｂは、上記基板１ａと同じ外形を有し、内部を３.０ｍ
ｍ□にくり抜いた枠状であって、基板１ａと一体となっ
て半導体素子搭載部に凹部を形成している。これらの基
板１ａ、１ｂは、その表面に厚さ０.５μｍのＮｉを蒸
着にて施し、その上に厚さ２.０μｍのＡｕを電解メッ
キにて施してある。
ると同時に、発生した熱をパッケージの外部に放熱する
ものであり、幅７.６ｍｍ、長さ８.６ｍｍ、厚さ１.０
ｍｍのサイズに切断された平板状である。一方、基板１
ｂは、上記基板１ａと同じ外形を有し、内部を３.０ｍ
ｍ□にくり抜いた枠状であって、基板１ａと一体となっ
て半導体素子搭載部に凹部を形成している。これらの基
板１ａ、１ｂは、その表面に厚さ０.５μｍのＮｉを蒸
着にて施し、その上に厚さ２.０μｍのＡｕを電解メッ
キにて施してある。
【００４３】絶縁体枠２はガラスセラミック焼結体から
なり、最大外形は上記基板１（１ａ、１ｂ）と同じサイ
ズであり、内部に基板１の半導体素子搭載部を囲むよう
に３.０ｍｍ□のキャビティーを設けた枠形状のもので
ある。この絶縁体枠２は、基板１上に搭載した半導体素
子８の電極部にワイヤボンドを行うためのパッドと外部
リード５とを接続するための配線導体３が形成されてい
る枠体２ａと、上面にシールリング４を搭載するための
枠体２ｂとで構成され、枠体２ａ、２ｂは厚さが共に
０.３ｍｍである。
なり、最大外形は上記基板１（１ａ、１ｂ）と同じサイ
ズであり、内部に基板１の半導体素子搭載部を囲むよう
に３.０ｍｍ□のキャビティーを設けた枠形状のもので
ある。この絶縁体枠２は、基板１上に搭載した半導体素
子８の電極部にワイヤボンドを行うためのパッドと外部
リード５とを接続するための配線導体３が形成されてい
る枠体２ａと、上面にシールリング４を搭載するための
枠体２ｂとで構成され、枠体２ａ、２ｂは厚さが共に
０.３ｍｍである。
【００４４】この絶縁体枠２（枠体２ａ、２ｂ）は、Ｎ
ＥＣ真空ガラス製ＧＣＳ７１（アノーサイト含有ガラス
セラミック）からなり、線膨張率が上記ＡｌＮの基板１
と近似した５.０ｐｐｍ／℃である。この絶縁体枠２
は、ガラスセラミックのグリーンシート上にＡｇペース
トを用いて配線を厚膜印刷法にて形成し、複数枚のシー
トを１００℃の加熱状態で２００ｋｇ／ｃｍ２の圧力で
ラミネートを行い、その後に９００℃に加熱して本焼成
を行う同時焼成法によって作製した。絶縁体枠２の作製
後、電解メッキ法でＡｇの配線導体３の表面に厚さ２.
０μｍのＡｕメッキを施し、ダイシング法にて所定の形
状に切断した。
ＥＣ真空ガラス製ＧＣＳ７１（アノーサイト含有ガラス
セラミック）からなり、線膨張率が上記ＡｌＮの基板１
と近似した５.０ｐｐｍ／℃である。この絶縁体枠２
は、ガラスセラミックのグリーンシート上にＡｇペース
トを用いて配線を厚膜印刷法にて形成し、複数枚のシー
トを１００℃の加熱状態で２００ｋｇ／ｃｍ２の圧力で
ラミネートを行い、その後に９００℃に加熱して本焼成
を行う同時焼成法によって作製した。絶縁体枠２の作製
後、電解メッキ法でＡｇの配線導体３の表面に厚さ２.
０μｍのＡｕメッキを施し、ダイシング法にて所定の形
状に切断した。
【００４５】尚、溶接又はロウ材により蓋６を気密封止
するためシールリング４、及び幅０.３ｍｍ、厚さ０.２
ｍｍの外部リード５は、共にＦｅ−Ｎｉ−Ｃｏ合金で作
製されており、圧延加工、打ち抜き加工、エッチング等
の既知の金属加工法によって加工され、表面に厚さ１.
０μｍのＮｉ及び厚さ２.０μｍのＡｕが電解メッキに
より施されている。
するためシールリング４、及び幅０.３ｍｍ、厚さ０.２
ｍｍの外部リード５は、共にＦｅ−Ｎｉ−Ｃｏ合金で作
製されており、圧延加工、打ち抜き加工、エッチング等
の既知の金属加工法によって加工され、表面に厚さ１.
０μｍのＮｉ及び厚さ２.０μｍのＡｕが電解メッキに
より施されている。
【００４６】上記した基板１ａ、基板１ｂ、絶縁体枠
２、シールリング４、及び外部リード５の各々の接合部
分に、適切な大きさに切断されたＡｕ１２重量％とＧｅ
８８重量％の共晶合金からなるロウ材の薄膜ペレットを
挿入し、組立て治具にセットした後、５２０℃の水素炉
で加熱を行い、ＡｕＧｅロウ材７ａで接合させることに
より、本発明のパッケージを作製した。この接合の際
に、ガラスセラミック焼結体からなる絶縁体枠２（枠体
２ａ、２ｂ）にクラック等が発生することはなかった。
２、シールリング４、及び外部リード５の各々の接合部
分に、適切な大きさに切断されたＡｕ１２重量％とＧｅ
８８重量％の共晶合金からなるロウ材の薄膜ペレットを
挿入し、組立て治具にセットした後、５２０℃の水素炉
で加熱を行い、ＡｕＧｅロウ材７ａで接合させることに
より、本発明のパッケージを作製した。この接合の際
に、ガラスセラミック焼結体からなる絶縁体枠２（枠体
２ａ、２ｂ）にクラック等が発生することはなかった。
【００４７】その後、半導体素子８を基板１の半導体素
子搭載部に例えばＡｕＳｎロウ材を用いて搭載し、ワイ
ヤ９で半導体素子８とパッケージとの間の電気的接合を
行った後、金属若しくはセラミックで作製された蓋６を
シールリング４にＡｕＳｎロウ材７ｂを用いて接合する
ことにより気密封止した。
子搭載部に例えばＡｕＳｎロウ材を用いて搭載し、ワイ
ヤ９で半導体素子８とパッケージとの間の電気的接合を
行った後、金属若しくはセラミックで作製された蓋６を
シールリング４にＡｕＳｎロウ材７ｂを用いて接合する
ことにより気密封止した。
【００４８】尚、上記の具体例では基板１ａと基板１ｂ
を別体として作製したが、射出成形法等により基板１ａ
と基板１ｂを一体加工した基板を用いてもよい。
を別体として作製したが、射出成形法等により基板１ａ
と基板１ｂを一体加工した基板を用いてもよい。
【００４９】実施例５
図３と同様の構造を有するが、基板１が基板１ａと基板
１ｂとで構成され、共にＴ−ｃＢＮ（線膨張率３.７ｐ
ｐｍ／℃）からなる半導体素子収納用パッケージの具体
例を示す。
１ｂとで構成され、共にＴ−ｃＢＮ（線膨張率３.７ｐ
ｐｍ／℃）からなる半導体素子収納用パッケージの具体
例を示す。
【００５０】即ち、基板１ａは、半導体素子８を搭載す
ると同時に、発生した熱をパッケージの外部に放熱する
ものであり、幅７.６ｍｍ、長さ８.６ｍｍ、厚さ１.０
ｍｍのサイズに切断された平板状である。一方、基板１
ｂは、上記基板１ａと同じ外形を有し、内部を３.０ｍ
ｍ□にエキシマレーザーでくり抜いた枠状であって、基
板１ａと一体となって半導体素子搭載部に凹部を形成し
ている。これらの基板１ａ、１ｂは、その表面に厚さ
０.１μｍのＴｉ、厚さ０.２μｍのＮｉ及び厚さ１.０
μｍのＡｕを蒸着にて施してある。
ると同時に、発生した熱をパッケージの外部に放熱する
ものであり、幅７.６ｍｍ、長さ８.６ｍｍ、厚さ１.０
ｍｍのサイズに切断された平板状である。一方、基板１
ｂは、上記基板１ａと同じ外形を有し、内部を３.０ｍ
ｍ□にエキシマレーザーでくり抜いた枠状であって、基
板１ａと一体となって半導体素子搭載部に凹部を形成し
ている。これらの基板１ａ、１ｂは、その表面に厚さ
０.１μｍのＴｉ、厚さ０.２μｍのＮｉ及び厚さ１.０
μｍのＡｕを蒸着にて施してある。
【００５１】絶縁体枠２は、最大外形が上記基板１（１
ａ、１ｂ）と同じサイズであり、内部に基板１の半導体
素子搭載部を囲むように３.０ｍｍ□のキャビティーを
設けた枠形状のものである。この絶縁体枠２は、半導体
素子８の電極部にワイヤボンドを行うためのパッドと外
部リード５とを接続する配線導体３が形成されている枠
体２ａと、上面にシールリング４を搭載するための枠体
２ｂとで構成され、枠体２ａ、２ｂは厚さが共に０.３
ｍｍである。
ａ、１ｂ）と同じサイズであり、内部に基板１の半導体
素子搭載部を囲むように３.０ｍｍ□のキャビティーを
設けた枠形状のものである。この絶縁体枠２は、半導体
素子８の電極部にワイヤボンドを行うためのパッドと外
部リード５とを接続する配線導体３が形成されている枠
体２ａと、上面にシールリング４を搭載するための枠体
２ｂとで構成され、枠体２ａ、２ｂは厚さが共に０.３
ｍｍである。
【００５２】この絶縁体枠２（枠体２ａ、２ｂ）は、Ｎ
ＥＣ真空ガラス製ＧＣＳ５０Ｅ（ホウケイ酸ガラス含有
ガラスセラミック）からなり、線膨張率が上記Ｔ−ｃＢ
Ｎの基板１と近似した３.８ｐｐｍ／℃である。この絶
縁体枠２は、ガラスセラミックのグリーンシート上にＡ
ｇペーストを用いて厚膜印刷法にて配線を形成し、複数
枚のシートを１００℃の加熱状態で２００ｋｇ／ｃｍ２
の圧力でラミネートした後、９００℃に加熱して本焼成
を行う同時焼成法によって作製した。絶縁体枠２の作製
後、電解メッキ法でＡｇの配線導体３の表面に厚さ２.
０μｍのＡｕメッキを施し、ダイシング法にて所定の形
状に切断した。
ＥＣ真空ガラス製ＧＣＳ５０Ｅ（ホウケイ酸ガラス含有
ガラスセラミック）からなり、線膨張率が上記Ｔ−ｃＢ
Ｎの基板１と近似した３.８ｐｐｍ／℃である。この絶
縁体枠２は、ガラスセラミックのグリーンシート上にＡ
ｇペーストを用いて厚膜印刷法にて配線を形成し、複数
枚のシートを１００℃の加熱状態で２００ｋｇ／ｃｍ２
の圧力でラミネートした後、９００℃に加熱して本焼成
を行う同時焼成法によって作製した。絶縁体枠２の作製
後、電解メッキ法でＡｇの配線導体３の表面に厚さ２.
０μｍのＡｕメッキを施し、ダイシング法にて所定の形
状に切断した。
【００５３】尚、溶接又はロウ材により蓋６を気密封止
するためシールリング４、及び幅０.３ｍｍ、厚さ０.２
ｍｍの外部リード５は、共にＦｅ−Ｎｉ−Ｃｏ合金で作
製されており、圧延加工、打ち抜き加工、エッチング等
の既知の金属加工法によって加工され、表面に厚さ１.
０μｍのＮｉ及び厚さ２.０μｍのＡｕが電解メッキに
より施されている。
するためシールリング４、及び幅０.３ｍｍ、厚さ０.２
ｍｍの外部リード５は、共にＦｅ−Ｎｉ−Ｃｏ合金で作
製されており、圧延加工、打ち抜き加工、エッチング等
の既知の金属加工法によって加工され、表面に厚さ１.
０μｍのＮｉ及び厚さ２.０μｍのＡｕが電解メッキに
より施されている。
【００５４】上記した基板１ａ、基板１ｂ、絶縁体枠
２、シールリング４、及び外部リード５の各々の接合部
分に、適切な大きさに切断されたＡｕ１２重量％とＧｅ
８８重量％の共晶合金からなるロウ材の薄膜ペレットを
挿入し、組立て治具にセットした後、５２０℃の水素炉
で加熱を行い、ＡｕＧｅロウ材７ａで接合させることに
より、本発明のパッケージを作製した。この接合の際
に、ガラスセラミック焼結体からなる絶縁体枠２（枠体
２ａ、２ｂ）にクラック等が発生することはなかった。
２、シールリング４、及び外部リード５の各々の接合部
分に、適切な大きさに切断されたＡｕ１２重量％とＧｅ
８８重量％の共晶合金からなるロウ材の薄膜ペレットを
挿入し、組立て治具にセットした後、５２０℃の水素炉
で加熱を行い、ＡｕＧｅロウ材７ａで接合させることに
より、本発明のパッケージを作製した。この接合の際
に、ガラスセラミック焼結体からなる絶縁体枠２（枠体
２ａ、２ｂ）にクラック等が発生することはなかった。
【００５５】その後、半導体素子８を基板１の半導体素
子搭載部に例えばＡｕＳｎロウ材を用いて搭載し、ワイ
ヤ９で半導体素子８とパッケージとの間の電気的接合を
行った後、金属若しくはセラミックで作製された蓋６を
シールリング４にＡｕＳｎロウ材７ｂを用いて接合する
ことにより気密封止した。
子搭載部に例えばＡｕＳｎロウ材を用いて搭載し、ワイ
ヤ９で半導体素子８とパッケージとの間の電気的接合を
行った後、金属若しくはセラミックで作製された蓋６を
シールリング４にＡｕＳｎロウ材７ｂを用いて接合する
ことにより気密封止した。
【００５６】尚、上記の具体例では基板１ａと基板１ｂ
を別体として作製したが、エキシマレーザーによるエッ
チングにより基板１ａと基板１ｂを一体加工した基板を
用いてもよい。
を別体として作製したが、エキシマレーザーによるエッ
チングにより基板１ａと基板１ｂを一体加工した基板を
用いてもよい。
【００５７】実施例６
図３と同様の構造を有するが、基板１が基板１ａと基板
１ｂとで構成され、共に気相合成ダイヤモンド（線膨張
率２.３ｐｐｍ／℃）からなる半導体素子収納用パッケ
ージの具体例を示す。
１ｂとで構成され、共に気相合成ダイヤモンド（線膨張
率２.３ｐｐｍ／℃）からなる半導体素子収納用パッケ
ージの具体例を示す。
【００５８】即ち、基板１ａは、半導体素子８を搭載す
ると同時に、発生した熱をパッケージの外部に放熱する
ものであり、幅７.６ｍｍ、長さ８.６ｍｍ、厚さ１.０
ｍｍのサイズに切断された平板状である。一方、基板１
ｂは、上記基板１ａと同じ外形を有し、内部を３.０ｍ
ｍ□にエキシマレーザーでくり抜いた枠状であって、基
板１ａと一体となって半導体素子搭載部に凹部を形成し
ている。これらの基板１ａ、１ｂは、その表面に厚さ
０.１μｍのＴｉ、厚さ０.２μｍのＮｉ及び厚さ１.０
μｍのＡｕを蒸着にて施してある。
ると同時に、発生した熱をパッケージの外部に放熱する
ものであり、幅７.６ｍｍ、長さ８.６ｍｍ、厚さ１.０
ｍｍのサイズに切断された平板状である。一方、基板１
ｂは、上記基板１ａと同じ外形を有し、内部を３.０ｍ
ｍ□にエキシマレーザーでくり抜いた枠状であって、基
板１ａと一体となって半導体素子搭載部に凹部を形成し
ている。これらの基板１ａ、１ｂは、その表面に厚さ
０.１μｍのＴｉ、厚さ０.２μｍのＮｉ及び厚さ１.０
μｍのＡｕを蒸着にて施してある。
【００５９】絶縁体枠２は、最大外形が上記基板１（１
ａ、１ｂ）と同じサイズであり、内部に基板１の半導体
素子搭載部を囲むように３.０ｍｍ□のキャビティーを
設けた枠形状のものである。この絶縁体枠２は、半導体
素子８の電極部にワイヤボンドを行うためのパッドと外
部リード５とを接続する配線導体３が形成されている枠
体２ａと、上面にシールリング４を搭載するための枠体
２ｂとで構成され、枠体２ａ、２ｂは厚さが共に０.３
ｍｍである。
ａ、１ｂ）と同じサイズであり、内部に基板１の半導体
素子搭載部を囲むように３.０ｍｍ□のキャビティーを
設けた枠形状のものである。この絶縁体枠２は、半導体
素子８の電極部にワイヤボンドを行うためのパッドと外
部リード５とを接続する配線導体３が形成されている枠
体２ａと、上面にシールリング４を搭載するための枠体
２ｂとで構成され、枠体２ａ、２ｂは厚さが共に０.３
ｍｍである。
【００６０】この絶縁体枠２（枠体２ａ、２ｂ）は、Ｎ
ＥＣ真空ガラス製ＧＣＳ４４（コージェライト含有ガラ
スセラミック）からなり、線膨張率が上記ダイヤモンド
の基板１と近似した３.５ｐｐｍ／℃である。この絶縁
体枠２は、ガラスセラミックのグリーンシート上にＡｇ
ペーストを用いて厚膜印刷法にて配線を形成し、複数枚
のシートを１００℃の加熱状態で２００ｋｇ／ｃｍ２の
圧力でラミネートした後、９００℃に加熱して本焼成を
行う同時焼成法によって作製した。絶縁体枠２の作製
後、電解メッキ法でＡｇの配線導体３の表面に厚さ２.
０μｍのＡｕメッキを施し、ダイシング法にて所定の形
状に切断した。
ＥＣ真空ガラス製ＧＣＳ４４（コージェライト含有ガラ
スセラミック）からなり、線膨張率が上記ダイヤモンド
の基板１と近似した３.５ｐｐｍ／℃である。この絶縁
体枠２は、ガラスセラミックのグリーンシート上にＡｇ
ペーストを用いて厚膜印刷法にて配線を形成し、複数枚
のシートを１００℃の加熱状態で２００ｋｇ／ｃｍ２の
圧力でラミネートした後、９００℃に加熱して本焼成を
行う同時焼成法によって作製した。絶縁体枠２の作製
後、電解メッキ法でＡｇの配線導体３の表面に厚さ２.
０μｍのＡｕメッキを施し、ダイシング法にて所定の形
状に切断した。
【００６１】尚、溶接又はロウ材により蓋６を気密封止
するためシールリング４、及び幅０.３ｍｍ、厚さ０.２
ｍｍの外部リード５は、共にＦｅ−Ｎｉ−Ｃｏ合金で作
製されており、圧延加工、打ち抜き加工、エッチング等
の既知の金属加工法によって加工され、表面に厚さ１.
０μｍのＮｉ及び厚さ２.０μｍのＡｕが電解メッキに
より施されている。
するためシールリング４、及び幅０.３ｍｍ、厚さ０.２
ｍｍの外部リード５は、共にＦｅ−Ｎｉ−Ｃｏ合金で作
製されており、圧延加工、打ち抜き加工、エッチング等
の既知の金属加工法によって加工され、表面に厚さ１.
０μｍのＮｉ及び厚さ２.０μｍのＡｕが電解メッキに
より施されている。
【００６２】上記した基板１ａ、基板１ｂ、絶縁体枠
２、シールリング４、及び外部リード５の各々の接合部
分に、適切な大きさに切断されたＡｕ１２重量％とＧｅ
８８重量％の共晶合金からなるロウ材の薄膜ペレットを
挿入し、組立て治具にセットした後、５２０℃の水素炉
で加熱を行い、ＡｕＧｅロウ材７ａで接合させることに
より、本発明のパッケージを作製した。この接合の際
に、ガラスセラミック焼結体からなる絶縁体枠２（枠体
２ａ、２ｂ）にクラック等が発生することはなかった。
２、シールリング４、及び外部リード５の各々の接合部
分に、適切な大きさに切断されたＡｕ１２重量％とＧｅ
８８重量％の共晶合金からなるロウ材の薄膜ペレットを
挿入し、組立て治具にセットした後、５２０℃の水素炉
で加熱を行い、ＡｕＧｅロウ材７ａで接合させることに
より、本発明のパッケージを作製した。この接合の際
に、ガラスセラミック焼結体からなる絶縁体枠２（枠体
２ａ、２ｂ）にクラック等が発生することはなかった。
【００６３】その後、半導体素子８を基板１の半導体素
子搭載部に例えばＡｕＳｎロウ材を用いて搭載し、ワイ
ヤ９で半導体素子８とパッケージとの間の電気的接合を
行った後、金属若しくはセラミックで作製された蓋６を
シールリング４にＡｕＳｎロウ材７ｂを用いて接合する
ことにより気密封止した。
子搭載部に例えばＡｕＳｎロウ材を用いて搭載し、ワイ
ヤ９で半導体素子８とパッケージとの間の電気的接合を
行った後、金属若しくはセラミックで作製された蓋６を
シールリング４にＡｕＳｎロウ材７ｂを用いて接合する
ことにより気密封止した。
【００６４】尚、上記の具体例では基板１ａと基板１ｂ
を別体として作製したが、エキシマレーザーによるエッ
チングにより基板１ａと基板１ｂを一体加工した基板を
用いてもよい。
を別体として作製したが、エキシマレーザーによるエッ
チングにより基板１ａと基板１ｂを一体加工した基板を
用いてもよい。
【００６５】比較例２
図３と同様の構造を有するが、基板１ａと基板１ｂで構
成される基板１が、従来のＣｕＷ（線膨張率６.５ｐｐ
ｍ／℃）からなる半導体素子収納用パッケージの具体例
を示す。
成される基板１が、従来のＣｕＷ（線膨張率６.５ｐｐ
ｍ／℃）からなる半導体素子収納用パッケージの具体例
を示す。
【００６６】即ち、基板１ａは、半導体素子８を搭載す
ると同時に、発生した熱をパッケージの外部に放熱する
ものであり、幅７.６ｍｍ、長さ８.６ｍｍ、厚さ１.０
ｍｍのサイズに切断された平板状である。一方、基板１
ｂは、上記基板１ａと同じ外形を有し、内部を３.０ｍ
ｍ□にエキシマレーザーでくり抜いた枠状であって、基
板１ａと一体となって半導体素子搭載部に凹部を形成し
ている。これらの基板１ａ、１ｂは、その表面に厚さ
０.５μｍのＮｉを蒸着にて施し、その上に厚さ２.０μ
ｍのＡｕを電気メッキにて施してある。
ると同時に、発生した熱をパッケージの外部に放熱する
ものであり、幅７.６ｍｍ、長さ８.６ｍｍ、厚さ１.０
ｍｍのサイズに切断された平板状である。一方、基板１
ｂは、上記基板１ａと同じ外形を有し、内部を３.０ｍ
ｍ□にエキシマレーザーでくり抜いた枠状であって、基
板１ａと一体となって半導体素子搭載部に凹部を形成し
ている。これらの基板１ａ、１ｂは、その表面に厚さ
０.５μｍのＮｉを蒸着にて施し、その上に厚さ２.０μ
ｍのＡｕを電気メッキにて施してある。
【００６７】絶縁体枠２は、最大外形が上記基板１（１
ａ、１ｂ）と同じサイズであり、内部に基板１の半導体
素子搭載部を囲むように３.０ｍｍ□のキャビティーを
設けた枠形状のものである。この絶縁体枠２は、半導体
素子８の電極部にワイヤボンドを行うためのパッドと外
部リード５とを接続する配線導体３が形成されている枠
体２ａと、上面にシールリング４を搭載するための枠体
２ｂとで構成され、枠体２ａ、２ｂは厚さが共に０.３
ｍｍである。
ａ、１ｂ）と同じサイズであり、内部に基板１の半導体
素子搭載部を囲むように３.０ｍｍ□のキャビティーを
設けた枠形状のものである。この絶縁体枠２は、半導体
素子８の電極部にワイヤボンドを行うためのパッドと外
部リード５とを接続する配線導体３が形成されている枠
体２ａと、上面にシールリング４を搭載するための枠体
２ｂとで構成され、枠体２ａ、２ｂは厚さが共に０.３
ｍｍである。
【００６８】この絶縁体枠２（枠体２ａ、２ｂ）は、線
膨張率が上記ＣｕＷの基板１と近似したガラスセラミッ
ク、例えば特開平６−１８１２６７号公報に開示されて
いるガラスセラミック（線膨張率約６.０ｐｐｍ／℃）
である。このガラスセラミックのグリーンシート上にＡ
ｇペーストを用いて厚膜印刷法にて配線を形成し、複数
枚のシートを加熱状態でラミネートした後、８００℃〜
１０００℃に加熱して本焼成を行う同時焼成法によって
作製した。絶縁体枠２の作製後、電解メッキ法でＡｇの
配線導体の表面に厚さ２.０μｍのＡｕメッキを施し、
ダイシング法にて所定の形状に切断した。
膨張率が上記ＣｕＷの基板１と近似したガラスセラミッ
ク、例えば特開平６−１８１２６７号公報に開示されて
いるガラスセラミック（線膨張率約６.０ｐｐｍ／℃）
である。このガラスセラミックのグリーンシート上にＡ
ｇペーストを用いて厚膜印刷法にて配線を形成し、複数
枚のシートを加熱状態でラミネートした後、８００℃〜
１０００℃に加熱して本焼成を行う同時焼成法によって
作製した。絶縁体枠２の作製後、電解メッキ法でＡｇの
配線導体の表面に厚さ２.０μｍのＡｕメッキを施し、
ダイシング法にて所定の形状に切断した。
【００６９】尚、溶接又はロウ材により蓋６を気密封止
するためシールリング４、及び幅０.３ｍｍ、厚さ０.２
ｍｍの外部リード５は、共にＦｅ−Ｎｉ−Ｃｏ合金で作
製されており、圧延加工、打ち抜き加工、エッチング等
の既知の金属加工法によって加工され、表面に厚さ１.
０μｍのＮｉ及び厚さ２.０μｍのＡｕが電解メッキに
より施されている。
するためシールリング４、及び幅０.３ｍｍ、厚さ０.２
ｍｍの外部リード５は、共にＦｅ−Ｎｉ−Ｃｏ合金で作
製されており、圧延加工、打ち抜き加工、エッチング等
の既知の金属加工法によって加工され、表面に厚さ１.
０μｍのＮｉ及び厚さ２.０μｍのＡｕが電解メッキに
より施されている。
【００７０】上記した基板１ａ、基板１ｂ、絶縁体枠
２、シールリング４、及び外部リード５の各々の接合部
分に、適切な大きさに切断されたＡｕ１２重量％とＧｅ
８８重量％の共晶合金からなるロウ材の薄膜ペレットを
挿入し、組立て治具にセットした後、５２０℃の水素炉
で加熱を行い、ＡｕＧｅロウ材７ａで接合させることに
より、比較例１のパッケージを作製した。
２、シールリング４、及び外部リード５の各々の接合部
分に、適切な大きさに切断されたＡｕ１２重量％とＧｅ
８８重量％の共晶合金からなるロウ材の薄膜ペレットを
挿入し、組立て治具にセットした後、５２０℃の水素炉
で加熱を行い、ＡｕＧｅロウ材７ａで接合させることに
より、比較例１のパッケージを作製した。
【００７１】その後、半導体素子８を基板１の半導体素
子搭載部に例えばＡｕＳｎロウ材を用いて搭載し、ワイ
ヤ９で半導体素子８とパッケージとの間の電気的接合を
行った後、金属若しくはセラミックで作製された蓋６を
シールリング４にＡｕＳｎロウ材７ｂを用いて接合する
ことにより気密封止した。
子搭載部に例えばＡｕＳｎロウ材を用いて搭載し、ワイ
ヤ９で半導体素子８とパッケージとの間の電気的接合を
行った後、金属若しくはセラミックで作製された蓋６を
シールリング４にＡｕＳｎロウ材７ｂを用いて接合する
ことにより気密封止した。
【００７２】上記した実施例１〜６及び比較例１〜２の
各パッケージについて、その熱抵抗と重さを計算により
求め、その結果を下記表２に示した。尚、各パッケージ
の熱抵抗は、底面温度一定で、１ｍｍ□の均一熱源があ
った場合の熱抵抗値である。この結果から、従来のパッ
ケージよりも熱抵抗が低減でき、且つ重量も軽い半導体
素子収納用パッケージが得られることが分かる。
各パッケージについて、その熱抵抗と重さを計算により
求め、その結果を下記表２に示した。尚、各パッケージ
の熱抵抗は、底面温度一定で、１ｍｍ□の均一熱源があ
った場合の熱抵抗値である。この結果から、従来のパッ
ケージよりも熱抵抗が低減でき、且つ重量も軽い半導体
素子収納用パッケージが得られることが分かる。
【００７３】
【表２】
【００７４】尚、上記した実施例１〜６においては配線
導体としてＡｇを用いたが、Ａｇ以外にも、ＡｕやＣ
ｕ、及びＡｇＰｔ、ＡｇＰｄのような銀化合物等の配線
抵抗の低い金属を用いても良い。また、半導体素子を搭
載する基板と絶縁体枠は、気密封止可能な構造であれ
ば、必ずしも同じ形状にする必要はない。
導体としてＡｇを用いたが、Ａｇ以外にも、ＡｕやＣ
ｕ、及びＡｇＰｔ、ＡｇＰｄのような銀化合物等の配線
抵抗の低い金属を用いても良い。また、半導体素子を搭
載する基板と絶縁体枠は、気密封止可能な構造であれ
ば、必ずしも同じ形状にする必要はない。
【００７５】また、本発明は上述の実施例に限定される
ものではなく、本発明の趣旨を逸脱しない範囲であれば
サイズや用途など種々の変更が可能である。例えば、上
記各実施例では電子部品として半導体素子を収容するパ
ッケージを例に挙げて説明したが、表面波素子等の他の
電子部品を収容するパッケージであってもよい。
ものではなく、本発明の趣旨を逸脱しない範囲であれば
サイズや用途など種々の変更が可能である。例えば、上
記各実施例では電子部品として半導体素子を収容するパ
ッケージを例に挙げて説明したが、表面波素子等の他の
電子部品を収容するパッケージであってもよい。
【００７６】
【発明の効果】本発明によれば、半導体素子を搭載する
基板の熱伝導率を従来よりも更に向上させ、極めて放熱
性に優れた半導体素子収容用パッケージを提供すると同
時に、パッケージ重量の大幅な軽量化を達成することが
できる。また、絶縁体枠を構成するガラスセラミック焼
結体と基板との線膨張率を適合させることで、絶縁体枠
と基板の接合時に、絶縁体枠へのクラック等の発生をな
くすことができる。
基板の熱伝導率を従来よりも更に向上させ、極めて放熱
性に優れた半導体素子収容用パッケージを提供すると同
時に、パッケージ重量の大幅な軽量化を達成することが
できる。また、絶縁体枠を構成するガラスセラミック焼
結体と基板との線膨張率を適合させることで、絶縁体枠
と基板の接合時に、絶縁体枠へのクラック等の発生をな
くすことができる。
【図１】本発明による半導体素子収容用パッケージの一
具体例を示す概略の斜視図である。
具体例を示す概略の斜視図である。
【図２】本発明による半導体素子収容用パッケージの一
具体例を示す概略の断面図である。
具体例を示す概略の断面図である。
【図３】本発明による半導体素子収容用パッケージの他
の具体例を示す概略の断面図である。
の具体例を示す概略の断面図である。
１、１ａ、１ｂ 基板
２ 絶縁体枠
２ａ、２ｂ 枠体
３ 配線導体
４ シールリング
５ 外部リード
６ 蓋
７ａ ＡｕＧｅロウ材
７ｂ ＡｕＳｎロウ材
８ 半導体素子
Claims (3)
- 【請求項１】 上面に半導体素子の搭載部を有する基板
上に、該半導体素子搭載部の周囲を囲むように絶縁体枠
を取着してなる半導体素子収納用パッケージであって、
前記基板がＡｌＮ、ｃＢＮ又はダイヤモンドにメタライ
ズを施したものであり、且つ前記絶縁体枠は線膨張率が
５.０ｐｐｍ／℃以下のガラスセラミック焼結体からな
り、該絶縁体枠内に銅、金、銀の少なくとも１種を含む
金属からなる配線導体が埋設されていることを特徴とす
る半導体素子収納用パッケージ。 - 【請求項２】 前記基板上の半導体素子搭載部に少なく
とも１つの凹部を有しており、該凹部に半導体素子を搭
載することを特徴とする、請求項１に記載の半導体素子
収納用パッケージ。 - 【請求項３】 前記基板と絶縁体枠とが、金１２重量％
及びゲルマニウム８８重量％の共晶合金をロウ材として
接合されていることを特徴とする、請求項１又は２に記
載の半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001254052A JP2003068916A (ja) | 2001-08-24 | 2001-08-24 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001254052A JP2003068916A (ja) | 2001-08-24 | 2001-08-24 | 半導体素子収納用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003068916A true JP2003068916A (ja) | 2003-03-07 |
Family
ID=19082268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001254052A Pending JP2003068916A (ja) | 2001-08-24 | 2001-08-24 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003068916A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013105968A (ja) * | 2011-11-16 | 2013-05-30 | Nikkiso Co Ltd | 半導体パッケージ用基板及びその製造方法 |
| JP5367841B2 (ja) * | 2009-12-11 | 2013-12-11 | パイオニア株式会社 | 半導体基板の接合方法およびｍｅｍｓデバイス |
| JP5367842B2 (ja) * | 2009-12-11 | 2013-12-11 | パイオニア株式会社 | 半導体基板の接合方法およびｍｅｍｓデバイス |
| CN104103600A (zh) * | 2013-04-15 | 2014-10-15 | 株式会社东芝 | 半导体封装体 |
| CN104103599A (zh) * | 2013-04-15 | 2014-10-15 | 株式会社东芝 | 半导体封装体 |
-
2001
- 2001-08-24 JP JP2001254052A patent/JP2003068916A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5367841B2 (ja) * | 2009-12-11 | 2013-12-11 | パイオニア株式会社 | 半導体基板の接合方法およびｍｅｍｓデバイス |
| JP5367842B2 (ja) * | 2009-12-11 | 2013-12-11 | パイオニア株式会社 | 半導体基板の接合方法およびｍｅｍｓデバイス |
| JP2013105968A (ja) * | 2011-11-16 | 2013-05-30 | Nikkiso Co Ltd | 半導体パッケージ用基板及びその製造方法 |
| CN104103600A (zh) * | 2013-04-15 | 2014-10-15 | 株式会社东芝 | 半导体封装体 |
| CN104103599A (zh) * | 2013-04-15 | 2014-10-15 | 株式会社东芝 | 半导体封装体 |
| JP2014207388A (ja) * | 2013-04-15 | 2014-10-30 | 株式会社東芝 | 半導体パッケージ |
| JP2014207389A (ja) * | 2013-04-15 | 2014-10-30 | 株式会社東芝 | 半導体パッケージ |
| US9041190B2 (en) | 2013-04-15 | 2015-05-26 | Kabushiki Kaisha Toshiba | Semiconductor package |
| TWI579993B (zh) * | 2013-04-15 | 2017-04-21 | 東芝股份有限公司 | 半導體封裝 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003068916A (ja) | 半導体素子収納用パッケージ | |
| JP2001015635A (ja) | 光半導体素子収納用パッケージ | |
| JP2004221520A (ja) | 発光素子収納用パッケージおよび発光装置 | |
| JP3695706B2 (ja) | 半導体パッケージ | |
| JP2000183253A (ja) | 半導体素子収納用パッケージ | |
| KR100413848B1 (ko) | 광모듈용 밀폐형 패키지 | |
| JP3987649B2 (ja) | 半導体素子収納用パッケージ | |
| JP4377769B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JPH07211822A (ja) | 半導体素子収納用パッケージ | |
| JP6954745B2 (ja) | セラミックパッケージ | |
| JP3659300B2 (ja) | 半導体素子収納用パッケージ | |
| JP3792561B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003124376A (ja) | 半導体素子収納用パッケージ | |
| JP2515660Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3752440B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003037196A (ja) | 光半導体素子収納用パッケージ | |
| JPH09162337A (ja) | 半導体素子収納用パッケージ | |
| JPH09162324A (ja) | 半導体素子収納用パッケージ | |
| JPH06181267A (ja) | 半導体素子収納用パッケージ | |
| JP2003037230A (ja) | 半導体素子収納用パッケージ | |
| JP2003318303A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP2000183199A (ja) | 半導体素子収納用パッケージ | |
| JP2003007885A (ja) | 半導体素子収納用パッケージ | |
| JP2004356392A (ja) | 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置 | |
| JP2003100932A (ja) | 半導体素子収納用パッケージ |