JP2013105968A - 半導体パッケージ用基板及びその製造方法 - Google Patents
半導体パッケージ用基板及びその製造方法 Download PDFInfo
- Publication number
- JP2013105968A JP2013105968A JP2011250264A JP2011250264A JP2013105968A JP 2013105968 A JP2013105968 A JP 2013105968A JP 2011250264 A JP2011250264 A JP 2011250264A JP 2011250264 A JP2011250264 A JP 2011250264A JP 2013105968 A JP2013105968 A JP 2013105968A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- metal layer
- heat sink
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】 半導体パッケージ用基板10は、ヒートシンク12と、前記ヒートシンク12に対してスパッタリングを行うことにより形成される第1のスパッタ層を含む金属層50と、前記金属層50に積層されるとともに、半導体素子18に接続される配線20が形成された基板16と、を備える。さらに、前記金属層50と前記基板16が、大気雰囲気で焼成されることによって接合される。
【選択図】図2
Description
Claims (12)
- ヒートシンクと、
前記ヒートシンクに対してスパッタリングを行うことにより形成される第1のスパッタ層を含む金属層と、
前記金属層に積層されるとともに、半導体素子に接続される配線が形成された基板と、
を備え、
前記金属層と前記基板が、大気雰囲気で焼成されることによって接合されることを特徴とする、半導体パッケージ用基板。 - 請求項1に記載の半導体パッケージ用基板であって、
前記金属層の厚さが、前記ヒートシンク及び前記基板の厚さよりも薄くなるように、前記金属層が形成されていることを特徴とする、半導体パッケージ用基板。 - 請求項1または2に記載の半導体パッケージ用基板であって、
前記基板はLTCC基板であって、
前記ヒートシンクは、炭化珪素、窒化アルミニウムまたはベリリアから構成されることを特徴とする、半導体パッケージ用基板。 - 請求項1から3のいずれか1つに記載の半導体パッケージ用基板であって、
前記金属層は、前記第1のスパッタ層に積層されるとともに前記基板に接する中間層を含むことを特徴とする、半導体パッケージ用基板。 - 請求項1から3のいずれか1つに記載の半導体パッケージ用基板であって、
前記金属層は、前記第1のスパッタ層に対してスパッタリングを行うことにより形成される第2のスパッタ層と、前記第2のスパッタ層に積層されるとともに前記基板に接する中間層を含むことを特徴とする、半導体パッケージ用基板。 - ヒートシンクと、
前記ヒートシンクに対してスパッタリングを行うことにより形成される第1のスパッタ層を含む金属層と、
前記金属層に積層される無機接着剤層と、
前記無機接着剤層に積層されるとともに、半導体素子に接続される配線が形成された基板と、
を備え、
前記基板は予め単独で焼成され、
前記ヒートシンクと、前記金属層と、前記無機接着剤層と、焼成後の前記基板が順に積層され、
前記積層された積層体が圧着され、
前記圧着された積層体が大気雰囲気で焼成されることにより、前記金属層と前記無機接着剤層及び前記無機接着剤層と前記基板が接合されることを特徴とする、半導体パッケージ用基板。 - ヒートシンクに対してスパッタリングを行うことにより形成される第1のスパッタ層を含む金属層を、前記ヒートシンク上に形成し、
前記金属層に、半導体素子に接続される配線が形成された基板を積層し、
前記ヒートシンク、前記金属層及び前記基板が積層された積層体を大気雰囲気で焼成することにより、前記金属層と前記基板を接合することを特徴とする、半導体パッケージ用基板の製造方法。 - 請求項7に記載の半導体パッケージ用基板の製造方法であって、
前記金属層の厚さが、前記ヒートシンク及び前記基板の厚さよりも薄くなるように、前記金属層を形成することを特徴とする、半導体パッケージ用基板の製造方法。 - 請求項7または8に記載の半導体パッケージ用基板の製造方法であって、
前記基板はLTCC基板であって、
前記ヒートシンクは、炭化珪素、窒化アルミニウムまたはベリリアから構成されることを特徴とする、半導体パッケージ用基板の製造方法。 - 請求項7から9のいずれか1つに記載の半導体パッケージ用基板の製造方法であって、
前記金属層は、前記第1のスパッタ層に積層されるとともに前記基板に接する中間層を含むことを特徴とする、半導体パッケージ用基板の製造方法。 - 請求項7から9のいずれか1つに記載の半導体パッケージ用基板の製造方法であって、
前記金属層は、前記第1のスパッタ層に対してスパッタリングを行うことにより形成される第2のスパッタ層と、前記第2のスパッタ層に積層されるとともに前記基板に接する中間層を含むことを特徴とする、半導体パッケージ用基板の製造方法。 - 半導体素子に接続される配線が形成された基板を、予め単独で焼成し、
ヒートシンクに対してスパッタリングを行うことにより形成される第1のスパッタ層を含む金属層を、前記ヒートシンク上に形成し、
前記金属層に無機接着剤層を積層し、
前記無機接着剤層に、焼成後の前記基板を積層し、
前記ヒートシンク、前記金属層、前記無機接着剤層及び焼成後の前記基板が積層された積層体を圧着し、
前記圧着された積層体を大気雰囲気で焼成することにより、前記金属層と前記無機接着剤層及び前記無機接着剤層と前記基板を接合することを特徴とする、半導体パッケージ用基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011250264A JP5571646B2 (ja) | 2011-11-16 | 2011-11-16 | 半導体パッケージ用基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011250264A JP5571646B2 (ja) | 2011-11-16 | 2011-11-16 | 半導体パッケージ用基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013105968A true JP2013105968A (ja) | 2013-05-30 |
JP5571646B2 JP5571646B2 (ja) | 2014-08-13 |
Family
ID=48625285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011250264A Active JP5571646B2 (ja) | 2011-11-16 | 2011-11-16 | 半導体パッケージ用基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5571646B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2858098B1 (en) | 2012-05-08 | 2020-12-02 | Shindengen Electric Manufacturing Co., Ltd. | Method of manufacturing a resin-sealed semiconductor device |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63318146A (ja) * | 1987-06-20 | 1988-12-27 | Shinko Electric Ind Co Ltd | セラミックパッケ−ジとその製造方法 |
JPH0288471A (ja) * | 1988-09-22 | 1990-03-28 | Ngk Insulators Ltd | セラミック接合体 |
JPH02202041A (ja) * | 1989-01-31 | 1990-08-10 | Asahi Glass Co Ltd | 複合型回路装置及び接合用ペースト |
JPH03103337A (ja) * | 1989-09-19 | 1991-04-30 | Asahi Glass Co Ltd | セラミックス接合用ガラス |
JPH04317472A (ja) * | 1991-04-12 | 1992-11-09 | Nec Corp | 絶縁体の接合方法 |
JP2003068916A (ja) * | 2001-08-24 | 2003-03-07 | Sumitomo Electric Ind Ltd | 半導体素子収納用パッケージ |
WO2011049067A1 (ja) * | 2009-10-22 | 2011-04-28 | 三菱マテリアル株式会社 | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、パワーモジュール用基板の製造方法及びヒートシンク付パワーモジュール用基板の製造方法 |
JP2011201760A (ja) * | 2009-10-22 | 2011-10-13 | Mitsubishi Materials Corp | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、パワーモジュール用基板の製造方法及びヒートシンク付パワーモジュール用基板の製造方法 |
-
2011
- 2011-11-16 JP JP2011250264A patent/JP5571646B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63318146A (ja) * | 1987-06-20 | 1988-12-27 | Shinko Electric Ind Co Ltd | セラミックパッケ−ジとその製造方法 |
JPH0288471A (ja) * | 1988-09-22 | 1990-03-28 | Ngk Insulators Ltd | セラミック接合体 |
JPH02202041A (ja) * | 1989-01-31 | 1990-08-10 | Asahi Glass Co Ltd | 複合型回路装置及び接合用ペースト |
JPH03103337A (ja) * | 1989-09-19 | 1991-04-30 | Asahi Glass Co Ltd | セラミックス接合用ガラス |
JPH04317472A (ja) * | 1991-04-12 | 1992-11-09 | Nec Corp | 絶縁体の接合方法 |
JP2003068916A (ja) * | 2001-08-24 | 2003-03-07 | Sumitomo Electric Ind Ltd | 半導体素子収納用パッケージ |
WO2011049067A1 (ja) * | 2009-10-22 | 2011-04-28 | 三菱マテリアル株式会社 | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、パワーモジュール用基板の製造方法及びヒートシンク付パワーモジュール用基板の製造方法 |
JP2011201760A (ja) * | 2009-10-22 | 2011-10-13 | Mitsubishi Materials Corp | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、パワーモジュール用基板の製造方法及びヒートシンク付パワーモジュール用基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5571646B2 (ja) | 2014-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6803369B2 (ja) | 電子回路用の基板およびその製造方法 | |
JP2012522709A (ja) | 金属セラミック基板 | |
TWI688053B (zh) | 雙面電路非氧化物系陶瓷基板及其製造方法 | |
WO2006057205A1 (ja) | 素子搭載用基板およびその製造方法 | |
KR102496716B1 (ko) | 세라믹 기판 제조 방법 | |
JP2010109069A (ja) | 配線基板およびその製造方法 | |
JP5571646B2 (ja) | 半導体パッケージ用基板及びその製造方法 | |
JP6343993B2 (ja) | パワーモジュール用基板、およびその製造方法 | |
JP2018135251A (ja) | パワーモジュール用基板の製造方法 | |
JP5612558B2 (ja) | 半導体パッケージ用基板及びその製造方法 | |
JP5812882B2 (ja) | 配線基板および電子装置 | |
KR101856109B1 (ko) | 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판 | |
JP2005191065A (ja) | 発光素子収納用パッケージ及びその製造方法 | |
JP2006278809A (ja) | 電子部品収納用パッケージ | |
WO2020179893A1 (ja) | 回路基板の製造方法 | |
JP5665479B2 (ja) | 回路基板および電子装置 | |
JP6756189B2 (ja) | ヒートシンク付パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板の製造方法 | |
KR20160126923A (ko) | 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판 | |
KR101856107B1 (ko) | 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판 | |
KR102496717B1 (ko) | 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판 | |
JP4493158B2 (ja) | セラミック回路基板 | |
JP2013045900A (ja) | 配線基板 | |
JP7400109B2 (ja) | 金属-セラミック基板を生産する方法及びそのような方法によって生産された金属-セラミック基板 | |
JP4427467B2 (ja) | 配線基板およびそれを用いた電気素子モジュール | |
JP2012094697A (ja) | 回路基板および電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140617 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140626 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5571646 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |