JP2013105968A - 半導体パッケージ用基板及びその製造方法 - Google Patents

半導体パッケージ用基板及びその製造方法 Download PDF

Info

Publication number
JP2013105968A
JP2013105968A JP2011250264A JP2011250264A JP2013105968A JP 2013105968 A JP2013105968 A JP 2013105968A JP 2011250264 A JP2011250264 A JP 2011250264A JP 2011250264 A JP2011250264 A JP 2011250264A JP 2013105968 A JP2013105968 A JP 2013105968A
Authority
JP
Japan
Prior art keywords
substrate
layer
metal layer
heat sink
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011250264A
Other languages
English (en)
Other versions
JP5571646B2 (ja
Inventor
Yusuke Kawai
祐亮 川合
Yoshinobu Kobayashi
吉伸 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikkiso Co Ltd
Original Assignee
Nikkiso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikkiso Co Ltd filed Critical Nikkiso Co Ltd
Priority to JP2011250264A priority Critical patent/JP5571646B2/ja
Publication of JP2013105968A publication Critical patent/JP2013105968A/ja
Application granted granted Critical
Publication of JP5571646B2 publication Critical patent/JP5571646B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】従来、基板との接合が困難であった材料からなるヒートシンクを基板に接合可能とする。
【解決手段】 半導体パッケージ用基板10は、ヒートシンク12と、前記ヒートシンク12に対してスパッタリングを行うことにより形成される第1のスパッタ層を含む金属層50と、前記金属層50に積層されるとともに、半導体素子18に接続される配線20が形成された基板16と、を備える。さらに、前記金属層50と前記基板16が、大気雰囲気で焼成されることによって接合される。
【選択図】図2

Description

本発明は、半導体素子を搭載する半導体パッケージ用の基板及びその製造方法に関する。
電力制御を行ういわゆるパワー半導体や、LED等の発光素子等、動作時に高温となる半導体素子を搭載するための基板として、セラミック基板が知られている。セラミック基板は、紙フェノール基板等の樹脂基板と比較して高い耐熱性及び熱伝導性を有している。高い耐熱性を有しているため、半導体素子の動作に伴って加熱されても変形し難い。また、高い熱伝導性を有しているため、半導体素子から発生した熱を外部に速やかに放熱することができる。
セラミック基板の放熱を促進するために、セラミック基板にヒートシンクを設ける場合がある。例えば、特許文献1においては、LTCC(Low-temperature Co-fired Ceramics、低温同時焼成セラミックス)基板に金属材料からなるヒートシンクを接合させている。
LTCC基板とヒートシンクを接合させる手段として、特許文献1では、ガラス粒子と金属粒子とを有機バインダに練り込んだ混合ペーストを用いている。LTCC基板とヒートシンクの間に混合ペーストを挟み込んだ積層体を形成してこれを焼成する。LTCC基板は、アルミナにガラス系材料を加えた、いわゆるガラスセラミックスから構成されており、焼成の際に、LTCC基板と混合ペーストとの界面において、LTCC基板中のガラス成分と混合ペースト中のガラス成分とが溶融して混ざり合う。この混ざり合ったガラス成分によってLTCC基板と混合ペーストが接合される。また、混合ペーストとヒートシンクとの界面において、混合ペースト中の金属とヒートシンク中の金属とが溶解して混ざり合い、合金を形成する。このようにして、混合ペーストを介してヒートシンクとLTCC基板とが接合される。
また、ヒートシンクの材料として、金属材料の代わりに、96%アルミナ(Al23)等のガラスセラミックスを用いる場合がある。この場合、LTCC基板とヒートシンクとの接合にガラス成分を含む無機系接着剤を用いることがある。LTCC基板とヒートシンクとの間に無機系接着剤を挟んで焼成すると、LTCC基板中のガラス成分と無機系接着剤中のガラス成分とが溶融して混ざり合う。同様にして、ヒートシンクのガラス成分と無機系接着剤中のガラス成分とが溶融して混ざり合う。その結果、LTCC基板とヒートシンクとが接合される。
特開2010−516051号公報
ところで、基板の放熱を促進するという性質上、ヒートシンクの材料は、熱伝導率の高い材料であることが好ましい。このような高熱伝導性の材料として、高純度の(例えば、純度が99%以上の)アルミナ、窒化アルミニウムや炭化珪素等の絶縁性セラミック材料が挙げられる。これらのセラミック材料は、ガラス成分を含まない、または殆ど含まない。したがって、無機系接着剤を用いても、上述のようなガラス成分同士の混ざり合いが十分に起こらない。また、混合ペーストを用いた場合であっても、これらのセラミック材料は金属材料を含まないか、含んでいてもセラミック材料の融点や分解温度が高いため金属同士の溶解が起こり難く、合金が殆ど生成されない。このように、高熱伝導性の材料をヒートシンクとして使おうとすると、従来の接合手法では接合が困難になるという課題があった。
本発明の一つの態様は、半導体パッケージ用基板に関するものである。当該基板は、ヒートシンクと、前記ヒートシンクに対してスパッタリングを行うことにより形成される第1のスパッタ層を含む金属層と、前記金属層に積層されるとともに、半導体素子に接続される配線が形成された基板と、を備える。さらに、前記金属層と前記基板が、大気雰囲気で焼成されることによって接合される。
また、上記発明において、前記金属層の厚さが、前記ヒートシンク及び前記基板の厚さよりも薄くなるように、前記金属層が形成されていることが好適である。
また、上記発明において、前記基板はLTCC基板であって、前記ヒートシンクは、炭化珪素、窒化アルミニウムまたはベリリアから構成されることが好適である。
また、上記発明において、前記金属層は、前記第1のスパッタ層に積層されるとともに前記基板に接する中間層を含むことが好適である。
また、上記発明において、前記金属層は、前記第1のスパッタ層に対してスパッタリングを行うことにより形成される第2のスパッタ層と、前記第2のスパッタ層に積層されるとともに前記基板に接する中間層を含むことが好適である。
また、本発明の一つの態様は、半導体パッケージ用基板に関するものである。当該基板は、ヒートシンクと、前記ヒートシンクに対してスパッタリングを行うことにより形成される第1のスパッタ層を含む金属層と、前記金属層に積層される無機接着剤層と、前記無機接着剤層に積層されるとともに、半導体素子に接続される配線が形成された基板と、を含む積層体を備える。さらに、前記基板は予め単独で焼成され、前記ヒートシンクと、前記金属層と、前記無機接着剤層と、焼成後の前記基板が順に積層される。さらに、前記順に積層された積層体が圧着され、前記圧着された積層体が大気雰囲気で焼成されることにより、前記金属層と前記無機接着剤層及び前記無機接着剤層と前記基板が接合される。
また、本発明の一つの態様は、半導体パッケージ用基板の製造方法に関するものである。当該方法では、ヒートシンクに対してスパッタリングを行うことにより形成される第1のスパッタ層を含む金属層を、前記ヒートシンク上に形成し、前記金属層に、半導体素子に接続される配線が形成された基板を積層し、前記ヒートシンク、前記金属層及び前記基板が積層された積層体を大気雰囲気で焼成することにより、前記金属層と前記基板を接合する。
また、上記発明において、前記金属層の厚さが、前記ヒートシンク及び前記基板の厚さよりも薄くなるように、前記金属層を形成することが好適である。
また、上記発明において、前記基板はLTCC基板であって、前記ヒートシンクは、炭化珪素、窒化アルミニウムまたはベリリアから構成されることが好適である。
また、上記発明において、前記金属層は、前記第1のスパッタ層に積層されるとともに前記基板に接する中間層を含むことが好適である。
また、上記発明において、前記金属層は、前記第1のスパッタ層に対してスパッタリングを行うことにより形成される第2のスパッタ層と、前記第2のスパッタ層に積層されるとともに前記基板に接する中間層を含むことが好適である。
また、本発明の一つの態様は、半導体パッケージ用基板の製造方法に関するものである。当該方法では、半導体素子に接続される配線が形成された基板を、予め単独で焼成する。さらに、ヒートシンクに対してスパッタリングを行うことにより形成される第1のスパッタ層を含む金属層を、前記ヒートシンク上に形成し、前記金属層に無機接着剤層を積層し、前記無機接着剤層に、焼成後の前記基板を積層し、前記ヒートシンク、前記金属層、前記無機接着剤層及び焼成後の前記基板が積層された積層体を圧着する。さらに、前記圧着された積層体を大気雰囲気で焼成することにより、前記金属層と前記無機接着剤層及び前記無機接着剤層と前記基板を接合する。
本発明によれば、従来、基板との接合が困難であった材料の接合が可能となる。
本実施の形態に係る半導体パッケージ用基板の構成を例示する斜視図である。 本実施の形態に係る半導体パッケージ用基板の構成を例示する断面図である。 本実施の形態に係る半導体パッケージ用基板の別例の構成を例示する断面図である。 本実施の形態に係る半導体パッケージ用基板の別例の構成を例示する断面図である。 本実施の形態に係る半導体パッケージ用基板の別例の構成を例示する断面図である。 本実施の形態に係る半導体パッケージ用基板の別例の構成を例示する断面図である。
本実施の形態に係る半導体パッケージ用基板を、図1に例示する。半導体パッケージ用基板10は、ヒートシンク12と、金属層50と、配線基板16とを含んで構成されている。
配線基板16は、半導体素子18(図2参照)を搭載するための基板である。半導体素子18から発生する熱を速やかに逃がすために、配線基板16は放熱性の高い材料から構成されていることが好適である。また、熱による変形を防ぐために、配線基板16は耐熱性の高い材料から形成されていることが好適である。例えば、配線基板16はセラミック基板から構成されていることが好適である。加えて、セラミック基板の中でも、導体抵抗の低い銀(Ag)や銅(Cu)等の金属材料を配線として用いることが可能な、LTCC(Low-temperature Co-fired Ceramics、低温同時焼成セラミックス)を配線基板16として使用することが更に好適である。
配線基板16は、半導体素子18に接続される配線20が形成されている。例えば図1及び図2においては、配線基板16から露出した表層配線22と、配線基板16内に設けられた内層配線24が形成されている。このような多層の配線構造を形成するために、配線パターンが印刷されたシートを積層することで配線基板16を構成してもよい。例えば図2では、3層のシート26A、26B、26Cから配線基板16を構成している。
また、配線基板16は、半導体素子18を外部の衝撃から守るパッケージとしての機能を果たすために、所定の厚さを備えていることが好適である。例えば、配線基板16を構成するシート一層当たり12.5μm以上200μm以下の厚さを備えていることが好適である。
さらに、図2に記載されているように、配線基板16の上層のシート26C及び中間層のシート26Bに、半導体素子18を配置可能なキャビティ28を形成してもよい。キャビティ28内に半導体素子18を配置した後、樹脂等を充填することで、半導体素子18を封止することが可能となる。
また、半導体素子18が配置される配置面30に、半導体素子18の熱を外部に逃がすためのサーマルビア32を形成してもよい。図2においては配線基板16の下層のシート26Aを厚さ方向(Z軸方向)に貫通するようにサーマルビア32を形成している。
また、図3に示すように、下層のシート26Aを省略して、半導体素子18を金属層50上に直接配置するようにしてもよい。下層のシートを省略する分、半導体素子18の熱を速やかに外部に逃がすことができる。
図2に戻り、ヒートシンク12は、半導体素子18で発生した熱を外部に放熱するための部材である。その目的から、ヒートシンク12は配線基板16より熱伝導性の高い材料であることが好適である。加えて、配線基板16とヒートシンク12の熱膨張率が異なっていると、両者の接合体が、温度上昇時に変形する(反れる)おそれがある。したがって、配線基板16とヒートシンク12の熱膨張率がほぼ等しいことがさらに好適である。
つまり、ヒートシンク12は、配線基板16より熱伝導性が高く、かつ、熱膨張率は配線基板16とほぼ等しい材料から構成されていることが好適である。例えば、配線基板16がLTCCである場合には、99%アルミナ、99%ベリリア(BeO)、窒化アルミニウム(AlN)、炭化珪素(SiC)等の、ガラス成分を含まない、いわゆる絶縁性セラミック材料からヒートシンク12を構成することが好適である。なお、ここで、ガラス成分を含まないとは、殆ど含まない(微量には含んでいる)場合も該当するものとする。具体的には、ガラス成分の含有率が1%以下のセラミックスを指すものとする。
LTCCの熱伝導率は2.5[Wm-1-1]以上3.5[Wm-1-1]以下であるのに対して、99%アルミナ、99%ベリリア、窒化アルミニウム、炭化珪素の熱伝導率は、それぞれ、31[Wm-1-1]、240[Wm-1-1]、100[Wm-1-1]以上260[Wm-1-1]以下、270[Wm-1-1]程度である。いずれもLTCCと比較して高い熱伝導性を有している。
また、LTCCの熱膨張係数は25℃付近で4.5[10-6-1]以上12.0[10-6-1]以下であるのに対して、99%アルミナ、99%ベリリア、窒化アルミニウム、炭化珪素の熱膨張係数は、それぞれ、25℃付近で6.8[10-6-1]、6.8[10-6-1]、4.5[10-6-1]、3.7[10-6-1]程度である。いずれもLTCCとほぼ等しい熱膨張率を有している。
また、ヒートシンク12は、半導体パッケージ用基板10の底板としての役割を有していてもよく、例えば、半導体パッケージ用基板10をケーシング等に固定するためのねじ穴34(図1参照)を有していてもよい。このとき、外部からの衝撃に抗して半導体パッケージ用基板10をケーシングに確実に固定するために、ヒートシンク12は所定の剛性を備えていることが好適である。例えば、ヒートシンク12は50μm以上200μm以下の厚さを備えていることが好適である。
金属層50は、配線基板16とヒートシンク12とを接合する部材である。金属層50は、ヒートシンク12に対してスパッタリングを行うことによって形成される。また、金属層50は、配線基板16との酸化結合(酸素を介した共有結合)が可能な材料であればよく、例えば、焼成時に配線基板16との界面を形成し得る材料が含まれていればよい。例えば、金属層50は、銀(Ag)、銅(Cu)、パラジウム(Pd)、白金(Pt)またはこれらのうち少なくとも2種類を用いた合金を使用してもよい。
なお、金属層50とヒートシンク12や配線基板16との熱膨張率が異なる場合、温度上昇時に界面に引っ張り応力が発生する場合がある。この場合において、金属層50は展性や延性を有しているため、この引っ張り応力に追従して変形することができる。したがって、引っ張り応力による各層の剥離を防ぐことができる。
また、ヒートシンク12と配線基板16との熱膨張率をほぼ等しくしても、これらの部材と金属層50との熱膨張率が異なる場合、これらの半導体パッケージ用基板10が温度上昇に伴って変形する(反れる)おそれがある。そこで、金属層50の熱応力を抑制するために、金属層50をヒートシンク12及び配線基板16と比較して薄く形成することが好適である。例えば、ヒートシンク12と配線基板16のうち薄い方の厚さの半分以下となるように、金属層50の厚さを定めることが好適である。例えば、焼成後の厚さが500Å以上1000Å以下となるように金属層50を構成することが好適である。
次に、本実施の形態に係る半導体パッケージ用基板10の製造方法について説明する。まず、グリーンシートに対してパターンを形成する。グリーンシートは、配線基板16の原料が有機バインダに練りこまれたシート状の部材である。焼成することによって有機バインダが分解され(飛ばされ)、配線基板16が形成される。例えば、配線基板16をLTCCから構成するときには、ガラス及びセラミック材料が有機バインダに練り込まれたグリーンシートを使用する。このグリーンシートに対して、キャビティとなる位置を開口したり、配線パターンを印刷する処理を行う。さらにパターンが形成されたグリーンシートを積層する。例えば、図2の配線基板16を製作する場合、グリーンシートを3層積層する。
次に、金属層50の材料をターゲットとしてヒートシンク12に対してスパッタリングを行う。このスパッタリングによりヒートシンク12に金属層50が埋め込まれる。金属層50が埋め込まれることでいわゆるアンカー効果が得られることになり、ヒートシンク12と金属層50とが接合される。
さらに、ヒートシンク12、金属層50、グリーンシートを順に積層した積層体を圧着した状態で炉内に配置する。例えば、積層体をセッター(底板)に置いた状態でグリーンシート上にウェイトを載せる。
さらに、積層体を大気雰囲気(酸化雰囲気)にて焼成する。なお、隣接する各層の酸化結合を促進するため、大気よりも酸素分圧を増加させた状態で焼成を行ってもよい。焼成は、グリーンシート内の有機材料が熱分解して十分に消失し得る温度及び時間をかけて行う。例えば、ピーク温度850℃の状態を10分間維持するとともに、全体の焼成時間を60分とする。
この大気雰囲気における焼成において、金属層50と配線基板16とが接合される。発明者の仮説によれば、金属層50と配線基板16とが酸化結合により結合され、その結果各層が接合されるものと考えられる。すわなち、隣接する各層の界面において、酸素を介した共有結合が行われる。例えば、金属層50の材料を銀とし、配線基板16の材料をLTCCとすると、金属層50と配線基板16との間に、Ag−O−Siとの結合が生じる。このような酸化結合が界面上に形成され、隣り合う層が接合される。
なお、上述の実施形態においては、金属層50を単一の金属から構成したが、この形態に限らない。例えば、図4に示すように、金属層50をスパッタ層50−2と中間層50−4から構成してもよい。
スパッタ層50−2は、スパッタリングによりヒートシンク12上に打ち込まれる層である。スパッタ層50−2は、例えばパラジウムから構成される。さらに、中間層50−4は、スパッタ層50−2及び配線基板16と接合するための金属層である。例えば、中間層50−4はスパッタ層50−2と合金を生成し得る材料であって、かつ、配線基板16と酸化結合が可能な材料であればよい。具体的には、銀や白金であってよい。
スパッタ層50−2及び中間層50−4を用いた半導体パッケージ基板は、以下の様に製造される。まず、図2の実施形態と同様に、パターンを形成したグリーンシートを積層する。
次に、スパッタ層50−2の材料をターゲットとしてヒートシンク12に対してスパッタリングを行う。さらに、スパッタ層50−2上に金属ペーストを塗布する。金属ペーストは、中間層50−4の原料となる金属材料を有機バインダに練り込んだペーストである。ここで、塗布された金属ペーストを所定の温度(例えば70℃以上)で乾燥させてもよい。さらに金属ペースト上に積層されたグリーンシートを配置する。
次に、図2の実施形態と同様に、ヒートシンク12、スパッタ層50−2、中間層50−4、グリーンシートの積層体を圧着した状態で炉内に配置し、大気雰囲気にて焼成する。
この大気雰囲気における焼成において、スパッタ層50−2と中間層50−4、及び、中間層50−4と配線基板16とが接合される。発明者の仮説によれば、スパッタ層50−2と中間層50−4との界面では、焼成時に両者の固溶体が形成され、これにより両者が接合される。また、中間層50−4と配線基板16とが酸化結合により結合され、その結果両者が接合される。
また、上述の実施形態ではスパッタ層50−2を1層としていたが、複数層にしてもよい。例えば、ヒートシンク12に打ち込まれるスパッタ層の材料として、チタン(Ti)やクロム(Cr)などの、固溶体を形成し難い材料を用いる場合に、固溶体を形成し易い材料をさらにスパッタリングする。
図5においては、スパッタ層50−2を、第1のスパッタ層50−6と第2のスパッタ層50−8の2層から構成している。例えば第1のスパッタ層50−6はチタン(Ti)やクロム(Cr)またはその合金から構成してもよい。また、第2のスパッタ層50−8はパラジウムや銀及びこれらの合金から構成してもよい。
図5における半導体パッケージ基板の製造過程では、第1のスパッタ層50−6上に第2のスパッタ層50−8を打ち込む。さらに、第2のスパッタ層50−8上に中間層50−4の原料を含む金属ペーストを塗布する。残りの工程は図4の半導体パッケージ基板の製造工程と同様であってよい。
なお、グリーンシートの焼成後に配線基板16に多少の反りが生じる場合がある。配線基板16が金属層50に対して反れると金属層50と配線基板16とが剥離するおそれがある。そこで、図6に示すように、金属層50と配線基板16との間に、無機接着剤層52を充填してもよい。無機接着剤層52は、焼成後の配線基板16との接合が可能な材料であればよく、例えば、配線基板16がガラス成分を含む場合には、ガラス粉末を含有する無機接着剤を用いてもよい。ガラス粉末として、例えば、ホウ珪酸鉛ガラスを用いてもよい。
以下では、無機接着剤を用いた半導体パッケージ基板の製造方法について、最も構成の簡素な図2の例をもとにして説明する。但し、図4、5の半導体パッケージ基板についても同様の製造方法を適用することができる。
まず、グリーンシートを予め単独で焼成して配線基板16を得る。次に、金属層50の材料をターゲットとしてヒートシンク12に対してスパッタリングを行う。さらに、ヒートシンク12、金属層50、無機接着剤層52、配線基板16の順に積層する。次に、この積層体の各層を温水等方圧プレス等で圧着する。このとき、無機接着剤の流動性により、無機接着剤層52が配線基板16の反りに追従した形状に変形する。
次に、圧着後の積層体を圧着させて大気雰囲気で焼成する。例えば上記と同様に、ピーク温度850℃の状態を10分間維持するとともに、全体の焼成時間を60分とする。このとき、配線基板16中のガラス成分と無機接着剤中のガラス成分とが溶け合って混ざり合う。また、無機接着剤中の珪素と金属層50中の金属が酸化結合により結合する。すなわち、金属層の材料をAgとすると、Ag−O−Siとの共有結合が行われる。その結果、隣接する各層が接合される。
ヒートシンク12として炭化珪素基板を使用し、配線基板16として2層のLTCC基板を使用した。また、第1のスパッタ層50−6としてチタンを使用し、第2のスパッタ層50−8としてパラジウムを使用した。さらに、中間層50−4として銀を使用し、無機接着剤層52としてホウ珪酸鉛ガラスを使用した。まず、配線パターンが形成されたLTCCのグリーンシートを2層重ねて焼成した。
次に、ヒートシンク12上にチタンをスパッタリングし、第1のスパッタ層50−6を形成した。さらに、第1のスパッタ層50−6上にパラジウムをスパッタリングし、第2のスパッタ層50−8を形成した。
次に、銀を有機バインダに練りこんだ銀ペーストを第2のスパッタ層50−8上に塗布した。銀ペーストは銀の含有量が85wt%であるものを使用した。銀ペーストの塗布に際して、ワイヤー径23μmの200メッシュスクリーンを用いた。銀ペーストの塗布膜厚は約35μmであった。塗布された銀ペーストを80℃の乾燥条件で乾燥させた。乾燥後の膜厚は28μmであった。
次に、ホウ珪酸鉛ガラスの粉末を有機バインダに練りこんだ無機接着剤を、焼成後の配線基板16の底面(表層配線22に対向する面)に塗布した。さらに、ヒートシンク12(炭化珪素基板)、第1のスパッタ層(チタン層)50−6、第2のスパッタ層(パラジウム層)50−8、中間層(銀ペースト)50−4、無機接着剤層(ホウ珪酸ガラス剤)52、配線基板(LTCC基板)16の順に積層し、この積層体をビニルパックで真空パックした。さらにパックされた積層体を温水等方圧プレス装置の温水チャンバーに入れた。さらに、90℃の温度条件で予熱後、20MPa以上35MPa以下の圧力を加えた。90℃で予熱されることにより無機接着剤に流動性が生じ、配線基板の反りに追従して無機接着剤が充填された。
次に、温水チャンバーからパックされた積層体を取り出すとともに、ビニルパックから積層体を取り出した。この積層体をピーク温度850℃、トータルの焼成時間約60分との条件で大気焼成を行った。その結果、積層体はいずれの層も確実に接合されており、剥離等は見られなかった。
10 半導体パッケージ用基板、12 ヒートシンク、16 配線基板、18 半導体素子、20 配線、22 表層配線、24 内層配線、26 配線基板のシート、28 キャビティ、30 配置面、32 サーマルビア、34 ねじ穴、50 金属層、50−2 スパッタ層、50−4 中間層、50−6 第1のスパッタ層、50−8 第2のスパッタ層、52 無機接着剤層。

Claims (12)

  1. ヒートシンクと、
    前記ヒートシンクに対してスパッタリングを行うことにより形成される第1のスパッタ層を含む金属層と、
    前記金属層に積層されるとともに、半導体素子に接続される配線が形成された基板と、
    を備え、
    前記金属層と前記基板が、大気雰囲気で焼成されることによって接合されることを特徴とする、半導体パッケージ用基板。
  2. 請求項1に記載の半導体パッケージ用基板であって、
    前記金属層の厚さが、前記ヒートシンク及び前記基板の厚さよりも薄くなるように、前記金属層が形成されていることを特徴とする、半導体パッケージ用基板。
  3. 請求項1または2に記載の半導体パッケージ用基板であって、
    前記基板はLTCC基板であって、
    前記ヒートシンクは、炭化珪素、窒化アルミニウムまたはベリリアから構成されることを特徴とする、半導体パッケージ用基板。
  4. 請求項1から3のいずれか1つに記載の半導体パッケージ用基板であって、
    前記金属層は、前記第1のスパッタ層に積層されるとともに前記基板に接する中間層を含むことを特徴とする、半導体パッケージ用基板。
  5. 請求項1から3のいずれか1つに記載の半導体パッケージ用基板であって、
    前記金属層は、前記第1のスパッタ層に対してスパッタリングを行うことにより形成される第2のスパッタ層と、前記第2のスパッタ層に積層されるとともに前記基板に接する中間層を含むことを特徴とする、半導体パッケージ用基板。
  6. ヒートシンクと、
    前記ヒートシンクに対してスパッタリングを行うことにより形成される第1のスパッタ層を含む金属層と、
    前記金属層に積層される無機接着剤層と、
    前記無機接着剤層に積層されるとともに、半導体素子に接続される配線が形成された基板と、
    を備え、
    前記基板は予め単独で焼成され、
    前記ヒートシンクと、前記金属層と、前記無機接着剤層と、焼成後の前記基板が順に積層され、
    前記積層された積層体が圧着され、
    前記圧着された積層体が大気雰囲気で焼成されることにより、前記金属層と前記無機接着剤層及び前記無機接着剤層と前記基板が接合されることを特徴とする、半導体パッケージ用基板。
  7. ヒートシンクに対してスパッタリングを行うことにより形成される第1のスパッタ層を含む金属層を、前記ヒートシンク上に形成し、
    前記金属層に、半導体素子に接続される配線が形成された基板を積層し、
    前記ヒートシンク、前記金属層及び前記基板が積層された積層体を大気雰囲気で焼成することにより、前記金属層と前記基板を接合することを特徴とする、半導体パッケージ用基板の製造方法。
  8. 請求項7に記載の半導体パッケージ用基板の製造方法であって、
    前記金属層の厚さが、前記ヒートシンク及び前記基板の厚さよりも薄くなるように、前記金属層を形成することを特徴とする、半導体パッケージ用基板の製造方法。
  9. 請求項7または8に記載の半導体パッケージ用基板の製造方法であって、
    前記基板はLTCC基板であって、
    前記ヒートシンクは、炭化珪素、窒化アルミニウムまたはベリリアから構成されることを特徴とする、半導体パッケージ用基板の製造方法。
  10. 請求項7から9のいずれか1つに記載の半導体パッケージ用基板の製造方法であって、
    前記金属層は、前記第1のスパッタ層に積層されるとともに前記基板に接する中間層を含むことを特徴とする、半導体パッケージ用基板の製造方法。
  11. 請求項7から9のいずれか1つに記載の半導体パッケージ用基板の製造方法であって、
    前記金属層は、前記第1のスパッタ層に対してスパッタリングを行うことにより形成される第2のスパッタ層と、前記第2のスパッタ層に積層されるとともに前記基板に接する中間層を含むことを特徴とする、半導体パッケージ用基板の製造方法。
  12. 半導体素子に接続される配線が形成された基板を、予め単独で焼成し、
    ヒートシンクに対してスパッタリングを行うことにより形成される第1のスパッタ層を含む金属層を、前記ヒートシンク上に形成し、
    前記金属層に無機接着剤層を積層し、
    前記無機接着剤層に、焼成後の前記基板を積層し、
    前記ヒートシンク、前記金属層、前記無機接着剤層及び焼成後の前記基板が積層された積層体を圧着し、
    前記圧着された積層体を大気雰囲気で焼成することにより、前記金属層と前記無機接着剤層及び前記無機接着剤層と前記基板を接合することを特徴とする、半導体パッケージ用基板の製造方法。
JP2011250264A 2011-11-16 2011-11-16 半導体パッケージ用基板及びその製造方法 Active JP5571646B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011250264A JP5571646B2 (ja) 2011-11-16 2011-11-16 半導体パッケージ用基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011250264A JP5571646B2 (ja) 2011-11-16 2011-11-16 半導体パッケージ用基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013105968A true JP2013105968A (ja) 2013-05-30
JP5571646B2 JP5571646B2 (ja) 2014-08-13

Family

ID=48625285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011250264A Active JP5571646B2 (ja) 2011-11-16 2011-11-16 半導体パッケージ用基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP5571646B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2858098B1 (en) 2012-05-08 2020-12-02 Shindengen Electric Manufacturing Co., Ltd. Method of manufacturing a resin-sealed semiconductor device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63318146A (ja) * 1987-06-20 1988-12-27 Shinko Electric Ind Co Ltd セラミックパッケ−ジとその製造方法
JPH0288471A (ja) * 1988-09-22 1990-03-28 Ngk Insulators Ltd セラミック接合体
JPH02202041A (ja) * 1989-01-31 1990-08-10 Asahi Glass Co Ltd 複合型回路装置及び接合用ペースト
JPH03103337A (ja) * 1989-09-19 1991-04-30 Asahi Glass Co Ltd セラミックス接合用ガラス
JPH04317472A (ja) * 1991-04-12 1992-11-09 Nec Corp 絶縁体の接合方法
JP2003068916A (ja) * 2001-08-24 2003-03-07 Sumitomo Electric Ind Ltd 半導体素子収納用パッケージ
WO2011049067A1 (ja) * 2009-10-22 2011-04-28 三菱マテリアル株式会社 パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、パワーモジュール用基板の製造方法及びヒートシンク付パワーモジュール用基板の製造方法
JP2011201760A (ja) * 2009-10-22 2011-10-13 Mitsubishi Materials Corp パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、パワーモジュール用基板の製造方法及びヒートシンク付パワーモジュール用基板の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63318146A (ja) * 1987-06-20 1988-12-27 Shinko Electric Ind Co Ltd セラミックパッケ−ジとその製造方法
JPH0288471A (ja) * 1988-09-22 1990-03-28 Ngk Insulators Ltd セラミック接合体
JPH02202041A (ja) * 1989-01-31 1990-08-10 Asahi Glass Co Ltd 複合型回路装置及び接合用ペースト
JPH03103337A (ja) * 1989-09-19 1991-04-30 Asahi Glass Co Ltd セラミックス接合用ガラス
JPH04317472A (ja) * 1991-04-12 1992-11-09 Nec Corp 絶縁体の接合方法
JP2003068916A (ja) * 2001-08-24 2003-03-07 Sumitomo Electric Ind Ltd 半導体素子収納用パッケージ
WO2011049067A1 (ja) * 2009-10-22 2011-04-28 三菱マテリアル株式会社 パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、パワーモジュール用基板の製造方法及びヒートシンク付パワーモジュール用基板の製造方法
JP2011201760A (ja) * 2009-10-22 2011-10-13 Mitsubishi Materials Corp パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、パワーモジュール用基板の製造方法及びヒートシンク付パワーモジュール用基板の製造方法

Also Published As

Publication number Publication date
JP5571646B2 (ja) 2014-08-13

Similar Documents

Publication Publication Date Title
JP6803369B2 (ja) 電子回路用の基板およびその製造方法
JP2012522709A (ja) 金属セラミック基板
TWI688053B (zh) 雙面電路非氧化物系陶瓷基板及其製造方法
WO2006057205A1 (ja) 素子搭載用基板およびその製造方法
KR102496716B1 (ko) 세라믹 기판 제조 방법
JP2010109069A (ja) 配線基板およびその製造方法
JP5571646B2 (ja) 半導体パッケージ用基板及びその製造方法
JP6343993B2 (ja) パワーモジュール用基板、およびその製造方法
JP2018135251A (ja) パワーモジュール用基板の製造方法
JP5612558B2 (ja) 半導体パッケージ用基板及びその製造方法
JP5812882B2 (ja) 配線基板および電子装置
KR101856109B1 (ko) 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
JP2005191065A (ja) 発光素子収納用パッケージ及びその製造方法
JP2006278809A (ja) 電子部品収納用パッケージ
WO2020179893A1 (ja) 回路基板の製造方法
JP5665479B2 (ja) 回路基板および電子装置
JP6756189B2 (ja) ヒートシンク付パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板の製造方法
KR20160126923A (ko) 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
KR101856107B1 (ko) 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
KR102496717B1 (ko) 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
JP4493158B2 (ja) セラミック回路基板
JP2013045900A (ja) 配線基板
JP7400109B2 (ja) 金属-セラミック基板を生産する方法及びそのような方法によって生産された金属-セラミック基板
JP4427467B2 (ja) 配線基板およびそれを用いた電気素子モジュール
JP2012094697A (ja) 回路基板および電子装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140626

R150 Certificate of patent or registration of utility model

Ref document number: 5571646

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250