JPH0288471A - セラミック接合体 - Google Patents

セラミック接合体

Info

Publication number
JPH0288471A
JPH0288471A JP63236593A JP23659388A JPH0288471A JP H0288471 A JPH0288471 A JP H0288471A JP 63236593 A JP63236593 A JP 63236593A JP 23659388 A JP23659388 A JP 23659388A JP H0288471 A JPH0288471 A JP H0288471A
Authority
JP
Japan
Prior art keywords
low
temperature
metallized layer
insulating base
fired insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63236593A
Other languages
English (en)
Other versions
JP2572823B2 (ja
Inventor
Yuji Umeda
勇治 梅田
Tadashi Odagiri
正 小田切
Takeshi Suzuki
剛 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP63236593A priority Critical patent/JP2572823B2/ja
Priority to US07/410,128 priority patent/US5138426A/en
Publication of JPH0288471A publication Critical patent/JPH0288471A/ja
Application granted granted Critical
Publication of JP2572823B2 publication Critical patent/JP2572823B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Products (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用骨Ｗ） 本発明は、窒化アルミニウム部材表面に形成されるメタ
ライズ層と、１０５０°Ｃ以下で焼結された低温焼成絶
縁基体表面に形成されるメタライズ層とを、高温ろう材
を介して接合するセラミック接合体に関し、特に集積回
路用パッケージに用いて有用なものである。
（従来の技術） 従来、例えば高発熱性の半導体素子を搭載するＩＣパッ
ケージに用いられるパッケージ基板には、高熱伝導性の
窒化アルミニウム　（＾ｆｆ１Ｎ）を使用しているが、
＾ｆＮは誘電率が大きくて（ε５８．８）、信号伝播性
に問題点があった。また焼成温度が高いため、配線導体
として例えばタングステン（Ｗ）、モリブデン（Ｍｏ）
などの高融点金属を使用する必要があり、これら高融点
金属により形成された導体は比抵抗が高いことから、配
線基板の信号伝播遅延および高密度化等に問題点があっ
た。
このような問題を解消すべく、高熱伝導性の窒化アルミ
ニウム部材と、低抵抗率の配線導体（Ｃｕ。
Ａｇ、　Ａｕ、　Ａｇ−Ｐｄ等）を用いることが可能な
、低温焼成絶縁基体（例えば結晶化ガラスまたはガラス
−セラミック複合体等）とを複合化することが提案され
ている。
この複合化にあたり、このＡｆＮ基板と低温焼成絶縁基
体とを接合する必要があるが、従来ではＡｆｆｉＮ基板
にＷおよびＭＯまたは何れか一方のメタライズ層を形成
し、低温焼成材料にも例えば銅ニッケル等のメタライズ
層を形成し、これらへ１Ｎ基板と低温焼成絶縁基体とを
メタライズ層を介して銀ろう（例えば、７２−ｔ％Ａｇ
　−Ｃｕ共晶合金、溶融温度７８０’Ｃ）等の高温ろう
材により接合することで行っていた。
（発明が解決しようとする課題） しかしながら、従来のように、ＡｆｆｉＮ基板と低温焼
成絶縁基体とをメタライズ層を介して高温ろう材でろう
付けすると、ろう付けによる残留熱応力により、主に抗
折強度の弱い低温焼成絶縁基体側のメタライズ層より剥
離又はそのメタライズ層部分より容易に磁器破壊し、十
分な接合強度が得られないという問題点があった。
この発明の目的は、上記問題点を解消し、接合強度が十
分得られるセラミック接合体を提供することにある。
（課題を解決するための手段） 本発明は、窒化アルミニウム部材表面に形成されるメタ
ライズ層と、低温焼成絶縁基体表面に形成されるメタラ
イズ層とを、高温ろう材を介して接合するセラミック接
合体において、 前記低温焼成絶縁基体とその低温焼成絶縁基体の表面に
形成される前記メタライズ層との間に、Ｃｕ、　Ａｇ、
Ａｕ、　Ａｇ−Ｐｄ＋　Ｎｉから選ばれた１種または２
種以上より成る金属と、前記低温焼成絶縁基体に含まれ
るガラスとを所定量含む中間層を設け、前記低温焼成絶
縁基体の表面に形成されるメタライズ層を前記金属を主
成分として形成することを特徴とするものである。
（作　用） 本発明では、低温焼成絶縁基体とその低温焼成絶縁基体
の表面に形成されるメタライズ層との間に設けられる中
間層中のガラス成分が、焼成時に低温焼成絶縁基体と溶
は込み合う。この結果、下地の低温焼成絶縁基体との接
合が強固になると共に、中間層中の金属成分がその上に
形成されるメタライズ層とのぬれ性を良好なものとする
。したがって、ろう付は後の低温焼成絶縁基体とＡｆＮ
部材との接合強度をも確固たるものにする。さらに中間
層は金属と所定量のガラスが含まれる組成であるため、
熱膨張係数が、低温焼成絶縁基体とその表面に形成され
るメタライズ層との中間の値となり、ろう付は時の熱応
力を緩和する役目を果す。
ここで中間層中の金属以外の組成は上記低温焼成絶縁基
体中に含まれるガラス（結晶化ガラスを含む）以外に、
ＡｆｚＯｉ　、Ｚｒ０ｚ、ムライト、コージェライト、
石英などが添加されても何らその効果を妨げるものでは
ない。つまり、金属が添加されることにより、低温焼成
絶縁基体に対してアンカー効果を発揮するものであれば
、上記組成に限定されるものではない。この場合、この
中間層中に含まれる金属が、２０〜８０容積％である場
合に、上記のアンカー効果が最大に発揮され、ろう付は
後の接合強度が十分となる。
ＡＩＮ部材の熱膨張係数が４〜４．５　×１０−６／’
Ｃであるので、これに接合される低温焼成絶縁基体の熱
膨張係数をＡＩＮ部材の熱膨張係数に整合させて、ろう
付は時の熱応力低減を図るため、２〜６．５ＸＩＯ−”
／”Ｃとするのがよい。
また、Ａ！Ｎ部材へのメタライズ層の形成方法は、後焼
付け、または同時焼成のいずれでもよい。
（実施例） 以下に本発明の実施例を詳細に説明する。
まず、本発明で接合される部材としての低温焼成絶縁基
体について説明する。
低温焼成絶縁基体のガラス組成としては、表１に示すよ
うなＮｏ、１．２の種類の低融点ガラスを用続いて、上
記２種類の低融点ガラスにアルミナ粉体、さらには石英
ガラスを以下の表２に示す混合割合で混合し、Ｎｏ、３
．４にて示す低温焼成絶縁基体を得る。
表　２　　低温焼成基体組成 次に、ＡＮＮ基板と低温焼成絶縁基体との接合する適用
例として、第１図（ａ）に示すようなＩＣパッケージを
形成する例について説明する。このＩＣパッケージは、
半導体素子１１が搭載されるＡｆＮ基板１３と、半導体
素子１１とポンディング導体１５を介して接続される配
線導体が、その内部に電気的接続が保たれながら形成さ
れる低温焼成絶縁基体１７と、低温焼成絶縁基体１７に
気密封着されるキャップ１９と、ＡｌＮ基板Ｉ３に取り
付けられるリードピン２１とから構成される。
このようなＩＣパッケージにおいて、第１図（ｂ）に拡
大詳細図にて示す＾ｆｆ１Ｎ基板と低温焼成絶縁基体と
の接合の具体例についてさらに説明する。
（１）　　接合される一方のＡｆｆｉＮ基板に接合バン
ドを形成する。
（ａ）　　まず、酸化処理により約ＩＯμｍ厚のＡ　ｆ
　２０３層が形成された、熱伝導率１００Ｗ／ｍにの／
ＩｌＮ基板１３に、固形分としてＭｏ　１００重量部、
Ｍｎ　５重量部、へｌ１ｔＯｓ２重量部、５ｉｎ２５重
量部にエチルセルロース系のバインダーでペースト状に
したＭｏ　−Ｍｎペーストを塗布し、最高温度１３００
°Ｃ１露点４０°Ｃの還元性ガス中で焼成して、メタラ
イズＩＷ２３を形成した。
（ｂ）　　焼成されたへｌＮ基板（１３）のメタライズ
層２３にニッケルを０．５〜１０μｍ厚にて電解めっき
を施し′ζＮｉめっき［２５を形成する。
（２）接合される他方側の低温焼成絶縁基体１７に接合
パッドを形成する。
（ａ）　　まず、表２に示すセラミック組成物をドクタ
ーブレード法によりグリーンシートとして作製する。
（ｂ）　　このグリーンシート上に中間層２７およびメ
タライズ層２９を順次積層する。この場合に、中間層２
７として、平均粒径１〜３μｍの表２に示すセラミック
組成物に、平均粒径０．５〜２μｍのＣｕまたはＡｇ　
−Ｐｄを、以下の表３に示す混合割合でアクリルバイン
ダおよび溶剤テルピネオールとともにトリロールミルに
より夫々混合しペースト化する。
さらにメタライズ層２９としてＣｕまたはＡｇ　−Ｐｄ
等の金属をアクリルバインダおよび溶剤テルピネオール
とともにトリロールミル混合によりペースト化する。次
いで、これら中間層２７およびメタライズＮ２９のペー
ストを各試料のグリーンシートに順次スクリーン印刷す
る。これら層の厚さは、約１０μｍであった。
（Ｃ）　　中間Ｍ２７およびメタライズ層２９が形成さ
れたグリーンシートを約９００〜１０００°Ｃで同時焼
成する。ただし、Ｃｕを使用した場合には１０００°Ｃ
の窒素雰囲気にて焼成し、Ａｇ　−Ｐｄを使用した場合
には９２０　’Ｃの大気雰囲気にて焼成を行った。
（ｄ）　　焼成された低温焼成絶縁基体１７のメタライ
ズ層２９にニッケルを０．５〜ＩＯμｍ厚にて電解めっ
きを施してＮｉめっき層３１を形成する。
（３）　　このように作製されたへＩＮ基板１３と低温
焼成絶縁基体１７との夫々の接合パッドを銀２８−１％
−銅の共晶銀ろう３５を用いて、窒素雰囲気中８００°
Ｃでろう付けを施す。
以上のようにして得られたＡｆｆｉＮ−低温焼成セラミ
ンク接合体の接合強度を調べるために、同様の接合方法
にて試験体を作製し、得られた試験体を相互に水平方向
へ０．５ｍｍ／分の速度で引っ張り、剥離したときの強
度を測定する引張試験を実施した。この結果を表３に記
す。表３から分かるように、中間層２７における金属組
成の合計量が２０〜８０容積％であると、約３ｋｇ／Ｍ
２以上の十分な接合強度が得られる。また低温焼成絶縁
基体１７と中間層２７およびメタライズ層２９とを同時
焼成しても、低温焼成絶縁基体１７に中間層２７および
メタライズ層２９を後焼き付けしてもどちらでも十分な
接合強度が得られる。
なお、比較のために中間層の形成がなくメタライズ層の
みのものは、ろう付による接合時にメタライズ層より剥
離又はメタライズ層部分近傍の低温焼成絶縁基体より磁
器破壊を生じ、接合強度を測定できなかった。
以上、本発明の実施例について説明したが本発明は上記
実施例に限定されるものではなく、種々に変形、変更が
可能である。
（発明の効果） 以上の詳細な説明から明らかなように、本発明によれば
、接合されるべき低温焼成絶縁基体と、この低温焼成絶
縁基体に形成されるメタライズ層との間に金属およびセ
ラミックスを所定量含む中間層を形成したため、へｌＮ
部材とのろう付けの際の加熱による低温焼成絶縁基体の
残留熱応力の低温焼成絶縁基体への影響を緩和し、さら
に低温焼成絶縁基体への中間層のセラミックスの溶は込
みにより接合強度を十分なものにする。
【図面の簡単な説明】
第１図（ａ）、　（ｂ）は本発明のセラミック接合体の
実施例を示す断面図および一部詳細拡大図である。 １１・・・半導体素子　　　　１３・・・ＡＩＮ基板１
５・・・ボンディング導体　１７・・・低温焼成絶縁基
体１９・・・キャップ　　　　　２１・・・リードピン
２３、２９・・・メタライズ層　２５．３１・・・Ｎｉ
めっき層２７・・・中間層　　　　　　３５・・・Ａｇ
ろう第１図 （ａ） （ｂ） 手 続

Claims (1)

  1. 【特許請求の範囲】 １、窒化アルミニウム部材表面に形成されるメタライズ
    層と、低温焼成絶縁基体表面に形成されるメタライズ層
    とを、高温ろう材を介して接合するセラミック接合体に
    おいて、 前記低温焼成絶縁基体とその低温焼成絶縁 基体の表面に形成される前記メタライズ層との間に、Ｃ
    ｕ、Ａｇ、Ａｕ、Ａｇ−Ｐｄ、Ｎｉから選ばれた１種ま
    たは２種以上より成る金属と、前記低温焼成絶縁基体に
    含まれるガラスとを所定量含む中間層を設け、前記低温
    焼成絶縁基体の表面に形成されるメタライズ層を前記金
    属を主成分として形成することを特徴とするセラミック
    接合体。 ２、前記中間層中に金属が２０〜８０容積％含有するこ
    とを特徴とする請求項１記載のセラミック接合体。 ３、前記低温焼成絶縁基体がガラス−セラミック複合体
    または結晶化ガラス体より成ることを特徴とする請求項
    １記載のセラミック接合体。 ４、前記低温焼成絶縁基体の熱膨張係数が２〜６．５×
    １０＾−＾６／℃であることを特徴とする請求項３記載
    のセラミック接合体。
JP63236593A 1988-09-22 1988-09-22 セラミック接合体 Expired - Lifetime JP2572823B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63236593A JP2572823B2 (ja) 1988-09-22 1988-09-22 セラミック接合体
US07/410,128 US5138426A (en) 1988-09-22 1989-09-20 Ceramic joined body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63236593A JP2572823B2 (ja) 1988-09-22 1988-09-22 セラミック接合体

Publications (2)

Publication Number Publication Date
JPH0288471A true JPH0288471A (ja) 1990-03-28
JP2572823B2 JP2572823B2 (ja) 1997-01-16

Family

ID=17002943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63236593A Expired - Lifetime JP2572823B2 (ja) 1988-09-22 1988-09-22 セラミック接合体

Country Status (2)

Country Link
US (1) US5138426A (ja)
JP (1) JP2572823B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5485352A (en) * 1993-12-27 1996-01-16 Nec Corporation Element joining pad for semiconductor device mounting board
JP2013105968A (ja) * 2011-11-16 2013-05-30 Nikkiso Co Ltd 半導体パッケージ用基板及びその製造方法
JP2013105967A (ja) * 2011-11-16 2013-05-30 Nikkiso Co Ltd 半導体パッケージ用基板及びその製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2745438B2 (ja) * 1990-07-13 1998-04-28 株式会社荏原製作所 加熱用伝熱材料及び発熱体とそれを用いた加熱装置
DE19514018C1 (de) * 1995-04-13 1996-11-28 Hoechst Ceram Tec Ag Verfahren zur Herstellung eines metallbeschichteten, metallisierten Substrats aus Aluminiumnitridkeramik und damit erhaltenes metallbeschichtetes Substrat
US6037193A (en) * 1997-01-31 2000-03-14 International Business Machines Corporation Hermetic sealing of a substrate of high thermal conductivity using an interposer of low thermal conductivity
US5945735A (en) * 1997-01-31 1999-08-31 International Business Machines Corporation Hermetic sealing of a substrate of high thermal conductivity using an interposer of low thermal conductivity
DE19727913A1 (de) * 1997-07-01 1999-01-07 Daimler Benz Ag Keramikgehäuse und Verfahren zu seiner Herstellung
US6699571B1 (en) 2002-03-27 2004-03-02 Morgan Advanced Ceramics, Inc. Devices and methods for mounting components of electronic circuitry
US7821129B2 (en) * 2004-12-08 2010-10-26 Agilent Technologies, Inc. Low cost hermetic ceramic microcircuit package

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54128275A (en) * 1978-03-29 1979-10-04 Hitachi Ltd Package for semiconductor device
JPS5530815A (en) * 1978-08-25 1980-03-04 Toshiba Corp Semiconductor containing vessel
JPS5591145A (en) * 1978-12-28 1980-07-10 Narumi China Corp Production of ceramic package
JPS58101442A (ja) * 1981-12-11 1983-06-16 Hitachi Ltd 電気的装置用基板
US4459166A (en) * 1982-03-08 1984-07-10 Johnson Matthey Inc. Method of bonding an electronic device to a ceramic substrate
US4784974A (en) * 1982-08-05 1988-11-15 Olin Corporation Method of making a hermetically sealed semiconductor casing
JPS5992552A (ja) * 1982-11-19 1984-05-28 Hitachi Ltd 半導体装置
JPS59134852A (ja) * 1983-01-21 1984-08-02 Hitachi Ltd 集積回路パツケ−ジ
JPH0679988B2 (ja) * 1984-11-30 1994-10-12 京セラ株式会社 窒化物セラミツク体へのメタライズ方法
JPS6247153A (ja) * 1985-08-27 1987-02-28 Ibiden Co Ltd 半導体装置
JPS6298649A (ja) * 1985-10-25 1987-05-08 Hitachi Ltd 半導体装置
JPS62197379A (ja) * 1986-02-20 1987-09-01 株式会社東芝 窒化アルミニウム基板
JPS62290158A (ja) * 1986-06-09 1987-12-17 Ngk Spark Plug Co Ltd 半導体素子塔載部のセラミツクの接合構造
US4882212A (en) * 1986-10-30 1989-11-21 Olin Corporation Electronic packaging of components incorporating a ceramic-glass-metal composite
US4746583A (en) * 1986-11-21 1988-05-24 Indium Corporation Ceramic combined cover
JPS63136654A (ja) * 1986-11-28 1988-06-08 Hitachi Ltd 半導体装置用パツケ−ジの製造方法
US4963187A (en) * 1987-03-04 1990-10-16 Ngk Spark Plug Co., Ltd. Metallizing paste for circuit board having low thermal expansion coefficient
US4833102A (en) * 1987-03-17 1989-05-23 National Semiconductor Corporation Process of making a ceramic lid for use in a hermetic seal package
JP2652014B2 (ja) * 1987-03-19 1997-09-10 株式会社住友金属エレクトロデバイス 複合セラミック基板
US4796083A (en) * 1987-07-02 1989-01-03 Olin Corporation Semiconductor casing
US4906514A (en) * 1988-11-21 1990-03-06 Corning Incorporated Metallized substrate for electronic device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5485352A (en) * 1993-12-27 1996-01-16 Nec Corporation Element joining pad for semiconductor device mounting board
JP2013105968A (ja) * 2011-11-16 2013-05-30 Nikkiso Co Ltd 半導体パッケージ用基板及びその製造方法
JP2013105967A (ja) * 2011-11-16 2013-05-30 Nikkiso Co Ltd 半導体パッケージ用基板及びその製造方法

Also Published As

Publication number Publication date
JP2572823B2 (ja) 1997-01-16
US5138426A (en) 1992-08-11

Similar Documents

Publication Publication Date Title
US4659611A (en) Circuit substrate having high thermal conductivity
US5041342A (en) Multilayered ceramic substrate fireable in low temperature
EP0997941B1 (en) Conductive paste and ceramic printed circuit substrate using the same
JPH06296084A (ja) 高熱伝導体及びこれを備えた配線基板とこれらの製造方法
JPH0288471A (ja) セラミック接合体
JP3401102B2 (ja) 回路基板およびその製造方法、電子デバイス実装体、グリーンシート
US4963187A (en) Metallizing paste for circuit board having low thermal expansion coefficient
JP2000138319A (ja) 配線基板
JPH11284296A (ja) 配線基板
JP2002016176A (ja) 配線基板およびその接続構造
JP2735708B2 (ja) セラミック配線基板
JP2004327945A (ja) セラミック電子回路部品
JP2652014B2 (ja) 複合セラミック基板
JP2000340716A (ja) 配線基板
JPH0737420A (ja) 導体ペースト組成物及びそれを用いた回路基板
JP3420424B2 (ja) 配線基板
JP3134234B2 (ja) メタライズ基板及びその製造方法
JP2525870B2 (ja) 配線基板
JPH0286188A (ja) 低温焼成セラミック配線基板
JP3905991B2 (ja) ガラスセラミック配線基板
JPH09181220A (ja) 半導体装置
JPH0794624A (ja) 回路基板
JP3830296B2 (ja) 高熱膨張ガラスセラミック焼結体の製造方法
JPH1117344A (ja) 多層配線基板
JP2525232B2 (ja) セラミックパッケ―ジおよびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071024

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 12

EXPY Cancellation because of completion of term