JP3830296B2 - 高熱膨張ガラスセラミック焼結体の製造方法 - Google Patents

高熱膨張ガラスセラミック焼結体の製造方法 Download PDF

Info

Publication number
JP3830296B2
JP3830296B2 JP02442499A JP2442499A JP3830296B2 JP 3830296 B2 JP3830296 B2 JP 3830296B2 JP 02442499 A JP02442499 A JP 02442499A JP 2442499 A JP2442499 A JP 2442499A JP 3830296 B2 JP3830296 B2 JP 3830296B2
Authority
JP
Japan
Prior art keywords
thermal expansion
glass
sintered body
expansion coefficient
ppm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02442499A
Other languages
English (en)
Other versions
JP2000223619A (ja
Inventor
紀彰 浜田
秀人 米倉
謙一 永江
洋二 古久保
吉宏 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP02442499A priority Critical patent/JP3830296B2/ja
Priority to US09/495,567 priority patent/US6348427B1/en
Publication of JP2000223619A publication Critical patent/JP2000223619A/ja
Application granted granted Critical
Publication of JP3830296B2 publication Critical patent/JP3830296B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Glass Compositions (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、高熱膨張性を有するガラスセラミック焼結体製造方法関するものである。
【0002】
【従来技術】
従来、配線基板は、絶縁基板の表面あるいは内部にメタライズ配線層が配設された構造からなる。また、この配線基板を用いた代表的な例として、半導体素子、特にLSI(大規模集積回路素子)等の半導体素子を収容する半導体素子収納用パッケージがある。
【0003】
この半導体素子収納用パッケージは、一般にアルミナセラミックス等のセラミック絶縁基板の表面に半導体素子を搭載し、また絶縁基板の表面、内部にはWやMoなどの金属から成るメタライズ配線層が形成され、絶縁基板の裏面にはこれらのメタライズ配線層と接続された複数の接続パッドが形成されており、その接続パッドには、外部回路基板と接続するための接続端子が取り付けられている。そして、絶縁基板の表面に搭載された半導体素子は、メタライズ配線層とワイヤなどによって接続された後、蓋体によって気密に封止される。
【0004】
また、半導体素子収納用パッケージは、絶縁基板下面の接続パッドに接続された接続端子と外部回路基板の配線導体とを半田等により電気的に接続することによって外部回路基板に実装される。
【0005】
一般に、半導体素子の集積度が高まるほど、半導体素子に形成される電極数も増大するが、これに伴いこれを収納する半導体収納用パッケージにおける端子数も増大することになる。ところが、電極数が増大するに伴いパッケージ自体の寸法を大きくするにも限界があり、より小型化を要求される以上、パッケージにおける端子の密度を高くすることが必要となる。
【0006】
これまでのパッケージにおける端子の密度を高めるための構造としては、パッケージの下面にコバールなどの金属ピンを接続したピングリッドアレイ(PGA)、パッケージの4つの側面のすべてからガルウイング状(L字状)の金属ピンが導出された構造のクワッドフラットパッケージ(QFP)、さらに接続端子を半田からなる球状端子により構成したボールグリッドアレイ(BGA)等があり、これらの中でもBGAが最も高密度化が可能であると言われている。
【0007】
このボールグリッドアレイ(BGA)は接続端子を接続パッドに半田などのロウ材からなる球状端子をロウ付けした端子により構成し、この球状端子を外部電気回路基板の配線導体上に載置当接させ、しかる後、前記端子を約250〜400℃の温度で加熱溶融し、球状端子を配線導体に接合させることによって外部電気回路基板上に実装することが行われている。このような実装構造により、半導体素子収納用パッケージの内部に収容されている半導体素子はその各電極がメタライズ配線層及び接続端子を介して外部電気回路に電気的に接続される。
【0008】
【発明が解決しようとする課題】
従来のセラミック絶縁基板として使用されているアルミナ、ムライトなどのセラミックスは、200MPa以上の高強度を有し、しかもメタライズ配線層などとの多層化技術として信頼性の高いことで有用ではあるが、その熱膨張係数は約4〜7ppm/℃程度であるのに対して、パッケージが実装される外部電気回路基板として最も多用されているガラス−エポキシ絶縁層にCu配線層が形成されたプリント基板の熱膨張係数は11〜18ppm/℃と非常に大きい。
【0009】
そのため、半導体素子収納用パッケージの内部に半導体素子を収容し、しかる後、プリント基板などの外部回路基板に実装した場合、半導体素子の作動時に発する熱が絶縁基板と外部回路基板の両方に繰り返し印加されると絶縁基板と外部回路基板との間の熱膨張差に起因する熱応力が発生し、この熱応力が外部回路基板との接続部に影響し、クラックや端子の剥離などが生じ、パッケージを外部回路基板に長期にわたり安定に電気的接続させることができないものであった。
【0010】
そこで、本発明者らは、先にBaOを15〜60重量%の割合で含有する低軟化点、高熱膨張のガラスを用いて、所定のフィラーとを混合し焼成した高熱膨張のガラスセラミック焼結体を絶縁基板とすることを提案した。
【0011】
しかしながら、BaOを含有する上記ガラスを用いた場合、焼結体の耐薬品性が悪く、メッキ工程等で用いられる酸性溶液やアルカリ性溶液での処理を行った際に焼結体が変色する、あるいはその表面に銅などの低抵抗金属からなるメタライズ配線層を同時焼成して形成した場合に、メタライズ配線層の密着強度が低いという問題があった。
【0012】
従って本発明は、BaOを含有するガラスを用いた低温焼成基板の耐薬品性およびメタライズ配線層の密着強度を改善し、且つ高熱膨張を有し、有機樹脂を含有する外部回路基板に対して強固に且つ長期にわたり安定した接続状態を維持できる、高信頼性の配線基板および半導体素子収納用パッケージを提供することができる高熱膨張ガラスセラミック焼結体の製造方法を提供することを目的とするものである。
【0015】
発明の高熱膨張ガラスセラミック焼結体の製造方法は、BaOを5〜60重量%含有するガラス成分と、40℃〜400℃における線熱膨張係数が6ppm/℃以上の金属酸化物粉末を含有するフィラー成分とからなり、前記フィラー成分中にBET比表面積が25m/g以上ZrO 0.1〜30重量%の割合で含有する混合物を成形後、800〜1100℃の温度で焼成することを特徴とするものである。
【0018】
【作用】
本発明によれば、配線基板や、半導体素子収納用パッケージの絶縁基板としてBaOを5〜60重量%含有するガラスと、40℃〜400℃における熱膨張係数が6ppm/℃以上の金属酸化物を含むフィラーとからなる焼結体を用いるものであるが、その焼結体中にBET比表面積が25m/g以上ZrO 0.1〜30重量%の割合で含有させることにより、焼結体の耐薬品性を改善することができるとともに、前記ZrO量を変化させることにより、熱膨張係数を8.5〜18ppm/℃の範囲で容易に制御することができる。
【0019】
また、BaO含有ガラスの熱膨張係数は6〜9ppm/℃程度であるが、かかるガラスにフィラーとしてさらに、40℃〜400℃における熱膨張係数が6ppm/℃以上の金属酸化物を含むフィラーを添加することにより、焼結体全体の熱膨張係数を8.5〜18ppm/℃の範囲で容易に制御することができる。
【0020】
さらに、BaO含有ガラスの屈伏点を400℃〜800℃とすることにより、ガラス含有量を低減し、フィラー量を増量することができるもので、焼成収縮開始温度を上昇することが可能である。それにより、成形時に添加された有機樹脂等の成形用バインダーを効率的に除去するとともに、絶縁基体と同時に焼成されるメタライズとの焼成条件のマッチングを図ることできる。
【0021】
このように、ガラス−エポキシ基板などのプリント基板からなる外部回路基板に対して実装される半導体素子収納用パッケージにおける絶縁基板として40〜400℃の温度範囲における熱膨張係数が8.5〜18ppm/℃のセラミック焼結体を用いることにより、絶縁基板と外部回路基板との間に両者の熱膨張係数の差が小さくなり、その結果、絶縁基板と外部回路基板の熱膨張係数の相違に起因する熱応力によって端子が外部電気回路の配線導体とが接続不良を起こすことがなく、これによっても容器内部に収容する半導体素子と外部電気回路とを長期間にわたり正確に、且つ強固に電気的接続させることが可能となる。
【0022】
また、パッケージの内部配線として使用されるCuの熱膨張係数18ppm/℃に対しても近似の熱膨張係数を有するため、メタライズ配線の基板への密着性等の信頼性を高めることができる。
【0023】
【発明の実施の形態】
図1は、本発明の高熱膨張ガラスセラミック焼結体の製造方法によって作製されたガラスセラミック焼結体の応用例として、配線基板、とりわけ、BGA型の半導体素子収納用パッケージとその実装構造の一実施例を示す概略断面図である。このパッケージは、絶縁基板の表面あるいは内部にメタライズ配線層が配設された、いわゆる配線基板を基礎的構造とするものであり、Aは半導体素子収納用パッケージ、Bは外部回路基板をそれぞれ示す。
【0024】
半導体素子収納用パッケージAは、絶縁基板1と蓋体2とメタライズ配線層3と接続端子4により構成され、絶縁基板1及び蓋体2は半導体素子5を内部に気密に収容するためのキャビティ6を形成する。そして、キャビティ6内にて半導体素子5は、ガラス、樹脂等の接着材を介して絶縁基板1に接着固定される。
【0025】
また、絶縁基板1の表面および内部には、メタライズ配線層3が配設されており、半導体素子5と絶縁基板1の下面に形成された接続端子4と電気的に接続するように配設されている。図1のパッケージによれば、接続端子4は、接続パッド4aを介して高融点の半田(錫−鉛合金)から成る球状端子4bがロウ材により取着されている。
【0026】
一方、外部回路基板Bは、絶縁体7と配線導体8により構成されており、絶縁体7は、少なくとも有機樹脂を含む絶縁材料からなり、具体的には、ガラス−エポキシ系複合材料などのように40〜400℃の線熱膨張係数が12〜16ppm/℃の特性を有し、一般にはプリント基板等が用いられる。また、この基板Bの表面に形成される配線導体8は、絶縁体7との熱膨張係数の整合性と、良電気伝導性の点で、通常、Cu、Au、Ag、Al、Ni、Pb−Snなどの金属導体からなる。
【0027】
半導体素子収納用パッケージAを外部回路基板Bに実装するには、パッケージAの絶縁基板1下面の球状端子4bを外部回路基板Bの配線導体8上に載置当接させ、しかる後、低融点の半田等のロウ材により約250〜400℃の温度で半田を溶融させて配線導体と球状端子4bとの接合することにより、実装される。この時、配線導体8の表面には球状端子4bとのロウ材による接続を容易に行うために予めロウ材が被着形成されていることが望ましい。
【0028】
(絶縁基板)
本発明によれば、このような外部回路基板Bの表面に実装される半導体素子収納用パッケージなどの配線基板における絶縁基板1として、40〜400℃の温度範囲における線熱膨張係数が8.5〜18ppm/℃、特に8.5〜14ppm/℃の焼結体を用いることが重要である。これは、前述した外部回路基板Bとの熱膨張差により熱応力の発生を緩和し、外部回路基板BとパッケージAとの電気的接続状態を長期にわたり良好な状態に維持するために重要であり、この線熱膨張係数が8.5ppm/℃より小さいか、あるいは18ppm/℃より大きいと、いずれも熱膨張差に起因する熱応力が大きくなり、外部回路基板BとパッケージAとの電気的接続状態が悪化することを防止することができない。
【0029】
(ガラスセラミック焼結体)
本発明の絶縁基板を形成するガラスセラミック焼結体は、ガラス成分とフィラー成分との混合物を成形、焼成して作製されたものである。そこで以下に本発明のガラスセラミック焼結体の製造方法について説明する。
【0030】
まず、本発明によれば、ガラス成分として、BaOを5〜60重量%含有するガラスを用いることが重要である。このBaO含有ガラスは低軟化点であり、比較的高い熱膨張係数を有しているために、ガラス量を少なく、且つ高熱膨張のフィラーを多く添加することが可能であり、高い熱膨張係数を有する焼結体が容易に得られる。BaO量を上記の範囲に限定したのは、5重量%よりも少ないと、ガラスの低軟化点化が困難となるとともに、熱膨張係数が低くなり、高熱膨張のガラスセラミック焼結体を作製することが難しく、60重量%よりも多いとガラス化が困難であり、特性が不安定となりやすく、また、耐薬品性が著しく低下するためである。特に、BaO量は20〜40重量%が望ましい。
【0031】
また、このガラス中にはPbを実質的に含まないことが望ましい。これは、Pbが毒性を有するため、製造工程中での被毒を防止するための格別な装置および管理を必要とするために焼結体を安価に製造することができないためである。Pbが不純物として不可避的に混入する場合を考慮すると、Pb量は0.05重量%以下であることが望ましい。
【0032】
また、ガラスの40℃〜400℃における熱膨張係数が6〜18ppm/℃、特に7〜13ppm/℃であることが望ましい。これは、熱膨張係数が上記範囲を逸脱するとフィラーとの熱膨張差が生じ、焼結体の強度の低下の原因になるためである。
【0033】
さらに、上記BaO含有ガラスの屈伏点は400℃〜800℃、特に400〜700℃であることが望ましい。これは、ガラスおよびフィラーからなる混合物を成形する場合、有機樹脂等の成形用バインダーを添加するが、このバインダーを効率的に除去するとともに、絶縁基体と同時に焼成されるメタライズとの焼成条件のマッチングを図るために必要であり、屈伏点が400℃より低いとガラスが低い温度で焼結が開始されるために、例えばAg、Cu等の焼結開始温度が600〜800℃のメタライズとの同時焼成ができず、また成形体の緻密化が低温で開始するためにバインダーは分解揮散できなくなりバインダー成分が残留し特性に影響を及ぼす結果になるためである。一方、屈伏点が800℃より高いとガラス量を多くしないと焼結しにくくなるため、高価なガラスを大量に必要とするために焼結体のコストを高めることになる。
【0034】
上記の特性を満足するガラスとしては、上記BaO以外に、少なくともSiO2 を25〜60重量%の割合で含み、残部がB2 3 、Al2 3 、CaO、MgO、SrO、TiO2 、ZnOの群から選ばれる少なくとも1種によって構成される。
【0035】
一方、上記ガラスと組み合わせるフィラー成分としては、40℃〜400℃における熱膨張係数が6ppm/℃以上の金属酸化物を少なくとも含有することが焼結体の高熱膨張化を図る上で重要である。熱膨張係数が6ppm/℃以上の金属酸化物を含有しないと、焼結体の熱膨張係数を8.5ppm/℃以上に高めることができないためである。
【0036】
このような熱膨張係数が6ppm/℃以上の金属酸化物としては、クリストバライト(SiO2 )、クォーツ(SiO2 )、トリジマイト(SiO2 )、フォルステライト(2MgO・SiO2 )、スピネル(MgO・Al2 3 )、ウォラストナイト(CaO・SiO2 )、モンティセラナイト(CaO・MgO・SiO2 )、ネフェリン(Na2 O・Al2 3 ・SiO2 )、ジオプサイド(CaO・MgO・2SiO2 )、メルビナイト(3CaO・MgO・2SiO2 )、アケルマイト(2CaO・MgO・2SiO2 )、マグネシア(MgO)、アルミナ(Al2 3 )、カーネギアイト(Na2 O・Al2 3 ・2SiO2 )、エンスタタイト(MgO・SiO2 )、ホウ酸マグネシウム(2MgO・B2 3 )、セルシアン(BaO・Al2 3 ・2SiO2 )、B2 3 ・2MgO・2SiO2 、ガーナイト(ZnO・Al2 3 )の群から選ばれる少なくとも1種以上が挙げられる。これらの中でも、クリストバライト、クオーツ、トリジマイトなどのSiO2 系材料や、フォルステライト、エンスタタイトの群から選ばれる少なくとも1種が高熱膨張化を図る上で望ましい。
【0037】
本発明によれば、上記のガラス粉末とフィラー粉末とを、焼成温度や最終的に得られる焼結体の熱膨張特性などの目的に応じて適当な比率で混合する。本発明において用いられる上記BaO含有ガラスは、フィラー無添加では収縮開始温度は700℃以下で、850℃以上では溶融してしまい、メタライズ配線層等を配設することができない。しかし、フィラーを混合することにより焼成過程において結晶の析出が起こり、フィラー成分を液相焼結させるための液相を適切な温度で形成させることができる。また、成形体全体の収縮開始温度を上昇させることができるため、このフィラーの含有量の調整により用いるメタライズの種類によりメタライズ配線層との同時焼成条件のマッチングを図ることができる。
【0038】
好適には、上記ガラス粉末を20〜80体積%と、フィラー粉末を80〜20体積%の割合で混合した混合物を成形した成形体を焼成してなる焼結体により構成する。このガラスとフィラー成分の量を上記の範囲に限定したのは、ガラス成分量が20体積%より少ない、言い換えればフィラー成分が80体積%より多いと液相焼結することが難しく、焼成温度が高くなり、メタライズ配線層との同時焼成時にメタライズ配線層が溶融してしまう恐れがある。また、ガラスが80体積%より多い、言い換えるとフィラー成分が20体積%より少ないと焼結体の特性がガラスの特性に大きく依存してしまい、材料特性の制御が困難となるとともに、焼結開始温度が低くなるためにメタライズ配線層との同時焼成が難しくなるという問題が生じる。また、ガラス量が多いために原料のコストも高くなる傾向にある。
【0039】
また、フィラー成分量は、BaOガラスの屈伏点に応じ、その量を適宜調整することが望ましい。即ち、ガラスの屈伏点が400℃〜700℃と低い場合、低温での焼結性が高まるためフィラーの含有量は40〜80体積%と比較的多く配合できる。これに対して、ガラスの屈伏点が700℃〜800℃と高い場合、焼結性が低下するためフィラーの含有量は20〜50体積%と比較的少なく配合することが望ましい。
【0040】
本発明によれば、上記のフィラー成分中にBET比表面積が25m/g以上ZrO 0.1〜30重量%の割合で含有させることが大きな特徴であって、このZrO がBaO含有ガラス中に溶融し、ガラスの耐酸化性を高めることができる結果、焼結体の耐薬品性を向上させることができる。その結果、酸性溶液あるいはアルカリ性溶液での処理後の焼結体の外観の変化やメタライズ強度の劣化が抑制される。
【0041】
Zr 粉末としてフィラー成分中の一成分として混合する。この場合、添加時ZrOのBET比表面積によって、焼結体の耐薬品性が変化する傾向にあり、BET比表面積が25m/g以上であることが必要で、BET比表面積が25m/gよりも小さいと、耐薬品性の改善効果が小さくなる傾向にある。
【0042】
なお、Zr 量を上記の範囲に限定したのは、0.1重量%よりも少ないと、耐薬品性の改善効果が低く、30重量%よりも多いと、熱膨張係数が8.5ppm/℃よりも低くなるためである。特にZrO 量は0.2〜10重量%が望ましい。
【0043】
その他に、着色成分として、酸化クロム、酸化コバルト、酸化マンガン、酸化ニッケルの群から選ばれる少なくとも1種を配合してもよい。
【0044】
上記のように調合されたガラス粉末とフィラー粉末との混合物に、適当な成形の有機樹脂バインダーを添加した後、所望の成形手段、例えば、ドクターブレード、圧延法、金型プレス等によりシート状に任意の形状に成形後、焼成する。
【0045】
なお、配線基板を作製する場合には、シート状成形体に対して、Cu、Ag、Ni、Pd、Auのうちの1種以上からなる金属粉末に有機バインダー、可塑剤、溶剤を添加混合して得た金属ペーストを前記グリーンシートに周知のスクリーン印刷法により所定パターンに印刷塗布する。また、場合によっては、前記グリーンシートに適当な打ち抜き加工してスルーホールを形成し、このホール内にもメタライズペーストを充填する。そしてこれらのグリーンシートを複数枚積層圧着した後、以下の方法で焼成する。
【0046】
焼成にあたっては、まず、成形のために配合したバインダー成分を除去する。バインダーの除去は、700℃前後の大気雰囲気中で行われるが、配線導体としてCuを用いる場合には、100〜700℃の水蒸気を含有する窒素雰囲気中で行われる。この時、成形体の収縮開始温度は700〜850℃程度であることが望ましく、かかる収縮開始温度がこれより低いとバインダーの除去が困難となるため、成形体中のガラスの特性、特に屈伏点を前述したように制御することが必要となる。
【0047】
焼成は、850℃〜1100℃の酸化性雰囲気中で行われ、これにより相対密度90%以上まで緻密化される。この時の焼成温度が850℃より低いと緻密化することができず、1100℃を越えるとメタライズ配線層との同時焼成が難しくなる。但し、配線導体としてCuを用いる場合には、850〜1050℃の非酸化性雰囲気中で行われる。
【0048】
このようにして作製されたガラスセラミック焼結体中には、BaO含有ガラス相と、フィラー相、あるいは、ガラスとフィラーとの反応により生成した結晶相やフィラー成分が分解して生成した結晶相等が存在する場合もある。析出する結晶相としては、焼結体全体の熱膨張係数を高める上で、少なくとも40〜400℃における熱膨張係数が6ppm/℃以上の酸化物の結晶相が析出することが望ましい。40〜400℃における熱膨張係数が6ppm/℃以上の酸化物の結晶相としては、前述したような40〜400℃における熱膨張係数が6ppm/℃以上の酸化物の結晶相が挙げられる。
【0049】
なお、Zr は、ガラス相中、および/またはZr化合物相として焼結体中に存在するが、少なくともBaO含有ガラス相中に一部あるいは全部が溶融していることが望ましい。
【0050】
また、本発明のガラスセラミック焼結体は、上記のように、BaO含有ガラスと、高熱膨張を有する金属酸化物からなるフィラーによって、40℃〜400℃における線熱膨張係数が8.5〜18ppm/℃の高熱膨張特性を有することから、かかる焼結体をパッケージなどの配線基板の絶縁基板として用いた場合、有機樹脂を含有する絶縁材料を有するプリント基板などの外部回路基板に対して、配線基板を接続端子を介して実装した場合においても、熱膨張特性を近似させることができることから長期信頼性にわたり安定した実装状態を維持することができる。
【0051】
【実施例】
実施例1
BaO含有ガラスとして表1に示すガラス粉末を準備した。なお、表中の熱膨張係数は、40〜400℃における熱膨張係数を示す。
【0052】
【表1】
Figure 0003830296
【0053】
このガラスに対して表2〜4に示すようにフィラー成分として、平均粒径が5μmのクオーツ粉末と、平均粒径が1μmのクオーツ粉末とを重量比で8:2の比率で混合したもの(SiO、熱膨張係数15ppm/℃)、耐薬品性改善剤としてBET比表面積が180 /gのZrO粉末と、着色剤としてCrを用いて表2〜4に示す調合組成になるように秤量混合した。この混合物を粉砕後、有機バインダー、有機溶剤を添加して十分に混合した後、ドクターブレード法によりテープ化し、積層した後、所望の形状の成形体を作製し、この成形体を700℃のN+HO中で脱バインダ処理した後、窒素雰囲気中で表2〜4の温度で焼成してガラスセラミック焼結体を作製した。
【0054】
また、テープ表面に焼成後に2mm角になるようにタングステンによるメタライズパターンを形成したサンプルを作製し上記と同様の条件で焼成した後、Ni−Auのメッキを施した。
【0055】
次に、上記のようにして得られた焼結体に対して40〜400℃の熱膨張係数を測定し表2〜4に示した。また、表面積が5cm2 の焼結体を切り出し、それを10gのNH4 F・HFを1リットルの水に溶解させた常温のフッ酸溶液に90秒浸漬した後の重量減少量(mg)を測定した。また同時に、SEM(走査型電子顕微鏡)による表面状態の観察、目視による色調、およびフッ酸処理後の色調の変化を評価した。なお、SEM観察においては、ガラス成分が著しく欠除しているものをNG、処理前後での表面状態がほとんど変わらないものをOKとした。
【0056】
また、焼結体の表面に形成したメタライズパターンの密着強度を測定した。測定は、焼成後の形状が2mm角、厚さ15mmとなるメタライズパターンに、厚さ1mmのNiメッキを行い、その上に厚さ1mmのAuメッキを施した後、直径0.8mmの錫メッキ銅線を該メッキ被覆層上に基板と平行に半田付けし、該錫メッキ銅線を基板に対して垂直方向に曲げ、該錫メッキ銅線を10mm/minの引張速度で垂直方向に引張り、錫メッキ銅線がはずれた時の荷重をメタライズの接着強度として評価した。
【0057】
さらに、上記ガラスセラミック焼結体を絶縁基板とし、メタライズ配線層を銅メタライズ層によって同時焼成して形成して、図1に示すようなBGA型半導体素子収納用パッケージを作製した。そして、ガラスエポキシ系複合材料を絶縁基板とする外部回路基板の表面に形成された銅からなる配線導体に、半田を用いて実装した。その後、この実装したものを−40〜125℃の熱サイクル試験を行い、100サイクル毎のパッケージのメタライズ配線層と外部回路基板の配線導体間の抵抗を測定し、抵抗に変化が生じた時の熱サイクル数を表2〜4に示した。
【0058】
【表2】
Figure 0003830296
【0059】
【表3】
Figure 0003830296
【0060】
【表4】
Figure 0003830296
【0061】
表2乃至表4より明らかなように、Zr 含有量が0.1重量%より少ない試料No.1〜6、29〜34ではいずれもフッ酸処理後に大きな重量減少が認められ、SEM観察でも表面状態が大きく変化している。また、目視による観察でも緑色を呈する焼結体においては明らかな色調の変化が認められた。メタライズ強度についてもメタライズ層と磁器を機械的に結合させていたガラス成分が失われたことで2kg/2mmより低いものであった。
【0062】
これに対してZr が0.1〜30重量%の本発明試料は、Zr 無添加の試料No.1〜6、29〜34に比較してフッ酸処理後の重量変化がほとんど認められず、SEM観察および目視による観察でも処理前後での変化が認められなかった。また、メタライズ強度も1.8kgf/2mm以上を示し、十分実用に耐えうることがわかる。
【0063】
また、ZrOの添加量を0.1〜30重量%の範囲内で変更することにより、焼結体の熱膨張係数を調整することが可能であった。但し、Zr が30重量%よりも多い試料No.17、28、45、56では、いずれも焼結体の熱膨張係数が8.5ppm/℃よりも低く熱サイクル試験において、本発明品よりも劣るものであった。
【0065】
さらに、ガラスとしてBaO量が5重量%よりも少ないガラス▲4▼を用いた試料No.63〜65では、得られた焼結体の熱膨張係数が8.5ppm/℃よりも低く、熱サイクル試験において、十分な特性が得られなかった。
【0066】
実施例2
実施例1で用いたZrO2 粉末について、BET比表面積が異なる複数種を用いて、それを表5に示す比率で実施例1と同様にして混合、成形、焼成してガラスセラミック焼結体を得た。そして、実施例1と同様の方法で評価を行った。結果は、表5に示した。
【0067】
【表5】
Figure 0003830296
【0068】
表5の結果から、ZrO 粉末のBET比表面積が25m/g以上では、フッ酸処理後の重量変化がほとんどなく、SEMおよび目視による観察でもフッ酸処理前後で変化は認められないが、BET比表面積が小さくなるに従って、フッ酸処理による重量減少や色調の変化、メタライズ強度の劣化が認められ、これらの粉末は、BET比表面積が25m/g以上であることが望ましいことがわかった。
【0069】
【発明の効果】
以上詳述したように、本発明の高熱膨張ガラスセラミック焼結体の製造方法により作製された配線基板によれば、BaOを5〜60重量%含有するガラスとフィラーとからなるガラスセラミック焼結体中に、Zr を所定の割合で含有させることにより、焼結体の耐薬品性を改善することができるとともに、Zr 量を変化させることにより、熱膨張係数を8.5〜18ppm/℃の範囲で容易に制御することができるとともに、かかる焼結体を絶縁基板とする半導体素子収納用パッケージなどの配線基板をガラス−エポキシ基板などのプリント基板からなる外部回路基板に対して実装した場合、配線基板と外部回路基板との接続信頼性を高め、長期間にわたり正確に、且つ強固に電気的接続させることが可能となる。
【図面の簡単な説明】
【図1】本発明の高熱膨張ガラスセラミック焼結体の製造方法により作製された半導体素子収納用パッケージの実装構造を説明するための概略断面図である。
【符号の説明】
A 半導体素子収納用パッケージ
B 外部回路基板
1 絶縁基板
2 蓋体
3 メタライズ配線層
4 接続端子
5 半導体素子
6 キャビティ
7 絶縁体
8 配線導体

Claims (1)

  1. BaOを5〜60重量%含有するガラス成分と、40℃〜400℃における線熱膨張係数が6ppm/℃以上の金属酸化物粉末を含有するフィラー成分とからなり、前記フィラー成分中にBET比表面積が25m/g以上ZrO 0.1〜30重量%の割合で含有する混合物を成形後、800〜1100℃の温度で焼成することを特徴とする高熱膨張ガラスセラミック焼結体の製造方法。
JP02442499A 1999-02-01 1999-02-01 高熱膨張ガラスセラミック焼結体の製造方法 Expired - Fee Related JP3830296B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP02442499A JP3830296B2 (ja) 1999-02-01 1999-02-01 高熱膨張ガラスセラミック焼結体の製造方法
US09/495,567 US6348427B1 (en) 1999-02-01 2000-02-01 High-thermal-expansion glass ceramic sintered product

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02442499A JP3830296B2 (ja) 1999-02-01 1999-02-01 高熱膨張ガラスセラミック焼結体の製造方法

Publications (2)

Publication Number Publication Date
JP2000223619A JP2000223619A (ja) 2000-08-11
JP3830296B2 true JP3830296B2 (ja) 2006-10-04

Family

ID=12137782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02442499A Expired - Fee Related JP3830296B2 (ja) 1999-02-01 1999-02-01 高熱膨張ガラスセラミック焼結体の製造方法

Country Status (1)

Country Link
JP (1) JP3830296B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061102B2 (en) * 2001-06-11 2006-06-13 Xilinx, Inc. High performance flipchip package that incorporates heat removal with minimal thermal mismatch

Also Published As

Publication number Publication date
JP2000223619A (ja) 2000-08-11

Similar Documents

Publication Publication Date Title
JP3426926B2 (ja) 配線基板およびその実装構造
JP3830296B2 (ja) 高熱膨張ガラスセラミック焼結体の製造方法
JP3346693B2 (ja) ガラス−セラミック焼結体およびそれを用いた配線基板
JP4077625B2 (ja) 低温焼成磁器組成物および低温焼成磁器の製造方法
JP2003040670A (ja) 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造
JP3934811B2 (ja) 高熱膨張ガラスセラミック焼結体およびその製造方法、配線基板ならびにその実装構造
JP4646362B2 (ja) 導体組成物およびこれを用いた配線基板
JP3699571B2 (ja) 配線基板およびその実装構造
JP4540297B2 (ja) 低温焼成磁器組成物および低温焼成磁器並びに配線基板
JP3719834B2 (ja) 低温焼成セラミックス
JP3426920B2 (ja) 配線基板
JP3323074B2 (ja) 配線基板、半導体素子収納用パッケージおよびその実装構造
JP2004083373A (ja) 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造
JP3323043B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP4497627B2 (ja) ガラスセラミック焼結体およびその製造方法、配線基板ならびにその実装構造
JP3784221B2 (ja) 配線基板およびその製造方法
JP3740225B2 (ja) 配線基板の実装構造
JP3339999B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3193275B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3210837B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3450998B2 (ja) 配線基板およびその実装構造
JP2002020162A (ja) ガラスセラミック焼結体およびそれを用いた配線基板
JPH1117065A (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP4632472B2 (ja) 銅導体組成物及びこれを用いた配線基板
JP3210844B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060711

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090721

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100721

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100721

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130721

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees