JPH1117065A - 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 - Google Patents

配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造

Info

Publication number
JPH1117065A
JPH1117065A JP17258597A JP17258597A JPH1117065A JP H1117065 A JPH1117065 A JP H1117065A JP 17258597 A JP17258597 A JP 17258597A JP 17258597 A JP17258597 A JP 17258597A JP H1117065 A JPH1117065 A JP H1117065A
Authority
JP
Japan
Prior art keywords
package
thermal expansion
semiconductor element
insulating substrate
ppm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17258597A
Other languages
English (en)
Inventor
Hideto Yonekura
秀人 米倉
Koichi Yamaguchi
浩一 山口
Noriaki Hamada
紀彰 浜田
Tetsuya Kimura
哲也 木村
Yoji Furukubo
洋二 古久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP17258597A priority Critical patent/JPH1117065A/ja
Publication of JPH1117065A publication Critical patent/JPH1117065A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 メタライズ配線層の同時焼成を可能とし、高
熱膨張かつ低誘電正接の絶縁基板を高品質で且つ安価に
製造することができ、外部電気回路基板に実装しても電
気的接続が安定した信頼性の高い基板を提供できるよう
にすること。 【解決手段】 Ｃｕなどのメタライズ配線層３を絶縁基
板１の表面あるいは内部に配設した配線基板あるいは半
導体素子収納用パッケージＡにおいて、絶縁基板１をＬ
ｉ2 Ｏ、Ｎａ2 Ｏ及びＫ2 Ｏから選ばれる２種のアルカ
リ金属酸化物を合計で５〜３０重量％含有し、屈伏点が
４００℃〜８００℃のアルカリ珪酸ガラスを２０〜８０
体積％と、４０℃〜４００℃における線熱膨張係数が６
ｐｐｍ／℃以上の金属酸化物を含むフィラーを８０〜２
０体積％の割合で含む成形体を焼成して得られた４０℃
〜４００℃における線熱膨張係数が８〜１８ｐｐｍ／℃
の焼結体により構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、メタライズ配線層
を具備する配線基板、その配線基板を具備する半導体素
子収納用パッケージおよびその実装構造に関するもので
ある。
【０００２】
【従来技術】従来、配線基板は、絶縁基板の表面あるい
は内部にメタライズ配線層が配設された構造からなる。
また、この配線基板を用いた代表的な例として、半導体
素子、特にＬＳＩ（大規模集積回路素子）等の半導体集
積回路素子を収容するための半導体素子収納用パッケー
ジは、一般にアルミナセラミックス等の電気絶縁材料か
らなり、その上面中央部に半導体素子を収容するための
凹所を有する絶縁基板と、前記絶縁基板の凹所周辺から
下面にかけて導出されるタングステン、モリブデン等の
高融点金属粉末から成る複数個のメタライズ配線層と、
前記絶縁基板の下面に形成され、メタライズ配線層が電
気的に接続される複数個の接続パッドと、前記接続パッ
ドにロウ付け取着される接続端子と、蓋体とから構成さ
れており、絶縁基板の凹所底面に半導体素子をガラス、
樹脂等から成る接着剤を介して接着固定させ、半導体素
子の各電極とメタライズ配線層とをボンディングワイヤ
を介して電気的に接続させるとともに絶縁基板上面に蓋
体をガラス、樹脂等の封止材を介して接合させ、絶縁基
板と蓋体とから成る容器内部に半導体素子を気密に封止
することによって製品としての半導体素子収納用パッケ
ージとなる。
【０００３】また、かかる半導体素子収納用パッケージ
は、外部電気回路基板の配線導体と接続するには、半導
体素子収納用パッケージの前記絶縁基板下面の接続パッ
ドに接続された接続端子と外部電気回路基板の配線導体
とを半田等により電気的に接続することができる。
【０００４】一般に、半導体素子の集積度が高まるほ
ど、半導体素子に形成される電極数も増大するが、これ
に伴い半導体素子収納用パッケージにおける端子数も増
大することになる。ところが、電極数の増大に伴いパッ
ケージ自体の寸法を大きくするにも限界があり、より小
型化の要求に対して、パッケージにおける端子の密度を
高くすることが必要となる。
【０００５】従来のパッケージにおける端子の密度を高
めるための構造としては、パッケージの下面にコバール
などの金属ピンを接続したピングリッドアレイ（ＰＧ
Ａ）、パッケージの４つの側面のすべてからガルウイン
グ状（Ｌ字状）の金属ピンが導出された構造のクワッド
フラットパッケージ（ＱＦＰ）、さらに接続端子を半田
からなる球状端子により構成したボールグリッドアレイ
（ＢＧＡ）等が知られているが、これらの中でも特にＢ
ＧＡが最も高密度化が可能であると言われている。
【０００６】このＢＧＡは、接続端子を接続パッドに半
田などのロウ材からなる球状端子をロウ付けした端子に
より構成し、この球状端子を外部電気回路基板の配線導
体上に載置当接させ、しかる後、前記端子を約２５０〜
４００℃の温度で加熱溶融し、球状端子を配線導体に接
合させることによって外部電気回路基板上に実装するこ
とが行われている。このような実装構造により、半導体
素子収納用パッケージの内部に収容されている半導体素
子は、その各電極がメタライズ配線層及び接続端子を介
して外部電気回路に電気的に接続される。
【０００７】また、半導体素子収納用パッケージにおけ
る絶縁基板としては、ガラス−セラミックスなどの焼結
体からなる絶縁材料が主として用いられている。
【０００８】例えば、特開昭６３−１１７９２９号公報
においては、ＺｎＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 系ガラスを
用いたガラスセラミック体が提案されており、化学組成
と熱処理条件の制御によって珪酸亜鉛の他にコーディラ
イトまたは亜鉛尖小石の結晶を生成させることで、線熱
膨張係数を制御できると報告されている。
【０００９】
【発明が解決しようとする課題】これらのパッケージに
おける絶縁基板として使用されているアルミナ、ムライ
トなどのセラミックスは、２００ＭＰａ以上の高強度を
有し、しかもメタライズ配線層などとの多層化技術とし
て信頼性の高いことで有用ではあるが、その線熱膨張係
数は約４〜７ｐｐｍ／℃程度であるのに対して、パッケ
ージが実装される外部電気回路基板として最も多用され
ているガラス−エポキシ絶縁層にＣｕ配線層が形成され
たプリント基板の線熱膨張係数は１１〜１８ｐｐｍ／℃
と非常に大きい。
【００１０】そのため、半導体素子収納用パッケージの
内部に半導体集積回路素子を収容し、しかる後、プリン
ト基板などの外部電気回路基板に実装した場合、半導体
集積回路素子の作動時に発する熱が絶縁基板と外部電気
回路基板の両方に繰り返し印加されると、前記絶縁基板
と外部電気回路基板との間に両者の線熱膨張係数の相違
に起因する大きな熱応力が発生する。この熱応力は、パ
ッケージにおける端子数が３００以下の比較的少ない場
合には大きな影響はないが、端子数が３００を超え、パ
ッケージそのものが大型化するに従い、その影響が増大
する傾向にある。即ち、パッケージの作動および停止の
繰り返しにより熱応力が繰り返し印加されると、この熱
応力が絶縁基板下面の接続パッドの外周部、及び外部電
気回路基板の配線導体と端子との接合界面に作用し、そ
の結果、接続パッドが絶縁基板より剥離したり、端子が
配線導体より剥離したりし、半導体素子収納用パッケー
ジの接続端子を外部電極回路の配線導体に長期にわたり
安定に電気的接続させることができないという欠点を有
していた。
【００１１】また、上記特開昭６３−１１７９２９号公
報におけるガラスセラミック体を利用した集積回路パッ
ケージ基板では、高い線熱膨張係数の基板が得られると
報告されているものの、上記公報に記載されているよう
に、同一の組成でもわずかな熱処理条件の相違により析
出結晶相が変化し、線熱膨張係数を安定して制御するこ
とが難しく、しかも高価な結晶化ガラスを使用するた
め、パッケージを安価に製造することができないもので
ある。
【００１２】また、一般にガラス−セラミック焼結体を
作製する場合に用いられるガラスとしては、ホウ珪酸ガ
ラスが最も用いられるが、このホウ珪酸ガラスは屈伏点
が比較的高いので、焼結させるためにはガラスを主成分
とする必要がある。そのために、低温で焼成する場合に
は、高価なガラスを多量に必要とし製造コストが高くな
るという問題があった。また、脱バインダーおよび焼結
が十分に行われない場合があり、これらを良好に行わせ
るためにガラスの組成やフィラーを細かく制御する必要
があった。
【００１３】さらに、配線基板や半導体素子収納用パッ
ケージは、絶縁基板とその内部および表面に配設される
メタライズ配線層とを同時焼成することが行われるが、
高熱膨張を有するような絶縁基板との同時焼成について
は何ら検討されていないのが現状であった。
【００１４】これに対して本出願人は、Ｌｉ2 Ｏを含有
するリチウム珪酸ガラスと、フォルステライト等のフィ
ラー成分を添加して焼成し、リチウム珪酸を析出させた
ガラスセラミックスは、安定的に高い熱膨張係数を有す
るとともに、Ｃｕ等の導体配線層との同時焼成が可能で
あることを提案した。また一方では、配線基板や半導体
素子収納用パッケージの絶縁基板として用いられる絶縁
体に対しては、電気特性を向上させるため、絶縁体の誘
電正接を低減させることが求められている。
【００１５】そこで本発明は、高熱膨張特性を有し、誘
電正接が小さい絶縁基板の表面あるいは内部にメタライ
ズ配線層を具備する配線基板を提案すること、および、
高熱膨張特性を有し且つ半導体素子が収納された半導体
素子収納用パッケージであって、ガラス−エポキシ樹脂
等絶縁体とする外部電気回路に対して、強固に且つ長期
にわたり安定した接続状態を維持できる高信頼性の半導
体素子収納用パッケージ、ならびにその実装構造を提供
することを目的とするものである。
【００１６】さらに、Ｃｕメタライズ配線層との同時焼
成を可能とし、バインダーの効率的な除去および比較的
少ないガラス量でも低温での焼結を行うことのできる高
品質で且つ安価な配線基板および半導体素子収納用パッ
ケージを提供することを目的とするものである。
【００１７】
【課題を解決するための手段】上記目的を達成するため
に、本発明者らは、絶縁基板として、Ｌｉ2 Ｏ、Ｎａ 2
Ｏ及びＫ2 Ｏから選ばれる２種のアルカリ金属酸化物を
合計で５〜３０重量％含有するアルカリ珪酸ガラスが、
焼結過程において、線熱膨張係数が１３ｐｐｍ／℃程度
のアルカリ珪酸結晶を安定に析出させることから、かか
るガラスに対して、さらにフィラー成分として高熱膨張
係数の化合物を添加し、これを焼成することで、高熱膨
張の焼結体を作製できること、また、アルカリ珪酸ガラ
スはホウ珪酸ガラスに比較して屈伏点が比較的低く、そ
の結果、ガラスの添加量が少なくても低温焼成が可能で
あり、さらにアルカリ金属成分を混合することにより、
誘電損失が低減されることを提案した。
【００１８】即ち、本発明は、絶縁基板の表面及び／又
は内部にメタライズ配線層等の導体が配設された配線基
板において、前記絶縁基板が、Ｌｉ2 Ｏ、Ｎａ2 Ｏ及び
Ｋ2Ｏから選ばれる２種のアルカリ金属酸化物を合計で
５〜３０重量％含み且つ屈伏点が４００℃〜８００℃の
アルカリ珪酸ガラスを２０〜８０体積％の割合で、４０
℃〜４００℃における線熱膨張係数が６ｐｐｍ／℃以上
の金属酸化物を含むフィラーを８０〜２０体積％の割合
で含有する成形体を焼成した焼結体からなることを特徴
とする。特に、この焼結体は、４０℃〜４００℃におけ
る線熱膨張係数が８〜１８ｐｐｍ／℃となっている。
【００１９】また、半導体素子収納用パッケージにおけ
る絶縁基板として、Ｌｉ2 Ｏ、Ｎａ2 Ｏ及びＫ2 Ｏから
選ばれる２種のアルカリ金属酸化物を合計で５〜３０重
量％含有し、屈伏点が４００℃〜８００℃のアルカリ珪
酸ガラスを２０〜８０体積％と、４０℃〜４００℃にお
ける線熱膨張係数が６ｐｐｍ／℃以上の金属酸化物を含
むフィラーを８０〜２０体積％の割合で含む成形体を焼
成した焼結体により構成する。特に、この焼結体は、４
０℃〜４００℃における線熱膨張係数が８〜１８ｐｐｍ
／℃となっている。
【００２０】また、本発明によれば、少なくとも有機樹
脂を含む絶縁体の表面に配線導体が被着形成された外部
電気回路基板上に、絶縁基板として上記の焼結体を有す
る半導体素子収納用パッケージを接続端子を介して回路
基板の配線導体にロウ付け接合し実装されるものであ
る。
【００２１】
【作用】本発明によれば、配線基板や、半導体素子収納
用パッケージの絶縁基板として、Ｌｉ2 Ｏ、Ｎａ2 Ｏ及
びＫ2 Ｏから選ばれる２種のアルカリ金属酸化物を合計
で５〜３０重量％含有し且つ屈伏点が４００℃〜８００
℃のアルカリ珪酸ガラスを２０〜８０体積％と、４０℃
〜４００℃における線熱膨張係数が６ｐｐｍ／℃以上の
金属酸化物を含むフィラーを８０〜２０体積％の割合で
含む成形体を焼成した４０℃〜４００℃における線熱膨
張係数が８〜１８ｐｐｍ／℃の焼結体を用いることによ
り、焼結体の線熱膨張係数を８〜１８ｐｐｍ／℃の範囲
で容易に制御することができるともに、再現よく製造す
ることができる。
【００２２】また、上記ガラスとして、Ｌｉ2 Ｏ、Ｎａ
2 Ｏ及びＫ2 Ｏから選ばれる２種のアルカリ金属酸化物
を必須の成分としてその含有量が５〜３０重量％のアル
カリ珪酸ガラスを用いることにより、焼結後の焼結体中
に高熱膨張のアルカリ珪酸（例えば、Ｌｉ2 ＳｉＯ3 ）
を析出することができるとともに、焼結体の誘電正接を
小さくできる。さらに、アルカリ珪酸ガラスの屈伏点を
４００℃〜８００℃とすることにより、ガラス含有量を
低減し、フィラー量を増量することができるので、焼成
収縮開始温度を上昇することが可能である。それによ
り、成形時に添加された有機樹脂等の成形用バインダー
を効率的に除去するとともに、絶縁基体と同時に焼成さ
れるメタライズとの焼成条件のマッチングを図ることで
きる。
【００２３】また、アルカリ珪酸ガラスから析出するア
ルカリ珪酸結晶相の線熱膨張係数は１３ｐｐｍ／℃程度
であるが、かかるガラスにフィラーとしてさらに、４０
℃〜４００℃における線熱膨張係数が６ｐｐｍ／℃以上
の金属酸化物を含むフィラーを添加することにより、焼
結体全体の線熱膨張係数を８〜１８ｐｐｍ／℃の範囲で
容易に制御することができるのである。
【００２４】このように、ガラス−エポキシ基板などの
プリント基板からなる外部電気回路に対して実装される
半導体素子収納用パッケージにおける絶縁基板として、
４０〜４００℃の温度範囲における線熱膨張係数が８〜
１８ｐｐｍ／℃のセラミックスを用いることにより、絶
縁基板と外部電気回路基板との間に両者の線熱膨張係数
の差が小さくなり、その結果、絶縁基板と外部電気回路
基板の線熱膨張係数の相違に起因する熱応力によって端
子が外部電気回路の配線導体とが接続不良を起こすこと
がなく、これによっても容器内部に収容する半導体素子
と外部電気回路とを長期間にわたり正確に、且つ強固に
電気的接続させることが可能となる。
【００２５】また、パッケージの内部配線として使用さ
れるＣｕの線熱膨張係数１８ｐｐｍ／℃に対しても近似
の線熱膨張係数を有するため、メタライズ配線の基板へ
の密着性等の信頼性を高めることができる。
【００２６】
【発明の実施の形態】以下、本発明の実施の形態につい
て添付図面に基づき詳細に説明する。図１及び図２は、
本発明の一実施形態を例示する断面図であり、絶縁基板
の表面あるいは内部にメタライズ配線層が配設された、
いわゆる配線基板を基礎的構造とするものであるが、こ
こでは、その代表的な一例として半導体素子収納用パッ
ケージとその実装構造について示したものであり、Ａは
半導体素子収納用パッケージ（以下、単にパッケージと
もいう）、Ｂは外部電気回路基板（以下、単に回路基板
ともいう）である。
【００２７】パッケージＡは、絶縁基板１と蓋体２とメ
タライズ配線層３と端子４およびパッケージ内に収納さ
れる半導体素子５により構成され、絶縁基板１及び蓋体
２は半導体素子５を内部に気密に収容するための容器６
を構成する。ここで、絶縁基板１は上面中央部に半導体
素子５が載置収容される凹部１ａが設けてあり、凹部１
ａ底面には半導体素子５はガラス、樹脂等の接着剤を介
して接着固定される。
【００２８】また、絶縁基板１には半導体素子５が載置
収容される凹部１ａの周辺から下面にかけて複数個のメ
タライズ配線層３が被着形成されており、更に絶縁基板
１の下面には図２に示すように多数の凹部１ｂが設けら
れており、凹部１ｂの底面にはメタライズ配線層３と電
気的に接続された接続パッド３ａが被着形成されてい
る。この接続パッド３ａの表面には半田（錫−鉛合金）
などのロウ材から成る突起状端子４が回路基板Ｂへの接
続端子４として取着されている。この突起状端子４の取
付方法としては、球状もしくは柱状のロウ材を接続パッ
ド３ａに並べる方法と、スクリーン印刷法によりロウ材
を接続パッド上に印刷する方法がある。
【００２９】この接続パッド３ａに取着されている接続
端子４は絶縁基板１の下面に突出部４ａを有しており、
半導体素子５の各電極が接続されている接続パッド３ａ
を回路基板Ｂの配線導体８に接続させるとともに、パッ
ケージＡを回路基板Ｂ上に実装させる作用を為す。
【００３０】なお、接続パッド３ａと電気的に接続され
たメタライズ配線層３は、半導体素子５の各電極とボン
ディングワイヤ７を介して電気的に接続されることによ
り、半導体素子５の電極は、接続パッド３ａと電気的に
接続されることになる。なお、回路基板Ｂは、絶縁体９
の表面に配線導体８が形成されている。
【００３１】パッケージＡを回路基板Ｂに実装するに
は、パッケージＡの絶縁基板１下面の接続パッド３ａに
取着されている半田から成る突起状端子４を回路基板Ｂ
の配線導体８上に載置当接させ、しかる後、約２５０〜
４００℃の温度で加熱することにより、半田などのロウ
材からなる突起状端子４自体が溶融し、端子４を配線導
体８に接合させることによって回路基板Ｂ上に実装され
る。この時、配線導体８の表面には端子４とのロウ材に
よる接続を容易に行うためにロウ材が被着形成されてい
ることが望ましい。
【００３２】また、他の例として、図３に示すように前
記接続端子として、接続パッド３ａに対して高融点材料
からなる球状端子１０を低融点ロウ材１１によりロウ付
けしたものが適用できる。この高融点材料は、ロウ付け
に使用される低融点ロウ材よりも高融点であることが必
要で、ロウ付け用ロウ材が例えばＰｂ４０重量％−Ｓｎ
６０重量％の低融点の半田からなる場合、球状端子は例
えばＰｂ９０重量％−Ｓｎ１０重量％の高融点半田や、
Ｃｕ、Ａｇ、Ｎｉ、Ａｌ、Ａｕ、Ｐｔ、Ｆｅなどの金属
により構成される。かかる構成においては、、パッケー
ジＡの絶縁基板１の下面の接続パッド３ａに取着されて
いる球状端子１０を回路基板Ｂの配線導体８上に載置当
接させ、しかる後、球状端子１０を半田などのロウ材１
２により配線導体８に接着させて回路基板Ｂ上に実装す
ることができる。また、低融点のロウ材としてＡｕ−Ｓ
ｎ合金を用いて接続端子を回路基板Ｂに接続してもよ
く、さらに上記球状端子に代わりに柱状の端子を用いて
もよい。
【００３３】本発明における実装構造によれば、まず、
回路基板Ｂにおける絶縁体が有機樹脂を含む材料からな
るプリント基板から構成される。具体的には、ガラス−
エポキシ系複合材料などのような４０〜４００℃におけ
る線熱膨張係数が１２〜１６ｐｐｍ／℃の絶縁材料から
なる。また、この回路基板Ｂの表面に形成される配線導
体８は、絶縁体との線熱膨張係数の整合性と、良電気伝
導性の点で通常Ｃｕ、Ａｕ、Ａｌ、Ｎｉ、Ｐｂ−Ｓｎな
どの金属導体からなる。
【００３４】〔絶縁基板の材質〕本発明によれば、この
ような回路基板Ｂの表面に実装される半導体素子収納用
パッケージとして、その絶縁基板１が４０〜４００℃の
温度範囲における線熱膨張係数が８〜１８ｐｐｍ／℃、
特に９〜１４ｐｐｍ／℃の焼結体からなることが重要で
ある。これは、前述した回路基板Ｂとの熱膨張差により
熱応力の発生を緩和し、回路基板ＢとパッケージＡとの
電気的接続状態を長期にわたり良好な状態に維持するた
めに重要であり、この線熱膨張係数が８ｐｐｍ／℃より
小さいか、あるいは１８ｐｐｍ／℃より大きいと、いず
れも熱膨張差に起因する熱応力が大きくなり、回路基板
ＢとパッケージＡとの電気的接続状態が悪化することを
防止できない。
【００３５】本発明によれば、このような高線熱膨張係
数を有する絶縁基板を構成する焼結体として、結晶化ガ
ラス２０〜８０体積％と、フィラー成分を８０〜２０体
積％含む成形体を焼成してなる焼結体により構成するも
のである。この結晶化ガラスとフィラー成分の量を上記
の範囲に限定したのは、結晶化ガラス成分量が２０体積
％より少ないと、言い換えればフィラー成分が８０体積
％より多いと、液相焼結することができずに高温で焼成
する必要があり、その場合、メタライズ同時焼成におい
てメタライズが溶融してしまう。また、結晶化ガラスが
８０体積％より多いと、言い換えるとフィラー成分が２
０体積％より少ないと、焼結体の特性が結晶化ガラスの
特性に大きく依存してしまい、材料特性の制御が困難と
なるとともに、焼結開始温度が低くなるために配線導体
と同時焼成できないといった問題が生じる上、原料のコ
ストも高くなるので好ましくない。
【００３６】また、結晶化ガラスとしては、Ｌｉ2 Ｏ、
Ｎａ2 Ｏ及びＫ2 Ｏから選ばれる２種のアルカリ金属酸
化物を合計で５〜３０重量％、特に５〜２０重量％の割
合で含有するアルカリ珪酸ガラスを用いることが重要で
あり、このようなアルカリ珪酸ガラスを用いることによ
り高熱膨張係数を有するアルカリ珪酸を析出させること
ができる。なお、Ｌｉ2 Ｏ、Ｎａ2 Ｏ及びＫ2 Ｏから選
ばれる２種のアルカリ金属酸化物の含有量が５重量％よ
り低いと、焼成時にアルカリ珪酸の結晶の生成量が少な
くなり高熱膨張化が達成できず、３０重量％より多いと
誘電正接が５０×１０-4を越えるため、基板としての特
性が劣化する。Ｌｉ2 Ｏは１〜１５重量％、Ｎａ2 Ｏは
２〜２０重量％、Ｋ2 Ｏは３〜２５重量％含有すること
が望ましい。このようにＬｉ2 Ｏ、Ｎａ2 Ｏ及びＫ2 Ｏ
から選ばれる２種を含有させたのは、２種のアルカリ金
属成分を混合することによって、誘電特性等が向上す
る、いわゆる混合アルカリ効果があるからである。
【００３７】ここで、アルカリ金属成分は、等量で配合
する場合が最も効果的である。また、このガラス中には
Ｐｂを実質的に含まないことが望ましい。これは、Ｐｂ
が毒性を有するため、製造工程中での被毒を防止するた
めの格別な装置および管理を必要とするために焼結体を
安価に製造することができないためである。Ｐｂが不純
物として不可避的に混入する場合を考慮すると、Ｐｂ量
は０．０５重量％以下であることが望ましい。
【００３８】さらに、結晶化ガラスの屈伏点は４００℃
〜８００℃、特に４００〜６５０℃であることも必要で
ある。これは、結晶化ガラスおよびフィラーからなる混
合物を成形する場合、有機樹脂等の成形用バインダーを
添加するが、このバインダーを効率的に除去するととも
に、絶縁基体と同時に焼成されるメタライズとの焼成条
件のマッチングを図るために必要であり、屈伏点が４０
０℃より低いと結晶化ガラスが低い温度で焼結が開始さ
れるために、例えばＡｇ、Ｃｕ等の焼結開始温度が６０
０〜８００℃のメタライズとの同時焼成ができず、また
成形体の緻密化が低温で開始するためにバインダーは分
解揮散できなくなりバインダー成分が残留し特性に影響
を及ぼす結果になるためである。一方、屈伏点が８００
℃より高いと結晶化ガラス量を多くしないと焼結しにく
くなるため、高価な結晶化ガラスを大量に必要とするた
めに焼結体のコストを高めることになる。
【００３９】このフィラー成分は、結晶化ガラスの屈伏
点に応じ、その量を適宜調整することが望ましい。即
ち、結晶化ガラスの屈伏点が４００℃〜６５０℃と低い
場合、低温での焼結性が高まるためフィラーの含有量は
５０〜８０体積％の比較的多く配合できる。これに対し
て、結晶化ガラスの屈伏点が６５０℃〜８００℃と高い
場合、焼結性が低下するためフィラーの含有量は２０〜
５０体積％の比較的少なく配合することが望ましい。
【００４０】本発明において用いられる結晶化ガラス
は、フィラー無添加では収縮開始温度は７００℃以下
で、８５０℃以上では溶融してしまい、メタライズ配線
層等を配設することができない。しかし、フィラーを２
０〜８０体積％の割合で混合することにより焼成温度に
おいて、結晶の析出とフィラー成分を液相焼結させるた
めの液相を形成させることができる。また、成形体全体
の収縮開始温度を上昇させることができるため、このフ
ィラーの含有量の調整により用いるメタライズの種類に
よりメタライズ配線層との同時焼成条件のマッチングを
図ることができる。また、原料コストを下げるためには
高価な結晶化ガラスの含有量を減少させることが好まし
い。
【００４１】例えば、メタライズ配線層として、Ｃｕ、
Ａｇ、Ｎｉ、Ｐｄ、Ａｕのうちの１種以上により構成す
る場合、これらのメタライズの焼成は６００〜１０００
℃で生じるため、同時焼成を行うには、結晶化ガラスの
屈伏点は４００℃〜６５０℃であり、フィラーの含有量
は５０〜８０体積％であるのが好ましい。また、このよ
うに高価な結晶化ガラスの配合量を低減することにより
焼結体のコストも低減できる。
【００４２】また、結晶化ガラスの４０℃〜４００℃に
おける線熱膨張係数が６〜１８ｐｐｍ／℃、特に、７〜
１３ｐｐｍ／℃であることも必要である。これは、線熱
膨張係数が上記範囲を逸脱するとフィラーとの熱膨張差
が生じ、焼結体の強度の低下の原因になる。また、フィ
ラーの線熱膨張係数が６ｐｐｍ／℃未満では、焼結体の
線熱膨張係数を８〜１８ｐｐｍ／℃にすることも困難と
なる。
【００４３】上記の特性を満足する結晶化ガラスとして
は、例えば、ＳｉＯ2 −Ｌｉ2 Ｏ−Ｎａ2 Ｏ−Ａｌ2 Ｏ
3 、ＳｉＯ2 −Ｌｉ2 Ｏ−Ｎａ2 Ｏ−Ａｌ2 Ｏ3 −Ｍｇ
Ｏ−ＴｉＯ2 、ＳｉＯ2 −Ｌｉ2 Ｏ−Ｎａ2 Ｏ−Ａｌ2
Ｏ3 −ＭｇＯ−Ｆ、ＳｉＯ2 −Ｌｉ2 Ｏ−Ｋ2 Ｏ−Ａｌ
2 Ｏ3 −ＺｎＯ、ＳｉＯ2 −Ｌｉ2 Ｏ−Ｋ2 Ｏ−Ａｌ2
Ｏ3 −Ｐ2 Ｏ5 、ＳｉＯ2 −Ｌｉ2 Ｏ−Ｋ2 Ｏ−Ａｌ2
Ｏ3 −Ｐ2 Ｏ5 −ＺｎＯ、ＳｉＯ2 −Ｌｉ2 Ｏ−Ｎａ2
Ｏ−ＭｇＯ、ＳｉＯ2 −Ｌｉ2 Ｏ−Ｎａ2 Ｏ−ＺｎＯ、
等の組成物が挙げられ、このうちＳｉＯ2 は、本発明に
よれば、アルカリ珪酸を形成するための必須の成分であ
り、ＳｉＯ2 はガラス全量中、６０〜８５重量％の割合
で存在し、ＳｉＯ2 とアルカリ金属酸化物との合量がガ
ラス全量中、６５〜９５重量％であることがアルカリ珪
酸結晶を析出させる上で望ましい。なお、このアルカリ
珪酸ガラス中には、Ｂ2 Ｏ3 は１重量％以下であること
が望ましい。
【００４４】この結晶化ガラスとフィラーとの混合物
は、適当な成形の有機樹脂バインダーを添加した後、所
望の成形手段、例えば、ドクターブレード、圧延法、金
型プレス等によりシート状に任意の形状に成形後、焼成
する。
【００４５】焼成にあたっては、まず、成形のために配
合したバインダー成分を除去する。バインダーの除去
は、７００℃前後の大気雰囲気中で行われるが、配線導
体としてＣｕを用いる場合には、１００〜７００℃の水
蒸気を含有する窒素雰囲気中で行われる。この時、成形
体の収縮開始温度は７００〜８５０℃程度であることが
望ましく、かかる収縮開始温度がこれより低いとバイン
ダーの除去が困難となるため、成形体中の結晶化ガラス
の特性、特に屈伏点を前述したように制御することが必
要となる。
【００４６】焼成は、８５０℃〜１３００℃の酸化性雰
囲気中で行われ、これにより相対密度９０％以上まで緻
密化される。この時の焼成温度が８５０℃より低いと緻
密化することができず、１３００℃を越えるとメタライ
ズ配線層との同時焼成でメタライズ層が溶融してしま
う。但し、配線導体としてＣｕを用いる場合には、８５
０〜１０５０℃の非酸化性雰囲気中で行われる。
【００４７】このようにして作製されたガラスセラミッ
ク焼結体中には、結晶化ガラスから生成した結晶相、結
晶化ガラスとフィラーとの反応により生成した結晶相、
あるいはフィラー成分が分解して生成した結晶相等が存
在し、これらの結晶相の粒界にはガラス相が存在する。
析出する結晶相としては、焼結体全体の線熱膨張係数を
高める上で、少なくとも４０〜４００℃における線熱膨
張係数が６ｐｐｍ／℃以上の結晶相が析出することが望
ましい。
【００４８】このような線熱膨張係数が６ｐｐｍ／℃以
上の結晶相としては、クリストバライト（ＳｉＯ2 ）、
クォーツ（ＳｉＯ2 ）、トリジマイト（ＳｉＯ2 ）、フ
ォルステライト（２ＭｇＯ・ＳｉＯ2 ）、スピネル（Ｍ
ｇＯ・Ａｌ2 Ｏ3 ）、ウォラストナイト（ＣａＯ・Ｓｉ
Ｏ2 ）、モンティセラナイト（ＣａＯ・ＭｇＯ・ＳｉＯ
2 ）、ネフェリン（Ｎａ2 Ｏ・Ａｌ2 Ｏ3 ・Ｓｉ
Ｏ2 ）、リチウムシリケート（Ｌｉ2 Ｏ・ＳｉＯ2 ）、
ジオプサイド（ＣａＯ・ＭｇＯ・２ＳｉＯ2 ）、メルビ
ナイト（３ＣａＯ・ＭｇＯ・２ＳｉＯ2 ）、アケルマイ
ト（２ＣａＯ・ＭｇＯ・２ＳｉＯ2 ）、マグネシア（Ｍ
ｇＯ）、アルミナ（Ａｌ2 Ｏ3 ）、カーネギアイト（Ｎ
ａ2 Ｏ・Ａｌ2 Ｏ3 ・２ＳｉＯ2 ）、エンスタタイト
（ＭｇＯ・ＳｉＯ2 ）、ホウ酸マグネシウム（２ＭｇＯ
・Ｂ2 Ｏ3 ）、セルシアン（ＢａＯ・Ａｌ2 Ｏ3 ・２Ｓ
ｉＯ2 ）、Ｂ2 Ｏ3 ・２ＭｇＯ・２ＳｉＯ2 、ガーナイ
ト（ＺｎＯ・Ａｌ2 Ｏ3 ）、ペタライト（ＬｉＡｌＳｉ
4 Ｏ10）の群から選ばれる少なくとも１種以上が挙げら
れる。これらの中でも特に８ｐｐｍ／℃以上の結晶相が
良い。また、上記フィラー中には、その添加により最終
焼結体の線熱膨張係数が１８ｐｐｍ／℃を越える場合に
は、線熱膨張係数が小さいフィラーと混合して線熱膨張
係数を適宜制御することが必要である。
【００４９】また、上記焼結体を絶縁基板として、Ｃ
ｕ、Ａｇ、Ｎｉ、Ｐｄ、Ａｕのうちの１種以上からなる
メタライズ配線層を配設した配線基板やパッケージを製
造するには、絶縁基板を構成するための前述したような
結晶化ガラスとフィラーからなる原料粉末に適当な有機
バインダー、可塑剤、溶剤を添加混合して泥漿物を作る
とともに該泥漿物をドクターブレード法やカレンダーロ
ール法を採用することによってグリーンシート（生シー
ト）を作製する。そして、メタライズ配線層３及び接続
パッド３ａとして、適当な金属粉末に有機バインダー、
可塑剤、溶剤を添加混合して得た金属ペーストを前記グ
リーンシートに周知のスクリーン印刷法により所定パタ
ーンに印刷塗布する。また、場合によっては、前記グリ
ーンシートに適当な打ち抜き加工してスルーホールを形
成し、このホール内にもメタライズペーストを充填す
る。そしてこれらのグリーンシートを複数枚積層し、グ
リーンシートとメタライズとを同時焼成することにより
多層構造のパッケージを得ることができる。
【００５０】以下、本発明をさらに具体的な実施例につ
いて説明する。
【００５１】
【実施例】実施例１ 結晶化ガラスとして、 重量比率で７４％ＳｉＯ2 −１
２％Ｎａ2 Ｏ−６％Ｌｉ2 Ｏ−４％Ａｌ2 Ｏ3 −２％Ｐ
2 Ｏ5 −２％ＺｎＯ（Ｐｂ含有量５０ｐｐｍ以下、屈伏
点４８０℃）、および 重量比率で７８％ＳｉＯ2 −１
０％Ｌｉ2 Ｏ−５％Ａｌ2 Ｏ3 −４％Ｋ2 Ｏ−２％Ｐ2
Ｏ5 −１％Ｂ2 Ｏ3 （Ｐｂ含有量５０ｐｐｍ以下、屈伏
点７８０℃）の２種のガラスを準備し、このガラスに対
して表１に示すようにフィラー成分として、フォルステ
ライト（２ＭｇＯ・ＳｉＯ2 ：線熱膨張係数１０ｐｐｍ
／℃）、クォーツ（ＳｉＯ2 ：線熱膨張係数１５ｐｐｍ
／℃）、クリストバライト（ＳｉＯ2 ：線熱膨張係数２
０ｐｐｍ／℃）、ウォラストナイト（ＣａＯ・Ｓｉ
Ｏ2 ：線熱膨張係数９ｐｐｍ／℃）、ペタライト（Ｌｉ
ＡｌＳｉ4 Ｏ10：線熱膨張係数８ｐｐｍ／℃）、マグネ
シア（ＭｇＯ：線熱膨張係数９ｐｐｍ／℃）、ネフェリ
ン（Ｎａ2 Ｏ・Ａｌ2 Ｏ3 ・ＳｉＯ2 ：線熱膨張係数９
ｐｐｍ／℃）ムライト（３Ａｌ2 Ｏ3 ・２ＳｉＯ2 ：線
熱膨張係数４ｐｐｍ／℃）、アルミナ（Ａｌ2 Ｏ3 ：線
熱膨張係数７ｐｐｍ／℃）、を用いて表１に示す調合組
成になるように秤量混合した。この混合物を粉砕後、有
機バインダーを添加して十分に混合した後、１軸プレス
法により３．５ｍｍ×３．５ｍｍ×１５ｍｍの形状の成
形体を作製し、この成形体を７００℃のＮ2 ＋Ｈ2 Ｏ中
で脱バインダ処理した後、窒素雰囲気中で６５０〜１３
００℃で焼成して焼結体を作製した。
【００５２】次に、上記のようにして得られた焼結体に
対して４０〜４００℃の線熱膨張係数を測定し表１に示
した。また、焼結体を直径６０ｍｍ、厚さ２ｍｍに加工
し、ＪＩＳＣ２１４１の手法で比誘電率と誘電損失を求
めた。測定はＬＣＲメータ（Ｙ．Ｈ．Ｐ４２８４Ａ）を
用いて行い、１ＭＨｚ，１．０Ｖｒｓｍの条件で２５℃
における静電容量を測定し、この静電容量から２５℃に
おける比誘電率を測定した。また、脱バインダー処理後
における残留炭素の有無を確認した。
【００５３】〔実装時の熱サイクル試験〕次に、表１に
おける各原料組成物を用いて、溶媒としてトルエンとイ
ソプロピルアルコール、バインダーとしてアクリル樹
脂、可塑剤としてＤＢＰ（ジブチルフタレート）を用い
てドクターブレード法により厚み５００μｍのグリーン
シートを作製した。
【００５４】このグリーンシートの表面にＣｕメタライ
ズペーストをスクリーン印刷法に基づきメタライズ配線
層を塗布した。また、グリーンシートの所定箇所にスル
ーホールを形成し、スルーホール内が最終的に基板の下
面に露出するように形成し、そのスルーホール内にもＣ
ｕメタライズペーストを充填した。そして、メタライズ
ペーストが塗布されたグリーンシートをスルーホールの
位置合わせを行いながら６枚積層し圧着した。
【００５５】この積層体を７００℃でＮ2 ＋Ｈ2 Ｏ中で
脱バインダ後、各焼成温度で窒素雰囲気中でメタライズ
配線層と絶縁基板とを同時に焼成しパッケージ用の配線
基板を作製した。
【００５６】次に、配線基板の下面にスルーホールに接
続する箇所に凹部を形成しＣｕメタライズからなる接続
パッドを作製した。そして、その接続パッドに図１に示
すように半田（錫３０〜１０％−鉛７０〜９０％）から
なる接続端子を取着した。なお、接続端子は、１ｃｍ2
当たり３０端子の密度で配線基板の下面全体に形成し
た。
【００５７】一方、ガラス−エポキシ基板からなる４０
〜８００℃における線熱膨張係数が１３ｐｐｍ／℃の絶
縁体の表面に銅箔からなる配線導体が形成されたプリン
ト基板を準備した。
【００５８】そして、上記のパッケージ用配線基板をプ
リント基板上の配線導体とパッケージ用絶縁基板の接続
端子が接続されるように位置合わせし、これをＮ2 の雰
囲気中で２６０℃で３分間熱処理し、パッケージ用配線
基板をプリント基板表面に実装した。この熱処理により
パッケージ用配線基板の半田からなる接続端子が溶けて
プリント基板の配線導体と電気的に接続されたことを確
認した。
【００５９】次に、上記のようにしてパッケージ用配線
基板をプリント基板表面に実装した試験サンプルを、大
気の雰囲気にて−４０℃と１２５℃の各温度に制御した
恒温槽に入れ、この試験サンプルを１５分／１５分の保
持を１サイクルとして最高１０００サイクル繰り返し
た。そして、各サイクル毎にプリント基板の配線導体と
パッケージ用配線基板との電気抵抗を測定した。ここ
で、電気抵抗に変化が現れるまでのサイクル数を表１に
示した。また、同時焼成によるＣｕメタライズ層に対し
て、メタライズ層の剥離、溶融、焼結不良についての評
価を行った。
【００６０】
【表１】
【００６１】表１より明らかなように、ガラスの含有量
が２０体積％より少ない試料Ｎｏ．２，７，１５，１８
では、いずれも緻密な焼結体を得ることができず、８０
体積％を越える試料Ｎｏ．９ではメタライズ層が溶融し
Ｃｕと同時焼成できなかった。また、Ｎｏ．６，１６で
は、いずれも熱膨張係数が８ｐｐｍ／℃より小さく、Ｎ
ｏ．１９では熱膨張係数が１８ｐｐｍ／℃より大きく、
このため、熱膨張差に起因する熱応力が大きくなり、回
路基板ＢとパッケージＡとの接触不良が発生した。
【００６２】これらに対して、フィラー量が２０〜８０
体積％の本発明品は、脱バイ不良の発生がなく、Ｃｕメ
タライズの同時焼成も良好であった。また、線熱膨張係
数が８〜１８ｐｐｍ／℃のガラスセラミックを絶縁基板
として作製したパッケージ用配線基板では昇降温１００
０サイクル後もプリント基板の配線導体とパッケージ用
配線基板との間に電気抵抗変化は全く見られず、極めて
安定で良好な電気的接続状態を維持できた。
【００６３】また、Ｘ線回折測定による結晶相の同定を
行った結果、本発明の焼結体は、いずれも結晶相として
リチウム珪酸およびフィラー成分による結晶相が検出さ
れた。
【００６４】実施例２ 結晶化ガラスとして、表２に示すように、アルカリ金属
酸化物量が異なるガラスに対して、フィラーとしてフォ
ルステライトを用いて、ガラス：フィラーが体積比で３
０：７０となる割合で混合し、これを実施例１と同様に
して成形し、脱バインダー処理し、表２に示す温度で焼
成した。そして、上記のようにして得られた焼結体に対
して実施例１と同様にして、４０〜４００℃の線熱膨張
係数、比誘電率、誘電損失および脱バインダー処理後に
おける残留炭素の有無を確認した。また，表２の組成物
を用いて実施例１と同様にＣｕをメタライズ配線層とす
る配線基板を作製し，これをガラス−エポキシ基板に実
装し、実装時の熱サイクル試験を行い、さらに同時焼成
によるＣｕメタライズの配線層について観察した。結果
は表３に示した。
【００６５】
【表２】
【００６６】
【表３】
【００６７】表２および表３の結果から明らかなよう
に、屈伏点が４００℃より低い試料Ｎo.３２ではＣｕと
の同時焼成ができなかった。屈伏点が８００℃を越える
試料Ｎo.３３では焼成温度を高めないと焼結することが
できず、そのためにＣｕのメタライズができなかった。
また、結晶化ガラス中にＬｉ2 Ｏを含まない試料Ｎo.２
６では線熱膨張係数が６ｐｐｍ／℃より低く、フィラー
との熱膨張差に起因すると思われるクラックの発生が認
められた。Ｌｉ2 Ｏを含むアルカリ金属成分を２種混合
していないＮｏ．３０では、誘電正接が５０×１０-4よ
り大きくなった。また、アルカリ金属酸化物の含有量が
３０重量％を越える試料Ｎo.３１では誘電損失が５０×
１０-4より大きくなった。
【００６８】これに対して、アルカリ金属酸化物含有量
が５〜３０重量％であり、屈伏点が４００℃〜８００℃
のガラスを用いた試料Ｎo.２６〜３１では、いずれもバ
インダーの除去をほぼ完全に行うことができ、緻密質な
焼結体を作製することができた。また、Ｃｕメタライズ
層との同時焼成も可能であり強固な接着強度を示した。
【００６９】なお、Ｘ線回折測定による結晶相の同定を
行った結果、Ｌｉ2 Ｏが存在しない試料Ｎo.２６を除
き、いずれの試料においてもアルカリ珪酸およびフィラ
ー成分であるフォルステライト結晶相が検出された。
【００７０】
【発明の効果】以上詳述したように、本発明の配線基板
および半導体素子収納用パッケージによれば、線熱膨張
係数が大きいプリント基板などの外部電気回路基板に実
装した場合に、両者の線熱膨張係数の差に起因する応力
発生を抑制し、パッケージと外部電気回路とを長期間に
わたり正確、かつ強固に電気的接続させることが可能と
なる。しかも、半導体回路素子の大型化による多ピン化
に十分対応できる信頼性の高いパッケージの実装構造を
実現できる。
【００７１】さらに、高コストのアルカリ金属成分を混
合した結晶化ガラスと低コストのフィラーとの組み合わ
せにより、焼結体の誘電正接を小さくするとともに、原
料コストを下げ、しかもメタライズとの同時焼成を可能
とし、バインダーの効率的な除去を行うことができるた
め、高品質で且つ安価な配線基板および半導体素子収納
用パッケージを提供できる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの実装構
造を説明するための断面図である。
【図２】図１の要部拡大断面図である。
【図３】接続端子の他の実施例における要部拡大断面図
である。
【符号の説明】
１・・・絶縁基板 １ｂ・・凹部 ２・・・蓋体 ３・・・メタライズ配線層 ３ａ・・接続パッド ４・・・接続端子 ４ａ・・突出部 ５・・・半導体素子 ６・・・容器 ８・・・配線導体 ９・・・絶縁体 Ａ・・・半導体素子収納用パッケージ Ｂ・・・外部電気回路基板
フロントページの続き (72)発明者 木村 哲也 鹿児島県国分市山下町１番４号 京セラ株 式会社総合研究所内 (72)発明者 古久保 洋二 鹿児島県国分市山下町１番４号 京セラ株 式会社総合研究所内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 Ｌｉ2 Ｏ、Ｎａ2 Ｏ及びＫ2 Ｏから選ば
    れる２種のアルカリ金属酸化物を合計で５〜３０重量％
    含む屈伏点が４００℃〜８００℃のアルカリ珪酸ガラス
    を２０〜８０体積％に対し、４０℃〜４００℃における
    線熱膨張係数が６ｐｐｍ／℃以上の金属酸化物を含むフ
    ィラーを８０〜２０体積％の割合で含有する成形体を焼
    成した焼結体からなる絶縁基板の表面及び／又は内部に
    導体が配設された配線基板。
  2. 【請求項２】 下面に接続端子が取着された絶縁基板と
    蓋体とからなる容器内部に半導体素子が収納され、前記
    接続端子と前記半導体素子の電極とが前記絶縁基板の表
    面及び／又は内部に配設された半導体素子収納用パッケ
    ージにおいて、前記絶縁基板が、Ｌｉ2 Ｏ、Ｎａ2 Ｏ及
    びＫ2 Ｏから選ばれる２種のアルカリ金属酸化物を合計
    で５〜３０重量％含む屈伏点が４００℃〜８００℃のア
    ルカリ珪酸ガラスを２０〜８０体積％に対し、４０℃〜
    ４００℃における線熱膨張係数が６ｐｐｍ／℃以上の金
    属酸化物を含むフィラーを８０〜２０体積％の割合で含
    有する成形体を焼成した焼結体からなることを特徴とす
    る半導体素子収納用パッケージ。
  3. 【請求項３】 少なくとも有機樹脂を含む絶縁体の表面
    に配線導体が被着形成された外部電気回路基板上に、請
    求項２に記載の半導体素子収納用パッケージの前記接続
    端子を前記配線導体にロウ付け接合し実装してなること
    を特徴とする半導体素子収納用パッケージの実装構造。
JP17258597A 1997-06-27 1997-06-27 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 Pending JPH1117065A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17258597A JPH1117065A (ja) 1997-06-27 1997-06-27 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17258597A JPH1117065A (ja) 1997-06-27 1997-06-27 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造

Publications (1)

Publication Number Publication Date
JPH1117065A true JPH1117065A (ja) 1999-01-22

Family

ID=15944576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17258597A Pending JPH1117065A (ja) 1997-06-27 1997-06-27 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造

Country Status (1)

Country Link
JP (1) JPH1117065A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100377472B1 (ko) * 1999-12-10 2003-03-26 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
WO2007013344A1 (ja) * 2005-07-28 2007-02-01 Sharp Kabushiki Kaisha 半田付け実装構造およびその製造方法、並びにその利用

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100377472B1 (ko) * 1999-12-10 2003-03-26 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
WO2007013344A1 (ja) * 2005-07-28 2007-02-01 Sharp Kabushiki Kaisha 半田付け実装構造およびその製造方法、並びにその利用
US7968801B2 (en) 2005-07-28 2011-06-28 Sharp Kabushiki Kaisha Solder mounting structure, method for manufacturing such solder mounting structure and use of such solder mounting structure

Similar Documents

Publication Publication Date Title
JP3426926B2 (ja) 配線基板およびその実装構造
JP3346693B2 (ja) ガラス−セラミック焼結体およびそれを用いた配線基板
JP4671836B2 (ja) ガラスセラミック焼結体の製造方法
JP3323043B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3339999B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3297567B2 (ja) 半導体素子収納用パッケージおよびその実装構造
JP3699571B2 (ja) 配線基板およびその実装構造
JPH1117065A (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3323074B2 (ja) 配線基板、半導体素子収納用パッケージおよびその実装構造
JP3193275B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3719834B2 (ja) 低温焼成セラミックス
JP3210837B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3347583B2 (ja) 配線基板の実装構造
JP3210844B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3450998B2 (ja) 配線基板およびその実装構造
JP3305579B2 (ja) 配線基板、半導体素子収納用パッケージおよび実装構造
JP3314131B2 (ja) 配線基板
JP3748315B2 (ja) 配線基板、半導体素子収納用パッケージおよび実装構造
JP3830296B2 (ja) 高熱膨張ガラスセラミック焼結体の製造方法
JP3934811B2 (ja) 高熱膨張ガラスセラミック焼結体およびその製造方法、配線基板ならびにその実装構造
JPH10135370A (ja) 配線基板、半導体素子収納用パッケージおよびその実装構造
JP2002324876A (ja) 配線基板およびその実装構造
JP3677468B2 (ja) パッケージおよびその実装構造
JPH11335156A (ja) 低温焼成磁器組成物および磁器の製造方法
JPH10242604A (ja) 配線基板およびその実装構造