JP5665479B2 - 回路基板および電子装置 - Google Patents

回路基板および電子装置 Download PDF

Info

Publication number
JP5665479B2
JP5665479B2 JP2010242097A JP2010242097A JP5665479B2 JP 5665479 B2 JP5665479 B2 JP 5665479B2 JP 2010242097 A JP2010242097 A JP 2010242097A JP 2010242097 A JP2010242097 A JP 2010242097A JP 5665479 B2 JP5665479 B2 JP 5665479B2
Authority
JP
Japan
Prior art keywords
metal
insulating substrate
circuit board
metal body
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010242097A
Other languages
English (en)
Other versions
JP2012094754A (ja
Inventor
定功 吉田
定功 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2010242097A priority Critical patent/JP5665479B2/ja
Publication of JP2012094754A publication Critical patent/JP2012094754A/ja
Application granted granted Critical
Publication of JP5665479B2 publication Critical patent/JP5665479B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、電子部品が搭載される回路基板およびそれを用いた電子装置に関するものである。
パワーモジュールまたはスイッチングモジュール等の例えばIGBT(Insulated Gate
Bipolar Transistor)などの電子部品が搭載された電子装置に用いられる回路基板とし
て、絶縁基板の上下両面に例えば銅またはアルミニウム等からなる金属板および金属回路板が接合された回路基板が用いられる。電子部品は、金属板に搭載され、例えばボンディングワイヤによって金属回路板に電気的に接続される。パワーモジュールに使用される電流は非常に高電力となるため、電子部品から発生する熱も大きく、この熱によるデバイスの誤動作あるいは破壊を防止するために、発生熱をいかに系外に放出するかが大きな問題になっており、絶縁基板の一方の表面に配線回路層を設け、絶縁基板の他方の表面に放熱板を設けて、他方の表面側に、銅を主成分とする導体が充填された複数のビア導体が配設し、ビア導体と放熱板とを接合することで、電子部品から放熱板への伝熱性を向上させたものがある(例えば、特許文献1を参照。)。
また、絶縁基板の上下面の金属板間での導通をとるためではあるが、絶縁基板の上下両面に金属板を接合させておき、これら金属板を絶縁基板に設けた貫通孔内に配置された金属体を介して接続することで、上下の金属板を接合した回路基板があり(例えば、特許文献2を参照。)、この金属体を伝熱経路として用いることが考えられる。このような構造の回路基板に対して、絶縁基板と金属体との熱膨張係数の差による熱応力が発生し、熱応力によって絶縁基板にクラックや割れが発生することが考えられるので、金属体に銅−タングステンからなる金属を用いることによって、絶縁基板と金属体との間の熱膨張係数の差を小さくして絶縁基板にクラックや割れが発生することを防ぐことも行なわれている(例えば、特許文献3を参照)。
特開2001−156406号公報 特開2001−68808号公報 特開2001−94223号公報
しかしながら、従来の回路基板は、銅−タングステンからなる金属体がタングステン粉体を所定温度にて焼結させたタングステン焼結体に溶融銅を含浸させることによって製作されたものであり、銅とタングステンがほぼ均一に混在する構造のものであった。そのため、銅とタングステンの比率によって絶縁基板と金属柱との間の熱膨張係数の差を小さくすることはできるものの、熱伝導率は約200W/m・Kと銅(熱伝導率:395W/m・K)等と比べるとあまり大きいとは言えず、電子部品がより高発熱のものとなると十分な放熱性を得ることができないという問題があった。
本発明は上記問題点に鑑みて完成されたものであり、その目的は、絶縁基板にクラックや割れが発生することを防止して、電子部品から発生する熱の放散が良好な長期信頼性に優れた回路基板および電子装置を提供することにある。
本発明の回路基板は、貫通孔を有する絶縁基板と、該絶縁基板の両面に前記貫通孔を塞ぐように取着されており電子部品が搭載される金属板と、前記貫通孔内に配置され前記絶縁基板の両面に取着された前記金属板に両端がそれぞれ接合された金属体と、外面が前記貫通孔の内壁面にろう材層を介して接合され内面が前記金属体の側面に接合されており前記金属体よりも小さい熱膨張係数を有する枠体とを備えており、前記金属体の縦断面形状は、該金属体の前記側面が下側に漸次広がる台形状であり、前記枠体は、前記内面が前記金属体の前記側面に沿うように傾斜しているとともに、前記外面が傾斜していなことを特徴とするものである。
また、本発明の回路基板は、上記構成において、前記金属体は、前記電子部品の搭載領域の直下に位置することを特徴とするものである。
また、本発明の回路基板は、上記構成において、前記金属体の上面は、前記電子部品の搭載領域よりも大きいことを特徴とするものである。
また、本発明の電子装置は、上記構成の本発明の回路基板と、該回路基板の前記金属板に搭載された電子部品とを備えていることを特徴とするものである。
本発明の回路基板によれば、貫通孔を有する絶縁基板と、該絶縁基板の両面に貫通孔を塞ぐように取着されており電子部品が搭載される金属板と、貫通孔内に配置され絶縁基板の両面に取着された金属板に両端がそれぞれ接合された金属体と、外面が貫通孔の内壁面にろう材層を介して接合され内面が金属体の側面に接合されており金属体よりも小さい熱膨張係数を有する枠体とを備えていることから、例えば銅またはアルミニウム等の熱伝導率の高い材料を金属体に用いると、絶縁基板の両面の金属板間には高熱伝導率の金属体のみからなる伝熱経路が形成されるので、電子部品から発生する熱を効率よく外部に放散することが可能となる。また、金属体よりも熱膨張係数の小さい枠体を備えることによって、絶縁基板と金属体との熱膨張係数の差による熱応力の発生が抑制され、絶縁基板にクラックや割れが発生することが有効に防止され、長期信頼性に優れた回路基板を提供することが可能となる。
また、本発明の回路基板によれば、上記構成において、金属体は、電子部品の搭載領域の直下に位置することから、電子部品で発生した熱を、電子部品の直下に位置する高熱伝導率の金属体を介して、より効率よく外部に放熱することが可能となる。
また、本発明の回路基板によれば、上記構成において、金属体の上面は、電子部品の搭載領域よりも大きいことから、電子部品で発生した熱を、より効率よく高熱伝導率の金属体に伝えることができるので、より効率よく外部に放熱することが可能となる。
本発明の電子装置によれば、上記構成の回路基板と、回路基板の金属板に搭載された電子部品とを備えていることによって、放熱性に優れ、絶縁基板にクラックや割れが発生することが有効に防止された、長期信頼性に優れた電子装置を提供することが可能となる。
(a)は、本発明の電子装置の実施の形態の一例を示す平面図であり、(b)は、(a)のX−X線断面の一例を示す断面図である。 (a)は図1(b)のA部の一例を示す要部拡大断面図であり、(b)は(a)のX−X線断面の一例を示す断面図である。 本発明の電子装置の実施の形態の他の例を示す要部拡大断面図である。 本発明の電子装置の実施の形態の他の例を示す要部拡大断面図である。 本発明の電子装置の実施の形態の他の例を示す要部拡大断面図である。 本発明の電子装置の実施の形態の他の例を示す要部拡大断面図である。 本発明の電子装置の実施の形態の他の例を示す要部拡大断面図である。 本発明の電子装置の実施の形態の他の例を示す断面図である。
本発明の回路基板および電子装置について添付の図面を参照しつつ詳細に説明する。図1〜図7に示す例において、1は絶縁基板、2,2aはろう材層、3は絶縁基板1の両面に貫通孔を塞ぐように取着された金属板、5は貫通孔内に配置され絶縁基板1の両面に取着された金属板3に両端がそれぞれ接合された金属体、6は外面が貫通孔の内壁面にろう材層2を介して接合され内面が金属体5の側面に接合された枠体である。図1に示す例では、ろう材層2によって金属板3と複数の金属回路板4とが絶縁基板1の上面に接合され、絶縁基板1の下面には金属板3が接合されている。絶縁基板1には上下に貫通する貫通孔が設けられており、枠体6の外面が貫通孔の内壁面にろう材層2を介して接合され、枠体6の内側には金属体5が配置され、枠体6の内面と金属体5の側面とが接合されている。そして、金属体5および枠体の上面および下面はそれぞれ、絶縁基板1の上下に位置する金属板3に、ろう材層2を介してそれぞれ接合されている。図1(a),(b)は、回路基板10の絶縁基板1の上面の金属板3にダイボンド材7を介して電子部品20を搭載し、電子部品20を複数のボンディングワイヤ8によって金属回路板4に電気的に接続した電子装置の例を示している。
本発明の回路基板10は、図1(a),(b)に示す例のように、貫通孔を有する絶縁基板1と、該絶縁基板1の両面に貫通孔を塞ぐように取着されており電子部品20が搭載される金属板3と、貫通孔内に配置され絶縁基板1の両面に取着された金属板3に両端がそれぞれ接合された金属体5と、外面が貫通孔の内壁面にろう材層2を介して接合され内面が金属体5の側面に接合されており金属体5よりも小さい熱膨張係数を有する枠体6とを備えていることを特徴とするものである。このような構成としたことから、例えば銅またはアルミニウム等の熱伝導率の高い材料(銅の熱伝導率:395W/m・K、アルミニウムの
熱伝導率:240W/m・K)を金属体5に用いると、絶縁基板1の両面の金属板3間には
高熱伝導率の金属体5のみからなる伝熱経路が形成されるので、電子部品20から発生する熱を効率よく外部に放散することが可能となる。また、金属体5よりも熱膨張係数の小さい枠体6を備えることによって、絶縁基板1と金属体5との熱膨張係数の差による熱応力の発生が抑制され、絶縁基板1にクラックや割れが発生することが有効に防止され、長期信頼性に優れた回路基板10を提供することが可能となる。
絶縁基板1は、略四角形状であり、金属板3および金属回路板4を支持する支持部材として機能する。絶縁基板1は電気絶縁材料からなり、例えば、酸化アルミニウム質セラミックス,ムライト質セラミックス,炭化ケイ素質セラミックス,窒化アルミニウム質セラミックス,または窒化ケイ素質セラミックス等のセラミックスからなる。これらセラミック材料の中では放熱性に影響する熱伝導性の点に関して、炭化ケイ素質セラミックス,窒化アルミニウム質セラミックス,または窒化ケイ素質セラミックスが好ましく、強度の点に関して、窒化ケイ素質セラミックスまたは炭化ケイ素質セラミックスが好ましい。絶縁基板1が窒化ケイ素質セラミックスのように比較的強度の高いセラミック材料からなる場合、より厚みの大きい金属板3および金属回路板4を用いたとしても絶縁基板1にクラックが入る可能性が低減されるので、小型化を図りつつより大きな電流を流すことができる回路基板10を実現することができる。
絶縁基板1の厚みは、薄い方が熱伝導性の点ではよく、例えば約0.1mm〜1mmであ
り、回路基板10の大きさや用いる材料の熱伝導率や強度に応じて選択すればよい。
絶縁基板1は、例えば窒化ケイ素質セラミックスからなる場合であれば、窒化ケイ素,
酸化アルミニウム,酸化マグネシウム,および酸化イットリウム等の原料粉末に適当な有機バインダー,可塑剤,および溶剤を添加混合して泥漿物に従来周知のドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート(セラミック生シート)を形成し、次にこのセラミックグリーンシートに適当な打ち抜き加工を施して所定形状となすとともに、必要に応じて複数枚を積層して成形体となし、しかる後、これを窒化雰囲気等の非酸化性雰囲気にて1,600〜2,000℃の温度で焼成することによって製作される。
絶縁基板1は、金属体5および枠体6が配置される貫通孔を有している。この貫通孔は、上記のセラミックグリーンシートに金型による打ち抜き加工等によってあらかじめ形成しておくことで形成することができる。このとき、貫通孔の形状は、内部に配置する金属体5および枠体6の外形形状に沿った形状とすればよいが、図2(b)に示す例のように、例えば四角形状である場合には、その角部を丸めた形状とするのが好ましい。このようにすることで、絶縁基板1と金属体5および枠体6との熱膨脹差に起因する応力によって角部からクラックが発生する可能性を低減することができる。
ろう材層2は、金属板3および金属回路板4ならびに金属体5を絶縁基板1に接合する接合材としての機能を有する。
ろう材層2用のろう材ペーストは、例えば金属板3および金属回路板4が銅からなる場合、銀および銅粉末,銀−銅合金粉末,またはこれらの混合粉末からなる銀ろう材(例えば、銀:72質量%−銅:28質量%)粉末に、チタン,ハフニウム,ジルコニウムまたはその水素化物等の活性金属を銀ろう材に対して2〜5質量%添加混合し、適当なバインダーと有機溶剤および溶媒とを添加混合し、混練することによって製作される。銀ろう材の接合温度は780℃〜900℃であり、接合温度またはろう材の硬度を低下させる目的でインジウム(In)またはスズ(Sn)を1〜10質量%程度添加しても良い。
ろう材層2用のろう材ペーストは、例えば金属板3および金属回路板4がアルミニウムからなる場合は、銀ろう材に替えてアルミニウムろう材(例えば、アルミニウム:88質量%−シリコン:12質量%)を用いればよい。この場合も同様にして活性金属入りろう材ペーストを作製して、同様にして接合すればよい。アルミニウムろう材を使用した場合には、銀ろう材より低温の約600℃で接合することができる。
金属板3は、絶縁基板1の上面および下面の両面に取着され、電子部品20から発生する熱を伝えるための伝熱板として機能する。金属回路板4は、絶縁基板1の上面に取着され、複数のボンディングワイヤ8によって電子品20に電気的に接続される。
金属板3および金属回路板4は、銅またはアルミニウム等の金属から成り、例えば銅のインゴット(塊)に圧延加工法または打ち抜き加工法等の機械的加工、またはエッチング等の化学的加工のような金属加工法を施すことによって、例えば厚さが0.05〜1mmの平板状で所定パターンに形成される。絶縁基板1の上面の金属板3および金属回路板4は、絶縁基板1と同程度の大きさおよび形状の金属部材を絶縁基板1に接合した後にエッチングで所定パターン形状に加工すると、高精度で精細なパターンを形成できるようになる。絶縁基板1の下面の金属板3は、図1(b)に示す例のように、絶縁基板1の下面のほぼ全面に形成され、回路基板10に搭載された電子部品20の放熱性を高めるようにするのが好ましい。
金属板3および金属回路板4が銅からなる場合は、無酸素銅によって形成されていることが好ましい。無酸素銅によって形成されていると、金属板3,金属回路板4または放熱板9と絶縁基板1との接合を行なう際に、銅の表面が銅中に存在する酸素によって酸化さ
れることが低減され、ろう材層2との濡れ性が良好となるので、金属板3および金属回路板4と絶縁基板1との接合強度が向上される。
金属板3および金属回路板4となる金属部材と絶縁基板1との接合は、金属部材および絶縁基板1の少なくとも一方における接合面にスクリーン印刷等でろう材ペーストを例えば30〜50μmの厚さで所定パターンに印刷塗布して、所定の構造となるように金属部材によって絶縁基板1を挟んだ後、金属部材に5〜10kPaの荷重をかけながら真空中または非酸化性雰囲気中で780℃〜900℃、10〜120分間加熱し、ろう材ペーストの有機溶剤,溶
媒および分散剤を気体に変えて発散させるとともに、ろう材層2を溶融させることによって行なわれる。
金属部材を絶縁基板1に接合した後に、金属部材をエッチングによって金属板3および金属回路板4の所定パターン形状に加工する場合は、例えば以下のようにする。絶縁基板1の上に接合された金属部材の表面にエッチングレジストインクをスクリーン印刷法等の技術を用いて所定パターン形状に印刷塗布してレジスト膜を形成した後、例えば金属部材が銅板である場合であれば、塩化第2鉄または塩化第2銅溶液等のエッチング液に浸漬したり、エッチング液を吹き付けたりして金属板3および金属回路板4の所定パターン以外の部分を除去し、その後にレジスト膜を除去すればよい。金属部材がアルミニウムからなる場合、エッチング液の例は、リン酸、硝酸、酢酸および水を含む混酸である。
金属板3は、絶縁基板1に接合した後に、その表面に導電性が高くかつ耐蝕性およびろう材との濡れ性が良好な金属をめっき法により被着させておくと、金属板3に半導体素子等の電子部品20を半田等のダイボンド材7を介して強固に接着させることができるとともに、金属板3と外部電気回路(図示せず)との電気的接続を良好なものとすることができる。この場合は、内部に燐を8〜15質量%含有させてニッケル−燐のアモルファス合金としておくと、ニッケルからなるめっき層の表面酸化を抑制してろう材との濡れ性等を長く維持することができるので好ましい。ニッケルに対する燐の含有量が8質量%以上15質量%以下であると、ニッケル−燐のアモルファス合金を形成しやすくなってめっき層に対する半田の接着強度を向上させることができる。このニッケルからなるめっき層は、その厚みが1.5μm以上であると、金属板3の表面を被覆しやすく、金属板3の酸化腐蝕を抑制
することができる。また、10μm以下であると、特に絶縁基板の厚さが300μm未満の薄
いものになった場合には、めっき層の内部に内在する内在応力を低減させることができ絶縁基板1に生じる反りまたは割れ等を抑制することができる。
金属体5は、絶縁基板1に形成された貫通孔内に配置され、絶縁基板1の両面に取着された金属板3に両端がそれぞれ接合されている。金属体5は、電子部品20に大電流が流れて大量の熱が発生した際の電子部品20からの熱を外部に放熱する機能を有する。
金属体5の材料は、放熱性の観点から、熱伝導率の高い金属材料が用いられ、例えば銅やアルミニウム等の高熱伝導率の金属材料が好適に用いられる(銅の熱伝導率:395W/
m・K、アルミニウムの熱伝導率:240W/m・K)。
金属体5の平面視の形状は、四角形状や多角形状や円形状である。金属体5は、例えば、銅からなる場合、銅のインゴット(塊)に圧延加工法や打ち抜き加工法、引き抜き加工法等、従来周知の金属加工法を施すことによって所定形状に形成される。
枠体6は、外面が貫通孔の内壁面にろう材層2を介して接合され内面が金属体5の側面に接合されており金属体5よりも小さい熱膨張係数を有する。
枠体6が金属材料からなる場合であれば、例えばニッケル(Ni),鉄(Fe),モリ
ブデン(Mo),タングステン(W),クロム(Cr),チタン(Ti)等が挙げられ、これらを含む合金であってもよい。例えば、Cu−W合金であってもよい。これら金属材料の中では熱伝導性(放熱性)の観点からはモリブデン(Mo),タングステン(W),クロム(Cr)が好ましい。枠体6が金属材料からなる場合、枠体6は、例えば枠体6の厚みの金属部材をプレスやエッチング等の従来周知の方法で加工することで作製することができる。枠体6がCu−W合金からからなる場合であれば、W粉末を焼結させて粉体間の隙間に溶融したCuを含浸させる方法で作製することができ、所定形状への加工は、Cu−W合金を切削加工するなどしてもよいし、W粉末の焼結体を作製する際に所定形状の型を用いてもよい。
枠体6がセラミック材料からなる場合であれば、例えば酸化アルミニウム質セラミックス,ムライト質セラミックス,炭化ケイ素質セラミックス,窒化アルミニウム質セラミックス,窒化ケイ素質セラミックス等が挙げられる。これらセラミック材料の中では熱伝導性(放熱性)の観点からは炭化ケイ素質セラミックス,窒化アルミニウム質セラミックス,または窒化ケイ素質セラミックスが好ましく、強度の点からは窒化ケイ素質セラミックスまたは炭化ケイ素質セラミックスが好ましい。枠体6がセラミック材料からなる場合、枠体5は絶縁基板1と同様にしてグリーンシート積層体を作製したのちに所定形状に加工しておくことで作製することができる。あるいは、原料粉末と有機バインダーを加えたものを所定形状の型を用いて生成型体を作製してこれを焼成することによって作製してもよい。
枠体6の形状は、内面が金属体5の側面に接合されことから、金属体5の平面視形状の穴を有する枠状のものである。
本発明の回路基板10は、図2に示す例のように、上記構成において、金属体5が、電子部品20の搭載領域の直下に位置することが好ましく、さらに、金属体5の上面が電子部品20の搭載領域よりも大きいことが好ましい。このような構成としたときには、金属体5が電子部品20の直下に位置することで電子部品20で発生した熱の電子部品20から金属体5への伝熱経路が短いものとなり、また、金属体5の上面が電子部品20の搭載領域よりも大きいことで電子部品20で発生した熱は横方向へも拡散しながら金属体5へ伝わるようになるので、金属体5を介してより効率よく放熱することが可能となる。
図3に示す例は、金属板3と金属体5との接合に活性金属を含まないろう材層2aを用いた例である。活性金属を含まないろう材層2aは、活性金属を含有するろう材層2に比べてわずかではあるが熱伝導率が高いので、電子部品20で発生した熱の金属体5を介しての放熱性がより向上するので好ましい。活性金属を含有するろう材層2を用いると、その製造工程がより簡略化されるので好ましい。
活性金属を含まないろう材層2aに用いられるろう材ペーストは、例えば金属板3および金属回路板4が銅からなる場合、銀および銅粉末,銀−銅合金粉末,またはこれらの混合粉末からなる銀ろう材(例えば、銀:72質量%−銅:28質量%)粉末に、適当なバインダーと有機溶剤および溶媒とを添加混合し、混練することによって製作される。また、例えば金属板3および金属回路板4がアルミニウムからなる場合は、銀ろう材に替えてアルミニウムろう材(例えば、アルミニウム:88質量%−シリコン:12質量%)を用いればよい。
図4に示す例では、金属体5の縦断面形状は、金属体5の側面が下側に漸次広がるような台形状である。図5に示す例は、枠体6の外面も金属体5の側面に沿うように傾斜しており、図6に示す例は、金属体5の側面および枠体6の内面に、金属体5と枠体6とがかみ合うような段差部がそれぞれ設けられている。図4〜5に示す例では、金属体5の横断
面積が電子部品20の搭載部から離れるに従って漸次大きくなっていることから、電子部品20で発生した熱は、金属体5内において横方向にも拡散するので、下面の放熱用の金属板3へと伝熱し、さらには外部へと効率よく放熱するが可能となる。
図4に示す例では、上方の金属板3側の方が熱膨脹係数の小さい枠体6の割合が多いので、金属体5と枠体6との複合体は、上側の方が熱膨脹係数が小さくなる。上側の金属板3には電子部品20が搭載され、電子部品20の熱膨脹係数は小さいので、金属板3を介して電子部品20と対向する金属体5と枠体6との複合体の熱膨脹係数は小さい方が、上方の金属板3との接合信頼性は高いものとなる。また、金属体5と枠体6との複合体の下側は、下側の金属板3と熱膨脹係数が近くなるので、この間の接合信頼性も高いものとなる。
図5に示す例では、枠体6の内面および外面が平行に傾斜していることにより、枠体6の横方向の厚みが均一となり、枠体6とろう材層2とを接合させた際、枠体6に作用する応力が均一となり、枠体6に部分的にクラックや割れが発生することを有効に防止することが可能となる。
図6に示す例では、金属体5の側面および枠体6の内面に形成された段差部によって、金属体5と枠体6とがかみあうことにより、金属体5と枠体6との接合の際、容易に位置決めすることができ、金属体5と枠体6とを位置ずれなく強固に接合することが可能となる。
枠体6と金属体5との接合は、例えば、図7に示す例のように、接合材9を用いて行えばよい。接合材9に用いられる接合ペーストは、活性金属を含まないろう材層2a用のろう材ペーストと同様のものを用いることができるが、ろう材組成や添加物を適宜調整することによって、溶融温度をろう材層2の溶融温度より高くすることが好ましい。これにより、絶縁基板1に金属体5および枠体6を接合する際、接合材9の再溶融による金属体5と枠体6との位置ずれを低減することが可能となる。
金属体5と枠体6との接合は、接合材9用の接合ペーストを金属体5の側面にディスペンサー等の塗布装置を用いて塗布して乾燥させ、内面がこの接合ペーストに接するように枠体6を配置し、加熱して接合材9が溶融させることによって接合する。枠体6の内面に接合材9用の接合ペーストを塗布してもかまわない。
接合材9用の接合ペーストは、枠体6がセラミック材料からなる場合、活性金属を含むろう材層2用のろう材ペーストと同様のものを用いると、枠体6の内面にメタライズ層を形成する必要が無く、工程を短縮できるので好ましい。
また、枠体6をCu−W合金とし金属体5をCuとする場合であれば、枠体6の形状に形成したW粉末を焼結させて粉体間の隙間に溶融したCuを含浸させるとともに、枠の内部を溶融したCuで充填する方法でも作製することができる。
また、常温で金属体5の外径を枠体6の内径より僅かに大きく作成し、金属体5を冷却して収縮させた状態で、あるいは、枠体6を加熱して膨張させ状態で、枠体6に金属体5はめ込むことによっても作製することもできる。
金属体5と枠体6の体積比率によって金属体5と枠体6との複合体の熱膨脹係数が定まる。よって、この複合体の熱膨脹係数が絶縁基板1の熱膨脹係数に近いものとなるようにすることで、絶縁基板1の貫通孔の周りにクラックや割れを発生させる可能性を低減することができる。
例えば、金属体5を直径が5.9mmの銅(熱膨張係数:4.5×10-6/K、熱伝導率:395
W/m・K)で作成した円柱形状とし、枠体6を内径が6mm、外形が10mmのタングステン(熱膨張係数:4.5×10-6/K、熱伝導率:167W/m・K)で作成した円筒形状として、接合材9として銀ろうを用いて接合した場合には、複合体の熱膨張係数はほぼ6.5×10-6/Kとなり、アルミナ質セラミックスの熱膨張係数とほぼ同じ熱膨張係数となる。こ
のときの複合体の熱伝導率は約250W/m・Kとなる。従来のタングステン粉末の焼結体
に溶融した銅を含浸させることによって製作した複合体でも、銅とタングステンの割合が同じであれば、同様の熱伝導率となる。しかしながら、本発明のような構成の複合体であれば、上下の金属板3間には銅のみからなる金属体5が存在し、この部分の熱伝導率は395W/m・Kと高いものであり、電子部品20で発生した熱はこの熱伝導率の高い金属体5
内を伝導するので、より放熱性の高いものとなる。
本発明の電子装置は、図1(a),(b)に示す例のように、上記構成の本発明の回路基板10と、回路基板10の金属板3に搭載された電子部品20とを備えていることを特徴とするものである。このような構成としたことから、放熱性に優れ、絶縁基板1にクラックや割れが発生することが有効に防止された、長期信頼性に優れた電子装置を提供することが可能となる。
電子部品20は、絶縁基板1の上面の金属板3にダイボンド材7を介して固定されており、複数のボンディングワイヤ8によって金属回路板4に電気的に接続されている。ダイボンド材7は、例えば、金属接合材または導電性樹脂からなる。金属接合材は、例えば、半田、金−スズ(Au−Sn)合金、またはスズ−銀−銅(Sn−Ag−Cu)合金等である。電子部品20は、例えば、トランジスタ、CPU(Central Processing Unit)用のL
SI(Large Scale Integrated circuit)、IGBT(Insulated Gate Bipolar Transistor)、またはMOS−FET(Metal Oxide Semiconductor - Field Effect Transistor)等の半導体素子である。
図8は、本発明の電子装置の実施の形態の他の例を示す断面図である。図8に示す例は、絶縁基板1に形成されたメタライズ層11を有する電子装置であり、具体的には、絶縁基板1の両面および貫通孔の内壁面に形成された複数のメタライズ層11を備えている。メタライズ層11は、焼成によって絶縁基板1と一体的に形成されている。
絶縁基板1の両面に形成された金属板3および絶縁基板1の上面の複数の金属回路板4は、絶縁基板1の両面に形成されたメタライズ層11にろう材層2を介してそれぞれ接合されている。また、枠体6の外面は、絶縁基板1の貫通孔の内壁面に形成されたメタライズ層11にろう材層2を介して接合されている。回路基板10がメタライズ層11を有する場合、ろう材層2は前述した活性金属を含まないものを用いることができる。
1・・・・・絶縁基板
2,2a・・ろう材層
3・・・・・金属板
4・・・・・金属回路板
5・・・・・金属体
6・・・・・枠体
7・・・・・ダイボンド材
8・・・・・ボンディングワイヤ
9・・・・・接合材
10・・・・・回路基板
11・・・・・メタライズ層
20・・・・・電子部品

Claims (4)

  1. 貫通孔を有する絶縁基板と、該絶縁基板の両面に前記貫通孔を塞ぐように取着されており電子部品が搭載される金属板と、前記貫通孔内に配置され前記絶縁基板の両面に取着された前記金属板に両端がそれぞれ接合された金属体と、外面が前記貫通孔の内壁面にろう材層を介して接合され内面が前記金属体の側面に接合されており前記金属体よりも小さい熱膨張係数を有する枠体とを備えており、
    前記金属体の縦断面形状は、該金属体の前記側面が下側に漸次広がる台形状であり、前記枠体は、前記内面が前記金属体の前記側面に沿うように傾斜しているとともに、前記外面が傾斜していないことを特徴とする回路基板。
  2. 前記金属体は、前記電子部品の搭載領域の直下に位置することを特徴とする請求項1記載の回路基板。
  3. 前記金属体の上面は、前記電子部品の搭載領域よりも大きいことを特徴とする請求項2記載の回路基板。
  4. 請求項1乃至請求項3のいずれかに記載の回路基板と、該回路基板の前記金属板に搭載された電子部品とを備えていることを特徴とする電子装置。
JP2010242097A 2010-10-28 2010-10-28 回路基板および電子装置 Expired - Fee Related JP5665479B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010242097A JP5665479B2 (ja) 2010-10-28 2010-10-28 回路基板および電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010242097A JP5665479B2 (ja) 2010-10-28 2010-10-28 回路基板および電子装置

Publications (2)

Publication Number Publication Date
JP2012094754A JP2012094754A (ja) 2012-05-17
JP5665479B2 true JP5665479B2 (ja) 2015-02-04

Family

ID=46387760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010242097A Expired - Fee Related JP5665479B2 (ja) 2010-10-28 2010-10-28 回路基板および電子装置

Country Status (1)

Country Link
JP (1) JP5665479B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6390481B2 (ja) * 2015-03-19 2018-09-19 三菱マテリアル株式会社 めっき付きパワーモジュール用基板の製造方法
WO2019208577A1 (ja) * 2018-04-26 2019-10-31 京セラ株式会社 放熱基板および電子装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116993A (ja) * 2003-09-17 2005-04-28 Kyocera Corp 光半導体装置
JP2006216764A (ja) * 2005-02-03 2006-08-17 Ngk Spark Plug Co Ltd 発光素子実装用配線基板
JP2007227728A (ja) * 2006-02-24 2007-09-06 Matsushita Electric Ind Co Ltd Led部品およびその製造方法
KR100764461B1 (ko) * 2006-03-27 2007-10-05 삼성전기주식회사 버퍼층을 갖는 반도체 패키지
JP4789671B2 (ja) * 2006-03-28 2011-10-12 京セラ株式会社 発光素子用配線基板ならびに発光装置
JP2008071955A (ja) * 2006-09-14 2008-03-27 Nichia Chem Ind Ltd 発光装置
JP5305950B2 (ja) * 2009-01-29 2013-10-02 京セラ株式会社 発光装置及びこれを用いた照明装置

Also Published As

Publication number Publication date
JP2012094754A (ja) 2012-05-17

Similar Documents

Publication Publication Date Title
JP6018297B2 (ja) 複合積層体および電子装置
US11114355B2 (en) Power module and method for manufacturing power module
JP2012074591A (ja) 回路基板および電子装置
JP5902557B2 (ja) 多層配線基板および電子装置
JP5780777B2 (ja) セラミック回路基板およびそれを用いた電子装置
JP5960522B2 (ja) セラミック回路基板およびそれを用いた電子装置
JP5665479B2 (ja) 回路基板および電子装置
JP3793562B2 (ja) セラミック回路基板
JP5812882B2 (ja) 配線基板および電子装置
JP6983119B2 (ja) 放熱板、半導体パッケージおよび半導体装置
JP2012134230A (ja) 回路基板およびそれを用いた電子装置
JP2004087927A (ja) セラミック回路基板
JP2011171349A (ja) 配線基板およびそれを用いた電子装置
JP2013229377A (ja) 回路基板およびそれを用いた電子装置
JP3588315B2 (ja) 半導体素子モジュール
JP2007324182A (ja) 配線基板および電子装置
JP2013012687A (ja) セラミック回路基板およびそれを用いた電子装置
JP2014216443A (ja) 放熱用基板、電子部品収納用パッケージおよび電子装置
JP2015141952A (ja) 半導体パワーモジュール
JP5777456B2 (ja) セラミック回路基板および電子装置
JP2008004760A (ja) 配線基板および電子装置
JP4721533B2 (ja) セラミック回路基板
JP2012084832A (ja) 回路基板およびそれを用いた電子装置
JP2011151338A (ja) 回路基板およびそれを用いた電子装置
JP6258635B2 (ja) 回路基板および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141209

R150 Certificate of patent or registration of utility model

Ref document number: 5665479

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees