JP4721533B2 - セラミック回路基板 - Google Patents
セラミック回路基板 Download PDFInfo
- Publication number
- JP4721533B2 JP4721533B2 JP2001045058A JP2001045058A JP4721533B2 JP 4721533 B2 JP4721533 B2 JP 4721533B2 JP 2001045058 A JP2001045058 A JP 2001045058A JP 2001045058 A JP2001045058 A JP 2001045058A JP 4721533 B2 JP4721533 B2 JP 4721533B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- metallized wiring
- wiring layer
- metal circuit
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Compositions Of Oxide Ceramics (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の属する技術分野】
本発明はセラミック基板にメタライズ配線層を形成して成るセラミック回路基板に関し、より詳細には大きな電流の流れを許容するセラミック回路基板に関するものである。
【0002】
【従来の技術】
従来、半導体素子等の電子部品子が搭載接続される回路基板としては、一般にセラミック基板に複数のメタライズ配線層が形成されてなるセラミック回路基板が用いられている。
【0003】
かかるセラミック回路基板は、通常、セラミック基板が酸化アルミニウム質焼結体やムライト質焼結体で、複数のメタライズ配線層はタングステン、モリブデン、マンガン等の高融点金属で形成されており、具体的には、例えば、セラミック基板が酸化アルミニウム質焼結体から成る場合には、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して泥漿状と成すとともにこれを従来周知のドクターブレード法やカレンダーロール法等のテープ成形技術を採用して複数のセラミックグリーンシートを得、次に前記セラミックグリーンシート上にタングステンやモリブデン等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤を添加混合して得た金属ペーストをスクリーン印刷法等の印刷技術を採用することによって所定パターンに印刷塗布し、次に前記金属ペーストが所定パターンに印刷塗布されたセラミックグリーンシートを必要に応じて上下に積層するとともに還元雰囲気中、約1600℃の温度で焼成し、セラミックグリーンシートと金属ペーストを焼結一体化させることによって製作されている。
【0004】
なお、前記メタライズ配線層は通常その露出表面に酸化腐食を有効に防止するとともに半導体素子等の電子部品を半田等の接着材を介して強固に接続させるために、ニッケル等の耐蝕性に優れ、かつ半田等の接着材に対し濡れ性が良い金属がメッキ法等の技術を用いることによって所定厚みに被着されている。
【0005】
【発明が解決しようとする課題】
しかしながら、この従来のセラミック回路基板においては、メタライズ配線層がモリブデンやタングステン等の高融点金属で形成されており、該モリブデンやタングステン等はその比抵抗が5.2×10-6Ω・cm以上と大きい(モリブデン:5.2×10-6Ω・cm、タングステン:5.64×10-6Ω・cm)ことからメタライズ配線層の電気抵抗が高く、セラミック回路基板にIGBT(Insulated Gate Bipolar Transistor)やパワーFET(Field Effect Transistor)等を搭載してメタライズ配線層に10A程度の大きな電流を流した場合、メタライズ配線層は大きくジュール発熱して、メタライズ配線層自身が溶断してしまい、その結果セラミック回路基板としての機能が喪失するという欠点を有していた。
【0006】
そこで上記欠点を解消するためにメタライズ配線層の厚みを厚くしたり、幅を広くするとメタライズ配線層の内部に形成される応力が大きくなってメタライズ配線層にクラックや断線等が招来したり、セラミック回路基板そのものが不要に大きなものとなる欠点が誘発されてしまう。
【0007】
本発明は上記諸欠点に鑑み案出されたもので、その目的は大きな電流の流れを許容し得る小型のセラミック回路基板を提供することにある。
【0008】
【課題を解決するための手段】
本発明は、セラミック基板に複数のメタライズ配線層を形成して成るセラミック回路基板であって、前記メタライズ配線層は、銀−銅共晶合金にタングステン,タングステンの水素化物およびハフニウムの水素化物の少なくとも1種を添加したものであり、前記メタライズ配線層の一部に銅から成る金属回路板が直接取着されており、かつ該金属回路板の断面積をS(mm2)、流れる電流をi(A)とした時、S≧6×10-5i2を満足することを特徴とするものである。
【0009】
本発明のセラミック回路基板によれば、メタライズ配線層のうち10A程度の大きな電流が流れる領域に断面積をS(mm2)、流れる電流をi(A)とした時、S≧6×10-5i2を満足するように比抵抗の小さな銅から成る金属回路板を取着したことから、メタライズ配線層に10A程度の大きな電流が流れたとしても、その大きな電流は金属回路板を介してスムーズに流れ、同時に大きなジュール発熱が起こるのが有効に防止され、セラミック回路基板としての機能を長期間にわたり正常、かつ安定して発揮させることが可能となる。また、メタライズ配線層が、銀−銅共晶合金にタングステン,タングステンの水素化物およびハフニウムの水素化物の少なくとも1種を添加したものであることから、メタライズ配線層が有する活性を利用することによって、メタライズ配線層に金属回路板を直接取着させることができる。
【0010】
【発明の実施の形態】
次に、本発明を添付図面に示す実施例に基づいて詳細に説明する。
【0011】
図1は本発明のセラミック回路基板の参考例の断面図を示し、1はセラミック基板、2はメタライズ配線層、3は金属回路板である。
【0012】
前記セラミック基板1は四角形状をなし、その上面に複数のメタライズ配線層2が被着されており、該メタライズ配線層2の一部には金属回路板3が取着されている。
【0013】
前記セラミック基板1はメタライズ配線層2を支持する支持部材として作用し、酸化アルミニウム質焼結体、ムライト質焼結体、窒化珪素質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体等の電気絶縁材料で形成されている。
【0014】
前記セラミック基板1は、例えば、酸化アルミニウム質焼結体で形成されている場合は、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機バインダー、可塑剤、溶剤を添加混合して泥漿状となすとともに該泥漿物を従来周知のドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート(セラミック生シート)を形成し、次に前記セラミックグリーンシートに適当な打ち抜き加工を施し、所定形状となすとともに必要に応じて複数枚を積層して成形体となし、しかる後、これを約1600℃の高温で焼成することによって、あるいは酸化アルミニウム等の原料粉末に適当な有機溶剤、溶媒を添加混合して原料粉末を調整するとともに該原料粉末をプレス成形技術によって所定形状に成形し、しかる後、前記成形体を約1600℃の温度で焼成することによって製作される。
【0015】
また前記セラミック基板1はその表面に複数のメタライズ配線層2が被着されており、該メタライズ配線層2は搭載される電子部品に所定の電気信号や電力を供給する伝送路として作用する。
【0016】
前記メタライズ配線層2はタングステン、モリブデン、マンガン等の高融点金属材料より成り、例えば、タングステン粉末に適当な有機バインダー、可塑材、溶剤を添加混合して得た金属ペーストを焼成によってセラミック基板1となるセラミックグリーンシート(セラミック生シート)の表面に予め従来周知のスクリーン印刷法により所定パターンに印刷塗布しておくことによってセラミック基板1の上面に所定パターン、所定厚みに被着される。
【0017】
なお、前記メタライズ配線層2はその表面にニッケル、金等の良導電性で、耐蝕性及びロウ材との濡れ性が良好な金属をメッキ法により1μm〜20μmの厚みに被着させておくと、メタライズ配線層2の酸化腐蝕を有効に防止することができるとともにメタライズ配線層2に搭載される電子部品の電極を半田等を介して強固に接合させることができる。従って、前記メタライズ配線層2の酸化腐蝕を有効に防止し、メタライズ配線層2と電子部品の電極との接合を強固となすにはメタライズ配線層2の表面にニッケル、金等の良導電性で、耐蝕性及びロウ材との濡れ性が良好な金属を1μm〜20μmの厚みに被着させておくことが好ましい。
【0018】
また前記複数のメタライズ配線層2のうち10A程度の大きな電流が流れる領域には断面積をS(mm2)、流れる電流をi(A)とした時、S≧6×10-5i2を満足するような比抵抗の小さな銅(比抵抗:1.72×10-6Ω・cm)から成る金属回路板3がロウ付け取着されており、該金属回路板3によってメタライズ配線層2に10A程度の大きな電流が流れたとしてもその大きな電流はスムーズに流れ、同時に大きなジュール発熱が起こるのが有効に防止されセラミック回路基板としての機能を長期間にわたり正常、かつ安定に発揮させることができる。
【0019】
前記銅から成る金属回路板3は銅のインゴット(塊)に圧延加工法や打ち抜き加工法等、従来周知の金属加工法を施すことによって、所定形状に形成され、メタライズ配線層2のうち10A程度の大きな電流が流れる領域に銀ロウ等のロウ材4を介して取着される。
【0020】
前記金属回路板3はまたその断面積をS(mm2)、流れる電流をi(A)とした時、S<6×10-5i2となると10A程度の大きな電流が流れた場合、電流の流れが悪くなると同時に大きなジュール発熱を起こして溶断を発生してしまう。従って、前記金属回路板3はその断面積をS(mm2)、流れる電流をi(A)とした時、S≧6×10-5i2のものに特定される。
【0021】
更に前記銅から成る金属回路板3は無酸素銅で形成しておくと、該無酸素銅はロウ付けの際に銅の表面が銅中に存在する酸素により酸化されることなくロウ材2との濡れ性が良好となり、メタライズ配線層2へのロウ材を介しての接合が強固となる。従って、前記金属回路板3はこれを無酸素銅で形成しておくことが好ましい。
【0022】
前記金属回路板3はまたその表面にニッケルから成る良導電性で、かつ耐蝕性および半田との濡れ性が良好な金属をメッキ法により被着させておくと、金属回路板3と外部電気回路との電気的接続を良好と成すとともに金属回路板3に半導体素子等の電子部品を半田を介して強固に接着させることができる。従って、前記金属回路板3はその表面にニッケルから成る良導電性で、かつ耐蝕性及び半田との濡れ性が良好な金属をメッキ法により被着させておくことが好ましい。
【0023】
前記金属回路板3の表面にニッケルから成るメッキ層を被着させる場合、内部に燐を8〜15重量%含有させてニッケル−燐のアモルファス合金としておくとニッケルから成るメッキ層の表面酸化を良好に防止して半田との濡れ性等を長く維持することができる。従って、前記金属回路板3の表面にニッケルから成るメッキ層を被着させる場合、内部に燐を8〜15重量%含有させてニッケル−燐のアモルファス合金としておくことが好ましい。
【0024】
更に、前記金属回路板3の表面にニッケル−燐のアモルファス合金からなるメッキ層を被着させる場合、ニッケルに対する燐の含有量が8重量%未満、あるいは15重量%を超えたときニッケル−燐のアモルファス合金を形成するのが困難となってメッキ層に半田を強固に接着させることができなくなる危険性がある。従って、前記金属回路板3の表面にニッケル−燐のアモルファス合金からなるメッキ層を被着させる場合にはニッケルに対する燐の含有量を8〜15重量%の範囲としておくことが好ましく、好適には10〜15重量%の範囲がよい。
【0025】
また更に、前記金属回路板3の表面に被着されるニッケルから成るメッキ層は、その厚みが1.5μm未満の場合、金属回路板3の表面をニッケルから成るメッキ層で完全に被覆することができず、金属回路板3の酸化腐蝕を有効に防止することができなくなる危険性があり、また3μmを超えるとニッケルから成るメッキ層の内部に内在する内在応力が大きくなってセラミック基板1に反りや割れ等が発生してしまう。特にセラミック基板1の厚さが700μm以下の薄いものになった場合にはこのセラミック基板1の反りや割れ等が顕著となってしまう。従って、前記金属回路板3の表面に被着されるニッケルから成るメッキ層はその厚みを1.5μm〜3μmの範囲としておくことが好ましい。
【0026】
また前記メタライズ配線層2に金属回路板3をロウ付け取着するロウ材4はメタライズ配線層2と金属回路板3とを接合する接合材として作用し、例えば、銀ロウ材(銀:72重量%、銅:28重量%の銀−銅共晶ロウ材)等から成るロウ材が好適に使用される。
【0027】
前記ロウ材4によるメタライズ配線層2への金属回路板3の取着は、メタライズ配線層2上に前記ロウ材4粉末に有機溶剤、溶媒を添加混合して得たロウ材ペーストをスクリーン印刷等の従来周知の印刷技術を用いて所定形状に印刷塗布し、その上に金属回路板3を載置し、次にこれを真空中もしくは中性、還元雰囲気中、所定温度(銀ロウ材の場合は約900℃)で加熱処理し、ロウ材4を溶融せしめるとともにメタライズ配線層2の上面と金属回路板3の下面とに接合させることによって行われる。
【0028】
かくして上述のセラミック回路基板によればセラミック基板1上にIGBT(Insulated Gate Bipolar Transistor)やパワーFET(Field Effect Transistor)等の電子部品が搭載されるとともに、該電子部品の電極がメタライズ配線層2や金属回路板3に接続され、搭載された各電子部品をメタライズ配線層2や金属回路板3を介して電気的に接続するとともにメタライズ配線層2を所定の外部電気回路に接続し、搭載されている電子部品を外部電気回路に電気的に接続することによってセラミック回路基板として機能する。
【0029】
次に、本発明の実施例を図2に基づき説明する。
【0030】
なお、図中、上述の参考例と同一箇所には同一の符号が付してある。
【0031】
図2に示すセラミック回路基板はセラミック回路基板とメタライズ配線層2と金属回路板3とで構成されている。
【0032】
前記セラミック基板1は四角形状をなし、その上面に複数のメタライズ配線層2が被着されており、該メタライズ配線層2の一部には金属回路板3が取着されている。
【0033】
前記セラミック基板1はメタライズ配線層2を支持する支持部材として作用し、酸化アルミニウム質焼結体、ムライト質焼結体、窒化珪素質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体等の電気絶縁材料で形成されている。
【0034】
前記セラミック基板1は、例えば、窒化珪素質焼結体から成る場合、窒化珪素、酸化アルミニウム、酸化マグネシウム、酸化イットリウム等の原料粉末に適当な有機バインダー、可塑剤、溶剤を添加混合して泥漿状となすとともに該泥漿物を従来周知のドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート(セラミック生シート)を形成し、次に前記セラミックグリーンシートに適当な打ち抜き加工を施し、所定形状となすとともに必要に応じて複数枚を積層して成形体となし、しかる後、これを窒素雰囲気等の非酸化性雰囲気中、1600乃至2000℃の高温で焼成することによって製作される。
【0035】
また前記セラミック基板1はその表面に複数のメタライズ配線層2が被着されており、該メタライズ配線層2は搭載される電子部品に所定の電気信号や電力を供給する伝送路として作用する。
【0036】
前記メタライズ配線層2は銀−銅共晶合金にチタンやタングステン、ハフニウムおよび/またはその水素化物の少なくとも1種を2乃至5重量%添加させたものから成り、上記合金粉末に適当な有機バインダー、可塑剤、溶剤を添加混合して得た金属ペーストをセラミック基板1上に従来周知のスクリーン印刷法により所定パターンに印刷塗布し、しかる後、これを真空中もしくは中性、還元雰囲気中、約900℃の温度で焼き付けることによってセラミック基板1の上面に所定パターン、所定厚みに被着される。
【0037】
また前記複数のメタライズ配線層2のうち10A程度の大きな電流が流れる領域には断面積をS(mm2)、流れる電流をi(A)とした時、S≧6×10-5i2を満足するような比抵抗の小さな銅(比抵抗:1.72×10-6Ω・cm)から成る金属回路板3がロウ付け取着されており、該金属回路板3によってメタライズ配線層2に10A程度の大きな電流が流れたとしてもその大きな電流はスムーズに流れ、同時に大きなジュール発熱が起こるのが有効に防止されセラミック回路基板としての機能を長期間にわたり正常、かつ安定に発揮させることができる。
【0038】
なお前記銅から成る金属回路板3は銅のインゴット(塊)に圧延加工法や打ち抜き加工法等、従来周知の金属加工法を施すことによって、所定形状に形成され、メタライズ配線層2のうち10A程度の大きな電流が流れる領域に取着される。
【0039】
また前記金属回路板3はまたその断面積をS(mm2)、流れる電流をi(A)とした時、S<6×10-5i2となると10A程度の大きな電流が流れた場合、電流の流れが悪くなると同時に大きなジュール発熱を起こして溶断を発生してしまう。従って、前記金属回路板3はその断面積をS(mm2)、流れる電流をi(A)とした時、S≧6×10-5i2のものに特定される。
【0040】
前記金属回路板3のメタライズ配線層2への取着はメタライズ配線層2が有する活性化を利用することによって行われ、具体的にはセラミック基板1上にメタライズ配線層2となる金属ペースト(例えば、銀−銅共晶合金にチタンやタングステン、ハフニウムおよび/またはその水素化物を少なくとも1種添加したもの)を所定パターンに印刷塗布するとともに、該所定パターンに印刷塗布された金属ペースト上に金属回路板3を載置させ、しかる後、これを真空中もしくは中性、還元雰囲気中、約900℃の温度で焼成し、メタライズ配線層2に金属回路板3を取着させることによって行われる。
【0041】
なお、前記銅から成る金属回路板3は無酸素銅で形成しておくと、該無酸素銅はロウ付けの際に銅の表面が銅中に存在する酸素により酸化されることなくロウ材2との濡れ性が良好となり、メタライズ配線層2へのロウ材を介しての接合が強固となる。従って、前記金属回路板3はこれを無酸素銅で形成しておくことが好ましい。
【0042】
また前記メタライズ配線層2および金属回路板3はその露出表面にニッケルや金等の良導電性で耐蝕性、ロウ材との濡れ性に優れた金属をメッキ法により1μm〜20μmの厚みに被着させておくとメタライズ配線層2および金属回路板3の酸化腐蝕を有効に防止することができるとともにメタライズ配線層2や金属回路板3に搭載される電子部品の電極を介して強固に接合させることができ、同時にメタライズ配線層2や金属回路板3と外部電気回路との電気的接続を良好とすることができる。従って前記メタライズ配線層2および金属回路板3はその露出表面にニッケルや金等の金属を1μm〜20μmの厚みに被着させておくことが好ましい。
【0043】
更に前記メタライズ配線層2および金属回路板3の表面にニッケルから成るメッキ層を被着させる場合、内部に燐を8〜15重量%含有させてニッケル−燐のアモルファス合金としておくとニッケルから成るメッキ層の表面酸化を良好に防止して半田との濡れ性等を長く維持することができる。従って、前記メタライズ配線層2および金属回路板3の表面にニッケルから成るメッキ層を被着させる場合、内部に燐を8〜15重量%含有させてニッケル−燐のアモルファス合金としておくことが好ましい。
【0044】
また更に、前記メタライズ配線層2および金属回路板3の表面にニッケル−燐のアモルファス合金からなるメッキ層を被着させる場合、ニッケルに対する燐の含有量が8重量%未満、あるいは15重量%を超えたときニッケル−燐のアモルファス合金を形成するのが困難となってメッキ層に半田を強固に接着させることができなくなる危険性がある。従って、前記メタライズ配線層2および金属回路板3の表面にニッケル−燐のアモルファス合金からなるメッキ層を被着させる場合にはニッケルに対する燐の含有量を8〜15重量%の範囲としておくことが好ましく、好適には10〜15重量%の範囲がよい。
【0045】
また、前記メタライズ配線層2および金属回路板3の表面に被着されるニッケルから成るメッキ層は、その厚みが1.5μm未満の場合、メタライズ配線層2および金属回路板3の表面をニッケルから成るメッキ層で完全に被覆することができず、メタライズ配線層2および金属回路板3の酸化腐蝕を有効に防止することができなくなる危険性があり、また3μmを超えるとニッケルから成るメッキ層の内部に内在する内在応力が大きくなってセラミック基板1に反りや割れ等が発生してしまう。特にセラミック基板1の厚さが700μm以下の薄いものになった場合にはこのセラミック基板1の反りや割れ等が顕著となってしまう。従って、前記メタライズ配線層2および金属回路板3の表面に被着されるニッケルから成るメッキ層はその厚みを1.5μm〜3μmの範囲としておくことが好ましい。
【0046】
かくして上述のセラミック回路基板によればセラミック基板1上にIGBT(Insulated Gate Bipolar Transistor)やパワーFET(Field Effect Transistor)等の電子部品が搭載されるとともに、該電子部品の電極がメタライズ配線層2や金属回路板3に接続され、搭載された各電子部品をメタライズ配線層2や金属回路板3を介して電気的に接続するとともにメタライズ配線層2を所定の外部電気回路に接続し、搭載されている電子部品を外部電気回路に電気的に接続することによってセラミック回路基板として機能する。
【0047】
なお、本発明は上述の実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲であれば種々の変更は可能であり、例えば、上述の実施例ではロウ材4として銀−銅共晶ロウ材を用いた例を示したが、銀−銅共晶ロウ材にチタンもしくはその水素化物等の活性金属を2〜5重量%添加した活性金属ロウ材を用いてもよい。
【0048】
【発明の効果】
本発明のセラミック回路基板によれば、メタライズ配線層のうち10A程度の大きな電流が流れる領域に断面積をS(mm2)、流れる電流をi(A)とした時S≧6×10-5i2を満足するような比抵抗の小さな銅から成る金属回路板を取着したことからメタライズ配線層に10A程度の大きな電流が流れたとしてもその大きな電流は金属回路板を介してスムーズに流れ、同時に大きなジュール発熱が起こるのが有効に防止され、セラミック回路基板としての機能を長期間にわたり正常、かつ安定して発揮させることが可能となる。
【図面の簡単な説明】
【図1】本発明のセラミック回路基板の参考例を示す断面図である。
【図2】本発明のセラミック回路基板の実施例を示す断面図である。
【符号の説明】
1・・・・セラミック基板
2・・・・メタライズ配線層
3・・・・金属回路板
4・・・・ロウ材
Claims (1)
- セラミック基板に複数のメタライズ配線層を形成して成るセラミック回路基板であって、前記メタライズ配線層は、銀−銅共晶合金にタングステン,タングステンの水素化物およびハフニウムの水素化物の少なくとも1種を添加したものであり、前記メタライズ配線層の一部に銅から成る金属回路板が直接取着されており、かつ該金属回路板の断面積をS(mm2)、流れる電流をi(A)とした時、S≧6×10-5i2を満足することを特徴とするセラミック回路基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001045058A JP4721533B2 (ja) | 2001-02-21 | 2001-02-21 | セラミック回路基板 |
US10/079,300 US6787706B2 (en) | 2001-02-21 | 2002-02-19 | Ceramic circuit board |
DE10207109.8A DE10207109B4 (de) | 2001-02-21 | 2002-02-20 | Keramische Leiterplatte |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001045058A JP4721533B2 (ja) | 2001-02-21 | 2001-02-21 | セラミック回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002246714A JP2002246714A (ja) | 2002-08-30 |
JP4721533B2 true JP4721533B2 (ja) | 2011-07-13 |
Family
ID=18906925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001045058A Expired - Lifetime JP4721533B2 (ja) | 2001-02-21 | 2001-02-21 | セラミック回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4721533B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5010669B2 (ja) * | 2009-12-07 | 2012-08-29 | パナソニック株式会社 | 配線基板及びその製造方法 |
JP7281749B2 (ja) * | 2020-10-19 | 2023-05-26 | パナソニックIpマネジメント株式会社 | 低抵抗部品、及び製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06334311A (ja) * | 1993-05-18 | 1994-12-02 | Yazaki Corp | 回路体の製造方法 |
JPH07221411A (ja) * | 1994-02-08 | 1995-08-18 | Toyota Autom Loom Works Ltd | プリント配線基板及びその製造方法 |
JPH09307201A (ja) * | 1996-05-10 | 1997-11-28 | Hitachi Aic Inc | プリント配線板 |
JPH11130555A (ja) * | 1997-10-28 | 1999-05-18 | Kyocera Corp | セラミックス−銅接合用ろう材 |
JP2000077682A (ja) * | 1998-08-28 | 2000-03-14 | Hitachi Ltd | ショットキーダイオード |
JP2000269392A (ja) * | 1998-09-04 | 2000-09-29 | Sumitomo Metal Electronics Devices Inc | 半導体モジュール及び放熱用絶縁板 |
JP2001007456A (ja) * | 1999-06-17 | 2001-01-12 | Toshiba Corp | 配線回路基板 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3833410B2 (ja) * | 1999-03-26 | 2006-10-11 | 株式会社東芝 | セラミックス回路基板 |
-
2001
- 2001-02-21 JP JP2001045058A patent/JP4721533B2/ja not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06334311A (ja) * | 1993-05-18 | 1994-12-02 | Yazaki Corp | 回路体の製造方法 |
JPH07221411A (ja) * | 1994-02-08 | 1995-08-18 | Toyota Autom Loom Works Ltd | プリント配線基板及びその製造方法 |
JPH09307201A (ja) * | 1996-05-10 | 1997-11-28 | Hitachi Aic Inc | プリント配線板 |
JPH11130555A (ja) * | 1997-10-28 | 1999-05-18 | Kyocera Corp | セラミックス−銅接合用ろう材 |
JP2000077682A (ja) * | 1998-08-28 | 2000-03-14 | Hitachi Ltd | ショットキーダイオード |
JP2000269392A (ja) * | 1998-09-04 | 2000-09-29 | Sumitomo Metal Electronics Devices Inc | 半導体モジュール及び放熱用絶縁板 |
JP2001007456A (ja) * | 1999-06-17 | 2001-01-12 | Toshiba Corp | 配線回路基板 |
Also Published As
Publication number | Publication date |
---|---|
JP2002246714A (ja) | 2002-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6787706B2 (en) | Ceramic circuit board | |
JP2000340912A (ja) | セラミック回路基板 | |
JPH11340600A (ja) | セラミックス回路基板 | |
JP3793562B2 (ja) | セラミック回路基板 | |
JP4471470B2 (ja) | 半導体装置 | |
JP4721533B2 (ja) | セラミック回路基板 | |
JP4331830B2 (ja) | セラミック回路基板 | |
JP4646417B2 (ja) | セラミック回路基板 | |
JP3934966B2 (ja) | セラミック回路基板 | |
JP4721534B2 (ja) | セラミック回路基板 | |
JP5665479B2 (ja) | 回路基板および電子装置 | |
JP4493158B2 (ja) | セラミック回路基板 | |
JP4299421B2 (ja) | セラミック回路基板の製造方法 | |
JP2002232090A (ja) | セラミック回路基板 | |
JP4191860B2 (ja) | セラミック回路基板 | |
JP2001024296A (ja) | セラミック回路基板 | |
JP2002076213A (ja) | 半導体素子モジュール | |
JP2001210948A (ja) | セラミック回路基板 | |
JP4475757B2 (ja) | インバータ制御モジュール | |
JP4683768B2 (ja) | 配線基板 | |
JP2003100983A (ja) | セラミック回路基板 | |
JP2006066752A (ja) | セラミック回路基板 | |
JP4295409B2 (ja) | セラミック回路基板の製造方法 | |
JP2001102694A (ja) | セラミック回路基板 | |
JP2000340913A (ja) | セラミック回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101013 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110405 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |