JP3588315B2 - 半導体素子モジュール - Google Patents
半導体素子モジュール Download PDFInfo
- Publication number
- JP3588315B2 JP3588315B2 JP2000254589A JP2000254589A JP3588315B2 JP 3588315 B2 JP3588315 B2 JP 3588315B2 JP 2000254589 A JP2000254589 A JP 2000254589A JP 2000254589 A JP2000254589 A JP 2000254589A JP 3588315 B2 JP3588315 B2 JP 3588315B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- ceramic
- heat
- metal
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、セラミック回路基板にパワートランジスタやIGBT(Insulated Gate Bipolar Transistor)等のパワー半導体素子を実装した半導体素子モジュールに関するものである。
【0002】
【従来の技術】
近年、パワーモジュール用基板やスイッチングモジュール用基板等の回路基板として、セラミック基板上に活性金属ロウ材を介して銅等から成る金属回路板を直接接合させたセラミック回路基板が用いられている。
【0003】
かかるセラミック回路基板は、酸化アルミニウム質焼結体から成るセラミック基板の場合には、具体的には以下の方法によって製作される。
【0004】
まず、銀−銅合金にチタン・ジルコニウム・ハフニウムおよびこれらの水素化物の少なくとも1種を添加した活性金属粉末に有機溶剤・溶媒を添加混合してロウ材ペーストを作製する。
【0005】
次に、酸化アルミニウム・酸化珪素・酸化マグネシウム・酸化カルシウム等の原料粉末に適当な有機バインダ・可塑剤・溶剤等を添加混合して泥漿状と成すとともにこれを従来周知のドクターブレード法やカレンダーロール法等のテープ成形技術を採用して複数のセラミックグリーンシートを得た後、所定寸法に形成し、次にセラミックグリーンシートを必要に応じて上下に積層するとともに還元雰囲気中にて約1600℃の温度で焼成し、セラミックグリーンシートを焼結一体化させて酸化アルミニウム質焼結体から成るセラミック基板を形成する。
【0006】
次にセラミック基板上にロウ材ペーストを間にはさんで銅等から成る金属回路板を載置する。
【0007】
そして最後にセラミック基板と金属回路板との間に配されているロウ材ペーストを非酸化性雰囲気中にて約900℃の温度に加熱してロウ材を溶融させ、溶融したロウ材でセラミック基板と金属回路板とを接合することによって製作される。
【0008】
このように製作されたセラミック回路基板は、ICやLSI等の半導体素子等の電子部品を半田などの接着剤を介して接合した後、アルミニウム等の放熱部材に半田で接合実装されることにより、半導体素子の動作時の発熱を良好に放熱させる半導体素子モジュール(以下、半導体モジュールという)となる。
【0009】
しかしながら、セラミック回路基板(熱膨張係数が約3〜10ppm/℃)と放熱部材(熱膨張係数が約18〜23ppm/℃)の熱膨張係数が大きく相違することから、セラミック回路基板と放熱部材間の半田にクラックが発生し、剥離が生じて信頼性が著しく劣化する場合がある。
【0010】
このため、半田に変えてグリース状の伝熱性組成物を介してセラミック回路基板と放熱部材を実装する方法が採用されている。
【0011】
【発明が解決しようとする課題】
しかしながら、上記のような従来の半導体モジュールは、セラミック回路基板の下面側金属板に対応するエリアに伝熱性組成物を塗布配置して放熱部材に実装されており、また、セラミック回路基板のセラミック基板と金属回路板および金属板の熱膨張率のバランスが異なっているため、半導体素子が動作し発熱すると、その温度上昇によって基板がそり、変形する。そして、例えば、セラミック基板が変形して周縁部が上側に反り変形すると、伝熱性組成物の端部がコ字状に凹み、次にセラミック基板の反り変形が戻ると伝熱性組成物の端部も戻り、その際に端部の凹み部分に気泡(空気)が侵入することとなる。
【0012】
その結果、セラミック回路基板と放熱部材間の伝熱性組成物に気泡(空気)が侵入してしまい、その気泡によって電子部品からの放熱経路が遮断されてしまうため電子部品に熱破壊や特性に劣化を招来して電子部品を安定に信頼性よく作動させることができなくなってしまうという問題点を有していた。
【0013】
本発明は上記問題点に鑑み完成されたもので、その目的は、放熱性の劣化を抑制し、半導体素子等の電子部品を安定して作動させることができる半導体モジュールを提供することにある。
【0014】
【課題を解決するための手段】
本発明は、セラミック基板の上面に金属回路板を取着し、下面にこの金属回路板の取着領域と対応する金属板を取着して成るセラミック回路基板を、前記金属回路板に半導体素子を実装するとともに、前記セラミック回路基板の下面および前記セラミック基板の側面に接する伝熱性組成物を介して放熱部材に実装して成ることを特徴とするものである。
【0015】
本発明の半導体モジュールによれば、セラミック回路基板がセラミック回路基板の下面およびセラミック基板の側面に接する伝熱性組成物を介して放熱部材に実装されていることから、半導体素子等の電子部品動作時の発熱によるセラミック回路基板のそり変形が発生しても、伝熱性組成物の端部の凹みが発生しなくなるため、セラミック回路基板と放熱部材間の伝熱性組成物に気泡の侵入がなくなり、放熱性が劣化せず、信頼性の高い半導体モジュールを得ることが可能になる。
【0016】
【発明の実施の形態】
次に、本発明を添付図面に基づき詳細に説明する。
【0017】
図1は、本発明の半導体モジュールの実施の形態の一例を示す断面図であり、1はセラミック基板、2は金属回路板、3は金属板、4は伝熱性組成物、5は放熱部材、6は半導体素子である。
【0018】
セラミック基板1は四角形状をなし、その上下両面に金属回路板2および金属板3がロウ付け等により取着されている。
【0019】
セラミック基板1は金属回路板2および金属板3を支持する支持部材として機能し、酸化アルミニウム(Al2O3)質焼結体・ムライト(3Al2O3・2SiO2)質焼結体・炭化珪素(SiC)質焼結体・窒化アルミニウム(AlN)質焼結体・窒化珪素(Si3N4)質焼結体等の電気絶縁材料で形成されている。
【0020】
セラミック基板1は、たとえば、酸化アルミニウム質焼結体で形成されている場合、酸化アルミニウム・酸化珪素・酸化マグネシウム・酸化カルシウム等の原料粉末に適当な有機バインダ・可塑剤・溶剤を添加混合して泥漿状となすとともに、その泥漿物を従来周知のドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート(セラミック生シート)を形成し、しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、約1600℃の高温で焼成することによって製作される。
【0021】
セラミック基板1はその上下面に金属回路板2や金属板3がロウ付け等により取着されている。
【0022】
また、セラミック基板1はその厚みを0.2〜1.0mmとすることが、金属回路板2および金属板3を接合した時のセラミック基板1の割れ抑制や、半導体素子6から発生する熱の伝達性の点で好ましい。0.2mm未満では、セラミック基板1と金属回路板2や金属板3を接合した時に発生する応力により、セラミック基板1に割れ等が発生しやすくなる傾向がある。他方、1.0mmを超えると、半導体素子6から発生する熱を良好に放熱部材に伝達することが困難となる傾向がある。
【0023】
金属回路板2および金属板3は銅やアルミニウム等の金属材料から成り、また、セラミック基板1の上下面に金属回路板2および金属板3は以下のように取着されて接合される。
【0024】
例えば、銀−銅合金粉末等から成る銀ロウ粉末や、アルミニウム−シリコン合金粉末等から成るアルミニウムロウ粉末に、チタン・ジルコニウム・ハフニウム等の活性金属やその水素化物の少なくとも1種から成る活性金属粉末を2〜5重量%添加した活性金属ロウ材に、適当な有機溶剤・溶媒を添加混合して得た活性金属ロウ材ペーストを、セラミック基板1の上下面に従来周知のスクリーン印刷法を用いて金属回路板2および金属板3に対応した所定パターンに印刷する。
【0025】
その後、金属回路板2および金属板3をこのロウ材パターン上に載置し、これを真空中、または中性雰囲気中もしくは還元雰囲気中で、所定温度(銀ロウ材の場合は約900℃、アルミニウムロウ材の場合は約600℃)で加熱処理し、活性金属ロウ材を溶融させてセラミック基板1の上下面と金属回路板2・金属板3とを接合させる。これにより、セラミック基板1の上下面に金属回路板2・金属板3が取着されることとなる。
【0026】
銅やアルミニウム等から成る金属回路板2や金属板3は、銅やアルミニウム等のインゴット(塊)に圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことによって、例えば、厚さが500μmで所望の回路配線パターン形状に製作される。金属回路板2や金属板3の厚さは、半導体素子6からの高電流信号を伝達するための電気抵抗や、セラミック基板1と接合した時のセラミック基板1の割れ防止の点で0.1〜1.0mmが好ましい。0.1mm未満では、電気抵抗が大きくなるため半導体素子6からの高電流信号が流れにくくなる傾向がある。他方、1.0mm以上では、セラミック基板1と金属回路板2や金属板3とを接合した時に発生する応力により、セラミック基板1に割れ等が発生しやすくなる傾向がある。
【0027】
金属回路板2と金属板3の材質は、活性金属ロウ付け時や半導体素子6搭載のための半田リフロー時の加熱による反りを抑制するため同じ材質にし、また金属回路板2と金属板3の厚み関係は、金属板3の厚みを金属回路板2より薄くすることが好ましい。これは金属回路板2は回路配線形成のためにパターニングされているため、金属板3と同じ厚みでは反り等の抑制効果が小さくなるためである。
【0028】
セラミック回路基板の金属回路板2の所定位置には、半導体素子6が、半田接合されるとともに半導体素子6の電極部と金属回路板2の電極部とがアルミニウム等のボンディングワイヤで電気的に接続されることによって実装されている。
【0029】
放熱部材5は銅やアルミニウム等の高熱伝導性、具体的には熱伝導率が100W/m・K以上の材料から成り、伝熱性組成物4を介してセラミック回路基板が実装されている。
【0030】
銅やアルミニウム等から成る放熱部材5は、銅やアルミニウム等のインゴット(塊)に圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことによって、例えば、厚さが3mmの四角形状に製作される。
【0031】
伝熱性組成物4は、例えば、シリコーンオイルにアルミニウム・銅・亜鉛・窒化アルミニウム等の伝熱性材料の粉体などを適量添加混合することによって作製され、従来周知のスクリーン印刷法やディスペンス塗布法等により、放熱部材5上面に塗布される。
【0032】
セラミック回路基板は放熱部材5に伝熱性組成物4を介して以下のように実装される。
【0033】
例えば、伝熱性組成物4の塗布された放熱部材5にセラミック回路基板を押圧し、伝熱性組成物4がセラミック回路基板の下面およびセラミック基板1の側面に接触するように固定し実装される。この際、放熱部材5上面にセラミック回路基板が固定される凹部を形成しておくことが好ましい。凹部を形成しておくことにより、伝熱性組成物4がセラミック基板1の側面に回り込んで接触しやすくなるとともに、セラミック回路基板を固定しやすくすることができる。
【0034】
また、放熱部材5の上面に凹部を形成する場合、その深さを、セラミック回路基板を固定した際に、放熱部材5の凹部の周囲の上面がセラミック基板1の上面から下面の範囲に位置するように設定することが、伝熱性組成物4がセラミック基板1の側面へ接触する位置を制御しやすくなる点で好ましい。放熱部材5の凹部の周囲の上面がセラミック基板1の上面より高くなった場合、伝熱性組成物4がセラミック基板1の上面まで回り込みやすくなり、金属回路板2の電気短絡を引き起こしやすくなる傾向がある。他方、放熱部材5の凹部の周囲の上面がセラミック基板1の下面より低くなった場合、伝熱性組成物4がセラミック基板1の側面まで回り込みにくくなりやすい傾向がある。
【0035】
放熱部材5の上面の凹部に充填された伝熱性組成物4は、セラミック基板1の側面まで接していることから、金属回路板2に搭載された半導体素子6が動作発熱し、セラミック基板1と金属回路板2と金属板3との間の熱膨張係数の相違に起因する反りが発生しても、伝熱性組成物4に気泡(空気)の侵入がなく、半導体素子6から発生した熱を良好に放熱部材5に伝達することができる信頼性の高い半導体モジュールを得ることができる。
【0036】
伝熱性組成物4がセラミック基板1の側面に接触する位置は、セラミック基板1の側面上下端からそれぞれ100μm以上中央側の範囲であることが、伝熱性組成物4がセラミック基板1の上面に付着することによる電気絶縁性の低下抑制や伝熱性組成物4の端部の凹みの発生防止の点で好ましい。伝熱性組成物4が接触する位置がセラミック基板1の側面上端から100μm未満となると、伝熱性組成物4がセラミック基板1の上面まで付着し易くなり、金属回路板2間の電気絶縁性を低下させ易くなる傾向がある。他方、セラミック基板1の側面下端から100μmに到達しない場合、セラミック回路基板の反り変形による伝熱性組成物4の端部の凹みが発生し易くなり、気泡(空気)の侵入が発生しやすくなる傾向がある。
【0037】
また、金属回路板2および金属板3は、銅から成る場合であれば、金属回路板2および金属板3を無酸素銅で形成しておくと、無酸素銅はロウ付けの際に活性金属ロウ材が銅中に存在する酸素により酸化されることなく濡れ性が良好となることから、セラミック基板1へ強固に接合できる。従って、金属回路板2および金属板3はこれを無酸素銅で形成しておくことが好ましい。
【0038】
なお、本発明は上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【0039】
例えば、上述の実施の形態の例ではセラミック基板1に活性金属ロウ材を介して直接金属回路板2および金属板3をロウ付けしてセラミック回路基板となしたが、これをセラミック基板1の表面に予めタングステンまたはモリブデン等のメタライズ金属層を被着させておき、メタライズ金属層に金属回路板2および金属板3をロウ材を介して取着させてセラミック回路基板を形成してもよい。
【0040】
さらに、上述の実施の形態の例ではセラミック基板1の上面に金属回路板2を、下面に金属板3を接合してセラミック回路基板としたが、図2に示すように、セラミック基板1に金属回路板2と金属板3をロウ付け等により取着させる時の反り抑制のために、金属板3を金属回路板2と同様の形状に分割しても良い。
【0041】
また、上述の実施の形態の例では上面に凹部を形成した放熱部材5を用いたが、上面が平坦な放熱部材5を用い、伝熱性組成物4をセラミック回路基板の側面からディスペンス塗布法により塗布して、実装してもよい。
【0042】
【発明の効果】
本発明の半導体モジュールによれば、セラミック回路基板をセラミック回路基板の下面およびセラミック基板の側面に接する伝熱性組成物を介して放熱部材に実装していることから、半導体素子等の電子部品動作時の発熱によりセラミック基板が反り変形しても、伝熱性組成物の端部の凹みが発生しないため、セラミック回路基板と放熱部材間の伝熱性組成物に気泡の侵入がなくなり、放熱性が劣化せず信頼性の高い半導体モジュールを得ることが可能になる。
【図面の簡単な説明】
【図1】本発明の半導体モジュールの実施の形態の一例を示す断面図である。
【図2】本発明の半導体モジュールの実施の形態の他の例を示す断面図である。
【符号の説明】
1:セラミック基板
2:金属回路板
3:金属板
4:伝熱性組成物
5:放熱部材
6:半導体素子
Claims (1)
- セラミック基板の上面に金属回路板を取着し、下面に該金属回路板の取着領域と対応する金属板を取着して成るセラミック回路基板を、前記金属回路板に半導体素子を実装するとともに、前記セラミック回路基板の下面および前記セラミック基板の側面に接する伝熱性組成物を介して放熱部材に実装して成ることを特徴とする半導体素子モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000254589A JP3588315B2 (ja) | 2000-08-24 | 2000-08-24 | 半導体素子モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000254589A JP3588315B2 (ja) | 2000-08-24 | 2000-08-24 | 半導体素子モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002076213A JP2002076213A (ja) | 2002-03-15 |
JP3588315B2 true JP3588315B2 (ja) | 2004-11-10 |
Family
ID=18743499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000254589A Expired - Fee Related JP3588315B2 (ja) | 2000-08-24 | 2000-08-24 | 半導体素子モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3588315B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100660126B1 (ko) * | 2004-06-24 | 2006-12-21 | 주식회사에스엘디 | 방열판 구조를 가진 회로 기판 |
KR100775449B1 (ko) * | 2005-06-30 | 2007-11-12 | 주식회사에스엘디 | 방열층 구조를 가진 회로 기판 |
JP2011049389A (ja) * | 2009-08-27 | 2011-03-10 | Toyota Motor Corp | 半導体モジュール |
CN110383467B (zh) | 2017-02-23 | 2022-12-30 | 三菱电机株式会社 | 半导体装置 |
-
2000
- 2000-08-24 JP JP2000254589A patent/JP3588315B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002076213A (ja) | 2002-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11114355B2 (en) | Power module and method for manufacturing power module | |
JP2004022973A (ja) | セラミック回路基板および半導体モジュール | |
JP2004119568A (ja) | セラミック回路基板 | |
JP3793562B2 (ja) | セラミック回路基板 | |
JP3588315B2 (ja) | 半導体素子モジュール | |
JP3934966B2 (ja) | セラミック回路基板 | |
JP2003133662A (ja) | セラミック回路基板 | |
JP3840132B2 (ja) | ペルチェ素子搭載用配線基板 | |
JP2004087927A (ja) | セラミック回路基板 | |
JP4459031B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP5665479B2 (ja) | 回路基板および電子装置 | |
JP3667130B2 (ja) | 配線基板モジュール | |
JP2002009403A (ja) | セラミック回路基板および半導体素子モジュール | |
JP4721533B2 (ja) | セラミック回路基板 | |
JPH11289037A (ja) | 放熱用金属板およびそれを用いた電子部品用パッケージ | |
JP5777456B2 (ja) | セラミック回路基板および電子装置 | |
JP2003198077A (ja) | セラミック回路基板 | |
JP2000277872A (ja) | 配線基板 | |
JP2001230350A (ja) | 放熱用金属板の製造方法 | |
JP2000164996A (ja) | セラミック配線基板 | |
JP2000022057A (ja) | 放熱用金属板およびそれを用いた電子部品用パッケージ | |
JPH0823052A (ja) | リード端子付き厚膜ハイブリッドic用基板 | |
JP4485893B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2013021115A (ja) | セラミック回路基板およびそれを用いた電子装置 | |
JP2001177194A (ja) | セラミック回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040812 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |