KR100775449B1 - 방열층 구조를 가진 회로 기판 - Google Patents

방열층 구조를 가진 회로 기판 Download PDF

Info

Publication number
KR100775449B1
KR100775449B1 KR1020050057778A KR20050057778A KR100775449B1 KR 100775449 B1 KR100775449 B1 KR 100775449B1 KR 1020050057778 A KR1020050057778 A KR 1020050057778A KR 20050057778 A KR20050057778 A KR 20050057778A KR 100775449 B1 KR100775449 B1 KR 100775449B1
Authority
KR
South Korea
Prior art keywords
layer
heat dissipation
substrate
circuit board
delete delete
Prior art date
Application number
KR1020050057778A
Other languages
English (en)
Other versions
KR20070002305A (ko
Inventor
황영모
Original Assignee
주식회사에스엘디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사에스엘디 filed Critical 주식회사에스엘디
Priority to KR1020050057778A priority Critical patent/KR100775449B1/ko
Publication of KR20070002305A publication Critical patent/KR20070002305A/ko
Application granted granted Critical
Publication of KR100775449B1 publication Critical patent/KR100775449B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736Metallic materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Led Device Packages (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 열 방출 효율을 극대화한 구조를 가진 기판의 구조를 제공하는 것을 목적으로 하며, 구체적으로 소자와; 상기 소자에 전류를 공급하는 리드선을 제1면에 부착한 회로 기판과; 상기 소자 및 리드선과 상기 회로 기판 사이에서 회로 기판의 제1면 전체에 걸쳐 형성되고, 상기 소자로부터 발생한 열을 전달받아 이를 대기중으로 방출하는 제1 금속재 방열층과; 상기 제1 금속재 방열층과 상기 리드선 사이에서 상기 제1 금속재 방열층 전체에 걸쳐 형성되는 것으로서,상기 제1 금속재 방열층과 상기 리드선을 전기적으로 절연하기 위한 절연층;을 포함하는 것을 특징으로 하는 회로기판의 구조를 제공한다.

Description

방열층 구조를 가진 회로 기판{A CIRCUIT BOARD HAVING HEAT SINK LAYER}
도 1은 종래의 PCB 기판 구조에 대한 단면도.
도 2는 본 발명의 기판 구조에 대한 단면도.
도 3은 비아홀(Via-hole)이 형성된 본 발명의 기판 구조에 대한 단면도.
도 4는 비아홀 및 요철이 형성된 본 발명의 기판 구조에 대한 단면도.
도 5는 반사막이 형성된 본 발명의 기판 구조에 대한 단면도.
도 6은 반사막 및 비아 홀이 형성된 본 발명의 기판 구조에 대한 단면도.
도 7은 반사막, 비아 홀 및 요철이 형성된 본 발명의 기판 구조에 대한 단면도.
도 8은 절연층/방열층이 형성된 본 발명의 기판 구조에 대한 단면도.
도 9는 절연층/방열층 및 반사층이 형성된 본 발명의 기판 구조에 대한 단면도.
도 10은 도 8의 구조에 비아 홀이 형성된 본 발명의 기판 구조에 대한 단면도.
도 11은 도 10의 구조에 요철이 형성된 본 발명의 기판 구조에 대한 단면도.
도 12 내지 도 14는 각종 광소자에 본 발명의 기판이 응용된 형태를 나타낸 모식도.
도 15는 각종 전기소자에 본 발명의 기판이 응용된 형태를 나타낸 모식도.
도 16은 양면기판으로 사용되는 양태를 나타낸 본 발명의 기판 구조에 대한 단면도.
도 17은 금속재로 본체가 형성된 본 발명의 기판에 대한 단면도.
도 18은 에폭시층으로 만들어진 절연층의 열방출특성을 나타낸 모식도.
도 19는 이중층으로 만들어진 절연층을 가진 본 발명의 기판 구조에 대한 단면도.
도 20은 도 17의 구조에서 하부의 방열판이 추가로 구성된 본 발명의 기판 구조에 대한 단면도.
도 21은 금속재 기판 전체를 둘러싸면서 형성된 절연층을 가진 본 발명의 기판 구조에 대한 단면도.
도 22는 도 17의 구조에서 하부에 요철을 가진 본 발명의 기판 구조에 대한 단면도.
도 23은 도 20의 구조에서 기판과 하부 절연층간 접촉면적을 늘리기 위해 하부에 요철이 형성된 본 발명의 기판 구조에 대한 단면도.
도 24는 도 23의 구조에서 하부의 방열층이 2개의 다중층으로 구성된 본 발명의 기판 구조에 대한 단면도.
도 25는 도 21의 구조에 하부 요철 및 하부 이중 방열층 구조로 구성된 본 발명의 기판 구조에 대한 단면도.
본 발명은 전자 소자의 패키징(Packaging)용 기판에 관한 것으로서, 좀 더 상세하게는 기판에 부착되는 광소자나 전자소자의 작동시, 발생하는 열을 빠르게 방출하도록 구성된 기판의 구조에 관한 것이다.
일반적인 광소자나 전자소자들은 그 작동시에 내부 저항 등에 의해 상당한 열을 발생시킨다. 이처럼 열을 발생시키는 소자 중 대표적인 것은 컴퓨터의 CPU 등인데, 이러한 국소적인 면적에 걸쳐 강한 열을 발생시키는 소자에는 따로 전용 냉각쿨러가 부착되어 운용되고 있다. 하지만, CPU외에 기판에 부착된 다른 소자들 역시 작동시 열을 발생시키는 것은 마찬가지이므로, 이 소자들이 부착된 기판 자체의 방열 문제가 상당히 중요한 기술로 부각되는 상황이다.
이러한 문제는, 특히 최근에 여러 응용분야에서 사용량이 많아진 발광소자의 경우에, 어레이 구조를 도입함으로 인해서 더욱 심각하게 고려해야 할 요소가 되고 있다. 일반적으로 발광소자를 조명용 램프로 사용하기 위해서는 단위면적당 수천 칸델라의 휘도가 되어야 하는데, 한 개의 발광소자 칩만으로는 이 정도의 휘도를 내기가 힘들므로 다수개의 발광소자 어레이(LED Array)를 구성하여 필요한 휘도를 얻도록 구성하고 있다. 종래 기술에서 어레이를 형성할 때 가장 문제가 되는 것은, 각각의 발광소자에서 발생한 빛을 될 수 있는 한 열로 전환하지 않고 빛으로서 효율적으로 취출하여 발광 가용성을 극대화하는 문제와 그럼에도 불구하고 발생하는 열을 빠른 시간내에 칩이나 기판의 외부로 방출하는 것이다.
도 1은 기존의 인쇄회로기판에 발광소자 어레이가 부착된 단면 구조를 나타낸 것으로서, 표면 보호막이나 기타 본 발명의 핵심과 직접적인 상관이 없는 구조들은 생략한 도면이다. 구체적으로 도 1에서, PCB(Poly Chlorinated Biphenyl)로 만들어진 기판(130)상에 인쇄된 구리선 등의 리드선 패턴(120)이 부착되어 있고 그 상부에 발광소자 칩(110)이 부착된 것이다. 이처럼 인쇄된 리드선 상에 고휘도 발광소자가 부착되면, 발광소자 자체에서 발생되는 열의 일부(140)는 발광소자의 체적(Volumetic)을 통해서 그 상부로 방열되고, 나머지 열(150)은 리드선 자체 또는 리드선을 통해 하부의 PCB 쪽으로 방열된다.
상기 구조에서, PCB 자체(130)는 플라스틱 재료로 만들어진 것이므로 방열특성이 좋지 않아 기판을 통해서 방열되는 열(150)도 상대적으로 매우 적다. 따라서 특히 열이 많이 발생하는 소자를 기판에 장착한 경우에는 그 열이 잘 배출되지 않아 소자의 오작동, 수명단축 등을 불러오는데, 이는 고휘도 발광소자나 레이저 다이오드 또는 그들의 어레이 등에서도 마찬가지이다.
이러한 문제를 해결하기 위해 종래에 사용하던 방법 중 하나는 방열 및 방사효율 향상를 고려한 구조를 미리 개별적으로 소자 제조시에 그에 부착한 후, 그러한 개별 소자를 도 1의 인쇄회로 기판에 부착하는 방법이다.
하지만 이처럼 각각의 소자에 부착되는 개별적인 구조는 제작비용 및 제작 효율면에서 불리할 뿐더러, 열 방출이 충분하도록 하기 위해서 무리하게 개별 소자의 패키징을 크게 해야 하므로 결국 집적화에 불리해지는 등 문제들이 발생한다. 따라서 실제, 그리 만족할만한 성과를 거두지 못하는 실정이다.
전술한 문제점을 해결하기 위해, 본 발명은 소자가 장착될 인쇄회로 기판 자체에 소자의 발열 문제를 해결할 수 있는 구조를 설치하여 추가적인 조치 없이 다수개의 전자소자를 고집적으로 패키징할 수 있는 기판의 구조를 제공하는 것을 목적으로 한다.
즉, 본 발명은 열 방출 효율을 극대화한 구조를 가진 기판의 구조를 제공하는 것을 목적으로 한다.
본 발명은 기판 자체에 열 방출 구조를 가지므로써 개별 소자에 열방출 구조를 제작한 것보다 제조공정이 간단하고 제조효율이 향상될 수 있는 기판의 구조를 제공하는 것을 또 다른 목적으로 한다.
본 발명은 소자가 부착되는 기판 면의 반대면에 열 방출 구조를 가진 기판의 구조를 제공하는 것을 또 다른 목적으로 한다.
본 발명은 소자와; 상기 소자에 전류를 공급하는 리드선을 제1면에 부착한 회로 기판과; 상기 소자 및 리드선과 상기 회로 기판 사이에서 회로 기판의 제1면 전체에 걸쳐 형성되고, 상기 소자로부터 발생한 열을 전달받아 이를 대기중으로 방출하는 제1 금속재 방열층과; 상기 제1 금속재 방열층과 상기 리드선 사이에서 상기 제1 금속재 방열층 전체에 걸쳐 형성되는 것으로서,상기 제1 금속재 방열층과 상기 리드선을 전기적으로 절연하기 위한 절연층;을 포함하는 것을 특징으로 하는 회로기판의 구조를 제공하여 본 발명의 기술적 과제를 해결하고 있다.
또한, 본 발명은 소자와; 상기 소자에 전류를 공급하는 리드선을 제1면상에 부착한 회로 기판과; 상기 소자 및 리드선과 상기 회로 기판 사이에서 상기 회로 기판의 제1면 전체에 걸쳐 형성되고, 상기 소자로부터 발생한 열을 전달받아 이를 대기중으로 방출하는 제1 부도체 방열층; 을 포함하는 것을 특징으로 하는 회로기판의 구조를 제공하여 본 발명의 기술적 과제를 해결하고 있다.
또한, 본 발명은 소자와; 상기 회로 기판의 제1면상에 형성되는 리드선과; 상기 리드선 패턴과 상기 회로 기판 사이에서 상기 회로 기판의 제1면 전체에 걸쳐 형성되고, 상기 리드선에서 발생한 열을 전달받아 이를 대기중으로 방출하는 제1 방열층; 을 포함하는 것을 특징으로 하는 회로기판의 구조를 제공하여 본 발명의 기술적 과제를 해결하고 있다.
또한, 본 발명은 소자와; 상기 소자에 전류를 공급하는 리드선을 제1면에 부착한 금속재 회로기판과; 상기 금속재 회로기판과 상기 리드선 사이에서 상기 금속재 회로기판 전체에 걸쳐 형성되는 것으로서, 상기 금속재 회로기판과 상기 리드선을 전기적으로 절연하기 위한 절연층;을 포함하는 것으로서, 상기 절연층은 질화보론(BN), 질화 티타늄(TiN), 질화 알루미늄(AlN), 탄소튜브(CNT), 다이아몬드 분말 중 적어도 어느 하나 이상의 물질을 포함하여 형성된 것을 특징으로 하는 회로기판의 구조를 제공하여 본 발명의 기술적 과제를 해결하고 있다.
<절연층과 방열층이 별도로 형성된 기판구조>
도 2는 본 발명의 구체적인 실시예 중 하나에 대한 단면도로서, 기판 전체에 걸쳐 평면적으로 펼쳐진 방열층(210)이 PCB 기판(200) 및 그 상부의 리드선 패턴(220)과 소자(230) 사이에 개재된 구조이다. 또한 방열층(210)이 열전도성과 더불어 전기적으로 도체인 금속재 등으로 만들어질 경우, 인접한 소자들끼리 전기적인 쇼트(short)가 발생하므로 방열층(210)과 리드선 패턴(220)사이에는 얇은 절연층(240)을 추가적으로 구성하였다.
도면의 좌우단부는 편의상 기판의 다른 부위와 단절되게 그렸지만, 당업자라면 누구나 도 2 및 이하의 모든 도면들이 기판 전체 중 일부를 확대하여 나타낸 것이고, 따라서 방열층이나 절연층 등의 각 2차원적인 층들은 기판 전체에 걸쳐 형성되어 있음을 알 수 있을 것이다.
본 실시예의 가장 큰 특징은 기판(200) 전체에 걸쳐 방열층(210)이 형성되어 있다는 점이다. 즉, 소자(230) 작동시 발생하는 열이 종래처럼 열이 잘 전달되지 않는 PCB 기판(200)의 하부나 상대적으로 면적이 좁은 구리 리드선(220)만을 통해서 배출되는 것이 아니라, 발생한 열이 넓은 면적의 방열층 전체에 퍼진 다음, 기판 전체에 걸쳐 방출될 수 있게 된다. 따라서 열방출 효율이 종래의 그것에 비해 월등히 향상된 구조이다. 그 중 특히, 종래에는 열 방출에 거의 기여하지 못했던 소자와 소자 사이의 면적(250)에서도 열이 방출될 수 있으므로 인접한 소자들을 상대적으로 빠르게 냉각시킬 수 있게 된다.
이러한 빠른 냉각은 열누적 문제의 해소와 더불어 소자의 집적도 및 작동전류를 향상시키는데 상당히 중요한 요건으로 작용한다. 따라서 이러한 구조를 가진 본 발명을 이용하면 고집적화된 소자 어레이 등을 제작할 수 있고, 특히 하부의 방열층(210)이 금속으로 만들어지고 그 상부의 소자가 발광소자인 경우에는 하부 방 열층이 반사판의 역할을 함께 수행할 수 있으므로 어레이의 휘도 또한 향상시키는 부수적인 효과도 얻을 수 있다.
상기 방열층(210)은 알루미늄, 구리 등의 전기 및 열 전도도가 우수한 금속재질로 만들어질 수 있다. 또한 상기 절연층(240)은 약 5㎛ ~ 30㎛ 두께의 열전도성이 우수한 에폭시 필름, 열 경화성 수지, 또는 자외선(UV) 경화성 수지 및 글래스 비드(glass bead)로 제작될 수 있다.
상기 방열층 또는 절연층의 또 다른 재료로는 질화보론(BN), 질화 티타늄(TiN), 질화 알루미늄(AlN), 탄소튜브(CNT), 다이아몬드 분말 또는 이들을 혼합한 박막층을 사용할 수 있다.
도 3은 비아 홀(via-hole)이 PCB기판에 구현된 본 발명의 또 다른 실시예를 도시한 것이다. 비아 홀이란 일반적으로 반도체 기판 등에 천공된 구멍 형태를 말하는데, 본 실시예에서는 PCB 기판(300) 곳곳에 이러한 천공 구멍(310)이 다수 개 형성되고 이 비아 홀을 통해 상부의 방열층(320-A)과 하부의 방열층(320-B)이 서로 물리적으로 연결된 구조이다.
그 외 상부의 소자 및 절연층은 도 2의 실시예와 유사하며 도면번호도 동일하다. 또한, 이하의 모든 도면에서 유사하거나 동일한 부분은 동일한 도면번호로 표시한다.
이처럼 비아 홀을 통해 상부의 방열층(320-A)이 하부의 방열층(320-B)에 연결된 경우, 상부 방열층(320-A)에서 미처 빠져나가지 못한 열들은 열 구배(thermal gradient)에 따라 신속하게 하부 방열층(320-B)으로 내려와 전체적으로 퍼지면서 방열되게 된다. 따라서 이는 실질적으로 제한된 면적을 가진 PCB 기판에서 방열층 면적을 두 배로 넓히는 효과를 가지며, 그에 따라 열 방출 효율도 비례적으로 상승된 구조이다.
도 4는 도 3의 실시예에서 설명된 하부 방열층에서, 그 면적을 증가시키기 위해 추가적으로 요철(410)이 형성된 구조를 도시한 것이다. 이러한 요철 구조는 도시된 사각형의 요철 외에도 단면이 삼각형이거나 또는 삼각뿔, 사각뿔의 뿔 형상, 기타 원기둥 형상의 요철도 가능하다.
도 5는 본 발명의 기판구조가 레이저 다이오드나 발광소자 등 광소자에 응용된 경우, 그 휘도를 향상시키기 위해 반사층(520)을 소자(500) 하부와 기판(510) 상부 사이에 추가적으로 구비한 본 발명의 또 다른 실시예를 도시한 것이다.
일반적으로, 발광소자의 활성층에서 발생한 빛 중 일부는 소자의 측면 또는 저면 방향으로 향하는데 이러한 빛을 전면으로 되반사시켜 주지 않으면 대부분이 소자의 열화에 기여하므로 소자의 수명에 심각한 영향을 줄 수 있다. 또한 이러한 빛들은 그 자체로서는 소자의 휘도에 기여하지 못하므로 이를 발광면인 전면으로 반사하여 전체적인 광 추출 효율을 향상시킬 필요가 있으므로 이러한 반사층 또는 반사층은 발광소자에서 필요한 구조라 할 수 있다.
하지만, 종래에는 이 반사층을 개별 발광소자 자체에 구성하는 방식을 사용하여 왔는데 이는 전술한 방열 구조의 경우와 마찬가지로 소자 생산 효율을 감소시킨다. 따라서 본 발명에서는 종래처럼 개별적인 소자에 이러한 반사층을 설치하는 방식을 지양하고 PCB 기판 자체에 반사층을 설치하도록 구성하였다.
도 5에서, 그 외 절연층(530) 및 방열층(540)은 전술한 실시예와 동일, 유사하나 절연층(530)은 발광소자의 빛을 통과시킬 수 있는 밴드갭을 가진 물질일수록 좋다.
상기 반사층(520)은 은(Ag), 알루미늄(Al), 고 광반사용 염료 등을 스퍼터링, CVD, 스프레잉 또는 전기도금 방식으로 방열층(540) 상에 증착하여 형성한다. 이처럼 반사층이 이미 형성되어 있는 PCB기판 상에서는 특별히 다른 구조물을 가지지 않은 채 발광소자만을 배치시키는 것으로도 충분히 반사 및 열방출 효과를 얻을 수 있으므로, 종래처럼 개별 소자에 방열 구조 또는 반사층 구조를 구성할 필요가 없어 제조 효율 상승, 집적도 향상 및 그에 따른 고휘도 어레이 제조가 가능해진다.
도 6 및 도 7은 전술한 도 5의 실시예처럼 반사층(600)을 가진 기판(610)에 다시 도 3 및 도 4의 경우처럼 비아 홀 구조(620)나 비아 홀 구조에 다시 요철(630)이 형성된 실시예들이 결합된 구조를 나타낸 것이다. 역시 동일한 열방출 효과의 증대를 목표로 한 것이다.
<절연층/방열층 일체형 구조>
도 8은 열전도성이 우수하면서 동시에 부도체 성질을 가진 1개의 단일층으로 방열층 및 절연층 기능을 함께 수행하는 본 발명의 또 다른 실시예를 도시한 것이다. 이하, 상기 부도체 방열층을 절연층/방열층이라 한다.
열전도도가 우수하면서 전기적으로 부도체이면 전술한 실시예들처럼 절연층과 방열층을 따로이 구성할 필요없이 하나의 층으로 두 기능을 동시에 수행할 수 있게 되므로 공정 효율과 소자의 작동 안정성을 향상시킬 수 있다. 도 8의 실시예에서는 도전성 리드 패턴(710)과 PCB 기판(720)사이에 방열층 및 절연층 기능을 수행할 수 있는 단일의 절연층/방열층(730)이 구성되어 있는 형태를 볼 수 있다.
전술한 절연층/방열층(730)은 전기 절연성 및 열 전도성이 뛰어난 질화 알루미늄(AlN) 나노분말을 에폭시에 분산시켜 고형화시킨 층이 사용될 수 있다. 이 경우 이 절연층/방열층의 열전도도는 거의 질화 알루미늄과 같으면서도 질화 알루미늄 분말들이 부도체인 에폭시에 둘러싸여 있으므로 뛰어난 전기 절연성 및 열 전도도를 가진다.
상기 절연층/방열층(730)의 또 다른 재료로는 질화보론(BN), 질화 티타늄(TiN), 질화 알루미늄(AlN), 탄소튜브(CNT), 다이아몬드 분말 또는 이들을 적절히 혼합한 박막층이 사용될 수 있다.
또한 전술한 AlN 나노분말이 분산된 에폭시 기재는 에폭시 자체가 투명하고 질화 알루미늄의 밴드갭이 커서 상부의 발광소자가 생성한 빛 중 가시광선 영역을 거의 흡수하지 않는다. 따라서 도 9의 실시예와 같이, AlN 분말분산 에폭시 막(810) 하부에 발광소자(820)의 빛을 상부면으로 반사시키는 반사층(830)을 구성하면, AlN 분말분산 에폭시 기재를 통과하는 빛이 거의 흡수되지 않고 다시 되반사되므로 반사층의 효과를 극대화하는 것이 가능하다.
상기 구조에서 AlN 나노분말이 분산된 에폭시 막만을 절연층/방열층으로 사용할 경우에도 도 3이나 도 4에서처럼 비아 홀 구조 및 비아 홀/요철 구조를 이에 함께 형성할 수 있음은 당연한 일로서 도 10 및 도 11은 그 단면도를 간단히 나타 낸 것이다.
또한, 전술한 실시예 중 방열층과는 별도로 사용되는 절연층에 이 AlN 분말분산 에폭시 막을 그 재료로 사용할 수 있는데, 만약 이러한 구조가 발광소자 등의 광소자에 사용된 경우에는 에폭시가 가시광선 영역에 대한 광 투과도가 뛰어나므로 반사층과 함께 구성될 수 있다. 반사층과 함께 구성되는 경우, 반사층은 이 AlN 분말이 분산된 에폭시 막의 저면에 구성될 수 있다.
상기 구조에서는 발광소자를 예로 들어 설명하였지만 일반적인 전자소자에도 상기 구조가 사용될 수 있음은 당연한 일이다. 단, 이 경우에는 발광소자가 아니므로 상기 반사층(830)이 필요하지 않을 수 있다.
한편, 상기 구조에서 상기 AlN 나노분말이 분산된 에폭시 막 대신에 질화 알루미늄층으로만 상기 절연층/방열층을 형성할 수도 있다. 이 경우, 질화 알루미늄막은 가시광선에 대해 불투명하므로 반사층은 이 질화 알루미늄층 상부, 즉 발광소자 및 리드선과 질화 알루미늄층 사이에 형성될 수 있다.
또한, 본 발명의 전술한 실시예들은 일반적인 표면실장형(SMD) 발광소자 외에도 도 12 내지 도 14에서처럼 다양한 형태의 발광소자 및 레이저 다이오드에도 응용가능하다. 즉, 도 12처럼 메사 구조를 가진 발광소자의 플립 칩(flip-chip) 본딩 구조(1010) 또는 도 13의 발광소자처럼 리드선이 칩 하부에 존재하지 않고 칩의 측면에 배치되는 발광소자(1020)에서도 본 발명의 구조적 특징을 그대로 사용할 수 있다. 또한 도 14처럼 메사형 레이저 다이오드(1030)의 어레이에서도 본 발명의 방열층 구조를 사용 가능하므로, 본 발명은 이러한 발광소자(LED)와 레이저 다이오드(LD)를 포함하는 광소자 전체에 대해 사용할 수 있는 기술이다. 나아가, 본 발명의 응용은 이러한 광소자에만 머물지 않으며, 열 방출이 필요한 모든 전자 회로기판에 응용할 수 있다.
이러한 일반적인 소자의 회로기판에 본 발명을 응용하는 경우, 도 15처럼 PCB 기판(1110)의 한 면상에 형성된 리드선 패턴(1120) 위에 소자(1130)가 부착되거나 또는 리드선 패턴(1140) 측면에 소자(1150)가 부착되는 경우에도 본 발명의 전술한 실시예들처럼 기판 전면(全面)에 걸쳐 형성된 방열층(1160) 및 절연층(1170)을 이용하면 효과적인 열방출이 가능해진다. 참고로, 도 15는 편의상 두 가지 다른 종류의 소자 구조를 한 기판에 나타낸 것이다.
상기 도 15의 회로용 기판에 전술한 비아 홀 구조 및 비아 홀/요철 구조가 사용가능함은 당연한 일이다. 그리고 전술한 방열층(1160)이 전술한 질화 알루미늄층 또는 질화 알루미늄 분말이 분산된 에폭시라면, 금속판을 사용하는 경우와는 달리 상기 절연층(1170)을 필요로 하지 않고, 대신 1개의 단일층으로 절연층/방열층 기능을 수행할 수 있음은 전술한 바와 같다.
도 16은 본 발명의 또 다른 실시예를 도시한 것으로서, 이번에는 양면 기판에 소자를 장착하는 경우에 본 발명이 응용된 형태를 보여주고 있다. 기판(1210)을 중심으로 양면에 소자 및 리드선(1220-A, 1220-B)가 배치되고 방열층(1230-A, 1230-B)으로 대표되는 본 발명의 구성이 나타나 있다. 이러한 구성은, 특히 발광소자에 응용될 경우 양면으로 빛을 내야하는 신호등 등에 사용할 수 있는 구조이다.
<금속기판 사용구조>
도 17은 열전도성이 좋은 금속재로 기판 본체(1700)가 형성된 본 발명의 또 다른 실시예를 도시한 것이다. 이 실시예에서 본 발명은 종래의 플라스틱제 기판을 사용하지 않고 기판 자체를 아예 금속재로 만들어 기판의 열방출 특성을 획기적으로 향상시키고자 하였다.
상기 실시예에서 기판 본체(1700)를 이루는 금속재는 알루미늄이나 그 합금이 될 수 있으나, 본 발명은 이에 국한되지 않고 철이나 기타 일반적으로 잘 알려진 열전도성이 좋은 모든 금속재가 가능한 재료이다.
금속재로 기판 본체가 이루어져 있으므로 그 상부의 구리배선 등의 리드선(1720) 등을 절연시키기 위해서는 반드시 기판과의 사이에 절연층이 포함되어야 한다. 상기 실시예에서 절연층(1710)은 전기적으로 부도체 성질을 가지면서 동시에 소자(1730)에서 발생한 열을 하부로 신속히 방출시켜야 하므로 열전도 특성 또한 좋아야 한다. 하지만 대부분의 물질들은 전기절연성과 열전도도가 항상 같이 증가하거나 같이 감소하는 성질을 가지므로, 종래에는 본 발명에서처럼 기판 자체를 금속재료로 한다는 것과 이를 절연시키면서 동시에 열방출 효율이 향상된 절연층/방열층을 생각한다는 것이 당업자에게 용이하지 않았다.
본 발명에서는 상기 절연층/방열층으로서 열전도도가 좋고 동시에 전기가 통하지 않는 질화보론(BN), 질화 티타늄(TiN), 질화 알루미늄(AlN), 탄소튜브(CNT), 다이아몬드 분말 또는 이들을 적절히 혼합한 박막층을 사용하여 이러한 종래의 사고적 한계를 극복하였다.
상기 절연층을 이루는 질화보론(BN), 질화 티타늄(TiN), 질화 알루미늄(AlN), 탄소튜브(CNT), 다이아몬드 분말 또는 이들을 적절히 혼합한 박막층은 전기적으로 부도체이면서 동시에 좋은 열전도성을 갖는다. 가령, 한 예로서 TiN 70 중량 퍼센트(w/o) 와 CNT 30 중량 퍼센트(w/o) 를 CVD 공정으로 약 1 ~ 100 ㎛ 증착한 경우, 훌륭한 열전도 특성 및 부도체 성질을 함께 나타냄을 확인할 수 있었다.
상기 절연층(1710)의 또 다른 실시예로는 질화보론 분말, 질화 티타늄 분말, 탄소튜브 분말, 다이아몬드 분말, 질화 알루미늄 분말 또는 나노은(nano silver) 분말 또는 이들의 합금 분말이나 혼합분말이 에폭시나 액상 실리카 내에 혼재한 형태를 사용할 수도 있다.
도 18은 에폭시(1800)에 상기 재료들의 분말상들(1810)이 혼재된 양상을 모식적으로 나타낸 단면도로서, 에폭시나 액상 실리카는 그 자체로 부도체이며 또한 그 내부에 상기 분말상들이 혼재하게 되면 분말상 자체로 부도체이거나 또는 전기적으로 도통할 수 있는 경로가 형성되지 않으므로 부도체 성질을 가지게 됨은 전술한 바와 같다. 또한, 각 분말 입자들간 평균 거리가 대단히 짧으므로 인해 열은 이 분말상들을 거쳐 도시된 것처럼 하부로 빠르게 방출할 수 있게 된 구조이다. 참고로, 상기 분말들은 나노사이즈의 분말들일 수 있다.
결론적으로 도 18의 구조는 부도체이면서 동시에 열전도도가 우수한 층으로 작용하는 것이다.
도 19는 상기 절연층이 이중층으로 구성된 본 발명의 또 다른 실시예를 도시한 것이다. 도 19에서, 이 이중의 절연층(1910, 1920) 중 어느 한 층인 제1 절연층 은 질화보론(BN), 질화 티타늄(TiN), 질화 알루미늄(AlN), 탄소튜브(CNT), 다이아몬드 분말 또는 이들을 적절히 혼합한 박막층이고, 또 다른 층인 제2 절연층은 질화보론(BN), 질화 티타늄(TiN), 질화 알루미늄(AlN), 탄소튜브(CNT), 다이아몬드 분말 또는 이들을 적절히 혼합한 박막층 중 상기 제1 절연층에서 사용되지 않은 물질로 이루어진 층이다.
즉, 도 19의 실시예는 질화보론(BN), 질화 티타늄(TiN), 질화 알루미늄(AlN), 탄소튜브(CNT), 다이아몬드 분말 또는 이들을 적절히 혼합한 박막층 중 서로 다른 물질로 이루어진 두 개의 층(1910, 1920)을 중간 절연층으로 사용하여 상기 기판의 절연성을 더 향상시킨 구조이다.
도 20은 본 발명의 또 다른 실시예를 도시한 것으로서, 이번에는 기판 하부에 열방출 특성이 우수한 제2 방열층을 추가로 구비한 형태이다. 상기 하부의 제2 방열층(2000)은 상부의 절연층(1910, 1920)처럼 질화보론(BN), 질화 티타늄(TiN), 질화 알루미늄(AlN), 탄소튜브(CNT), 다이아몬드 분말 또는 이들을 적절히 혼합한 박막층을 그대로 사용할 수 있는데, 이는 이 물질들이 가진 열전도도가 매우 우수하기 때문이다. 한편, 상기 하부 절연층(2000)은 반드시 이중층일 필요는 없으므로 한개의 층만으로 구현될 수도 있다.
도 21은 모식적으로 간단하게 그려진 금속재 기판(1700) 전체를 둘러싸는 한 개의 절연층/방열층(2110)을 가진 본 발명의 또 다른 실시예를 도시한 것이다. 상기 실시예의 특징중 하나는 상기 절연층/방열층(2110)이 금속기판 전체를 측면까지 뒤덮고 있다는 점인데, 이러한 구조는 도금, 스프레이 코팅 등으로 간단하게 구현 될 수 있다는 장점을 가진다. 즉, 복잡한 진공증착 공정을 거치지 않고 구현할 수 있으므로 생산성 등이 향상된 구조이다.
상기 절연층/방열층(2110) 역시, 질화보론(BN), 질화 티타늄(TiN), 질화 알루미늄(AlN), 탄소튜브(CNT), 다이아몬드 분말 또는 이들을 적절히 혼합한 박막층을 그 재료로 사용할 수 있다.
도 22는 상기 여러 실시예 중 하나에 대해 그 하부에 열방출을 위한 요철을 추가로 포함한 실시예이다. 상기 요철의 기능 및 효과에 대해서는 앞의 다른 실시예들에서 설명한 바와 같다.
상기 요철(2210)은 또한 금속기판(1700)에 별도로 부착되는 형태와 기판과 일체형으로 형성되는 구조로 대별된다. 요철이 별도로 만들어지는 경우에는 열전도도가 좋은 금속재료로 만들어질 수도 있지만, 질화보론(BN), 질화 티타늄(TiN), 질화 알루미늄(AlN), 탄소튜브(CNT), 다이아몬드 분말 또는 이들을 적절히 혼합한 박막층을 이용하여 요철 형태를 별도로 제작한 다음, 이를 기판 하부에 접착시키는 방식으로 만들어질 수도 있다. 기판(1700)과 요철(2210)이 일체형인 경우에는 프레싱 공정 등에서 기판에 요철을 형성하는 방식으로 만들어져 기판 제조시 일괄공정으로 만들어질 수 있다. 또 다른 기판-요철 일체형 제작방법은 기판 하부를 건식 또는 습식 방식으로 에칭하여 요철을 형성하는 방식이다. 당업자라면 이러한 방식들에 대한 구체적인 상황을 쉽게 이해할 수 있을 것이다.
도 23은 요철(2320)이 하부의 방열층(2310)과 일체형으로 구성된 본 발명의 또 다른 실시예를 나타낸 것으로서, 열전도도가 우수한 하부 방열층(2310)과 금속 기판(1700)과의 접촉 면적을 증대시키기 위해 요철이 사용된 구조이다.
도 24는 상기 도 23의 구조에서 좀 더 효과적인 열방출을 위하여 하부의 방열층을 이중으로 구성한 본 발명의 또 다른 실시예를 도시한 것이다. 즉, 제1 방열층(2310)에 더하여 제2 방열층(2410)이 구성된 것으로서 제1 방열층과 제2방열층의 물질은 각각 질화보론(BN), 질화 티타늄(TiN), 질화 알루미늄(AlN), 탄소튜브(CNT), 다이아몬드 분말, 나노은 분말 중 적어도 어느 하나 이상을 포함한 상태에서 서로 다른 물질이나 서로 다른 조성으로 구성될 수 있고, 그 형상 역시 물질 자체의 층상이거나 각 물질들의 분말상이 에폭시막 또는 실리카막 내에 분산된 형태로 구성될 수 있다.
도 25는 도 21의 구조에 더하여 상하부에 이중으로 방열층이 형성되고 다시 요철이 하부에 형성된 본 발명의 또 다른 실시예에 관한 구조이다. 각 층들의 기능이나 제작물질, 방법 등은 전술한 실시예들과 동일, 유사하다.
전술한 실시예 들에서 기판 상하부의 방열층, 절연층은 2개 이상의 다중층으로 구성될 수도 있다. 또한, 본 발명의 여러 실시예에서 설명한 상기의 구성들은 서로 결합되어 다양한 형태로 사용될 수도 있다.
본 발명은 소자가 구성되는 기판 자체에 전면적으로 열방출 구조를 설치함으로써, 개별 소자들에 열방출 구조를 형성하는 종래 기술에 비해 열방출 면적이 크게 증가되도록 구성한 구조에 대한 것이다.
본 발명을 이용하면 좀 더 효율적인 열방출이 가능하며, 이러한 효율적인 열 방출로 인해 종래보다 소자의 집적도 및 작동전류, 그리고 안정성을 월등히 향상시킬 수 있다는 장점을 가진다..
또한, 특히 발광소자에 본 발명이 응용된 경우 방열층에 더하여 반사층을 기판상에 구성함으로써 각각의 소자에 반사층을 형성하는 경우에 비해 그 생산성 및 작동효율을 향상시킬 수 있다.
본 발명은 또한 금속재로 기판 본체가 형성된 열방출 구조를 제시하고 있는데, 이러한 금속재 기판과 그 상부의 절연층을 이용하면 기판 자체가 열전도도가 높아 하부로 좀 더 빠르게 열 방출을 할 수 있게 된다.
이러한 본 발명은 일반적인 회로기판에 사용될 수 있다. 특히, 본 발명은 집적도가 높아서 고열이 발생할 여지가 많은 아날로그 및 디지털 회로기판에 사용할 수 있다.
본 발명은 특히, 광소자나 발광소자가 밀집되게 배치된 발광소자용 기판에 사용할 수 있다. 이 발광소자용 기판에는 SMD(Surface Mounting Device)구조나 플립칩(Flip Chip) 본딩 구조가 포함되며 개별 발광소자 뿐 아니라 발광소자 어레이 형태에도 사용가능하다.

Claims (26)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 소자와;
    상기 소자에 전류를 공급하는 리드선을 제1면에 부착한 금속재 기판과;
    상기 금속재 기판의 상부면, 하부면 및 측면의 전체에 걸쳐 형성되는 것으로서, 전기적 절연물질로 형성되어 상기 금속재 기판과 상기 리드선을 전기적으로 절연하기 위한 절연층/방열층;을 포함하며,
    상기 절연층/방열층은 질화보론(BN), 질화 티타늄(TiN), 질화 알루미늄(AlN), 탄소튜브(CNT), 다이아몬드 분말 중 적어도 어느 하나 이상의 물질을 포함하여 형성되는 것을 특징으로 하는 회로기판.
  18. 제17항에 있어서, 상기 절연층은 에폭시내에 상기 질화보론(BN), 질화 티타늄(TiN), 질화 알루미늄(AlN), 탄소튜브(CNT), 다이아몬드 분말 중 적어도 어느 하나 이상의 물질이 분말 형태로 분산된 층인 것을 특징으로 하는 회로기판.
  19. 제17항에 있어서,
    상기 절연층은 실리카내에 상기 질화보론(BN), 질화 티타늄(TiN), 질화 알루미늄(AlN), 탄소튜브(CNT), 다이아몬드 분말 중 적어도 어느 하나 이상의 물질이 분말 형태로 분산된 층인 것을 특징으로 하는 회로기판.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 제17항에 있어서, 상기 금속재 기판 하부에 열방출을 위한 요철이 추가로 형성된 것을 특징으로 하는 회로기판.
  24. 제17항에 있어서, 상기 방열층과 상기 금속재 기판사이에는 둘 간의 접촉면적을 늘리기 위해 요철이 추가로 형성된 것을 특징으로 하는 회로기판.
  25. 제17항에 있어서, 상기 회로 기판은 양면으로 소자가 구성될 수 있는 양면 회로 기판인 것을 특징으로 하는 회로기판.
  26. LED 모듈;
    상기 LED 모듈에 전류를 공급하는 리드선을 제1면에 부착한 금속재 기판과;
    상기 금속재 기판의 상부면, 하부면 및 측면의 전체에 걸쳐 형성되는 것으로서, 전기적 절연물질로 형성되어 상기 금속재 기판과 상기 리드선을 전기적으로 절연하기 위한 절연층/방열층;을 포함하며,
    상기 절연층/방열층은 질화보론(BN), 질화 티타늄(TiN), 질화 알루미늄(AlN), 탄소튜브(CNT), 다이아몬드 분말 중 적어도 어느 하나 이상의 물질을 포함하여 형성되는 것을 특징으로 하는 금속재 기판을 사용한 LED 모듈.
KR1020050057778A 2005-06-30 2005-06-30 방열층 구조를 가진 회로 기판 KR100775449B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050057778A KR100775449B1 (ko) 2005-06-30 2005-06-30 방열층 구조를 가진 회로 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050057778A KR100775449B1 (ko) 2005-06-30 2005-06-30 방열층 구조를 가진 회로 기판

Publications (2)

Publication Number Publication Date
KR20070002305A KR20070002305A (ko) 2007-01-05
KR100775449B1 true KR100775449B1 (ko) 2007-11-12

Family

ID=37869324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050057778A KR100775449B1 (ko) 2005-06-30 2005-06-30 방열층 구조를 가진 회로 기판

Country Status (1)

Country Link
KR (1) KR100775449B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101058156B1 (ko) * 2009-03-17 2011-08-24 에스아이디주식회사 방열판 제조방법 및 그 방법으로 제조된 방열판
KR101749759B1 (ko) * 2010-11-16 2017-06-22 엘지디스플레이 주식회사 액정표시장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100944274B1 (ko) * 2008-11-28 2010-02-25 스템코 주식회사 연성 회로 기판 및 그 제조 방법, 상기 연성 회로 기판을 포함하는 반도체 패키지 및 그 제조 방법
KR101214762B1 (ko) * 2011-04-28 2013-01-21 삼성전기주식회사 방열 기판
KR200468147Y1 (ko) * 2013-02-05 2013-07-26 주식회사 유비젼 방열효율이 우수한 엘이디 조명등
KR102456888B1 (ko) * 2017-07-03 2022-10-21 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003769U (ko) * 1995-06-12 1997-01-24 회로기판 집적회로소자의 방열장치
JP2002076213A (ja) * 2000-08-24 2002-03-15 Kyocera Corp 半導体素子モジュール
JP2002314004A (ja) * 2001-04-17 2002-10-25 Denki Kagaku Kogyo Kk 樹脂封止型半導体装置用金属ベース絶縁基板とそれを用いた樹脂封止型半導体装置の製造方法
JP2003086847A (ja) * 2001-07-06 2003-03-20 Hitachi Aic Inc 発光素子用積層板およびそれを使用した表示体
KR20050122365A (ko) * 2004-06-24 2005-12-29 주식회사에스엘디 방열판 구조를 가진 회로 기판

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003769U (ko) * 1995-06-12 1997-01-24 회로기판 집적회로소자의 방열장치
JP2002076213A (ja) * 2000-08-24 2002-03-15 Kyocera Corp 半導体素子モジュール
JP2002314004A (ja) * 2001-04-17 2002-10-25 Denki Kagaku Kogyo Kk 樹脂封止型半導体装置用金属ベース絶縁基板とそれを用いた樹脂封止型半導体装置の製造方法
JP2003086847A (ja) * 2001-07-06 2003-03-20 Hitachi Aic Inc 発光素子用積層板およびそれを使用した表示体
KR20050122365A (ko) * 2004-06-24 2005-12-29 주식회사에스엘디 방열판 구조를 가진 회로 기판

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101058156B1 (ko) * 2009-03-17 2011-08-24 에스아이디주식회사 방열판 제조방법 및 그 방법으로 제조된 방열판
KR101749759B1 (ko) * 2010-11-16 2017-06-22 엘지디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
KR20070002305A (ko) 2007-01-05

Similar Documents

Publication Publication Date Title
US7192163B2 (en) Light-emitting unit with enhanced thermal dissipation and method for fabricating the same
KR20150022978A (ko) Led 조명 모듈 및 led 조명 장치
US8487339B2 (en) Light-emitting diode chip package body and method for manufacturing same
KR100775449B1 (ko) 방열층 구조를 가진 회로 기판
US20090309106A1 (en) Light-emitting device module with a substrate and methods of forming it
US20100301359A1 (en) Light Emitting Diode Package Structure
WO2006001663A1 (en) A circuit board having heat sink layer
JP2004119515A (ja) 高い放熱性を有する発光ダイオード表示モジュール及びその基板
KR20040089591A (ko) 도전성 부여 수지계 재료로 제조된 염가의 점등 회로
KR20100089115A (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
JP2004228413A (ja) 発光素子収納用パッケージおよび発光装置
KR101126548B1 (ko) 열전달 비아홀 및 열전박막을 가지는 방열기판 및 이에 대한 제조방법
KR101877322B1 (ko) 그래핀 핀 삽입 방열히트싱크 및 그래핀 방열 플레이트를 이용한 엘이디 패키지모듈
JP3158994U (ja) 回路基板
US20120267674A1 (en) Mounting substrate, light emitting body, and method for manufacturing mounting substrate
KR20120030928A (ko) 적층구조를 가지는 방열기판 및 이 방열기판을 사용한 전자조립구조
KR100646405B1 (ko) 히트 씽크 일체형 발광 다이오드
KR20080088140A (ko) 방열 기판과 이를 포함하는 발광소자
KR100936223B1 (ko) 발광 다이오드 램프
JP2004311456A (ja) 発光素子収納用パッケージおよび発光装置
KR101237685B1 (ko) 방열 기판 및 그 제조방법
US20110090698A1 (en) Light source
KR101363070B1 (ko) 엘이디 조명 모듈
JP2009038156A (ja) 回路基板及び照明装置
KR20170128186A (ko) 반도체 발광소자 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee
R401 Registration of restoration
FPAY Annual fee payment

Payment date: 20131104

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee