JP5367841B2 - 半導体基板の接合方法およびｍｅｍｓデバイス - Google Patents

半導体基板の接合方法およびｍｅｍｓデバイス Download PDF

Info

Publication number
JP5367841B2
JP5367841B2 JP2011544987A JP2011544987A JP5367841B2 JP 5367841 B2 JP5367841 B2 JP 5367841B2 JP 2011544987 A JP2011544987 A JP 2011544987A JP 2011544987 A JP2011544987 A JP 2011544987A JP 5367841 B2 JP5367841 B2 JP 5367841B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
layer
aluminum
bonding
containing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011544987A
Other languages
English (en)
Other versions
JPWO2011070625A1 (ja
Inventor
直樹 野田
敏夫 横内
昌弘 石杜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Pioneer Micro Technology Corp
Original Assignee
Pioneer Corp
Pioneer Micro Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp, Pioneer Micro Technology Corp filed Critical Pioneer Corp
Publication of JPWO2011070625A1 publication Critical patent/JPWO2011070625A1/ja
Application granted granted Critical
Publication of JP5367841B2 publication Critical patent/JP5367841B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B23K20/023—Thermo-compression bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/16—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating with interposition of special material to facilitate connection of the parts, e.g. material for absorbing or producing gas
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/22—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating taking account of the properties of the materials to be welded
    • B23K20/233—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating taking account of the properties of the materials to be welded without ferrous layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45025—Plural core members
    • H01L2224/4503—Stacked arrangements
    • H01L2224/45032—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Description

本発明は、２の半導体基板を、共晶接合する半導体基板の接合方法およびこれにより接合して成るＭＥＭＳデバイスに関する。
従来、この種の半導体基板の接合方法として、ＭＥＭＳ構造体を形成したシリコンウェハは、ゲルマニウム層を有し、集積回路を形成したシリコンウェハは、含アルミニウム層を有し、これらのゲルマニウム層および含アルミニウム層を対面状態で、加圧・加熱して、ゲルマニウムとアルミニウムとから成る共晶合金を形成して固着させる方法が知られている（特許文献１参照）。
米国特許第７４４２５７０号
ところで、２の半導体基板の接合は、各半導体基板に形成された集積回路等のパッケージに有効であるが、このパッケージには、外部回路との電気的導通が必要であると共に、湿度や温度、チリ等の外部環境からの保護という目的がある。すなわち、半導体基板の接合は、これらの目的を果たすため、接合部分の高い封止率と接合強度が求められる。この点において、出願人は、ゲルマニウムおよびアルミニウムの共晶合金により共晶接合する場合、接合部分の高い封止率と接合強度は、共晶合金化する含アルミニウム層に対するゲルマニウム層の重量比が重要となることを見出した。
本発明は、上記知見に鑑みて為されたものであり、高い封止率と接合強度を備えた接合を実現する半導体基板の接合方法およびこれにより接合して成るＭＥＭＳデバイスを提供することを課題とする。
本発明の半導体基板の接合方法は、第１半導体基板の接合面と第２半導体基板の接合面との間に、アルミニウムを主成分とする含アルミニウム層とゲルマニウム層とを接触状態で介在させ、加圧・加熱して、第１半導体基板と第２半導体基板とを共晶接合する半導体基板の接合方法であって、共晶合金化する含アルミニウム層に対するゲルマニウム層の重量比を、２７ｗｔ％から５２ｗｔ％とし、ゲルマニウム層の全てと、これに接触する含アルミニウム層の一部とが共晶合金化するように、ゲルマニウム層の膜厚を調節することを特徴とする。
さらにこの場合、重量比を、３３ｗｔ％から４２ｗｔ％とすることが好ましい。
上記の構成によれば、第１半導体基板と第２半導体基板とを、高い封止率と接合強度で接合することができる（後述する試験結果参照）。この場合、含アルミニウム層およびゲルマニウム層は、第１半導体基板および第２半導体基板のどちらの接合面に成膜されていてもよい。さらに、含アルミニウム層およびゲルマニウム層は、同じ半導体基板の接合面に成膜されていても、異なる半導体基板の接合面に成膜されていてもよい。
また、上記の重量比を精度よく制御することができ、封止率および接合強度の高い接合を、効率よく行うことができる。
またこの場合、含アルミニウム層およびゲルマニウム層が、第１半導体基板および第２半導体基板のいずれか一方に成膜されていることが好ましい。
上記の構成によれば、他方の半導体基板に対し、金属膜を成膜する必要が無いため、当該半導体基板の接合前の成膜工程を減らすことができ、接合工程を簡略化することができる。
この場合、含アルミニウム層は、所定の幅を有して平面視環状に成膜され、ゲルマニウム層は、含アルミニウム層上に平面視環状に成膜された１以上の筋状層部を有していることが好ましい。
上記の構成によれば、共晶合金が、半導体基板における内外方向に対して直交する方向に、連続して形成されるため、高い封止性で半導体基板を接合することができる。
またこの場合、含アルミニウム層は、所定の幅を有して平面視環状に成膜され、ゲルマニウム層は、含アルミニウム層上に平面視環状に成膜された筋状層部と、筋状層部から分岐した複数の枝状層部と、を有していることが好ましい。
上記の構成によれば、含アルミニウム層に対するゲルマニウム層の接触端の総延長を長く設けることができるため、加熱・加圧により形成された共晶合金が第１半導体基板に固着しやすく、接合強度の高い接合を行うことができる。
これらの場合、含アルミニウム層およびゲルマニウム層が、第２半導体基板に成膜され、第１半導体基板の接合面には、加圧・加熱により生じた共晶合金が浸入するピットが形成されていることが好ましい。
上記の構成によれば、真空中において加熱・加圧により形成された溶融状態の共晶合金が、毛細管現象によりピットに浸入する。このため、共晶合金がピットに行き渡り、その結果、共晶合金層が第１半導体基板に食い込むように形成されるため、接合部の接合強度を増すことができる。なお、第１半導体基板に形成するピットは、断続して形成された複数の穴であっても、連続して形成されたスリット状の溝であってもよい。
本発明のＭＥＭＳデバイスは、上記の半導体基板の接合方法によって、接合して成るＭＥＭＳデバイスであって、第１半導体基板は、接合面側に掘り込むようにして作り込んだＭＥＭＳ構造体を有し、第２半導体基板は、接合面側に形成したＭＥＭＳ構造体を制御する集積回路を有していることを特徴とするＭＥＭＳデバイス。
上記の構成によれば、高い封止率と接合強度を備えた接合により、ＭＥＭＳ構造体、集積回路および外部回路の電気的導通を持つと共に、湿度や温度、チリ等の外部環境から保護して、ＭＥＭＳ構造体および集積回路を一体としてパッケージした精度の良いＭＥＭＳデバイスを提供することができる。
さらにこの場合、上記のＭＥＭＳデバイスは、加速度センサ、角速度センサ、赤外線センサ、圧力センサ、磁気センサおよび音響センサのいずれかであることが好ましい。
上記の構成によれば、有効なパッケージにより、精度の良い加速度センサ、角速度センサ、赤外線センサ、圧力センサ、磁気センサおよび音響センサを提供することができる。
一実施形態に係るＭＥＭＳチップおよびＣＭＯＳチップを模式的に表した外観斜視図である。 一実施形態に係るＭＥＭＳデバイスを模式的に表した斜視図である。 一実施形態に係る含アルミニウム層およびゲルマニウム層の成膜配置を表した断面図である。 含アルミニウム層およびゲルマニウム層の膜厚、含アルミニウム層に対するゲルマニウム層の重量比、接合部の封止率およびシェア強度（接合強度）の数値を表した図である。 アルミニウム層に対するゲルマニウム層の重量比と、共晶接合後の接合部の封止率およびシェア強度との関係を表した図である。 一実施形態の第１変形例に係る含アルミニウム層およびゲルマニウム層の成膜配置を表した正面図（ａ）およびその断面図（ｂ）である。 一実施形態の第２変形例に係る含アルミニウム層およびゲルマニウム層の成膜配置を表した正面図（ａ）およびその断面図（ｂ）である。 一実施形態の第３変形例に係る含アルミニウム層およびゲルマニウム層の成膜配置を表した正面図（ａ）およびその断面図（ｂ）である。 他の実施形態に係る含アルミニウム層およびゲルマニウム層の成膜配置を表した正面図およびその断面図である。
以下、添付の図面を参照し、本発明の一実施形態に係る半導体基板の接合方法およびＭＥＭＳデバイスについて説明する。本実施形態に係る半導体基板の接合方法は、多数のセンシング部を有したＭＥＭＳウェハと、各センシング部を制御する多数の集積回路を有したＣＭＯＳウェハと、を対向させて金属で共晶接合するものである。すなわち、本発明は、別々の工程で、形成したＭＥＭＳセンサと集積回路とを対向させ、共晶接合するようにしている。ちなみに、この共晶接合は、ウェハ状態のまま一括して封止した後、各チップに分離するウェハ・レベル・パッケージ技術（ＷＬＰ技術）を用いている。
本実施形態に係るＭＥＭＳデバイスは、このような共晶接合により製造されたものであり、例えば、加速度センサ、角速度センサ、赤外線センサ、圧力センサ、磁気センサおよび音響センサが考えられる。
図１（ａ）は、多数のセンシング部１２がマトリクス状に形成されたＭＥＭＳウェハ（図示省略）の１個片を拡大したものである。以下、便宜上この１個片であるＭＥＭＳチップ１０から説明を開始する。
図示のように、ＭＥＭＳチップ１０は、シリコン（Ｓｉ）から成る基板１１と、基板１１の中央に微細加工技術により形成されたセンシング部１２と、を有している。センシング部１２は、基板１１の中央に掘り込むように形成され、上述のように加速度センサ、角速度センサ、赤外線センサ、圧力センサ、磁気センサおよび音響センサ等の素子で構成されている。また、基板１１には、センシング部１２を囲繞するように、平面視方形環状の接合部３０ａが配設されている。実施形態のＭＥＭＳチップ１０では、センシング部１２および接合部３０ａが後述するＣＭＯＳチップ２０と対面するように表裏反転させて、ＣＭＯＳチップ２０と接合される。そして、ＭＥＭＳチップ１０の接合部３０ａが、ＣＭＯＳチップ２０に形成した接合部３０ｂに突き合わされ、接合部３０ｂに成膜された金属層により、両者が共晶接合される。なお、基板１１は、請求項でいう第１半導体基板に相当し、センシング部１２は、請求項でいうＭＥＭＳ構造体に相当する。
図１（ｂ）は、多数の集積回路２２がマトリクス状に形成されたＣＭＯＳウェハ（図示省略）から１個片を拡大したものである。以下、ＭＥＭＳチップ１０同様、この１個片であるＣＭＯＳチップ２０から説明する。ＣＭＯＳチップ２０は、シリコンから成る基板２１と、基板２１に微細加工技術（半導体製造技術）により形成された集積回路２２と、を有している。また、共晶接合時にＭＥＭＳチップ１０のセンシング部１２と対面する集積回路２２の回路中央部２３を囲繞するように、平面視方形環状の接合部３０ｂが配設されている。集積回路２２は、ＭＥＭＳチップ１０のセンシング部１２を制御するものであり、外部から入出力の信号線が接続されるようになっている。
また、集積回路２２には、アルミニウム配線を有しており、詳細は後述するが、このアルミニウム配線の形成時に成膜された含アルミニウム層３１が、接合時の共晶合金の一部となる。すなわち、ＣＭＯＳチップ２０の接合部３０ｂは、ＭＥＭＳチップ１０の接合部３０ａと平面視略同形に形成されており、ＣＭＯＳチップ２０の接合部３０ｂには、基板１１上に共晶合金となる含アルミニウム層３１が成膜されると共に、含アルミニウム層３１上に共晶合金となるゲルマニウム層３２が成膜されている（例えば、スパッタまたは蒸着技術による成膜）。なお、基板２１は、請求項でいう第２半導体基板に相当し、接合部３０ｂは、請求項でいう第２半導体基板の接合部に相当する。
図２は、接合（貼合せ接合）した後のＭＥＭＳウェハとＣＭＯＳウェハと、をダイシングあるいはブレイクして構成したＭＥＭＳデバイス１である。同図に示すように、ＭＥＭＳデバイス１は、センシング部１２と回路中央部２３が対向するように、ＭＥＭＳチップ１０とＣＭＯＳチップ２０とを接合して構成されている。
接合時においては、ＭＥＭＳチップ１０（ＭＥＭＳウェハ）とＣＭＯＳチップ２０（ＣＭＯＳウェハ）とを突き合せ、真空環境下でＭＥＭＳチップ１０側およびＣＭＯＳチップ２０側の両側から加熱し、ＭＥＭＳチップ１０側から加圧を行う。これにより、ＣＭＯＳチップ２０の接合部３０ｂに成膜されたゲルマニウム層３２が含アルミニウム層３１との境界面において共晶反応を起こし、アルミニウム−ゲルマニウム合金（以下、共晶合金という）が生成される。特に、ＭＥＭＳチップ１０側からの加圧によって、溶融状態の共晶合金が接合部３０ａのシリコン面に押し当てられて溶着した後に固着して、強固な接合が得られる。また、この共晶接合により、基板１１，２１同士の電気的導通および高い封止性が得られる。なお、接合時の加熱温度は、センシング部１２および集積回路２２への熱的ダメージを考慮し、４５０℃程度とすることが好ましい。また、接合時の加圧は、ＣＭＯＳチップ２０側のから行っても、ＭＥＭＳチップ１０側およびＣＭＯＳチップ２０側の両側から行ってもよい。そして、接合後は、ウェハ状態から各チップへの分離工程を経て、個々のＭＥＭＳデバイス１が製造される。
続いて、図３を参照し、含アルミニウム層３１およびゲルマニウム層３２の成膜配置（成膜パターン）について説明する。図３は、図２におけるＡ−Ａ線断面を拡大したものである。同図（ａ）に示すように、共晶接合前の状態では、ＣＭＯＳチップ２０の接合部３０ｂに、含アルミニウム層３１が一様に成膜されている。また、含アルミニウム層３１上のゲルマニウム層３２は、含アルミニウム層３１の外端３１ａに対しゲルマニウム層３２の外端３２ａが内側にセットバックするように成膜されている。一方、ＭＥＭＳチップ１０の接合部３０ａには、金属層は一切成膜されておらず、基板１１のシリコン面がむき出しになっている。この状態から、上記した接合方法によって、同図（ｂ）に示すように、基板１１と基板２１との間に共晶合金層３３が形成され、ＭＥＭＳチップ１０とＣＭＯＳチップ２０とが共晶接合される。そして、実施形態の共晶接合では、加圧および加熱が適宜制御され、ゲルマニウム層３２が接触していない含アルミニウム層３１の部分は、共晶反応せずに残留する（残留部３４）。なおこの場合、効率よく共晶反応を起こすため、ゲルマニウム層３２は、含アルミニウム層３１よりも薄膜に成膜することが好ましい。
このように、接合の前にＭＥＭＳチップ１０側に金属層を成膜しない場合、センシング部１２の形成後の成膜工程を簡略化することができ、薄膜であるセンシング部１２の可動構造に変形・付着・破損等の成膜による悪影響を回避することができる。また、含アルミニウム層３１は、集積回路２２のアルミニウム配線を利用しているため、実際の接合に要する金属成膜は、ＣＭＯＳチップ２０の接合部３０ｂへのゲルマニウム成膜のみであり、接合工程を簡略化することができる。さらに、接合部３０は、センシング部１２および回路中央部２３を囲繞するように配置されており、共晶合金層３３は、対面したＭＥＭＳチップ１０およびＣＭＯＳチップ２０の内外方向に直交するように形成されるため、高い封止性と接合強度で、ＭＥＭＳチップ１０とＣＭＯＳチップ２０とを接合することができる。なお、含アルミニウム層３１およびゲルマニウム層３２は、ＭＥＭＳチップ１０およびＣＭＯＳチップ２０のどちらの接合部に成膜されていてもよく、同じ基板の接合部に成膜されていても、異なる基板の接合部に成膜されていてもよい。
さらに、ゲルマニウム層３２は、含アルミニウム層３１の外端３１ａに対しゲルマニウム層３２の外端３２ａが内側にセットバックするように成膜されているので、接合時の加圧により溶融状態の共晶合金が外側に広がったとしても、形成された共晶合金が接合部３０からはみ出る事無く形成され、望まない電極への導通を防止することができ、デバイスの生産性（歩留り）を向上させることができる。なお、高い精度で成膜が可能な場合には、含アルミニウム層３１の外端とゲルマニウム層３２の外端とを揃えるように成膜しても良い。
続いて、図４および図５を参照し、接合時の含アルミニウム層３１に対するゲルマニウム層３２の重量比について説明する。本実施形態の接合方法では、相互の接合面において、ゲルマニウム層３２の全てと含アルミニウム層３１の一部とが共晶反応するように、加圧圧力と共に加熱温度および加熱時間が制御されている（図３（ｂ）参照）。実際には、含アルミニウム層３１に対するゲルマニウム層３２の重量比を、主として含アルミニウム層３１に対するゲルマニウム層３２の膜厚の比によって調節するようにしている。したがって、ゲルマニウム層３２とこれに直接接触している含アルミニウム層３１の部分とが共晶反応し、一部の含アルミニウム層３１はそのまま残ることとなる（図３（ｂ）参照）。
図４および図５は、含アルミニウム層３１の膜厚を一定（８００ｎｍ）とし、ゲルマニウム層３２の膜厚を適宜変更して行った共晶接合の試験結果である。図４は、共晶接合前に成膜した含アルミニウム層３１およびゲルマニウム層３２の膜厚、含アルミニウム層３１に対するゲルマニウム層３２の重量比、共晶接合後の接合部の封止率およびシェア強度（接合強度）の関係を表したものである。また、図５は、含アルミニウム層３１に対するゲルマニウム層３２の重量比と、共晶接合後の接合部の封止率およびシェア強度（接合強度）との関係をグラフ化したものである。
図５（ａ）に示すように、含アルミニウム層３１に対するゲルマニウム層３２の重量比が、２７ｗｔ％〜５２ｗｔ％の間において、共晶接合後の接合部の封止率が約５０％以上となっている。また、同図（ｂ）は、ゲルマニウム層３２の重量比が、２７ｗｔ％〜５２ｗｔ％の間において、共晶接合後の接合部の（シェア強度）接合強度が約３０Ｎ以上であることを示している。さらに、ゲルマニウム層３２の重量比が、３３ｗｔ％〜４２ｗｔ％の間においては、封止率が１００％を示し、シェア強度（接合強度）が４１．６Ｎ〜５６．３Ｎを示している（図４参照）。すなわち、含アルミニウム層３１に対するゲルマニウム層３２の重量比を、３３ｗｔ％〜４２ｗｔ％として上記の方法により共晶接合を行えば、最も封止率と接合強度の高い接合を得られることが試験結果により明らかとなった。このことはまた、本実施形態（含アルミニウム層３１の膜厚＝８００ｎｍ）におけるゲルマニウム層３２を、２００ｎｍから３００ｎｍの厚さに成膜すれば、良好な共晶接合が得られることを示している（図４参照）。
以下、図６ないし８を参照し、本実施形態に係る含アルミニウム層３１およびゲルマニウム層３２の成膜配置の変形例について説明する。図６（ａ）は、共晶接合前のＣＭＯＳチップ２０の接合部３０ｂの一部を表し、同図（ｂ）は、共晶接合前の接合部３０の断面を表している（第１変形例）。図示のように、ＣＭＯＳチップ２０の接合部３０ｂに一様に含アルミニウム層３１が成膜される一方、ゲルマニウム層３２は、含アルミニウム層３１上において複数の筋状に成膜されている。すなわち、ゲルマニウム層３２は、相似形を為す同心の複数の筋状層部３５で構成されている。
ところで、この種の共晶接合においては、ゲルマニウム層３２の端部において大きな接合強度が得られることが、確認されている。したがって、上記変形例のように、ゲルマニウム層３２を複数の筋状層部３５として成膜することで、ゲルマニウム層３２（筋状層部３５）における端部の総面積を増やすことができ、接合部３０の面積を増やすことなく、強固な共晶接合とすることができる。さらに、複数の筋状のゲルマニウム層３２は、接合部３０の内外方向に直交するように配置されているため、より高い封止性と接合強度で、ＭＥＭＳチップ１０とＣＭＯＳチップ２０とを接合することができる。
図７は、本実施形態に係る含アルミニウム層３１およびゲルマニウム層３２の成膜配置の第２変形例を示したものである。同図に示すように、第２変形例の成膜配置では、第１変形例と同様、ＣＭＯＳチップ２０の接合部３０ｂに一様に含アルミニウム層３１が成膜され、含アルミニウム層３１上に成膜されたゲルマニウム層３２は、単一の筋状層部３５と複数の枝状層部３６とで一体に形成されている。筋状層部３５は、含アルミニウム層３１の幅方向の中央に、含アルミニウム層３１に沿って方形環状に形成されている。一方、複数の枝状層部３６は、筋状層部３５の各部から両側に直角に分岐するように成膜されている。このように、枝状（魚の骨状）に複数の枝状層部３６（ゲルマニウム層３２）を形成することで、ゲルマニウム層３２（筋状層部３５および枝状層部３６）における端部の総面積を増やすことができ、強固な共晶接合とすることができる。
図８は、本実施形態に係る含アルミニウム層３１およびゲルマニウム層３２の成膜配置の第３変形例を示したものである。同図に示すように、第３変形例の成膜配置は、第１変形例と第２変形例とを複合した形態を有している。すなわち、第３変形例では、ＣＭＯＳチップ２０の接合部３０ｂに一様に含アルミニウム層３１が成膜され、含アルミニウム層３１の上に成膜されたゲルマニウム層３２は、複数の筋状層部３５と複数の枝状層部３６とで構成されている。具体的には、ゲルマニウム層３２は、相似形を為す同心の３本の筋状層部３５と、中間に位置する筋状層部３５の各部から両側に直角に分岐する複数の枝状層部３６とで構成されている。これにより、より高い封止性と接合強度で、ＭＥＭＳチップ１０とＣＭＯＳチップ２０とを接合することができる。
以下、図９を参照し、本発明の他の実施形態（第２実施形態）について説明する。なお、上記の実施形態と異なる部分を中心に説明し、同様の構成については、同様の符号を使用する。同図（ａ）および（ｂ）に示すように、ＣＭＯＳチップ２０の接合部３０ｂに成膜された含アルミニウム層３１は、複数のアルミニウム環状層部３７で構成されている。複数のアルミニウム環状層部３７は、接合部３０ｂと同心の平面視環状に形成され、接合部３０ｂの内外方向に直交するように配置されている。さらに、これら複数のアルミニウム環状層部３７の隙間を埋めるように、複数の環状のゲルマニウム層３２（ゲルマニウム環状層部３８）が成膜されている。この場合、複数のゲルマニウム環状層部３８が複数のアルミニウム環状層部３７の接触端部３９において垂直方向に接触し、且つ水平方向において僅かにオーバーラップ（重層部４０）するように成膜されている。
一方、図９（ｂ）に示すように、ＭＥＭＳチップ１０の接合部３０ａには、基板１１を掘り込んだピット４１が複数形成されている。この複数のピット４１は、複数のゲルマニウム環状層部３８が複数のアルミニウム環状層部３８の上にオーバーラップする位置（重層部４０）に対応するように配置され、加熱・加圧された溶融状態の合金が、複数のピット４１に入り込むようになっている。複数のピット４１は、センシング部１２形成後に基板１１に新たに形成しても良いし、センシング部１２の形成過程において形成された掘り込みを利用しても良い。また、ピット４１は、断続的な穴状のものでも、連続的な溝状のものでもよい。
図９（ｃ）は、共晶接合後の接合部を表している。加熱によって形成された溶融状態の共晶合金が、加圧により真空中において毛細管現象により複数のピット４１に浸入し、行き渡る。そして、固着した共晶合金層３３は、ＭＥＭＳチップ１０の接合部３０（基板１１）に食い込むように形成される。すなわち、共晶合金層３３が図示のように、接合部の面方向に対して垂直に形成されるため、より接合強度の高い接合が可能となる。
これらの構成によれば、センシング部１２への悪影響を抑制しながら、適切な部分において、高い接合強度と封止性をもって半導体基板を接合することができる。また、このような有効な接合により、センシング部１２、集積回路２２および外部回路の電気的導通を持つと共に、湿度や温度、チリ等の外部環境から保護して、センシング部１２および回路中央部２３を一体としてパッケージした、精度の良いＭＥＭＳデバイスを提供することができる。
なお、本実施形態では、センシング部１２およびこれを制御する集積回路２２が形成されたシリコンウェハを用いたが、シリコンウェハに形成される構造体は、これに限らず、どのような回路であっても良い。さらには、シリコンを材料としたシリコンウェハでなく、その他の素材を母材とした半導体基板（化合物半導体）を用いてもよい。但し、接合する少なくともどちらか一方の半導体基板が、アルミニウム配線を有していることが好ましい。
１ ＭＥＭＳデバイス １０ ＭＥＭＳチップ
１２ センシング部 １１，２１ 基板
２０ ＣＭＯＳチップ ２２ 集積回路
３１ 含アルミニウム層 ３２ ゲルマニウム層
３５ 筋状層部 ３６ 枝状層部
４１ ピット

Claims (8)

  1. 第１半導体基板の接合面と第２半導体基板の接合面との間に、アルミニウムを主成分とする含アルミニウム層とゲルマニウム層とを接触状態で介在させ、加圧・加熱して、前記第１半導体基板と前記第２半導体基板とを共晶接合する半導体基板の接合方法であって、
    共晶合金化する前記含アルミニウム層に対する前記ゲルマニウム層の重量比を、２７ｗｔ％から５２ｗｔ％とし、
    前記ゲルマニウム層の全てと、これに接触する前記含アルミニウム層の一部とが共晶合金化するように、前記ゲルマニウム層の膜厚を調節することを特徴とする半導体基板の接合方法。
  2. 前記重量比を、３３ｗｔ％から４２ｗｔ％としたことを特徴とする請求項１に記載の半導体基板の接合方法。
  3. 前記含アルミニウム層および前記ゲルマニウム層が、前記第１半導体基板および前記第２半導体基板のいずれか一方に成膜されていることを特徴とする請求項１または２に記載の半導体基板の接合方法。
  4. 前記含アルミニウム層は、所定の幅を有して平面視環状に成膜され、
    前記ゲルマニウム層は、前記含アルミニウム層上に平面視環状に成膜された１以上の筋状層部を有していることを特徴とする請求項３に記載の半導体基板の接合方法。
  5. 前記含アルミニウム層は、所定の幅を有して平面視環状に成膜され、
    前記ゲルマニウム層は、前記含アルミニウム層上に平面視環状に成膜された筋状層部と、前記筋状層部から分岐した複数の枝状層部と、を有していることを特徴とする請求項３に記載の半導体基板の接合方法。
  6. 前記含アルミニウム層および前記ゲルマニウム層が、前記第２半導体基板に成膜され、
    前記第１半導体基板の接合面には、前記加圧・加熱により生じた共晶合金が浸入するピットが形成されていることを特徴とする請求項３ないし５のいずれかに記載の半導体基板の接合方法。
  7. 請求項１ないし６のいずれかに記載の半導体基板の接合方法によって、接合して成るＭＥＭＳデバイスであって、
    前記第１半導体基板は、前記接合面側に掘り込むようにして作りこんだＭＥＭＳ構造体を有し、
    前記第２半導体基板は、前記接合面側に形成した前記ＭＥＭＳ構造体を制御する集積回路を有していることを特徴とするＭＥＭＳデバイス。
  8. 加速度センサ、角速度センサ、赤外線センサ、圧力センサ、磁気センサおよび音響センサのいずれかであることを特徴とする請求項７に記載のＭＥＭＳデバイス。
JP2011544987A 2009-12-11 2009-12-11 半導体基板の接合方法およびｍｅｍｓデバイス Active JP5367841B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/006786 WO2011070625A1 (ja) 2009-12-11 2009-12-11 半導体基板の接合方法およびｍｅｍｓデバイス

Publications (2)

Publication Number Publication Date
JPWO2011070625A1 JPWO2011070625A1 (ja) 2013-04-22
JP5367841B2 true JP5367841B2 (ja) 2013-12-11

Family

ID=44145197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011544987A Active JP5367841B2 (ja) 2009-12-11 2009-12-11 半導体基板の接合方法およびｍｅｍｓデバイス

Country Status (3)

Country Link
US (1) US20120299128A1 (ja)
JP (1) JP5367841B2 (ja)
WO (1) WO2011070625A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6062393B2 (ja) * 2014-05-12 2017-01-18 株式会社豊田中央研究所 半導体装置の製造方法及び半導体装置
CN106542492A (zh) 2015-09-23 2017-03-29 中芯国际集成电路制造(北京)有限公司 焊盘结构、焊环结构和mems器件的封装方法
US10793427B2 (en) * 2017-04-04 2020-10-06 Kionix, Inc. Eutectic bonding with AlGe
CN110116984B (zh) * 2018-02-06 2022-01-28 中芯国际集成电路制造(上海)有限公司 Mems器件及其制备方法
CN111137844B (zh) * 2019-12-31 2023-07-28 绍兴中芯集成电路制造股份有限公司 共晶键合方法和半导体器件
FI20205914A1 (en) * 2020-09-21 2022-03-22 Teknologian Tutkimuskeskus Vtt Oy Disc level component packaging
DE102020215021A1 (de) 2020-11-30 2022-06-02 Robert Bosch Gesellschaft mit beschränkter Haftung Mikromechanische Vorrichtung mit elektrisch kontaktierter Kappe
EP4033521A1 (en) * 2021-01-26 2022-07-27 Infineon Technologies AG Method for wafer bonding and compound semiconductor device

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58125673A (ja) * 1982-01-12 1983-07-26 新明和工業株式会社 拡散接合方法
JPS60191679A (ja) * 1984-03-13 1985-09-30 Hitachi Ltd 耐熱超合金の拡散接合方法
JPS61111789A (ja) * 1984-11-07 1986-05-29 Hitachi Ltd 金属部材の接合法
JPH04317313A (ja) * 1991-02-22 1992-11-09 Messerschmitt Boelkow Blohm Gmbh <Mbb> シリコン半導体素子を接合するための方法
JPH081644U (ja) * 1996-04-12 1996-12-03 三菱マテリアル株式会社 半導体装置用軽量基板
JP2000000036U (ja) * 1996-01-12 2000-03-31 三菱マテリアル株式会社 半導体装置用軽量基板
JP2003068916A (ja) * 2001-08-24 2003-03-07 Sumitomo Electric Ind Ltd 半導体素子収納用パッケージ
JP2008177481A (ja) * 2007-01-22 2008-07-31 Hitachi Metals Ltd 半導体センサー装置およびその製造方法
JP2010069599A (ja) * 2008-09-22 2010-04-02 Alps Electric Co Ltd Ｍｅｍｓセンサ
JP2010238921A (ja) * 2009-03-31 2010-10-21 Alps Electric Co Ltd Ｍｅｍｓセンサ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6406636B1 (en) * 1999-06-02 2002-06-18 Megasense, Inc. Methods for wafer to wafer bonding using microstructures
US7442570B2 (en) * 2005-03-18 2008-10-28 Invensence Inc. Method of fabrication of a AL/GE bonding in a wafer packaging environment and a product produced therefrom

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58125673A (ja) * 1982-01-12 1983-07-26 新明和工業株式会社 拡散接合方法
JPS60191679A (ja) * 1984-03-13 1985-09-30 Hitachi Ltd 耐熱超合金の拡散接合方法
JPS61111789A (ja) * 1984-11-07 1986-05-29 Hitachi Ltd 金属部材の接合法
JPH04317313A (ja) * 1991-02-22 1992-11-09 Messerschmitt Boelkow Blohm Gmbh <Mbb> シリコン半導体素子を接合するための方法
JP2000000036U (ja) * 1996-01-12 2000-03-31 三菱マテリアル株式会社 半導体装置用軽量基板
JPH081644U (ja) * 1996-04-12 1996-12-03 三菱マテリアル株式会社 半導体装置用軽量基板
JP2003068916A (ja) * 2001-08-24 2003-03-07 Sumitomo Electric Ind Ltd 半導体素子収納用パッケージ
JP2008177481A (ja) * 2007-01-22 2008-07-31 Hitachi Metals Ltd 半導体センサー装置およびその製造方法
JP2010069599A (ja) * 2008-09-22 2010-04-02 Alps Electric Co Ltd Ｍｅｍｓセンサ
JP2010238921A (ja) * 2009-03-31 2010-10-21 Alps Electric Co Ltd Ｍｅｍｓセンサ

Also Published As

Publication number Publication date
US20120299128A1 (en) 2012-11-29
JPWO2011070625A1 (ja) 2013-04-22
WO2011070625A1 (ja) 2011-06-16

Similar Documents

Publication Publication Date Title
JP5367842B2 (ja) 半導体基板の接合方法およびｍｅｍｓデバイス
JP5367841B2 (ja) 半導体基板の接合方法およびｍｅｍｓデバイス
JP4885956B2 (ja) 微小電気機械システムのパッケージング及び配線
US8729685B2 (en) Bonding process and bonded structures
TWI498975B (zh) 封裝結構與基材的接合方法
JP2008218811A (ja) 機能素子パッケージ
TWI566305B (zh) 製造三維積體電路的方法
JP2010093257A (ja) ウェーハレベルの気密インターフェイスチップを実施するためのシステム及び方法
JP5300470B2 (ja) 半導体パッケージ及び同パッケージを形成する方法
JP5021098B2 (ja) 半導体基板の接合方法およびｍｅｍｓデバイス
TW201718390A (zh) 使用金屬矽化物形成的互補式金屬氧化物半導體微機電系統整合
JP2010171368A (ja) 半導体装置およびその製造方法
JP2007067175A (ja) 半導体装置の製造方法
JP6062393B2 (ja) 半導体装置の製造方法及び半導体装置
KR100908648B1 (ko) 복층 범프 구조물 및 그 제조 방법
US8513091B2 (en) Method for wafer bonding using gold and indium
JP2018085421A (ja) 半導体装置
JP4913928B2 (ja) 電子デバイスおよび電子デバイスの製造方法
JP5187341B2 (ja) 半導体装置の製造方法
JP2009117869A (ja) 機能素子パッケージの製造方法
JP2012079935A (ja) 複合基板の製造方法、及び複合基板
JP4913923B2 (ja) 電子デバイスおよび電子デバイスの製造方法
TW201604977A (zh) 晶圓級封裝結構的製法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130510

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130911

R150 Certificate of patent or registration of utility model

Ref document number: 5367841

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250