CN106542492A - 焊盘结构、焊环结构和mems器件的封装方法 - Google Patents

焊盘结构、焊环结构和mems器件的封装方法 Download PDF

Info

Publication number
CN106542492A
CN106542492A CN201510614165.2A CN201510614165A CN106542492A CN 106542492 A CN106542492 A CN 106542492A CN 201510614165 A CN201510614165 A CN 201510614165A CN 106542492 A CN106542492 A CN 106542492A
Authority
CN
China
Prior art keywords
metal
pad structure
pad
mems
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510614165.2A
Other languages
English (en)
Inventor
陈福成
施林波
刘尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510614165.2A priority Critical patent/CN106542492A/zh
Priority to US15/223,525 priority patent/US10134698B2/en
Priority to EP16190392.7A priority patent/EP3147259A1/en
Publication of CN106542492A publication Critical patent/CN106542492A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/093—Conductive package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05013—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/05078—Plural internal layers being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05199—Material of the matrix
    • H01L2224/052—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一种焊盘结构、焊环结构和MEMS器件的封装方法。其中，所述焊盘结构的组成材料包括第一金属和第二金属；所述焊盘结构的至少一个等分剖面中，至少出现一次所述第一金属和一次所述第二金属；所述等分剖面为所述焊盘结构沿垂直平分面剖切后得到，所述垂直平分面垂直于所述焊盘结构的俯视平面，并且所述垂直平分面能够将所述焊盘结构平分成大小相等的两部分。利用所述焊盘结构进行键合时，第一金属和第二金属之间能够直接形成合金，进而能够防止第一金属和第二金属在键合过程中向焊盘结构周边大量溢出，即所述焊盘结构能够防止出现挤出延展现象，进而防止焊盘结构与周边的导电结构发生短路，从而使采用所述焊盘结构的封装结构可靠性提高。

Description

焊盘结构、焊环结构和MEMS器件的封装方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种焊盘结构、焊环结构和MEMS器件的封装方法。
背景技术
微机电系统(Micro-Electro-Mechanical Systems，MEMS)，也叫做微电子机械系统、微系统或微机械等，是在微电子技术和半导体制造技术基础上发展起来，融合薄膜、光刻、刻蚀、键合、硅微加工、非硅微加工和精密机械加工等技术，所制作的高科技电子机械器件。MEMS器件的种类很多，包括MEMS传感器和MEMS执行器等。其中，MEMS传感器广泛使用在例如汽车、惯性制导系统、家用电器和各种设备的保护系统，以及许多其它工业、科学和工程系统中。MEMS传感器具体可以为加速传感器、压力传感器、振动型陀螺仪或者微型继电器等等。
MEMS器件通常都需要一个空腔来隔离外界的影响。为形成这个空腔，通常需要将一个MEMS器件基底和一个封盖基底键合(Bonding)在一起。目前使用的键合工艺有硅硅直接键合、金属合金键合(Eutectic Bonding)、硅合金键合和玻璃粉键合等。在诸多的键合技术之中，金属合金键合工艺具有高效率和高封装性能等优点。
在金属合金键合时，通常需要使用到焊盘结构或者焊环结构。一种现有MEMS器件的封装结构如图1所示，所述MEMS器件的封装结构包括MEMS器件基底110和封盖基底120。MEMS器件基底110上具有一层钝化层(passivation)。图1中所述钝化层与MEMS器件基底110的其它部分未进行区分显示，因此所述钝化层未进行标注，但所述钝化层被部分刻蚀以形成凹槽112，凹槽112底部暴露MEMS器件基底110上的焊盘111。封盖基底120上制作有凸起121，凸起121表面制作有金属122，在封装结构的封装过程中，金属122和焊盘111之间熔合在一起形成合金，从而键合在一起。其中，形成凸起121是为了使金属122能够伸入到凹槽112底部以接触焊盘111，而形成凹槽112是为了防止在键合过程中，焊盘111的材料出现挤出延展现象。
然而，凹槽和凸起等结构的制作不仅增加了工艺步骤、工艺时间和工艺成本，而且凸起结构容易损坏，导致封装结构可靠性降低。
一种现有MEMS器件的封装方法示意图如图2所示，首先，不需要制作凹槽，而直接在MEMS器件晶圆210的键合面上制作焊盘211。然后，不需要制作凸起，而直接在封盖晶圆220的键合面上制作焊盘221，之后，通过将焊盘211和焊盘221键合在一起(未示出)，从而使MEMS器件晶圆210和封盖晶圆220封装在一起(未示出)。
如图3所示，焊盘211通常是由一种金属组成，即焊盘211的俯视结构为整面结构。焊盘221的结构通常与焊盘211的结构相同。而焊盘211的材料和焊盘221的材料中，通常至少有一种材料的延展性较好，以便进行合金键合。当采用图3这种整面焊盘结构时，这种延展性较好的材料在键合过程中，就容易出现挤出延展现象，即键合过程中，延展性较好的金属材料会向焊盘结构周边大量溢出。一旦金属材料向焊盘周边大量溢出，就容易导致相邻导电结构短路等问题，使封装结构可靠性降低。
发明内容
本发明解决的问题是提供新的一种焊盘结构、焊环结构和MEMS器件的封装方法，以简化MEMS器件的封装工艺步骤，节约工艺时间，降低工艺成本，提高封装结构的可靠性。
为解决上述问题，本发明提供一种焊盘结构，所述焊盘结构的组成材料包括第一金属和第二金属；
所述焊盘结构的至少一个等分剖面中，至少出现一次所述第一金属和一次所述第二金属；
所述等分剖面为所述焊盘结构沿垂直平分面剖切后得到，所述垂直平分面垂直于所述焊盘结构的俯视平面，并且所述垂直平分面能够将所述焊盘结构平分成大小相等的两部分。
可选的，所述焊盘结构包括在俯视平面上呈行列排布的第一金属块和第二金属块；在所述焊盘结构的俯视平面上，同一行中，相邻两个所述第一金属块之间具有一个所述第二金属块，相邻两个所述第二金属块之间具有一个所述第一金属块，同一列中，相邻两个所述第一金属块之间具有一个所述第二金属块，相邻两个所述第二金属块之间具有一个所述第一金属块。
可选的，所述焊盘结构还包括第一金属环，在所述焊盘结构的俯视平面上，所述第一金属环包围所述第一金属块和所述第二金属块。
可选的，所述焊盘结构包括第一部分，所述第一部分包括第一金属条和第二金属条，在所述焊盘结构的俯视平面上，所述第一金属条和所述第二金属条交替排布。
可选的，所述焊盘结构还包括第一金属环，在所述焊盘结构的俯视平面上，所述第一金属环包围所述第一部分。
可选的，所述焊盘结构包括第一金属盘和第二金属环，在所述焊盘结构的俯视平面上，所述第二金属环镶嵌在所述第一金属盘内。
可选的，在所述焊盘结构的至少一个等分剖面中，所述第一金属和所述第二金属交替的出现，并且所述剖面中最外侧均为所述第一金属。
可选的，所述第一金属为锗，所述第二金属为铝。
为解决上述问题，本发明还提供了一种MEMS器件的封装方法，包括：
提供MEMS器件晶圆，所述MEMS器件晶圆具有第一键合面；
提供封盖晶圆，所述封盖晶圆具有第二键合面；
在所述第一键合面和第二键合面的至少其中一个键合面上，制作如上所述的焊盘结构；
利用所述焊盘结构，将所述MEMS器件晶圆和所述封盖晶圆键合在一起。
可选的，当所述焊盘结构未电连接所述MEMS器件晶圆和所述封盖晶圆上的电路结构时，所述第一金属与所述第二金属的质量比为0.59～0.71，当所述焊盘结构电连接所述MEMS器件晶圆或所述封盖晶圆上的电路结构时，所述第一金属与所述第二金属的质量比为0.47～0.59。
为解决上述问题，本发明还提供了一种焊环结构，所述焊环结构包括多个焊盘单元，所述焊盘单元的结构为如上所述的焊盘结构。
为解决上述问题，本发明还提供了一种MEMS器件的封装方法，包括：
提供MEMS器件晶圆，所述MEMS器件晶圆具有第一键合面；
提供封盖晶圆，所述封盖晶圆具有第二键合面；
在所述第一键合面和第二键合面的至少其中一个键合面上，制作如上所述的焊环结构；
利用所述焊环结构，将所述MEMS器件晶圆和所述封盖晶圆键合在一起。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，所提供焊盘结构的组成材料包括第一金属和第二金属，并且所述焊盘结构的至少一个等分剖面中，至少出现一次所述第一金属和一次所述第二金属。因此，利用此焊盘结构进行键合时，第一金属和第二金属之间能够直接形成合金，进而能够防止第一金属和第二金属在键合过程中向焊盘结构周边大量溢出，即所述焊盘结构能够防止出现挤出延展现象，进而防止焊盘结构与周边的导电结构发生短路，从而使采用所述焊盘结构的封装结构可靠性提高。
进一步，第一金属为锗，第二金属为铝。锗的延展性适中，其自身不会出现挤出延展现象，并且锗能够与铝形成性能较好的铝锗合金。铝的导电性能好，并且铝的延展性好，有利于键合过程中两种金属充分接触，从而保证键合过程中更充分的形成铝锗合金，进而保证形成牢固的键合结构。
附图说明
图1为一种现有MEMS器件的封装结构示意图；
图2为一种现有MEMS器件的封装方法对应结构示意图；
图3为图2所示结构中，其中一个焊盘的俯视结构示意图；
图4为本发明实施例所提供的焊盘结构的俯视示意图；
图5为图4所示结构沿AA’点划线剖切得到的剖面示意图；
图6为本发明另一实施例所提供的焊盘结构的俯视示意图；
图7为图6所示结构沿BB’点划线剖切得到的剖面示意图；
图8为本发明另一实施例所提供的焊盘结构的俯视示意图；
图9为图8所示结构沿CC’点划线剖切得到的剖面示意图；
图10为本发明另一实施例所提供的焊盘结构的俯视示意图；
图11为图10所示结构沿DD’点划线剖切得到的剖面示意图；
图12为本发明另一实施例所提供的焊盘结构的俯视示意图；
图13为图12所示结构沿EE’点划线剖切得到的剖面示意图；
图14为本发明另一实施例所提供的焊盘结构的俯视示意图；
图15为图14所示结构沿FF’点划线剖切得到的剖面示意图；
图16为本发明实施例所提供的一种MEMS器件的封装方法对应结构示意图；
图17为本发明实施例所提供的一种焊环结构示意图；
图18为图17中所示焊盘单元沿GG’点划线剖切得到的剖面示意图；
图19至图23为本发明另一实施例所提供的另一种MEMS器件的封装方法各步骤对应结构示意图。
具体实施方式
正如背景技术所述，现有MEMS器件的封装方法存在工艺步骤复杂、工艺时间长和工艺成本高等问题，或者存在相邻导电结构短路等问题，导致封装结构可靠性降低。
为此，本发明提供一种新的焊盘结构，所述焊盘结构的组成材料包括第一金属和第二金属，当利用所述焊盘结构进行键合时，第一金属材料和第二金属材料之间能够形成合金，因此，能够防止第一金属材料和第二金属材料向焊盘结构周边大量溢出，从而能够在利用焊盘结构进行键合的同时，防止焊盘结构出现挤出延展现象，进而防止焊盘结构与周边的导电结构发生短路，使采用所述焊盘结构的封装结构可靠性提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供一种焊盘结构，请结合参考图4和图5，图4为所述焊盘结构的俯视示意图，图5为图4所示结构沿AA’点划线剖切得到的剖面示意图。所述焊盘结构的组成材料包括第一金属和第二金属。
具体的，如图4所示，焊盘结构10包括在俯视平面上呈行列排布的第一金属块101和第二金属块102。第一金属块101的组成材料为所述第一金属，第二金属块102的组成材料为所述第二金属。
在图4所示俯视平面上，同一行中，相邻两个第一金属块101之间具有一个第二金属块102，相邻两个第二金属块102之间具有一个第一金属块101。同一列中，相邻两个第一金属块101之间具有一个第二金属块102，相邻两个第二金属块102之间具有一个第一金属块101。这种规整的阵列排布，使第一金属块101和第二金属块102均匀地交错分布，因此，有助于后续焊盘结构10进行键合。
本实施例对第一金属块101和第二金属块102的具体个数不作限定，所述个数即可以为图4所示，也可以为其它数值。
本实施例中，沿AA’点划线剖切的剖切平面垂直于焊盘结构10的俯视平面，并且，所述剖切平面能够将焊盘结构10平分成大小相等的两部分，因此，所述剖切平面属于所述垂直平分面，而图5所示剖面为一个等分剖面。等分剖面为所述焊盘结构沿垂直平分面剖切后得到，而所述垂直平分面垂直于所述焊盘结构的俯视平面，并且垂直平分面能够将所述焊盘结构平分成大小相等的两部分。
本实施例中，焊盘结构10在如图5所示的剖面中，出现三次第一金属块101和三次第二金属块102，即出现三次第一金属和三次第二金属，并且它们交替的出现。
其它实施例中，所述焊盘结构的至少一个等分剖面中，可以出现一次第一金属和一次第二金属，也可以出现多次第一金属和多次第二金属。
其它实施例中，当第一金属和第二金属交替出现时，最外侧的金属可以均为第一金属。此时，第二金属选用延展性较好的金属，而第一金属选用延展性适中的金属，这样，就能够利用所述第一金属保护第二金属。
本实施例中，第一金属可以为锗，第二金属可以为铝。锗的延展性适中，其自身不会出现挤出延展现象，并且锗能够与铝形成性能较好的铝锗合金。铝的导电性能好，并且铝的延展性好，有利于键合过程中两种金属充分接触，从而保证键合过程中更充分的形成铝锗合金，进而保证形成牢固的键合结构。
本实施例所提供的焊盘结构10中，具有行列排布的第一金属块101和第二金属块102，后续利用焊盘结构10进行键合时，第一金属块101和第二金属块102之间能够直接形成合金，即第一金属和第二金属之间能够直接形成合金，并且第一金属块101和第二金属块102均匀交错分布。因此，能够防止第一金属块101和第二金属块102向焊盘结构周边大量溢出。这是因为，即使第一金属块101和第二金属块102有溢出，也是单个第二金属块102的其中一小部分溢出。
可见，当两个半导体结构(所述两个半导体结构可以是两个晶圆)的键合面上均具有焊盘结构10时，在将两个半导体结构进行键合的过程中，第一个半导体结构上焊盘结构10的第一金属会与第二个半导体结构上焊盘结构10的第二金属形成合金，第二个半导体结构上焊盘结构10的第一金属会与第一个半导体结构上焊盘结构10的第二金属形成合金。这两个合金形成过程通常起到主要的键合作用。但是，在每个焊盘结构10内部的第一金属块101和第二金属块102也能够形成合金，从而防止延展性较好的第一金属或第二金属大量溢出。因此，采用焊盘结构10进行键合时，焊盘结构10能够防止出现挤出延展现象，进而防止焊盘结构10与周边的导电结构发生短路，从而使采用焊盘结构10进行键合的封装结构可靠性提高。
本发明另一实施例提供另一种焊盘结构，请结合参考图6和图7，图6为所述焊盘结构的俯视示意图，图7为图6所示结构沿BB’点划线剖切得到的剖面示意图。所述焊盘结构的组成材料包括第一金属和第二金属。
具体的，如图6所示，焊盘结构20包括在俯视平面上呈行列排布的第一金属块201和第二金属块202。第一金属块201的组成材料为所述第一金属，第二金属块202的组成材料为所述第二金属。
在图6所示俯视平面上，同一行中，相邻两个第一金属块201之间具有一个第二金属块202，相邻两个第二金属块202之间具有一个第一金属块201。同一列中，相邻两个第一金属块201之间具有一个第二金属块202，相邻两个第二金属块202之间具有一个第一金属块201。这种规整的阵列排布，使第一金属块201和第二金属块202均匀地交错分布，因此，有助于后续焊盘结构20进行键合。
在图6所示俯视平面上，焊盘结构20还包括两个第一金属条203，第一金属块201和第二金属块202整体呈现一个矩形，两个第一金属条203分别位于所述矩形的两条对边外侧，即两个第一金属条203将所述矩形夹在中间，以对所述矩形进行保护。
需要说明的是，其它实施例中，当第一金属块和第二金属块整体呈现矩形时，也可以仅在所述矩形的任意一条边外侧设置第一金属条，也可以在所述矩形的任意三条边外侧设置第一金属条，还可以在所述矩形的四条边外侧均设置第一金属条。其它实施例中，当第一金属块和第二金属块整体呈现其它形状时，也可以在其它形状的其中一条边或多条边外侧设置金属条。例如当第一金属块和第二金属块整体呈现正六边形时，可以在所述六边形的一条边或多条边外侧设置金属条。
本实施例中，在如图7所示的剖面中，出现两次第一金属块201和两次第二金属块202，即出现两次第一金属和两次第二金属，并且它们交替的出现。
需要说明的是，其它实施例中，所述焊盘结构的至少一个等分剖面中，也可以出现一次第一金属和一次第二金属，或者出现多次第一金属和多次第二金属。其中，所述等分剖面为所述焊盘结构沿垂直平分面剖切后得到，而所述垂直平分面垂直于所述焊盘结构的俯视平面，并且垂直平分面能够将所述焊盘结构平分成大小相等的两部分。本实施例中，沿BB’点划线剖切的剖切平面垂直于焊盘结构20的俯视平面，并且，所述剖切平面能够将焊盘结构20平分成大小相等的两部分，因此，所述剖切平面属于所述垂直平分面，即图7所示剖面为一个等分剖面。
本实施例中，第一金属可以为锗，第二金属可以为铝。
本实施例所提供的焊盘结构20中，除了具有图4所示焊盘结构10的优点之外，由于具有两个第一金属条203，且两个第一金属条203将行列排布的第一金属块201和第二金属块202夹在中间。因此，后续键合时，每个焊盘结构20中，第二金属块202除了能够与第一金属块201形成合金，还能够与第一金属条203形成合金。因此，除了位于焊盘结构20最外边缘的少部分第二金属块202外，其它第二金属块202均不会出现向焊盘结构20周边溢出，进一步防止出现挤出延展现象，从而进一步防止焊盘结构20与周边的导电结构发生短路，使采用焊盘结构20进行键合的封装结构可靠性进一步提高。
本发明另一实施例提供另一种焊盘结构，请结合参考图8和图9，图8为所述焊盘结构的俯视示意图，图9为图8所示结构沿CC’点划线剖切得到的剖面示意图。所述焊盘结构的组成材料包括第一金属和第二金属。
具体的，如图8所示，焊盘结构30包括在俯视平面上呈行列排布的第一金属块301和第二金属块302。第一金属块301的组成材料为所述第一金属，第二金属块302的组成材料为所述第二金属。
在图8所示俯视平面上，同一行中，相邻两个第一金属块301之间具有一个第二金属块302，相邻两个第二金属块302之间具有一个第一金属块301。同一列中，相邻两个第一金属块301之间具有一个第二金属块302，相邻两个第二金属块302之间具有一个第一金属块301。
在图8所示俯视平面上，焊盘结构30还包括第一金属环303，并且第一金属环303包围呈行列排布的第一金属块301和第二金属块302。本实施例中，第一金属块301和第二金属块302整体呈矩形，因此，第一金属环303呈矩形环。其它实施例中，根据第一金属块301和第二金属块302整体形状的改变，第一金属环303可以相应呈不同的形状。
如图9所示的剖面中，出现两次第一金属块301和两次第二金属块302，并且，还出现两次的第一金属条303(第一金属条位于左右两侧)，即出现四次第一金属和两次第二金属。
本实施例中，沿CC’点划线剖切的剖切平面垂直于焊盘结构30的俯视平面，并且，所述剖切平面能够将焊盘结构30平分成大小相等的两部分，因此，所述剖切平面属于所述垂直平分面，即图9所示剖面为一个等分剖面。所述等分剖面为所述焊盘结构沿垂直平分面剖切后得到，而所述垂直平分面垂直于所述焊盘结构的俯视平面，并且垂直平分面能够将所述焊盘结构平分成大小相等的两部分。
本实施例中，第一金属可以为锗，第二金属可以为铝。
本实施例所提供的焊盘结构30中，除了具有图4所示焊盘结构10的优点之外，由于具有第一金属环303，且第一金属环303将行列排布的第一金属块301和第二金属块302包围起来，因此，后续键合时，第二金属块302除了能够与第一金属块301形成合金，还能够与第一金属环303形成合金。这样，全部的第二金属块302均不会向焊盘结构30周边溢出，进一步防止出现挤出延展现象，进一步防止焊盘结构30与周边的导电结构发生短路，从而使采用焊盘结构30进行键合的封装结构可靠性进一步提高。
本发明另一实施例提供另一种焊盘结构，请结合参考图10和图11，图10为所述焊盘结构的俯视示意图，图11为图10所示结构沿DD’点划线剖切得到的剖面示意图。所述焊盘结构的组成材料包括第一金属和第二金属。
具体的，如图10所示，焊盘结构40包括第一部分。本实施例中，所述第一部分即为所述焊盘结构40。所述第一部分包括第一金属条401和第二金属条402，在如图10所示的俯视平面上，第一金属条401和第二金属条402交替排布。
如图11所示的剖面中，出现四次第一金属条401和三次第二金属条402，即出现四次第一金属和三次第二金属。
本实施例中，沿DD’点划线剖切的剖切平面垂直于焊盘结构40的俯视平面，并且，所述剖切平面能够将焊盘结构40平分成大小相等的两部分，因此，所述剖切平面属于所述垂直平分面，即图11所示剖面为一个等分剖面。所述等分剖面为所述焊盘结构沿垂直平分面剖切后得到，而所述垂直平分面垂直于所述焊盘结构的俯视平面，并且垂直平分面能够将所述焊盘结构平分成大小相等的两部分。
本实施例中，所述第一金属可以为锗，所述第二金属可以为铝。
本实施例中所提供的焊盘结构40中，具有交替排布的第一金属条401和第二金属条402，因此，后续使用焊盘结构40进行键合时，第一金属条401和第二金属条402相互之间能够形成合金，防止第二金属条402大量向焊盘结构40周边溢出，从而防止出现挤出延展现象，使采用焊盘结构40进行键合的封装结构可靠性提高。
本发明另一实施例提供另一种焊盘结构，请结合参考图12和图13，图12为所述焊盘结构的俯视示意图，图13为图12所示结构沿EE’点划线剖切得到的剖面示意图。所述焊盘结构的组成材料包括第一金属和第二金属。
具体的，如图12所示，焊盘结构50包括第一部分，本实施例中，所述第一部分为所述焊盘结构50的其中一部分。所述第一部分包括第一金属条501和第二金属条502，在如图12所示的俯视平面上，第一金属条501和第二金属条502交替排布。
如图12所示，焊盘结构50还包括第一金属环503，在焊盘结构50的俯视平面上，第一金属环503包围在第一部分周边。本实施例中，全部第一金属条501和第二金属条502组成的所述第一部分整体呈矩形，因此，第一金属环503呈矩形环状以包围所述第一部分。其它实施例中，当第一部分呈其它形状时，第一金属环的形状可以相应改变。
如图13所示的剖面中，出现三次第一金属条501和四次第二金属条502，并且还出现两次第一金属环503，即出现五次第一金属和四次第二金属。
本实施例中，沿EE’点划线剖切的剖切平面垂直于焊盘结构50的俯视平面，并且，所述剖切平面能够将焊盘结构50平分成大小相等的两部分，因此，所述剖切平面属于所述垂直平分面，而图13所示剖面为一个等分剖面。所述等分剖面为所述焊盘结构沿垂直平分面剖切后得到，而所述垂直平分面垂直于所述焊盘结构的俯视平面，并且垂直平分面能够将所述焊盘结构平分成大小相等的两部分。
本实施例中，所述第一金属可以为锗，所述第二金属可以为铝。
本实施例中，焊盘结构50具有交替排布的第一金属条501和第二金属条502，因此，后续使用焊盘结构50进行键合时，第一金属条501和第二金属条502相互之间能够形成合金，防止第二金属条502大量向焊盘结构50周边溢出，从而防止出现挤出延展现象，提高相应封装结构的可靠性。
本发明另一实施例提供另一种焊盘结构，请结合参考图14和图15，图14为所述焊盘结构的俯视示意图，图15为图14所示结构沿FF’点划线剖切得到的剖面示意图。所述焊盘结构的组成材料包括第一金属和第二金属。
具体的，如图14所示，焊盘结构60包括第一金属盘601和第二金属环602，在焊盘结构60的俯视平面上，第二金属环602镶嵌在第一金属盘601内。
如图15所示的剖面中，出现三次第一金属盘601和两次第二金属环602，即出现三次第一金属和两次第二金属。
本实施例中，沿FF’点划线剖切的剖切平面垂直于焊盘结构60的俯视平面，并且，所述剖切平面能够将焊盘结构60平分成大小相等的两部分，因此，所述剖切平面属于所述垂直平分面，而图15所示剖面为一个等分剖面。所述等分剖面为所述焊盘结构沿垂直平分面剖切后得到，而所述垂直平分面垂直于所述焊盘结构的俯视平面，并且垂直平分面能够将所述焊盘结构平分成大小相等的两部分。
本实施例中，所述第一金属可以为锗，所述第二金属可以为铝。
本实施例所提供的焊盘结构60中，具有第一金属盘601和第二金属环602，并且，在焊盘结构60的俯视平面上，第二金属环602镶嵌在第一金属盘601内，因此，后续利用焊盘结构60进行键合时，延展性较好的第二金属环602能够直接与第一金属盘601形成合金，因此不会向焊盘结构60周边溢出，防止出现挤出延展现象，提高相应封装结构的可靠性。
本发明另一实施例还提供了一种MEMS器件的封装方法。
请参考图16，提供MEMS器件晶圆310，MEMS器件晶圆310具有第一键合面310A。提供封盖晶圆320，封盖晶圆具有第二键合面320A。
本实施例中，MEMS器件晶圆310上可以包括有多个MEMS器件单元(图16中相当于显示出其中一个MEMS器件单元)，而封盖晶圆320上具有与每个MEMS器件单元一一对应的多个封合单元(图16中相当于显示出其中一个封合单元)。
本实施例中，封盖晶圆320上没有相应的控制电路，即封盖晶圆320上未制作相应的电路结构。
其它实施例中，也可以在封盖晶圆上制作相应的控制电路。
请继续参考图16，在第一键合面310A上，制作焊盘结构311。在第二键合面320A上，制作焊盘结构321。
本实施例中，图16所示焊盘结构311的剖面为等分剖面，等分剖面的定义可以参考本说明书前述内容。
在图16所示剖面中，焊盘结构311具有四个第一金属块3111和三个第二金属块3112。具体的，焊盘结构311为本发明所提供的其中一种焊盘结构。
在图16所示剖面中，焊盘结构321具有两个第一金属块3211和一个第二金属块3212。具体的，焊盘结构321也为本发明所提供的其中一种焊盘结构。
其它实施例中，焊盘结构311和焊盘结构321还可以替换为本说明书前述各实施例所提供的焊盘结构，所述焊盘结构可结合参考图4至图15。
请继续参考图16，利用焊盘结构311和焊盘结构321，将MEMS器件晶圆310和封盖晶圆320键合在一起。
本实施例中，在键合时，起到主要键合作用的是第一金属块3111与第二金属块3212之间形成合金，以及第一金属块3211与第二金属块3112之间形成合金。同时，第一金属块3111与第二金属块3112之间形成合金的过程也有利于MEMS器件晶圆310和封盖晶圆320的键合作用，第一金属块3211与第二金属块3212之间形成合金的过程也有利于MEMS器件晶圆310和封盖晶圆320的键合作用。但是，第一金属块3111与第二金属块3112之间形成合金和第一金属块3211与第二金属块3212之间形成合金还有助于防止延展性较好的金属出现溢出的情况，从而防止封装时焊盘结构出现挤出延展现象，防止相邻焊盘结构之间发生短路，提高封装结构的可靠性。
需要说明的是，键合过程中，通常只需要保证面积较小的焊盘结构321与面积较大的焊盘结构311完全接触即可，而不必考虑第一金属块3111与第二金属块3212的对准问题，也不必考虑第一金属块3211与第二金属块3112的对准问题，即本发明提供的焊盘结构之间如何对准，不影响键合。
需要说明的是，其它实施例中，可以仅在第一键合面310A上制作本发明所提供的焊盘结构，而在第二键合面上320A上制作由现有焊盘结构，也可以仅在第二键合面320A上制作由本发明所提供的焊盘结构，而在第一键合面310A上制作现有焊盘结构。这两种情况下，现有焊盘结构适于采用延展性能适中的材料制作，例如锗。这两种情况下，本发明所提供的焊盘结构都既能与相应的现有焊盘结构形成合金，又能够在内部的第一金属与第二金属之间形成合金。因此，本发明所提供的焊盘结构运用于键合时，能够防止第二金属大量溢出，即能够防止出现挤出延展现象。
本实施例中，第一金属的材料为锗，第二金属的材料为铝。根据锗和铝的合金相图，在采用424℃的键合温度时，锗和铝能够以1:1的原子数形成铝锗合金。此时，锗和铝的质量比关系式为：t1/t2＝(At％1×ρ1×A1)/(At％2×ρ2×A2)。t1/t2为锗和铝的质量比。At％1/At％2为锗和铝的原子数百分含量比，前面已经提到在424℃的键合温度时其值等于1，即At％1/At％2＝1。ρ1/ρ2为锗和铝的密度比，而A1/A2为锗和铝的原子质量数比。代入各数值后，得到t1/t2＝0.59。
根据上面的分析，当焊盘结构311未电连接MEMS器件晶圆310上的电路结构时，焊盘结构311可以不考虑导电性能，因此可以适当减少铝的含量而增加锗的含量。因为铝含量减小时，在合金形成过程中，能够确保铝被完全消耗，从而更好地防止铝溢出。因此，当焊盘结构311未电连接MEMS器件晶圆310上的电路结构时，焊盘结构311中第一金属与第二金属的质量比可以选择为0.59～0.71。当焊盘结构311电连接MEMS器件晶圆310上的电路结构时，为了适当增加焊盘的导电性能，可以适当增加铝的含量而减少锗的含量。但是为了兼顾铝溢出的现象，需要将铝含量控制在一定范围内。为此，当焊盘结构311电连接MEMS器件晶圆310上的电路结构时，焊盘结构311中t1/t2的值可以控制在0.47～0.59。
其它实施例中，在封盖晶圆320上制作有电路结构的情况下，当焊盘结构321未电连接封盖晶圆320上的电路结构时，焊盘结构321中第一金属与第二金属的质量比为0.59～0.71，当焊盘结构321电连接封盖晶圆320上的电路结构时，焊盘结构321中第一金属与第二金属的质量比为0.47～0.59。其原因可参考前述内容。
需要说明的是，图中虽未显示，但本实施例在将MEMS器件晶圆310和封盖晶圆320键合在一起之后，后续还可以包括以下步骤：对MEMS器件晶圆310和封盖晶圆320进行减薄，并在减薄后，将MEMS器件晶圆310中的各个MEMS器件单元进行切割，相应地封盖晶圆320的各个封合单元被切割分离。
本实施例所提供的MEMS器件的封装方法中，通过采用焊盘结构311和焊盘结构321，从而使键合过程中，延展性较好的第二金属不容易出现溢出，因此，能够防止封装时焊盘结构出现挤出延展现象，从而防止相邻焊盘结构之间发生短路，提高封装结构的可靠性。并且，由于焊盘结构311和焊盘结构321可以直接制作在相应的键合面上，而不需要制作凹槽和凸起等结构，从而可以简化封装方法的工艺步骤，减少封装方法的工艺时间，降低封装方法的工艺成本。
本发明实施例还提供一种焊环结构，请结合参考图17和图18。图17为所述焊环结构的俯视示意图，图18为图17中所示焊盘单元沿GG’点划线剖切得到的剖面示意图。
请参考图17，焊环结构70包括多个焊盘单元700，图17中用虚线框包围其中一个焊盘单元700以区分显示。具体的，焊盘单元700的个数可以为8个或者8个以上等，本发明对此不作限定。
本实施焊盘单元700的组成材料包括第一金属和第二金属。具体的，焊盘单元700包括在俯视平面上呈行列排布的第一金属块701和第二金属块702。在焊盘单元700的俯视平面上，同一行中，相邻两个第一金属块701之间具有一个第二金属块702，相邻两个第二金属块702之间具有一个第一金属块701。同一列中，相邻两个第一金属块701之间具有一个第二金属块702，相邻两个第二金属块702之间具有一个第一金属块701。
图18中显示，一个焊盘单元700在一个等分剖面中，出现了三次第一金属块701和两次第二金属块702，即出现了三次第一金属和两次第二金属。这种焊盘单元700的结构与本说明书图4和图5对应实施例的焊盘结构10基本相同(金属块个数不同)，因此焊盘单元700的结构为本发明所提供的焊盘结构的另一种体现。更多焊盘单元700的结构、性质和优点可以参考图4和图5对应实施例的内容。
需要说明的是，其它实施例中，组成焊环结构的焊盘单元中，所述焊盘单元的结构可以为本说明书其它实施例所提供的焊盘结构，因此，所述焊盘单元的结构可参考本说明书前述各实施例提供的焊盘结构，并可以结合参考图6至图15。
本实施例所提供的焊环结构70中，由于组成焊环结构70的焊盘单元700具有第一金属块701和第二金属块702，后续利用焊环结构70进行键合时，第一金属块701和第二金属块702之间直接形成合金，即第一金属和第二金属之间能够直接形成合金。并且第一金属块701和第二金属块702均匀交错分布，因此，能够防止第一金属块701和第二金属块702向焊盘单元700周边大量溢出，亦即防止第一金属块701和第二金属块702向焊环结构70周边大量溢出。即使有部分金属在键合过程中溢出，也是延展性较好的单个第二金属块702其中一小部分溢出。可见，焊环结构70用于键合时，能够防止出现挤出延展现象，进而防止焊环结构70与周边的导电结构发生短路，从而使采用焊环结构70进行键合的封装结构可靠性提高。
本发明实施例还提供了另一种MEMS器件的封装方法，请结合参考图19至图23。
请参考图19，提供MEMS器件晶圆400，MEMS器件晶圆400具有第一键合面(未标注)，并在所述第一键合面上，制作本发明所提供的焊环结构。
具体所述焊环结构的制作过程如图19至图23所示：首先，如图19所示，在MEMS器件晶圆400的所述第一键合面上形成第一金属材料层4001；然后，如图20所示，刻蚀所述第一金属材料层4001形成第一金属块401，同时形成了凹槽(未标注)，所述凹槽用于后续形成第二金属块402(参考图23)；之后，如图21所示，在MEMS器件晶圆400的第一键合面上沉积第二金属材料层4002，第二金属材料层4002覆盖第一金属块401和所述第一键合面，并且第二金属材料层4002填充所述凹槽；此后，如图22所示，可以采用平坦化工艺去除位于第一金属块401之间的第二金属材料层4002；最后，如图23所示，可以采用刻蚀工艺去除位于所述第一键合面上多余的第二金属材料层4002，保留位于所述凹槽中的第二金属材料层4002，此部分保留下来的第二金属材料层4002成为第二金属块402。图23中，第一金属块401和第二金属块402共同构成焊环结构410。
本实施例后续还包括提供封盖晶圆(未示出)，所述封盖晶圆具有第二键合面，并且，同样可以在所述第二键合面上制作本发明所提供的焊环结构，然后利用所述焊环结构和前面制作的焊环结构410，将MEMS器件晶圆400和所述封盖晶圆键合在一起。
需要说明的是，其它实施例中，也可以仅在MEMS器件晶圆400的所述第一键合面上制作本发明所提供的焊环结构，而在所述封盖晶圆上的所述第二键合面上制作现有的焊环结构，然后利用本发明所提供的焊环结构和现有的焊环结构，将MEMS器件晶圆400和所述封盖晶圆键合在一起。其它实施例中，也可以仅在所述封盖晶圆的所述第二键合面上制作本发明所提供的焊环结构，而在MEMS器件晶圆400上制作现有的焊环结构，然后利用本发明所提供的焊环结构和现有的焊环结构，将MEMS器件晶圆400和所述封盖晶圆键合在一起。
本实施例中，当所述焊环结构未电连接所述MEMS器件晶圆400和所述封盖晶圆上的电路结构时，所述第一金属与所述第二金属的质量比可以为0.59～0.71。当所述焊环结构电连接所述MEMS器件晶圆400或所述封盖晶圆上的电路结构时，所述第一金属与所述第二金属的质量比可以为0.47～0.59。
本实施例所提供的MEMS器件的封装方法中，利用焊环结构410用于键合，焊环结构410中具有多个焊盘单元，每个焊盘单元的结构为本发明所提供的焊盘结构，因此，当采用焊环结构410将MEMS器件晶圆400和所述封盖晶圆键合在一起时，具有工艺步骤简单，工艺成本低，且封装结构可靠性高等优点。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种焊盘结构，其特征在于：
所述焊盘结构的组成材料包括第一金属和第二金属；
所述焊盘结构的至少一个等分剖面中，至少出现一次所述第一金属和一次所述第二金属；
所述等分剖面为所述焊盘结构沿垂直平分面剖切后得到，所述垂直平分面垂直于所述焊盘结构的俯视平面，并且所述垂直平分面能够将所述焊盘结构平分成大小相等的两部分。
2.如权利要求1所述的焊盘结构，其特征在于，所述焊盘结构包括在俯视平面上呈行列排布的第一金属块和第二金属块；在所述焊盘结构的俯视平面上，同一行中，相邻两个所述第一金属块之间具有一个所述第二金属块，相邻两个所述第二金属块之间具有一个所述第一金属块，同一列中，相邻两个所述第一金属块之间具有一个所述第二金属块，相邻两个所述第二金属块之间具有一个所述第一金属块。
3.如权利要求2所述的焊盘结构，其特征在于，所述焊盘结构还包括第一金属环，在所述焊盘结构的俯视平面上，所述第一金属环包围所述第一金属块和所述第二金属块。
4.如权利要求1所述的焊盘结构，其特征在于，所述焊盘结构包括第一部分，所述第一部分包括第一金属条和第二金属条，在所述焊盘结构的俯视平面上，所述第一金属条和所述第二金属条交替排布。
5.如权利要求4所述的焊盘结构，其特征在于，所述焊盘结构还包括第一金属环，在所述焊盘结构的俯视平面上，所述第一金属环包围所述第一部分。
6.如权利要求1所述的焊盘结构，其特征在于，所述焊盘结构包括第一金属盘和第二金属环，在所述焊盘结构的俯视平面上，所述第二金属环镶嵌在所述第一金属盘内。
7.如权利要求1所述的焊盘结构，其特征在于，在所述焊盘结构的至少一个等分剖面中，所述第一金属和所述第二金属交替的出现，并且所述剖面中最外侧均为所述第一金属。
8.如权利要求1至7任意一项所述的焊盘结构，其特征在于，所述第一金属为锗，所述第二金属为铝。
9.一种MEMS器件的封装方法，其特征在于，包括：
提供MEMS器件晶圆，所述MEMS器件晶圆具有第一键合面；
提供封盖晶圆，所述封盖晶圆具有第二键合面；
在所述第一键合面和第二键合面的至少其中一个键合面上，制作如权利要求1至8任意一项所述的焊盘结构；
利用所述焊盘结构，将所述MEMS器件晶圆和所述封盖晶圆键合在一起。
10.如权利要求9所述的MEMS器件的封装方法，其特征在于，当所述焊盘结构未电连接所述MEMS器件晶圆和所述封盖晶圆上的电路结构时，所述第一金属与所述第二金属的质量比为0.59～0.71，当所述焊盘结构电连接所述MEMS器件晶圆或所述封盖晶圆上的电路结构时，所述第一金属与所述第二金属的质量比为0.47～0.59。
11.一种焊环结构，其特征在于，所述焊环结构包括多个焊盘单元，所述焊盘单元的结构为权利要求1至8任意一项所述的焊盘结构。
12.一种MEMS器件的封装方法，其特征在于，包括：
提供MEMS器件晶圆，所述MEMS器件晶圆具有第一键合面；
提供封盖晶圆，所述封盖晶圆具有第二键合面；
在所述第一键合面和第二键合面的至少其中一个键合面上，制作如权利要求11所述的焊环结构；
利用所述焊环结构，将所述MEMS器件晶圆和所述封盖晶圆键合在一起。
CN201510614165.2A 2015-09-23 2015-09-23 焊盘结构、焊环结构和mems器件的封装方法 Pending CN106542492A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510614165.2A CN106542492A (zh) 2015-09-23 2015-09-23 焊盘结构、焊环结构和mems器件的封装方法
US15/223,525 US10134698B2 (en) 2015-09-23 2016-07-29 Bonding pad structure, bonding ring structure, and MEMS device packaging method
EP16190392.7A EP3147259A1 (en) 2015-09-23 2016-09-23 Bonding pad structure, bonding ring structure, and mems device packaging method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510614165.2A CN106542492A (zh) 2015-09-23 2015-09-23 焊盘结构、焊环结构和mems器件的封装方法

Publications (1)

Publication Number Publication Date
CN106542492A true CN106542492A (zh) 2017-03-29

Family

ID=56997363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510614165.2A Pending CN106542492A (zh) 2015-09-23 2015-09-23 焊盘结构、焊环结构和mems器件的封装方法

Country Status (3)

Country Link
US (1) US10134698B2 (zh)
EP (1) EP3147259A1 (zh)
CN (1) CN106542492A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109422234A (zh) * 2017-09-01 2019-03-05 中芯国际集成电路制造(上海)有限公司 测试结构及其制造方法
WO2023213220A1 (zh) * 2022-05-06 2023-11-09 苏州敏芯微电子技术股份有限公司 惯性传感器的封装方法及惯性传感器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510722B2 (en) * 2017-06-20 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
JP2019123637A (ja) * 2018-01-16 2019-07-25 日立化成株式会社 接合材
CN111115555B (zh) * 2019-12-20 2023-08-29 北京航天控制仪器研究所 一种用于mems晶圆级共晶键合封装的硅槽结构及制备方法
KR20210094329A (ko) 2020-01-21 2021-07-29 삼성전자주식회사 반도체 패키지, 및 이를 가지는 패키지 온 패키지

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030104651A1 (en) * 2001-12-04 2003-06-05 Samsung Electronics Co., Ltd. Low temperature hermetic sealing method having passivation layer
US20060249744A1 (en) * 2005-05-07 2006-11-09 Samsung Electronics Co., Ltd. Submount for light emitting device
CN101479839A (zh) * 2006-04-24 2009-07-08 株式会社村田制作所 电子元件、使用该电子元件的电子元件装置及其制造方法
CN102169845A (zh) * 2011-02-22 2011-08-31 中国科学院微电子研究所 一种用于三维封装的多层混合同步键合结构及方法
CN102751255A (zh) * 2012-07-26 2012-10-24 上海宏力半导体制造有限公司 半导体接合焊盘结构及其制造方法、以及集成电路
US20120299128A1 (en) * 2009-12-11 2012-11-29 Pioneer Micro Technology Corporation Method of bonding semiconductor substrate and mems device
CN104066270A (zh) * 2014-07-02 2014-09-24 三星半导体(中国)研究开发有限公司 用于电路板的表面镀层、焊盘和电路板
CN204407320U (zh) * 2014-12-29 2015-06-17 格科微电子（上海）有限公司 半导体装置键合结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864578B2 (en) * 2003-04-03 2005-03-08 International Business Machines Corporation Internally reinforced bond pads
DE102009046687A1 (de) * 2009-11-13 2011-05-19 Robert Bosch Gmbh Mikromechanisches Verfahren und entsprechende Anordnung zum Bonden von Halbleitersubstraten sowie entsprechender gebondeter Halbleitechip
US9761557B2 (en) * 2014-04-28 2017-09-12 Invensense, Inc. CMOS-MEMS integration by sequential bonding method
SG11201610966WA (en) * 2014-07-09 2017-01-27 Agency Science Tech & Res A method for low temperature bonding of wafers

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030104651A1 (en) * 2001-12-04 2003-06-05 Samsung Electronics Co., Ltd. Low temperature hermetic sealing method having passivation layer
US20060249744A1 (en) * 2005-05-07 2006-11-09 Samsung Electronics Co., Ltd. Submount for light emitting device
CN101479839A (zh) * 2006-04-24 2009-07-08 株式会社村田制作所 电子元件、使用该电子元件的电子元件装置及其制造方法
US20120299128A1 (en) * 2009-12-11 2012-11-29 Pioneer Micro Technology Corporation Method of bonding semiconductor substrate and mems device
CN102169845A (zh) * 2011-02-22 2011-08-31 中国科学院微电子研究所 一种用于三维封装的多层混合同步键合结构及方法
CN102751255A (zh) * 2012-07-26 2012-10-24 上海宏力半导体制造有限公司 半导体接合焊盘结构及其制造方法、以及集成电路
CN104066270A (zh) * 2014-07-02 2014-09-24 三星半导体(中国)研究开发有限公司 用于电路板的表面镀层、焊盘和电路板
CN204407320U (zh) * 2014-12-29 2015-06-17 格科微电子（上海）有限公司 半导体装置键合结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109422234A (zh) * 2017-09-01 2019-03-05 中芯国际集成电路制造(上海)有限公司 测试结构及其制造方法
CN109422234B (zh) * 2017-09-01 2021-04-09 中芯国际集成电路制造(上海)有限公司 测试结构及其制造方法
WO2023213220A1 (zh) * 2022-05-06 2023-11-09 苏州敏芯微电子技术股份有限公司 惯性传感器的封装方法及惯性传感器

Also Published As

Publication number Publication date
US10134698B2 (en) 2018-11-20
US20170084557A1 (en) 2017-03-23
EP3147259A1 (en) 2017-03-29

Similar Documents

Publication Publication Date Title
CN106542492A (zh) 焊盘结构、焊环结构和mems器件的封装方法
CN104303262B (zh) 用于其中一部分暴露在环境下的密封mems设备的工艺
CN102786024B (zh) 具微机电元件的封装结构及其制法
TWI419832B (zh) 微機電系統裝置及其之製造方法
EP2813465B1 (en) MEMS device with getter layer
CN102556956B (zh) Mems器件的真空封装结构及其制作方法
CN103818874B (zh) Mems结构与处理电路集成系统的封装方法
CN102759636B (zh) 一种电容式mems加速度计及制造方法
CN109037160A (zh) 半导体装置封装
CN102874745B (zh) 具微机电组件的封装结构的制法
CN105293419A (zh) 一种防止悬浮层刻蚀损伤的mems器件
CN102862947B (zh) 一种mems器件及其晶圆级真空封装方法
US9790084B2 (en) Micromechanical sensor device
JP2008091334A (ja) Ｍｅｍｓパッケージおよびその製造方法並びにｍｅｍｓパッケージを含む集積回路
CN102084480B (zh) 封装器件装置及封装件用基底构件
CN107958881A (zh) 一种cis器件封装结构及封装方法
CN103832964A (zh) 微机电系统器件的制造方法
CN104022046A (zh) 基于带状吸气剂的混合晶圆级真空封装方法及结构
CN105762088A (zh) 一种阻止金属共晶键合合金外溢的方法及一种器件
CN202988703U (zh) 微机电系统器件
US7510947B2 (en) Method for wafer level packaging and fabricating cap structures
US8749036B2 (en) Microchip with blocking apparatus and method of fabricating microchip
CN105655365B (zh) 半导体芯片封装结构及其封装方法
CN105428507B (zh) 芯片封装结构及方法
JP2006186357A (ja) センサ装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170329

RJ01 Rejection of invention patent application after publication