CN105428507B - 芯片封装结构及方法 - Google Patents

芯片封装结构及方法 Download PDF

Info

Publication number
CN105428507B
CN105428507B CN201510811089.4A CN201510811089A CN105428507B CN 105428507 B CN105428507 B CN 105428507B CN 201510811089 A CN201510811089 A CN 201510811089A CN 105428507 B CN105428507 B CN 105428507B
Authority
CN
China
Prior art keywords
substrate
chip
metal
metal layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510811089.4A
Other languages
English (en)
Other versions
CN105428507A (zh
Inventor
肖智轶
沈建树
翟玲玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Kunshan Electronics Co Ltd
Original Assignee
Huatian Technology Kunshan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Kunshan Electronics Co Ltd filed Critical Huatian Technology Kunshan Electronics Co Ltd
Priority to CN201510811089.4A priority Critical patent/CN105428507B/zh
Publication of CN105428507A publication Critical patent/CN105428507A/zh
Application granted granted Critical
Publication of CN105428507B publication Critical patent/CN105428507B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

本发明公开了一种芯片封装结构及方法，该封装结构采用两个基板键合封装，增加了封装结构的机械强度，通过将LED芯片放置于一基板上形成的倾斜的容纳槽中，利用容纳槽倾斜的侧壁将LED侧面漏的光反射出去，提高了光效；通过该基板上对应另一基板用于背面互连的金属走线的位置设置填充槽，并填充绝缘材料，方便了将芯片的电性引至另一基板的背面，简化了封装工艺。制作方法为圆片级封装，即将若干个芯片分别放置在若干个容纳槽中，完成后续封装，最后切割成单颗芯片。晶片级封装的方式提高了生产效率。

Description

芯片封装结构及方法
技术领域
本发明涉及一种半导体芯片封装，尤其涉及一种芯片封装结构及方法。
背景技术
当前LED芯片的封装形式通常以单颗形式进行，即将切割后的LED芯片逐颗贴装到基板(如金属支架，引线框、陶瓷基板、金属基板)上，然后逐颗进行金属引线互连、逐颗点胶；由于几乎所有工序都是以单颗进行，生产效率比较低，生产成本高，这些严重制约了LED的应用。且这种单颗形式封装形成的封装成品侧面漏光，造成不同程度的光量浪费。LED芯片封装结构的机械强度及功能应用还有待进一步改善。
发明内容
为了解决上述技术问题，本发明提出了一种芯片封装结构及方法，提高了光效及生产效率，且增强了封装结构的机械强度。
本发明的技术方案是这样实现的：
一种芯片封装方法，包括以下步骤：
A.提供一第一基板，所述第一基板具有对应若干待封装芯片的若干第一基板单元，所述第一基板单元具有第一表面和相对的第二表面，在所述第一基板单元的第二表面上用于背面互连的预设金属走线的位置制作填充槽，并使用绝缘材料填满所述填充槽；
B.提供一第二基板，所述第二基板具有对应若干所述第一基板单元的若干第二基板单元，所述第二基板单元具有第一表面和相对的第二表面，在所述第二基板单元的第一表面形成第一钝化层，并在所述第一钝化层上制作第一金属层，所述第一金属层包括对应待封装芯片的若干电极的若干电性隔离的金属块；
C.黏合所述第一基板的第二表面与所述第二基板的第一表面，使所述第一基板单元和对应的第二基板单元正对并结合在一起，并使所述填充槽与所述金属块用于背面互连的金属走线的部分相对接。
D.在所述第一基板单元的第一表面制作容纳槽，所述容纳槽底部暴露出所述金属块；
E.将待封装芯片倒装容置于所述容纳槽内，并使其电极与对应的金属块电性连接；
F.在所述第二基板单元第二表面预设金属走线的位置制作走线开口，该走线开口的侧壁暴露所述第一金属层，且该走线开口的底部延伸至所述填充槽内的绝缘材料中；
G.在所述走线开口的侧壁铺设一层第二金属层，所述第二金属层连接第一金属层，并引至所述第二基板单元的第二表面，在所述第二金属层上铺设保护层，并在所述保护层上预设焊料凸点的位置暴露出第二金属层，形成焊料凸点。
H.切割形成单颗封装芯片。
进一步的，所述填充槽之间呈相互平行或垂直交错状，形成方法为切割或刻蚀。
进一步的，在所述第一基板上制作容纳槽前，还包括对第一基板进行减薄的步骤；和/或者在所述第二基板上制作走线开口前，还包括对第二基板进行减薄的步骤。
进一步的，将步骤E与步骤D之后至步骤H之前的任一步骤进行置换。
进一步的，所述走线开口的制作步骤为：
步骤1.通过刻蚀或者切割的方式，在所述第二基板单元的第二表面用于背面互连的预设金属走线的位置形成第一开口(1001)，该第一开口的底部暴露出所述第一钝化层；
步骤2.在所述第二基板单元的第二表面及第一开口内壁铺设第二钝化层；
步骤3.在所述第一开口底部对应填充槽的位置切割形成第二开口(1002)，所述第二开口的侧壁暴露所述第一金属层，所述第二开口的底部延伸至填充槽内的绝缘材料中。
一种芯片封装结构，包括：
第二基板单元，所述第二基板单元具有第一表面和相对的第二表面，所述第二基板单元的第一表面上铺有第一钝化层，所述第一钝化层上制作有第一金属层，所述第一金属层包括对应待封装芯片的若干电极的若干电性隔离的金属块；
第一基板单元，所述第一基板单元具有第一表面和相对的第二表面，所述第一基板单元的第二表面与所述第二基板的第一表面黏合，所述第一基板单元上形成有从其第一表面延伸至第二表面的容纳槽，所述容纳槽的槽底暴露所述金属块；所述第一基板单元的第二表面用于背面互连的预设金属走线的位置制作有填充槽，所述填充槽内填满了绝缘材料；
芯片，所述芯片容置于所述容纳槽内，其电极与对应的金属块电性连接；
第一开口，所述第一开口由所述第二基板的第二表面延伸至第一表面的第一钝化层，所述第一开口的内壁及所述第二基板的第二表面覆盖有第二钝化层；
第二开口，所述第二开口由所述第一开口的底部的第二钝化层延伸至所述第一基板的容纳槽的绝缘材料内，且所述第二开口的侧壁暴露所述第一金属层；所述第二开口的内壁及所述第二钝化层上铺设第二金属层，所述第二金属层电连接所述第一金属层，且所述第二金属层靠近填充槽的一端截止于绝缘材料内；所述第二金属层上覆盖有保护层，所述保护层上预设焊料凸点的位置暴露出第二金属层，该暴露位置形成有焊料凸点。
进一步的，所述芯片为LED芯片，所述容纳槽由底至顶尺寸逐渐变大。
进一步的，所述填充槽背向所述芯片的一侧未延伸至所述第一基板的边缘，或者所述填充槽背向所述芯片的一侧延伸至所述第一基板的边缘。
进一步的，所述第一开口或/和所述第二开口的形状包括条形凹槽、孔状凹槽或其组合，其侧壁倾斜或垂直。
本发明的有益效果是：本发明提供一种芯片封装结构及方法，该封装结构采用两个基板键合封装，增加了封装结构的机械强度，通过将LED芯片放置于一基板上形成的倾斜的容纳槽中，利用容纳槽倾斜的侧壁将LED侧面漏的光反射出去，提高了光效；通过该基板上对应另一基板用于背面互连的金属走线的位置设置填充槽，并填充绝缘材料，方便了将芯片的电性引至另一基板的背面，简化了封装工艺，且该封装方法采用若干个芯片同时封装，最后切割成单颗封装芯片的方式，提高了生产效率。
附图说明
图1a-1m为本发明芯片封装一实施例的制作步骤示意图；
图2为本发明芯片封装中在第一基板上制作填充槽的另一实施例；
图3为在图2中填充槽内填充绝缘材料的示意图；
图4为图1d的俯视图；
图5为本发明芯片封装结构另一实施例示意图；
结合附图作以下说明
1-第一基板 101-第一基板的第一表面
102-第一基板的第二表面 2-第二基板
201-第二基板的第一表面 202-第二基板的第二表面
3-填充槽 4-绝缘材料
5-第一钝化层 6-第一金属层
7-黏结胶 8-容纳槽
9-芯片 10-走线开口
1001-第一开口 1002-第二开口
11-第二钝化层 12-第二金属布线层
13-保护层 14-焊料凸点
具体实施方式
为使本发明能够更加易懂，下面结合附图对本发明的具体实施方式做详细的说明。为方便说明，实施例附图的结构中各组成部分未按正常比例缩放，故不代表实施例中各结构的实际相对大小。其中所说的结构或面的上面或上侧，包含中间还有其他层的情况。
如图1a-图1k所示，一种芯片封装方法，包括以下步骤：
A.参见图1a和图1b，提供一第一基板，所述第一基板具有对应若干待封装芯片的若干第一基板单元1，所述第一基板单元具有第一表面101和相对的第二表面102，在所述第一基板单元的第二表面102用于背面互连的预设金属走线的位置制作填充槽3，并使用绝缘材料4填满所述填充槽；其中，该第一基板材料为如硅、锗等半导体基材。填充槽的形成方法包括切割、干法或湿法刻蚀。由于第一基板包括若干个第一基板单元，封装完成后，这些单元会被终切刀片切割形成单颗封装体。本实施例给出了填充槽距离相邻第一基板单元的切割道较远的示例，即相邻两个填充槽外边缘之间距离大于终切刀片的宽度，如图1a所示。在另一实施例中，填充槽的外边缘靠近切割道的位置时，更特别的，如图2所示，相邻两个第一基板单元的两个填充槽合并成一个填充槽，此时，填充槽的宽度要大于终切刀片的宽度。使用绝缘材料填满填充槽，绝缘材料如绿漆(solder mask)、聚亚酰胺或者其它合适的封装材料。
B.参见图1c、图1d和图4，提供一第二基板，所述第二基板具有对应若干所述第一基板单元的若干第二基板单元2，所述第二基板单元具有第一表面201和相对的第二表面202，在所述第二基板单元的第一表面201形成第一钝化层5，并在所述第一钝化层上制作第一金属层6，所述第一金属层包括对应待封装芯片的若干电极的若干电性隔离的金属块；这样，第一金属层不同的金属块之间形成间隔区域。间隔区域或金属块的设置由待封装芯片的电极布局和数量决定。如待封装芯片为具有正负两个电极的LED芯片，每一单元对应的间隔区域为1条，对应金属块为两块，如图4所示，第一金属层的俯视图。对于其他多于2个电极的芯片，其金属块数有所不同，甚至呈线路形状，这里不作赘述。第一钝化层的材料如氧化硅、氮化硅、氮氧化硅、聚亚酰胺、绿漆(solder mask)等高分子材料或者其它合适的封装材料。第一金属层的材料如铝、钛、铜、镍、金、银等的一层或组合。
C.参见图1e，黏合所述第一基板的第二表面102与所述第二基板的第一表面201，使所述第一基板单元和对应的第二基板单元正对并结合在一起，并使所述填充槽与所述金属块用于背面互连的金属走线的部分相对接。黏合可以采用如光阻、聚亚酰胺或环氧树脂等黏合胶7实现。
D.参见图1f，在所述第一基板单元的第一表面制作容纳槽8，所述容纳槽底部暴露出所述金属块；通常容纳槽位于填充槽之间。容纳槽的形成方式包括干法刻蚀或湿法刻蚀，刻蚀去除材料包括第一金属层上的基底材料及黏合胶材料。
优选的，在所述第一基板单元上制作容纳槽前，还包括对第一基板进行减薄的步骤，以减小封装厚度。
E.参见图1g，将待封装芯片倒装容置于所述容纳槽内，并使其电极与对应的金属块电性连接；
本实施例中，芯片为LED芯片，第一金属层包含一个间隔区，将金属层分为电性隔离的金属块A和金属块B，LED芯片的正负电极分别与该金属块A和金属块B相连。电性相连的方式包括焊接、导电胶粘结等，这里不做限制。其他实施例中，第一金属层可以为金属布线，有多条相互间隔的线路，分别与芯片的多个电极相连。芯片上的电极包括芯片的焊垫，或焊垫上制作的微凸点，焊球，铜柱等的一种或多种导电结构。
F.参见图1h、图1i和图1j，在所述第二基板单元第二表面预设金属走线的位置制作走线开口10，该走线开口的侧壁暴露所述第一金属层，且该走线开口的底部延伸至所述填充槽内的绝缘材料中；
优选的，在第二基板上制作走线开口前，还包括对第二基板进行减薄的步骤，以减小封装厚度。
G.参见图1k和图1l，在所述走线开口的侧壁铺设一层第二金属层12，所述第二金属层连接第一金属层，并引至所述第二基板单元的第二表面，在所述第二金属层上铺设保护层13，并在所述保护层上预设焊料凸点的位置暴露出第二金属层，形成焊料凸点14。
可选的第二金属层也可延伸至开口底部的绝缘材料层上。第二金属层可为一层或多层，每层的材料为铝、钛、铜、镍、金、银、钽、锡的一种。该保护层如绿漆(solder mask)，或其他起防焊、防护、遮盖作用的封装材料。
H.参见图1m，切割形成单颗封装芯片。
优选的，所述填充槽之间呈相互平行或垂直交错状，形成方法为切割或刻蚀。
可选的，将步骤E与步骤D之后至步骤H之前的任一步骤进行置换。即将芯片放置在容纳槽底的步骤，可在形成容纳槽后至终切步骤之前的任一过程。
优选的，所述走线开口的制作步骤为：
步骤1.参见图1h，通过刻蚀或者切割的方式，在所述第二基板单元的第二表面用于背面互连的预设金属走线的位置形成第一开口1001，该第一开口的底部暴露出所述第一钝化层；
步骤2.参见图1i，在所述第二基板单元的第二表面及第一开口内壁铺设第二钝化层11；
步骤3.参见图1j，在所述第一开口底部对应填充槽的位置切割形成第二开口1002，所述第二开口的侧壁暴露所述第一金属层，所述第二开口的底部延伸至填充槽内的绝缘材料中。
如图1m和图5所示，一种芯片封装结构，包括：
第二基板单元2，所述第二基板单元具有第一表面201和相对的第二表面202，所述第二基板单元的第一表面上铺有第一钝化层5，所述第一钝化层上制作有第一金属层6，所述第一金属层包括对应待封装芯片的若干电极的若干电性隔离的金属块；
第一基板单元1，所述第一基板单元具有第一表面101和相对的第二表面102，所述第一基板单元的第二表面与所述第二基板的第一表面黏合，所述第一基板单元上形成有从其第一表面延伸至第二表面的容纳槽8，所述容纳槽的槽底暴露所述金属块；所述第一基板单元的第二表面用于背面互连的预设金属走线的位置制作有填充槽3，所述填充槽内填满了绝缘材料4；其中，用于背面互连的预设金属走线的位置参见图1m中A处。
芯片9，所述芯片容置于所述容纳槽内，其电极与对应的金属块电性连接；
第一开口1001，所述第一开口由所述第二基板的第二表面延伸至第一表面的第一钝化层，所述第一开口的内壁及所述第二基板的第二表面覆盖有第二钝化层11；
第二开口1002，所述第二开口由所述第一开口的底部的第二钝化层延伸至所述第一基板的容纳槽的绝缘材料内，且所述第二开口的侧壁暴露所述第一金属层；所述第二开口的内壁及所述第二钝化层上铺设第二金属层12，所述第二金属层电连接所述第一金属层，且所述第二金属层靠近填充槽的一端截止于绝缘材料内；所述第二金属层上覆盖有保护层13，所述保护层上预设焊料凸点的位置暴露出第二金属层，该暴露位置形成有焊料凸点14。
优选的，所述芯片为LED芯片，所述容纳槽由底至顶尺寸逐渐变大，便于LED芯片发出的光反射出去，提高光效。然而本发明并不以此为限，例如芯片还可以是有源元件(active element)或无源元件(passive elements)、数字电路或模拟电路等集成电路的电子元件(electronic components)、微机电系统(Micro Electro Mechanical Systems,MEMS)、微流体系统(micro fluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器(physical sensor)、射频元件(RF circuits)、微制动器(microactuators)、压力感测器(pressure sensors)等。
优选的，所述填充槽背向所述芯片的一侧未延伸至所述第一基板的边缘，或者所述填充槽背向所述芯片的一侧延伸至所述第一基板的边缘。即填充槽为一完整凹槽，如图1m所示。或者凹槽由中心线分割而成的半槽，如图5所示。
优选的，所述第一开口或/和所述第二开口的形状包括条形凹槽、孔状凹槽或其组合，其侧壁倾斜或垂直。
综上，本发明该封装结构采用两个基板键合封装，增加了封装结构的机械强度，通过将LED芯片放置于一基板上形成的倾斜的容纳槽中，利用容纳槽倾斜的侧壁将LED侧面漏的光反射出去，提高了光效；通过在该基板上对应另一基板用于背面互连的金属走线的位置设置填充槽，并填充绝缘材料，方便了将芯片的电性引至另一基板的背面，简化了封装工艺，且该封装方法采用若干个芯片同时封装，最后切割成单颗封装芯片的方式，提高了生产效率。
以上实施例是参照附图，对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本发明的实质的情况下，都落在本发明的保护范围之内。

Claims (9)

1.一种芯片封装方法，其特征在于，包括以下步骤：
A.提供一第一基板，所述第一基板具有对应若干待封装芯片的若干第一基板单元(1)，所述第一基板单元具有第一表面(101)和相对的第二表面(102)，在所述第一基板单元的第二表面(102)上用于背面互连的预设金属走线的位置制作填充槽(3)，并使用绝缘材料(4)填满所述填充槽；
B.提供一第二基板，所述第二基板具有对应若干所述第一基板单元的若干第二基板单元(2)，所述第二基板单元具有第一表面(201)和相对的第二表面(202)，在所述第二基板单元的第一表面(201)形成第一钝化层(5)，并在所述第一钝化层上制作第一金属层(6)，所述第一金属层包括对应待封装芯片的若干电极的若干电性隔离的金属块；
C.黏合所述第一基板的第二表面(102)与所述第二基板的第一表面(201)，使所述第一基板单元和对应的第二基板单元正对并结合在一起，并使所述填充槽与所述金属块用于背面互连的金属走线的部分相对接；
D.在所述第一基板单元的第一表面制作容纳槽(8)，所述容纳槽底部暴露出所述金属块；
E.将待封装芯片倒装容置于所述容纳槽内，并使其电极与对应的金属块电性连接；
F.在所述第二基板单元第二表面预设金属走线的位置制作走线开口(10)，该走线开口的侧壁暴露所述第一金属层，且该走线开口的底部延伸至所述填充槽内的绝缘材料中；
G.在所述走线开口的侧壁铺设一层第二金属层(12)，所述第二金属层连接第一金属层，并引至所述第二基板单元的第二表面，在所述第二金属层上铺设保护层(13)，并在所述保护层上预设焊料凸点的位置暴露出第二金属层，形成焊料凸点(14)；
H.切割形成单颗封装芯片。
2.根据权利要求1所述芯片封装方法，其特征在于，所述填充槽之间呈相互平行或垂直交错状，形成方法为切割或刻蚀。
3.根据权利要求1所述芯片封装方法，其特征在于，在所述第一基板上制作容纳槽前，还包括对第一基板进行减薄的步骤；和/或者在所述第二基板上制作走线开口前，还包括对第二基板进行减薄的步骤。
4.根据权利要求1所述芯片封装方法，其特征在于，将步骤E与步骤D之后至步骤H之前的任一步骤进行置换。
5.根据权利要求1所述芯片封装方法，其特征在于，所述走线开口的制作步骤为：
步骤1.通过刻蚀或者切割的方式，在所述第二基板单元的第二表面用于背面互连的预设金属走线的位置形成第一开口(1001)，该第一开口的底部暴露出所述第一钝化层；
步骤2.在所述第二基板单元的第二表面及第一开口内壁铺设第二钝化层；
步骤3.在所述第一开口底部对应填充槽的位置切割形成第二开口(1002)，所述第二开口的侧壁暴露所述第一金属层，所述第二开口的底部延伸至填充槽内的绝缘材料中。
6.一种芯片封装结构，其特征在于，包括：
第二基板单元(2)，所述第二基板单元具有第一表面(201)和相对的第二表面(202)，所述第二基板单元的第一表面上铺有第一钝化层(5)，所述第一钝化层上制作有第一金属层(6)，所述第一金属层包括对应待封装芯片的若干电极的若干电性隔离的金属块；
第一基板单元(1)，所述第一基板单元具有第一表面(101)和相对的第二表面(102)，所述第一基板单元的第二表面与所述第二基板的第一表面黏合，所述第一基板单元上形成有从其第一表面延伸至第二表面的容纳槽(8)，所述容纳槽的槽底暴露所述金属块；所述第一基板单元的第二表面用于背面互连的预设金属走线的位置制作有填充槽(3)，所述填充槽内填满了绝缘材料(4)；
芯片(9)，所述芯片容置于所述容纳槽内，其电极与对应的金属块电性连接；
第一开口(1001)，所述第一开口由所述第二基板的第二表面延伸至第一表面的第一钝化层，所述第一开口的内壁及所述第二基板的第二表面覆盖有第二钝化层(11)；
第二开口(1002)，所述第二开口由所述第一开口的底部的第二钝化层延伸至所述第一基板的容纳槽的绝缘材料内，且所述第二开口的侧壁暴露所述第一金属层；所述第二开口的内壁及所述第二钝化层上铺设第二金属层(12)，所述第二金属层电连接所述第一金属层，且所述第二金属层靠近填充槽的一端截止于绝缘材料内；所述第二金属层上覆盖有保护层(13)，所述保护层上预设焊料凸点的位置暴露出第二金属层，该暴露位置形成有焊料凸点(14)。
7.根据权利要求6所述芯片封装结构，其特征在于，所述芯片为LED芯片，所述容纳槽由底至顶尺寸逐渐变大。
8.根据权利要求6所述芯片封装结构，其特征在于，所述填充槽背向所述芯片的一侧未延伸至所述第一基板的边缘，或者所述填充槽背向所述芯片的一侧延伸至所述第一基板的边缘。
9.根据权利要求6所述芯片封装结构，其特征在于，所述第一开口或/和所述第二开口的形状包括条形凹槽、孔状凹槽或其组合，其侧壁倾斜或垂直。
CN201510811089.4A 2015-11-20 2015-11-20 芯片封装结构及方法 Active CN105428507B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510811089.4A CN105428507B (zh) 2015-11-20 2015-11-20 芯片封装结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510811089.4A CN105428507B (zh) 2015-11-20 2015-11-20 芯片封装结构及方法

Publications (2)

Publication Number Publication Date
CN105428507A CN105428507A (zh) 2016-03-23
CN105428507B true CN105428507B (zh) 2017-09-26

Family

ID=55506560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510811089.4A Active CN105428507B (zh) 2015-11-20 2015-11-20 芯片封装结构及方法

Country Status (1)

Country Link
CN (1) CN105428507B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190036856A (ko) * 2017-09-28 2019-04-05 (주)포인트엔지니어링 광디바이스용 단위기판 및 이를 구비한 광디바이스 패키지
CN112526315B (zh) * 2020-11-05 2021-11-12 长江存储科技有限责任公司 一种封装芯片的测试方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376852A (zh) * 2010-08-13 2012-03-14 金龙国际公司 发光二极管封装的基板结构及其制造方法
CN102683548A (zh) * 2011-03-18 2012-09-19 隆达电子股份有限公司 半导体组件
CN102832331A (zh) * 2012-08-24 2012-12-19 江阴长电先进封装有限公司 一种圆片级led封装方法
CN103296174A (zh) * 2013-05-03 2013-09-11 华中科技大学 一种led倒装芯片的圆片级封装结构、方法及产品
CN205141022U (zh) * 2015-11-20 2016-04-06 华天科技（昆山）电子有限公司 芯片封装结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100958329B1 (ko) * 2009-08-14 2010-05-17 (주)참빛 마스크를 적용하여 측면 반사면을 금속 코팅한 발광 다이오드 패키지 기판 및 그 제조 방법
KR101144351B1 (ko) * 2010-09-30 2012-05-11 서울옵토디바이스주식회사 웨이퍼 레벨 발광다이오드 패키지 및 그 제조방법
TWI436458B (zh) * 2011-07-29 2014-05-01 Hon Hai Prec Ind Co Ltd 晶圓級封裝結構及其製作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376852A (zh) * 2010-08-13 2012-03-14 金龙国际公司 发光二极管封装的基板结构及其制造方法
CN102683548A (zh) * 2011-03-18 2012-09-19 隆达电子股份有限公司 半导体组件
CN102832331A (zh) * 2012-08-24 2012-12-19 江阴长电先进封装有限公司 一种圆片级led封装方法
CN103296174A (zh) * 2013-05-03 2013-09-11 华中科技大学 一种led倒装芯片的圆片级封装结构、方法及产品
CN205141022U (zh) * 2015-11-20 2016-04-06 华天科技（昆山）电子有限公司 芯片封装结构

Also Published As

Publication number Publication date
CN105428507A (zh) 2016-03-23

Similar Documents

Publication Publication Date Title
CN104051337B (zh) 立体堆叠集成电路系统芯片封装的制造方法与测试方法
CN103178032B (zh) 使用穿透硅通道的半导体封装方法
CN103972159B (zh) 三维封装结构及其形成方法
CN104882417B (zh) 集成无源倒装芯片封装
KR101026488B1 (ko) 반도체 패키지
US20120013001A1 (en) Stackable molded microelectronic packages with area array unit connectors
CN102530824B (zh) 具微机电元件的封装结构及其制法
CN104347528B (zh) 半导体封装件及其制法
CN105097750A (zh) 封装结构及其制法
CN104617036A (zh) 晶圆级芯片尺寸封装中通孔互连的制作方法
CN105621345A (zh) Mems芯片集成的封装结构及封装方法
CN106469712A (zh) 电子封装结构及其制法
CN105470235A (zh) 中介板及其制法
CN105845587A (zh) 半导体结构及其制法
CN104538416A (zh) 高可靠性全封闭cmos影像传感器结构及其制作方法
CN106098717A (zh) 高可靠性芯片封装方法及结构
CN105244339B (zh) 影像传感芯片的封装方法以及封装结构
CN205984988U (zh) 高可靠性芯片封装结构
CN105428507B (zh) 芯片封装结构及方法
TWI771901B (zh) 半導體裝置及半導體裝置之製造方法
CN103779245B (zh) 芯片封装方法及封装结构
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
CN205141022U (zh) 芯片封装结构
CN106129031A (zh) 芯片封装结构及其封装方法
CN103531487B (zh) 半导体封装结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant