CN103779245B - 芯片封装方法及封装结构 - Google Patents

Abstract

一种芯片封装方法及封装结构，所述芯片封装方法包括：提供基底，所述基底包括：衬底和衬底表面的客户层，所述客户层的表面为第一表面，与所述第一表面相对的衬底表面为第二表面，所述客户层内形成有若干焊垫；刻蚀基底的第二表面，形成第一凹槽，所述第一凹槽底部暴露出若干焊垫及部分客户层的表面；在第一凹槽内壁表面形成绝缘层；形成第二凹槽，第二凹槽沿焊垫的排列方向，依次贯穿相邻焊垫以及相邻焊垫之间的客户层；在第一凹槽、第二凹槽以及绝缘层表面形成布线金属层；在所述布线金属层表面形成阻焊层，阻焊层内具有开口，开口暴露出部分布线金属层的表面；在开口内形成位于布线金属层表面的焊球。上述封装方法可以提高封装结构的可靠性。

Description

芯片封装方法及封装结构

技术领域

本发明涉及半导体技术领域，特别涉及一种芯片封装方法及封装结构。

背景技术

晶圆级芯片封装（Wafer Level Chip Size Packaging，WLCSP）技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片一致。晶圆级芯片尺寸封装技术改变传统封装如陶瓷无引线芯片载具（Ceramic Leadless Chip Carrier）、有机无引线芯片载具（Organic LeadlessChip Carrier）和数码相机模块式的模式，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、基板制造整合为一体的技术，是当前封装领域的热点和未来发展的趋势。

现有的晶圆级芯片尺寸封装方法主要包括以下步骤：

首先，将半导体晶圆的客户层表面与基板压合，所述客户层是指形成有器件的材料层，晶圆表面的器件部分被基板保护，减少外界的污染和损害；对晶圆相对于基板的背面进行减薄后，并利用光刻技术以及等离子体干法刻蚀工艺，对晶圆进行刻蚀，形成凹槽，并暴露出若干焊垫。

然后，在凹槽表面形成绝缘层，并对焊垫进行激光打孔。

最后，在晶圆背面上沉积金属层，并对所述金属层进行图形化，形成金属线路，完成布线；在金属线路上形成填充凹槽的阻焊层，并且在焊接处形成开口，在所述开口内形成焊球；再将晶圆沿切割道中心切割开，得到芯片；将芯片通过锡球电连接到PCB板上，实现信号输入和输出。

更多晶圆级芯片尺寸封装方法可以参考公开号为CN101419952A的中国专利。

现有的芯片封装方法形成的封装结构的可靠性还有待进一步的提高。

发明内容

本发明解决的问题是提供一种芯片封装方法及封装结构，提高封装结构的可靠性。

为解决上述问题，本发明提供一种芯片封装方法，包括：提供基底，所述基底包括第一表面和与所述第一表面相对的第二表面，所述第一表面具有客户层以及位于客户层内的若干焊垫；刻蚀所述基底的第二表面，形成第一凹槽，所述第一凹槽底部暴露出若干焊垫及部分客户层的表面；在所述第一凹槽内壁表面及基底的第二表面形成绝缘层；形成第二凹槽，所述第二凹槽沿焊垫的排列方向，依次贯穿相邻焊垫以及相邻焊垫之间的客户层；在所述第一凹槽、第二凹槽以及绝缘层表面形成布线金属层；在所述布线金属层表面形成阻焊层，所述阻焊层内具有开口，所述开口暴露出部分布线金属层的表面；在所述开口内形成位于布线金属层表面的焊球。

可选的，所述第二凹槽为直线形，所述第二凹槽的宽度小于焊垫的宽度。

可选的，所述客户层内的部分第二凹槽与第一凹槽侧壁之间具有第一距离，所述焊垫内的第二凹槽与第一凹槽侧壁之间具有第二距离，所述第一距离大于第二距离，第一距离与第二距离之间的差值范围为10微米～100微米。。

可选的，采用激光划线工艺形成所述第二凹槽。

可选的，在第二凹槽的宽度方向上，所述第二凹槽的宽度大于相邻焊垫之间的距离，所述第二凹槽去除了相邻的部分焊垫以及所述相邻焊垫之间的客户层。

可选的，采用切割工艺或激光划线工艺形成所述第二凹槽。

可选的，还包括：在形成所述布线金属层之后，在相邻焊垫之间的客户层内形成第三凹槽，所述第三凹槽将第二凹槽及第二凹槽内的金属布线层断开。

可选的，采用激光划线工艺形成第三凹槽。

可选的，还包括：提供基板，将所述基底的第一表面与基板压合后再形成所述第一凹槽。

可选的，所述绝缘层的材料包括高分子有机绝缘聚合物或无机绝缘介电材料。

可选的，采用喷涂工艺、旋涂工艺或化学气相沉积工艺形成所述绝缘层。

为解决上述问题，本发明的技术方案还提供一种上述方法形成的封装结构，包括：基底，所述包括第一表面和与所述第一表面相对的第二表面，所述第一表面具有客户层以及位于客户层内的若干焊垫；位于所述基底的第二表面内的第一凹槽，所述第一凹槽底部暴露出若干焊垫及部分客户层的表面；位于所述第一凹槽内壁表面及基底的第二表面的绝缘层；沿焊垫的排列方向，依次贯穿相邻焊垫以及相邻焊垫之间的客户层的第二凹槽；位于所述第一凹槽、第二凹槽以及绝缘层表面的布线金属层；位于所述布线金属层表面的阻焊层，所述阻焊层内具有开口，所述开口暴露出部分布线金属层的表面；位于所述开口内的布线金属层表面的焊球。

可选的，所述第二凹槽为直线形，所述第二凹槽的宽度小于焊垫的宽度。

可选的，所述客户层内的部分第二凹槽与第一凹槽侧壁之间具有第一距离，所述焊垫内的第二凹槽与第一凹槽侧壁之间具有第二距离，所述第一距离大于第二距离，第一距离与第二距离之间的差值范围为10微米～100微米。

可选的，在第二凹槽的宽度方向上，所述第二凹槽的宽度大于相邻焊垫之间的距离，所述第二凹槽去除了相邻的部分焊垫以及所述相邻焊垫之间的客户层。

可选的，还包括：位于相邻焊垫之间的客户层内的第三凹槽，所述第三凹槽将第二凹槽及第二凹槽内的金属布线层断开。

可选的，还包括：基板，所述基底的第一表面与基板压合。

可选的，所述绝缘层的材料包括高分子有机绝缘聚合物或无机绝缘介电材料。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案中，在形成绝缘层之后，形成第二凹槽，所述第二凹槽沿焊垫的排列方向，依次贯穿相邻焊垫以及相邻焊垫之间的客户层。与现有技术中，仅在焊垫上打孔而依旧保持客户层完整相比，本发明的技术方案通过形成第二凹槽，不仅穿透焊垫，暴露出焊垫，而且还将客户层断开，使得后续工艺步骤中在客户层内产生的应力能够得到分散，并且通过断开处得到释放，避免在后续工艺中，由于客户层受到较大应力而导致分层，以及焊垫与衬底连接处被断开的问题，提高封装结构的可靠性。

进一步的，在第二凹槽的宽度方向上，所述第二凹槽的宽度大于相邻焊垫之间的距离，所述第二凹槽去除了相邻的部分焊垫以及所述相邻焊垫之间的客户层。在后续封装完成后进行切割的过程中，客户层不会外露，因此不会出现客户层分层的情况。

进一步的，位于所述客户层内的部分第二凹槽与第一凹槽的侧壁之间具有第一距离，所述焊垫内的第二凹槽与第一凹槽侧壁之间具有第二距离，所述第一距离大于第二距离，可以提高后续形成第三凹槽的操作空间，并且位于焊垫内的第二凹槽为折线形状，可以增加后续形成的布线金属层与焊垫之间的接触面积，提高布线金属层与焊垫之间的界面质量，提高电连接性能。

进一步的，本发明的技术方案，在形成布线金属层之后，还可以在客户层内形成断开第二凹槽及第二凹槽内的布线金属层的第三凹槽，从而避免不同芯片的焊垫上的第二凹槽内的金属材料连接，造成不同焊垫之间的短路问题。并且，所述第三凹槽进一步将客户层断开，可以进一步分散客户层内的应力，增加了客户层内应力释放的途径。

附图说明

图1至图14是本发明的实施例的封装结构的形成过程的示意图。

具体实施方式

如背景技术中所述，现有的芯片封装方法形成的封装结构可靠性较低。

一方面，是由于在凹槽内填充的阻焊层的厚度较大，在形成所述阻焊层热固化的过程中，由于阻焊层与晶圆的热膨胀系数不同，会产生较大的应力，并传递给客户层，在客户层内产生较大的应力；后续采用回流焊工艺形成焊球，回流焊过程中的高温也会使客户层内产生应力。由于在进行晶圆切割之前，客户层为一个完整的整体，客户层内的应力无法完全得到释放。当芯片切开后，客户层不再是一个整体，此时阻焊层热固化以及印刷锡膏回流焊成球中的残余应力以及在后续的信赖性测试时产生的应力会共同作用导致客户层分层。

另一方面，在完成晶圆封装之后，需要将芯片上的焊球与PCB板以回流焊的方式进行电连接，然后填胶。由于所述阻焊层与填胶时采用的胶材的材料不同，在进行热循环测试的过程中，会由于热失配作用产生应力。由于客户层仍为一个整体，客户层内会具有较大应力并且很难释放，而凹槽底部的硅和焊垫的连接处较为脆弱，客户层受到的较大应力会导致硅片与焊垫的连接处断开，使封装芯片的可靠性降低。

本发明的实施例在第一凹槽表面形成绝缘层之后，形成第二凹槽，所述第二凹槽沿焊垫的排列方向，依次贯穿相邻焊垫以及相邻焊垫之间的客户层，将客户层断开，使得后续在填充阻焊层以及形成焊球过程中，在客户层内产生的应力能够在第二凹槽处释放，从而避免客户层分层。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

请参考图1，提供基底，所述基底包括：衬底100和位于衬底100表面的客户层110，所述客户层110的表面为基底的第一表面11，与所述第一表面11相对的衬底100的表面为第二表面12，所述客户层内110内形成有若干焊垫120。

所述基底的第二表面12为无器件面，而第一表面11为有器件面。所述客户层110内形成有半导体器件10，所述焊垫120的数量为多个，分立排布在半导体器件10的外围，作为半导体器件10的内部电路与外部电路连接的输入/输出端。所述半导体器件10可以是影像传感器、光电二极管或微机电系统等。

图1中示出了两个连续的芯片的剖面示意图，虚线两侧分别为不同的芯片。后续形成封装结构后，在虚线位置处，进行切割，得到封装芯片，所述虚线即为切割线。

请参考图2，提供基板200，将所述基底100的第一表面11与基板200压合。

所述基板200的尺寸与基底100的尺寸相同，所述基板包括底板201和空腔壁202。

具体的，所述底板201可以是玻璃，所述空腔壁202通过在底板201表面旋涂光刻胶，并曝光、显影后形成。在基板200上的空腔壁202远离底板201的一面形成粘合层（图中未示出），所述粘合层可以为高分子粘接材料，例如硅胶、环氧树脂、苯并环丁烯等。所述粘合层既可以实现粘接作用，又可以起到绝缘和密封作用。

将所述基板200与基底100的第一表面11压合，所述空腔壁202与客户层110所围成的空腔与晶圆100上形成的半导体器件10相对应，焊垫120位于空腔壁202表面，所述半导体器件10位于空腔内。

后续的图3至图10为图2中的区域I的局部示意图。

请参考图3，对基底的第二表面12进行减薄，然后刻蚀所述基底的第二表面12，形成第一凹槽101，所述第一凹槽101底部暴露出若干焊垫120及部分客户层110的表面。

可以采用化学机械研磨工艺对所述基底的第二表面12进行减薄至所需厚度。

在所述第二表面120上形成具有开口的掩膜层；沿所述开口刻蚀衬底100，形成第一凹槽101，所述第一凹槽101暴露出部分客户层110以及若干焊垫120的表面。

所述第一凹槽101可以沿相邻芯片之间的切割线（图3中虚线所示）设置，并关于所述切割线对称，后续可以沿所述第一凹槽101对基底进行切割。

所述掩膜层可以是光刻胶层，可以采用等离子体刻蚀工艺形成所述第一凹槽101。所述第一凹槽101的侧壁倾斜角度和底部宽度可以通过等离子体刻蚀工艺的参数进行控制。

请参考图4，在所述第一凹槽101内壁表面形成绝缘层102。

所述绝缘层102还覆盖所述第二表面12。所述绝缘层102的材料可以为光刻胶、硅胶等高分子有机绝缘聚合物材料，所述绝缘层102的材料还可以是氮化硅、氧化硅等无机绝缘介电材料，可以采用喷涂工艺、化学气相沉积工艺或旋涂工艺形成所述绝缘层102。所述绝缘层102的厚度可以为2um～20um。

所述绝缘层102作为后续形成的布线金属层与衬底100之间的隔离层。

请参考图5，形成第二凹槽103，所述第二凹槽103沿焊垫120的排列方向，依次贯穿相邻焊垫120以及相邻焊垫120之间的客户层110。

所述第二凹槽103的深度须穿透所述绝缘层102，并贯穿所述焊垫120及客户层110。所述第二凹槽103的底部位于所述空腔壁202内。形成所述第二凹槽103后，所述第二凹槽103的侧壁暴露出焊垫120。

所述第二凹槽103不仅穿透焊垫120，并且还贯穿相邻焊垫120之间的客户层110，将原本完整的客户层110断开，使得后续工艺步骤中在客户层110内产生的应力能够通过断开处得到释放，避免在后续工艺中，由于客户层110受到较大应力而导致分层，以及焊垫120与衬底100连接处断开的问题。

请参考图6，为本实施例中形成的所述第二凹槽103后的俯视示意图（绝缘层未示出）。并且，图5为图6中沿割线AA’方向的剖面示意图。

所述第二凹槽103为直线形，所述第二凹槽103的宽度小于焊垫120的宽度。所述第二凹槽103沿焊垫120的排列方向，穿透绝缘层（图中未示出）并依次贯穿相邻焊垫和焊垫之间的客户层（图中未示出）。

本实施例中，所述第二凹槽103的延伸方向与第一凹槽101（请参考图5）的延伸方向相同，即与切割线的延伸方向相同。在本发明的其他实施例中，所述第二凹槽103的延伸方向也可以为其他方向。

所述第二凹槽103的形成工艺为激光划线工艺。采用激光划线工艺的好处在于流程简单、第二凹槽103的尺寸、位置的控制较为精确，速度较快，并且对焊垫120的损伤较小。

请参考图7，为本发明的另一实施例的第二凹槽103与焊垫120的示意图。

所述第二凹槽103的宽度较大，在第二凹槽103的宽度方向上，所述第二凹槽103的宽度大于相邻焊垫120之间的距离，所述第二凹槽103去除了相邻的部分焊垫120（图7中虚线与第二凹槽103边界构成的空白区域）以及所述相邻焊垫120之间的客户层110。图7中，第二凹槽103与衬底100之间有填充图案的部分为暴露的焊垫120。

所述第二凹槽103的延伸方向与第一凹槽101（请参考图5）的延伸方向相同，同时贯穿了该延伸方向上的相邻焊垫之间的客户层，将完整的客户层110断开，使得后续工艺步骤中在客户层110内产生的应力能够通过断开处得到释放。

由于形成所述第二凹槽103的过程中，同时去除了第二凹槽103宽度方向上的相邻焊垫120之间的客户层110。在后续封装完成后对芯片进行切割，在所述客户层被去除的区域进行切割的过程中，客户层不会外露，因此不会出现客户层分层的情况。

由于所述第二凹槽103的宽度较大，可以采用切割工艺形成所述第二凹槽103；还可以采用激光划线工艺形成所述第二凹槽103，采用激光划线工艺耗时较短，对焊垫120的损伤较小。

请参考图8，图8为另一实施例的第二凹槽103与焊垫120的示意图。

位于所述客户层110内的部分第二凹槽103与第一凹槽的侧壁即衬底100之间具有第一距离D1，所述焊垫120内的第二凹槽103与第一凹槽的侧壁即衬底100之间具有第二距离D2，所述第一距离D1大于第二距离D2，第一距离D1与第二距离D2之间的差值范围为10微米～100微米。

本实施例中，位于焊垫120内的第二凹槽103为折线形状，可以增加后续形成的布线金属层与焊垫120之间的接触面积，提高布线金属层与焊垫120之间的界面质量，提高电连接性能。

位于客户层110内的第二凹槽103与衬底100之间的第一距离D1较大，可以提高后续形成第三凹槽的可操作空间。

可以采用激光划线工艺形成所述第二凹槽103

请参考图9，在所述第一凹槽101、第二凹槽103和绝缘层102表面形成布线金属层104。

形成所述布线金属层104的方法包括：在所述第一凹槽101、第二凹槽103和绝缘层102表面形成金属层；图形化所述金属层，形成布线金属层104。

所述金属层的厚度不宜过大，避免在形成金属层的过程中，将第二凹槽103顶部开口堵住，在所述第二凹槽103内形成孔洞，影响金属层与焊垫120的接触质量。所述金属层可以采用溅射工艺形成，使金属层具有较高的均匀性，所述金属层的材料可以是铜、钨、铝、钛、铝镍合金、金等金属材料。

对金属层图形化之后，形成布线金属层104，所述布线金属层104包括位于基底第二表面12上的球下金属层部分和位于第一凹槽101和第二凹槽102内与焊垫120连接的外引线部分；所述外引线部分将球下金属层部分与焊垫120电连通。图形化金属层的过程是将金属层分割成多条相互断开的外引线和球下金属层部分。

由于第二凹槽103贯穿了不同芯片之间的焊垫120，在形成布线金属层104过程中，还需要将第二凹槽103内的金属层断开，避免不同芯片之间短路。

具体的，可以采用光刻工艺或湿法刻蚀工艺，图形化所述金属层，形成布线金属层104。

请参考图10，在相邻焊垫120之间的客户层110内形成第三凹槽105，所述第三凹槽105将第二凹槽103断开。图10为本实施例形成第三凹槽105后的俯视位置示意图（绝缘层和布线金属层未示出）。

由于所述第二凹槽103的宽度较小，在图形化金属层形成布线金属层104（请参考图5）很难将贯穿相邻焊垫120的第二凹槽103内的金属层完全断开，容易造成不同焊垫之间短路。所以，本实施例中，在形成布线金属层104之后，在相邻焊垫120之间的客户层110内形成断开所述第二凹槽103的第三凹槽105，从而可以避免不同焊垫上的第二凹槽内的金属材料连接而造成同一芯片内的不同焊垫之间的短路问题。

并且，所述第三凹槽105进一步将客户层110断开，可以进一步分散客户层110内的应力，提高了客户层110内应力释放的途径，从而可以避免客户层因为应力过大造成分层的问题。

可以采用激光划线工艺形成所述第三凹槽105。

请参考图11至图12，为本发明的其他实施例中形成第三凹槽105的俯视示意图。

图12中，由于该实施例中，第二凹槽103位于客户层110上的部分与衬底100之间的距离较远，客户层120上的相邻第二凹槽103之间的间距较小，从而可以使形成的第三凹槽105的长度范围较大，在形成第三凹槽的过程中，激光划线的可操作空间增大，可以避免形成第三凹槽105的过程中对衬底100侧壁表面的造成损伤。

在本发明的其他实施例中，在形成布线金属层104的过程中，如果能够确保第二凹槽103内与不同焊垫连接的金属层之间已经断开，也可以不形成所述第三凹槽105。

请参考图13，在所述布线金属层104表面形成阻焊层106，所述阻焊层106内具有开口107，所述开口107暴露出部分布线金属层104的表面。

所述阻焊层106所述阻焊层106覆盖布线金属层，所述阻焊层106可以采用与绝缘层102相同的材料，可以为光刻胶、硅胶等高分子有机绝缘聚合物材料，采用喷涂工艺或旋涂工艺形成所述阻焊层106。

所述阻焊层106内的开口107的位置为后续形成连接布线金属层104的焊球的位置。

形成所述阻焊层106的方法可以是在布线金属层104表面形成阻焊层材料之后，对所述阻焊层材料进行图形化，在后续需要形成焊球的位置处形成开口107。

所述阻焊层106可以保护布线金属层104不受后续工艺的影响，并且可以减少避免焊接点以外的金属暴露，在形成焊球的过程中造成短路问题。

请参考图14，在所述开口107（请参考图13）内形成位于布线金属层104表面的焊球108。

所述焊球108通过布线金属层104与焊垫120电连接。

具体的，可以采用丝网印刷技术和回流技术形成所述焊球108。

后续可以通过切割工艺，沿第一凹槽对基底进行切割，得到有球栅阵列的芯片级尺寸封装芯片，并将所述芯片通过焊球与PCB板以回流焊的方式进行电连接，然后填胶，实现信号的输入和输出。

现有技术中，在形成绝缘层之后，仅在焊垫上形成通孔，而保持客户层为整体，导致后续工艺在客户层内造成的应力无法释放，导致客户层内由于应力过大而分层，并且位于凹槽底部的焊垫容易在应力作用下被拉断，影响封装结构的可靠性。而本发明的实施例中，通过形成贯穿相邻焊垫及焊垫之间客户层的第二凹槽，将客户层断开。使客户层中产生的应力能够得到分散和释放，避免由于应力过大而造成客户层分层，以及焊垫与衬底连接处被断开的问题。

并且，本发明的实施例中，还可以在形成布线金属层之后，在客户层内形成断开第二凹槽的第三凹槽，避免由于第二凹槽内的金属材料连接而造成同一芯片内的不同焊垫之间短路的问题。

本发明的实施例还提供一种采用上述方法形成的封装结构。

请参考图14，所述封装结构包括：基底，所述基底包括：衬底100和位于衬底100表面的客户层110，所述客户层110的表面为基底的第一表面11，与所述第一表面11相对的衬底100的表面为第二表面12，所述客户层内110内形成有若干焊垫120；位于所述基底的第二表面12内的第一凹槽101，所述第一凹槽101底部暴露出若干焊垫120及部分客户层110的表面；位于所述第一凹槽101内壁表面的绝缘层102；沿焊垫120的排列方向，依次贯穿相邻焊垫120以及相邻焊垫120之间的客户层110的第二凹槽；位于所述第一凹槽101、第二凹槽以及绝缘层102表面的布线金属层104；位于所述布线金属层104表面的阻焊层106，所述阻焊层106内具有开口，所述开口暴露出部分布线金属层104的表面；位于所述开口内的布线金属层104表面的焊球108。

所述封装结构还包括：基板200，所述基底100的第一表面11与基板200压合。所述基板200的尺寸与基底100的尺寸相同，所述基板包括底板201和空腔壁202。

请参考图6，为本实施例中的所述第二凹槽103与焊垫120的俯视示意图。

所述第二凹槽103为直线形，所述第二凹槽103的宽度小于焊垫120的宽度。所述第二凹槽103沿焊垫120的排列方向，穿透绝缘层（图中未示出）并依次贯穿相邻焊垫和焊垫之间的客户层110。

本实施例中，所述第二凹槽103的延伸方向与第一凹槽101的延伸方向相同。在本发明的其他实施例中，所述第二凹槽103的延伸方向也可以为其他方向。

请参考图7和图8，为本发明的其他实施例中的第二凹槽103与焊垫120的俯视示意图。

图7中，所述第二凹槽103的宽度较大，在第二凹槽103的宽度方向上，所述第二凹槽103的宽度大于相邻焊垫120之间的距离，所述第二凹槽103去除了相邻的部分焊垫102以及所述相邻焊垫120之间的客户层110。由于所述第二凹槽同时去除了第二凹槽宽度方向上的相邻焊垫之间的客户层。在后续封装完成后对芯片进行切割，在客户层被去除的区域进行切割的过程中，切割过程不会暴露出客户层，从而不会出现客户层分层的问题。

图8中，位于所述客户层110内的部分第二凹槽103与衬底100之间的第一距离D1大于焊垫120内的部分第二凹槽103与衬底100之间的第二距离D2，第一距离D1与第二距离D2之间的差值范围为10微米～100微米。位于焊垫120内的第二凹槽103为折线形状，可以增加后续形成的布线金属层与焊垫之间的接触面积，提高布线金属层与焊垫之间的界面质量，提高电连接性能。

所述封装结构还可以包括：位于相邻焊垫120之间的客户层110内的第三凹槽，所述第三凹槽将第二凹槽及第二凹槽内的金属布线层断开。

请参考图10至图12，为所述第三凹槽105与焊垫120以及第二凹槽103之间的位置关系的俯视示意图。

所述封装结构内的客户层110被第二凹槽103及第三凹槽105断开，所述客户层110内的应力可以通过所述断开处分散并释放出去，从而避免由于应力过大导致客户层分层，以及焊垫120与衬底100连接处被断开的问题，可以提高封装结构的可靠性。

所述第三凹槽105将第二凹槽103及第二凹槽内的金属布线层断开，可以避免第二凹槽内的金属材料造成同一芯片内的不同焊垫之间短路的问题。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种芯片封装方法，其特征在于，包括：

提供基底，所述基底包括：衬底和位于衬底表面的客户层，所述客户层是指形成有器件的材料层，所述客户层的表面为基底的第一表面，与所述第一表面相对的衬底的表面为第二表面，所述客户层内形成有若干焊垫；

刻蚀所述基底的第二表面，形成第一凹槽，所述第一凹槽底部暴露出若干焊垫及部分客户层的表面；

在所述第一凹槽内壁表面及基底的第二表面上形成绝缘层；

形成第二凹槽，所述第二凹槽沿焊垫的排列方向，依次贯穿相邻焊垫以及相邻焊垫之间的客户层；

在所述第一凹槽、第二凹槽以及绝缘层表面形成布线金属层；

在所述布线金属层表面形成阻焊层，所述阻焊层内具有开口，所述开口暴露出部分布线金属层的表面；

在所述开口内形成位于布线金属层表面的焊球。

2.根据权利要求1所述的芯片封装方法，其特征在于，所述第二凹槽为直线形，所述第二凹槽的宽度小于焊垫的宽度。

3.根据权利要求1所述的芯片封装方法，其特征在于，所述客户层内的部分第二凹槽与第一凹槽侧壁之间具有第一距离，所述焊垫内的第二凹槽与第一凹槽侧壁之间具有第二距离，所述第一距离大于第二距离，第一距离与第二距离之间的差值范围为10微米～100微米。

4.根据权利要求1、2或3所述的芯片封装方法，其特征在于，采用激光划线工艺形成所述第二凹槽。

5.根据权利要求1所述的芯片封装方法，其特征在于，在第二凹槽的宽度方向上，所述第二凹槽的宽度大于相邻焊垫之间的距离，所述第二凹槽去除了相邻的部分焊垫以及所述相邻焊垫之间的客户层。

6.根据权利要求5所述的芯片封装方法，其特征在于，采用切割工艺或激光划线工艺形成所述第二凹槽。

7.根据权利要求1所述的芯片封装方法，其特征在于，还包括：在形成所述布线金属层之后，在相邻焊垫之间的客户层内形成第三凹槽，所述第三凹槽将第二凹槽及第二凹槽内的布线金属层断开。

8.根据权利要求7所述的芯片封装方法，其特征在于，采用激光划线工艺形成第三凹槽。

9.根据权利要求1所述的芯片封装方法，其特征在于，还包括：提供基板，将所述基底的第一表面与基板压合后，再形成所述第一凹槽。

10.根据权利要求1所述的芯片封装方法，其特征在于，所述绝缘层的材料包括高分子有机绝缘聚合物或无机绝缘介电材料。

11.根据权利要求10所述的芯片封装方法，其特征在于，采用喷涂工艺、旋涂工艺或化学气相沉积工艺形成所述绝缘层。

12.一种封装结构，其特征在于，包括：

基底，所述基底包括：衬底和位于衬底表面的客户层，所述客户层是指形成有器件的材料层，所述客户层的表面为基底的第一表面，与所述第一表面相对的衬底的表面为第二表面，所述客户层内形成有若干焊垫；

位于所述基底的第二表面内的第一凹槽，所述第一凹槽底部暴露出若干焊垫及部分客户层的表面；

位于所述第一凹槽内壁表面及基底的第二表面的绝缘层；

沿焊垫的排列方向，依次贯穿相邻焊垫以及相邻焊垫之间的客户层的第二凹槽；

位于所述第一凹槽、第二凹槽以及绝缘层表面的布线金属层；

位于所述布线金属层表面的阻焊层，所述阻焊层内具有开口，所述开口暴露出部分布线金属层的表面；

位于所述开口内的布线金属层表面的焊球。

13.根据权利要求12所述的封装结构，其特征在于，所述第二凹槽为直线形，所述第二凹槽的宽度小于焊垫的宽度。

14.根据权利要求12所述的封装结构，其特征在于，所述客户层内的部分第二凹槽与第一凹槽侧壁之间具有第一距离，所述焊垫内的第二凹槽与第一凹槽侧壁之间具有第二距离，所述第一距离大于第二距离，第一距离与第二距离之间的差值范围为10微米～100微米。

15.根据权利要求12所述的封装结构，其特征在于，在第二凹槽的宽度方向上，所述第二凹槽的宽度大于相邻焊垫之间的距离，所述第二凹槽去除了相邻的部分焊垫以及所述相邻焊垫之间的客户层。

16.根据权利要求12所述的封装结构，其特征在于，还包括：位于相邻焊垫之间的客户层内的第三凹槽，所述第三凹槽将第二凹槽及第二凹槽内的布线金属层断开。

17.根据权利要求12所述的封装结构，其特征在于，还包括：基板，所述基底的第一表面与基板压合。

18.根据权利要求12所述的封装结构，其特征在于，所述绝缘层的材料包括高分子有机绝缘聚合物或无机绝缘介电材料。