JP2007516602A - 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法 - Google Patents

流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法 Download PDF

Info

Publication number
JP2007516602A
JP2007516602A JP2006528176A JP2006528176A JP2007516602A JP 2007516602 A JP2007516602 A JP 2007516602A JP 2006528176 A JP2006528176 A JP 2006528176A JP 2006528176 A JP2006528176 A JP 2006528176A JP 2007516602 A JP2007516602 A JP 2007516602A
Authority
JP
Japan
Prior art keywords
chip
cap
hole
wafer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006528176A
Other languages
English (en)
Inventor
ハンプストン，ジャイルズ
タッカーマン，デイヴィッド・ビー
マクウィリアムズ，ブルース・エム
ハーバ，ベルガセム
ミッチェル，クレイグ・エス
Original Assignee
テッセラ，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/928,839 external-priority patent/US20050067681A1/en
Application filed by テッセラ，インコーポレイテッド filed Critical テッセラ，インコーポレイテッド
Publication of JP2007516602A publication Critical patent/JP2007516602A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00293—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/0585—Holders; Supports for surface acoustic wave devices consisting of an adhesive layer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1057—Mounting in enclosures for microelectro-mechanical devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0145—Hermetically sealing an opening in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

キャップ付きチップを製造する構造および方法が提供される。キャップ付きチップが、前面と、前面で露出された複数のボンドパッドとを有するチップを含む。キャップ部材が、上面と、上面の反対にある底面と、上面と底面との間に延在する複数の貫通孔とを有する。キャップ部材は、底面がチップに対面し、チップから間隔を置いて設けられてボイドを画定するようにチップに実装される。複数の導電性の配線が、少なくとも部分的に貫通孔を通ってボンドパッドから延在し、配線は、少なくとも部分的に貫通孔を通って延在する流動可能な導電性材料を含む。キャップ付きチップを形成し、複数のキャップ付きチップを同時に形成するさらなる方法が提供される。

Description

本発明は、マイクロ電子パッケージングに関する。マイクロ電子チップは、典型的には、対面する一般に平坦な前面および背面と、これらの表面間に延在する縁部とを有する薄いフラットな本体である。チップは、一般に、前面にコンタクトを有し、これらのコンタクトは、チップ内の回路に電気的に接続される。チップには、本明細書においてキャップまたはリッドと呼ばれる保護要素を前面の全てまたは一部にわたって設けることが必要なものもある。例えば、弾性表面波、いわゆる「ＳＡＷ」チップと呼ばれるチップは、前面に音響的活性領域を一部として含み、これらの領域は、キャップによって物理的および化学的ダメージから保護されなければならない。微小電気機械、いわゆる「ＭＥＭＳ」チップは、キャップにより覆わなければならない微視的な電気機械デバイス、例えば、マイクロホンなどの音響トランスデューサを含む。ＭＥＭＳおよびＳＡＷチップに使用されるキャップは、チップの前面から活性エリアのキャップの下方にある開いたガス入りまたは真空のボイド（void）へ間隔を置いて設けなければならないため、キャップは、音響的または機械的要素に触れない。光センシングチップおよび発光チップなどのある種の電気光学チップは、同様にリッドによって保護されなければならない感光性要素を有する。また、電圧制御発振器（voltage controlled oscillators：ＶＣＯ）にも、活性エリア上にキャップを配置する必要があるものもある。
小型ＳＡＷデバイスは、ニオブ酸リチウムまたはタンタル酸リチウム材料などの音響的活性材料から形成された、または組み込んだウェハの形態で作られ得る。ウェハは、多数のＳＡＷデバイスを形成するように処理され、典型的に、ウェハには、ＳＡＷデバイスと他の回路要素との間を電気的に接続するために使用される導電性のコンタクトも設けられる。このような処理の後、ウェハは、個々のデバイスを与えるように切断される。ウェハの形態で作製されたＳＡＷデバイスには、切断前に、ウェハの形態のままでキャップが設けられ得る。例えば、米国特許第６，４２９，５１１号明細書（以下、「'５１１特許」と呼ぶ）に開示されているように、シリコンなどの材料から形成されたカバーウェハが、多数の中空突出部を形成するように処理された後、活性材料ウェハの上面に接合され、中空突出部を活性ウェハに対面させた状態にすることができる。接合後、カバーウェハは、突出部へ下方にカバーウェハの材料を除去するように研磨される。これにより、活性材料ウェハ上にキャップとして突出部が適所に残り、したがって、各ＳＡＷデバイスの活性領域がキャップによって覆われた複合ウェハが形成される。
このような複合ウェハは、個々のユニットを形成するように切断され得る。このようなウェハを切断することによって得られるユニットは、チップキャリアまたは回路パネルなどの基板上に実装され、実装後、活性ウェハ上のコンタクトへのワイヤボンディングによって、基板上のコンダクタに電気的に接続され得るが、これを行うためには、キャップがワイヤボンディングプロセスに対応できるほど十分なサイズの孔を有する必要がある。これにより、各ユニットを形成するのに必要な活性ウェハの面積が増大し、追加の動作が必要となり、ユニットそのものより著しく大きなアセンブリになってしまう。
’５１１特許によって開示された別の形態において、端子が、キャップの上面に形成され、例えば、アセンブリ前にカバーウェハに形成された金属製ビア（via）によって、切断前に活性ウェハ上のコンタクトに電気的に接続され得る。しかしながら、キャップ上の端子および活性ウェハ上のコンタクトに端子を接続するためのビアを形成するには、比較的複雑な段階のステップを踏む必要がある。
ＭＥＭＳデバイスの端子を設ける際に、同様の問題が生じる。上記および他の理由から、ＳＡＷ、ＭＥＭＳ、電気光学および他のキャップ付きデバイスをパッケージングするためのプロセスおよび構造のさらなる改良が望まれる。
キャップおよびキャップウェハ、およびリッドおよびリッドウェハに関して本明細書において用いる場合、「上面」という用語は、キャップの外面を指し、「底面」という用語は、キャップの内面を指し、キャップの内面および外面は、キャップがチップに結合される形態に関係する。別の言い方をすれば、キャップの外面は、前面、すなわち、チップの当接面から見て外方に向くのに対して、キャップの内面は、チップの前面または当接面の方に向く。チップとキャップの両方を含むキャップ付きチップ構造が、裏返されて実装されたとしても、キャップの外面を上面と呼び、キャップの内面を底面と呼ぶため、上面は、下向きに面し、プリント回路パネルなどの別の物品に結合される。
本発明の１つの態様によれば、キャップ付きチップが、前面と、前面で露出された複数のボンドパッドとを有するチップを含む。キャップ付きチップは、上面と、上面の反対にある底面と、上面と底面との間に延在する複数の貫通孔とを有するキャップ部材を含む。キャップ部材は、底面がチップに対面し、チップから間隔を置いて設けられてボイドを画定するようにチップに実装される。複数の導電性の配線が、少なくとも部分的に貫通孔を通ってボンドパッドから延在し、配線は、少なくとも部分的に貫通孔を通って延在する流動可能な導電性材料を含む。
本発明の好ましい態様によれば、キャップ付きチップが、チップとキャップ部材との間に延在するシールをさらに含み、このシールは、配線の少なくとも一部分を取り囲む。好ましくは、流動可能な導電性材料は、貫通孔を密封する。流動可能な導電性材料は、好ましくは、貫通孔を取り囲むキャップ部材の部分を濡らす。キャップ部材は、上面から底面へ延在する壁をさらに画定してもよく、壁は、各貫通孔を取り囲み、流動可能な導電性材料は、壁を濡らす。
１つの好ましい態様によれば、キャップ部材は、流動可能な導電性材料による濡れ性のない構造材料と、壁を覆う流動可能な導電性材料による濡れ性のある材料から形成されたライナ（liner）とを含む。
１つの好ましい態様において、流動可能な導電性材料は、はんだである。
本発明の特定の好ましい態様によれば、配線は、チップの前面から貫通孔内に上向きに突出する特徴を含む。
本発明の１つの好ましい態様において、配線の少なくともいくつかは、キャップ部材の１つ以上の縁部で露出されるため、露出された垂直方向の配線構造は、縁部ユニット接続を画定する。
貫通孔は、好ましくは、上面から底面の方へ小さくなる方向と、底面から上面の方へ小さくなる方向のうち少なくとも１つの方向にテーパー状にされる。
特定の好ましい態様によれば、キャップ付きチップは、キャップ部材、チップ、およびキャップ部材とチップとの間隔を制御するためのシールのうちの少なくとも１つに含まれたスペーサ要素をさらに含む。
本発明の別の態様によれば、キャップ付きチップの形成方法が提供される。このような方法は、キャップ部材の底面が、チップ部材の前面の方へ下向きに面し、キャップ部材の上面が、チップ部材から見て外方に上向きに面するように、キャップ部材をチップ部材に組み立てるステップを含む。これは、キャップ部材の上面と底面との間に延在する貫通孔がチップ部材の導電性特徴部分と整合されるように、そして、キャップ部材の底面が整合された貫通孔および導電性特徴部分を含む少なくともいくつかの領域においてチップ部材の前面から間隔を置いて設けられるように実行される。流動可能な導電性材料を貫通孔に供給し、流動可能な導電性材料を貫通孔に流入させることによって、少なくとも部分的に貫通孔を通って導電性特徴部分から延在する電気的接続が形成される。
本発明の好ましい態様によれば、流動可能な導電性材料の供給ステップは、キャップ部材の上面から貫通孔に流動可能な導電性材料を導入するステップを含む。
好ましくは、流動可能な導電性材料の流入ステップは、流動可能な導電性材料を貫通孔へ下向きに流入させて、チップ部材の導電性特徴部分と接触させるステップを含む。
１つの好ましい態様によれば、チップの導電性特徴部分は、好ましくは、チップ部材の前面から貫通孔内に上向きに突出する特徴を含む。
好ましくは、導電性特徴部分は、キャップ部材の底面の下方に間隔を置いて設けられ、流動可能な導電性材料の流入ステップは、導電性特徴部分に接触するように、貫通孔で底面から下向きに突出するメニスカスを形成するステップを含む。
本発明の好ましい態様によれば、流動可能な材料の流入ステップは、流動可能な材料が貫通孔の境界となる壁を濡らすようにするステップを含む。
好ましい態様によれば、本方法は、好ましくは、電気的接続の形成前に、キャップ部材上の濡れ性のある領域と、導電性特徴部分に接触する濡れ性のある領域と、貫通孔に自己整合された濡れ性のある領域とを同時に形成するステップをさらに含む。
このような態様において、チップは、弾性表面波（ＳＡＷ）デバイスを含み、導電性特徴部分は、濡れ性のある領域の形成前に、はんだによる濡れ性のないボンドパッドを含む。
さらなる好ましい態様によれば、流動可能な導電性材料の流入ステップは、キャップ部材の濡れ性のある領域にはんだボールを配置するステップと、整合されたキャップ部材およびチップを加熱して、はんだボールのはんだに、キャップ部材の濡れ性のある領域をチップの濡れ性のある領域に接合させるステップとを含む。このステップは、好ましくは、窒素雰囲気中など、フラックスレスで実行される。
図１〜図３Ｄは、キャップ付きチップと、本発明の１つの実施形態によるキャップ付きチップの作製方法のステージとを示す。特に、図３Ｃは、キャップ付きチップ２００を示す断面図であり、図３Ｄは、キャップ付きチップに含まれたチップの表面に設けられた配線およびシールを示す平面図である。
ＳＡＷデバイスおよびＭＥＭｓなどの特定のタイプのデバイスは、デバイスの寿命にわたって適切に機能するために密閉される必要がある。多くのシリコン半導体デバイスの場合、ヘリウムの漏えい率が１×１０-8Ｐａ ｍ3／ｓｅｃを下回るパッケージは密閉性があるとみなされる。電気光学デバイスなどの他のデバイスは、密閉性が不要であるが、粒子が電気光学デバイスの表面に達しないようにする１つの方法として、保護用のリッド、例えば、光学的に透過性のものの下にパッケージングされることが最良である。
キャップ付きチップの形成方法において、例えば、多数キャップ収容要素１００またはウェハに含まれるような複数のキャップ１０２が、複数のチップ、例えば、チップを含むウェハに同時に実装され、次いで、図３Ｃに最良に示すように、チップは、ユニット３００を形成するように切断される。図１に示すこのような方法において、キャップ要素１００は、境界１０１で結合された複数のキャップ１０２を含む。キャップ要素１００は、剛性のものであっても、ある程度可撓性のものであってもよく、その構成材料として種々の材料が利用可能である。１つの実施形態において、キャップ要素１００および結合されるチップの面積がかなり大きい場合、キャップ要素１００は、本質的に、１つ以上の材料か、または熱膨張率（coefficient of thermal expansion：以下、「ＣＴＥ」と呼ぶ）がキャップを付けるチップのものと同様の材料の組成からなる。例えば、キャップ要素１００は、セラミック、金属やガラスや半導体材料などの１つ以上の材料を含むか、またはそれらからなるものであってもよい。チップが、シリコンウェハまたはＣＴＥが比較的低い他のこのような半導体ウェハ上に設けられる場合、キャップ要素１００は、シリコンまたは他の半導体、アルミニウム、ニッケルおよび鉄の合金や、ニッケルおよびコバルトの合金などのＣＴＥが特に低いものを含むニッケル合金などのＣＴＥが一致する材料からなり得る。他のＣＴＥが一致する金属はモリブデンを含む。
デバイス領域２０８が、ＳＡＷデバイスを含む場合、キャップ要素は、ＣＴＥがＳＡＷデバイスのものに一致する材料から作られることが望ましい。このようなＳＡＷデバイスが、タンタル酸リチウムウェハに作製される場合、キャップ要素の好ましい選択肢はアルミニウムである。その理由として、アルミニウムのＣＴＥは、ＳＡＷデバイスのものと同様であること、弾性率が低いこと、「陽極処理（anodizing）」などのプロセスによって、絶縁体である酸化アルミニウムを形成するためにアルミニウムを酸化可能であることが挙げられる。このようにして、上面、底面、および貫通孔に絶縁層が形成され、この絶縁層により、引き続き形成される電気配線のそれぞれを互いに絶縁する。
図１にさらに示すように、キャップ要素１００およびその各キャップ１０２が、上面１０５および底面１０３を有する。図示したような１つの実施形態において、上面および底面は、それぞれの平面を画定する。貫通孔１０４がキャップ要素１００に設けられ、キャップ要素１００は、一般に、１つのチップ当たり１つ以上の貫通孔を有する。貫通孔は、特定の材料またはキャップ要素をなす材料に適した任意の技術によって設けられる。例えば、キャップ要素１００が、主にシリコン、金属、セラミックおよびガラスから作られる場合、貫通孔は、エッチングまたはドリリングなどのサブトラクティブプロセスによって設けられ得る。あるいは、キャップ要素１００がポリマーを含む場合には、貫通孔は、成形プロセスを介して設けられることがより望ましい。図１に示す実施形態において、キャップ要素１００は、ガラス、セラミックまたはシリコンウェハなどの誘電体または半導体材料から主になる。このような材料のウェハに適用される典型的なエッチング方法により、貫通孔が、図示したように、一方の表面から他方の表面へ小さくなるようにテーパー状にされ、実質的に円錐台形状になる。図１に示すこの実施形態において、貫通孔は、上面から底面へ向かう方向に小さくなるようにテーパー状にされる。図１に示す実施形態において、接合層、例えば、例示的に、はんだ、錫、または共晶組成などの可融性媒体による濡れ性のある領域１０６が、貫通孔１０４の側壁１０７に設けられる。貫通孔のテーパー状のプロファイルは、一般に、堆積によって貫通孔１０４の側壁１０７に濡れ性のある領域を形成しやすくする。適切な接合層は、キャップ要素の材料およびボンドを形成するために使用される可融性材料によって様々である。特定の可融性媒体は、形成されるボンドのインピーダンス特性に影響を与えることもある。低融点の錫ベースのはんだなどの可融性媒体および半導体、セラミックまたはガラスキャップ要素１００とともに使用する場合、１つの例示的な接合層が、貫通孔１０４の側壁上にある０．１μｍ厚みのチタン層と、チタン層上にある追加の０．１μｍの厚みのプラチナ層と、プラチナ層上にある０．１μｍ厚みの露出された金層とを含む。
図２Ａに示すように、キャップ要素１００は、ウェハ２０１またはウェハの部分に含まれるような複数の取り付けチップ２０２に整合され、密封媒体２０６によってウェハに密封される。密封部材２０６は、例示的に、接着剤、ガラス、特に、低融点を有するもの、はんだなどの可融性材料、または要素への拡散接合材を形成する別の材料を含み、例えば、密封媒体は、図３３〜図３６Ｂを参照しながら以下に図示し記載するように、接合リングへの接合材を形成するようなものであってもよい。密封材料は、好ましくは、以下の材料、すなわち、熱可塑剤、接着剤、および低融点ガラスのうちの任意の１つ以上などの材料を含み、これらの材料は、典型的に、メタライゼーションを介在させることなく、チップの前面６０１にキャップの底面５０２を直接接合する。他の場合には、チップの前面６０１に設けられたメタライゼーション、例えば、密封リング８０２と、キャップ５００の底面に設けられた対応するメタライゼーション８０４を用いて拡散接合材を形成可能なはんだ、共晶組成または１つ以上の金属によって接合が実行されてもよい。密封材料が、はんだフロー温度と一致する取り付け温度を有する場合、シールは、キャップの隣接する底面として形をなし、チップの前面は、はんだの高さを低くすることによって近くなる。
また、ウェハ２０１は、図２Ｂの平面図にも示されている。例示的に、ウェハは、シリコン、シリコンの合金、他のＩＶ族半導体、ＩＩＩ〜Ｖ族半導体、およびＩＩＩ〜ＶＩ族半導体を含むが、これらに限定されるものではない少なくとも１つの半導体材料層を含む多数の利用可能なタイプのウェハの１つである。各チップ２０２は、例えば、チップの半導体材料に一体形成された１つ以上の能動または受動デバイスを含む半導体デバイス層に設けられた半導体デバイス領域２０４を含む。このようなデバイスの例は、ＳＡＷデバイスや、ＭＥＭＳデバイスや、ＶＣＯなどのマイクロ電子または微小電気機械デバイス、および電気光学デバイスを含むが、これらに限定されるわけではない。このようなデバイスが存在する場合、底面１０３は、キャップ要素１００とチップ２０２との間にガス入りボイドまたは真空ボイド２１４を画定するように、チップ２０２の前面２１６から間隔を置いて設けられる。各チップ２０２のデバイス領域２０４は、各チップの前面２１６のボンドパッド領域に配置されたボンドパッド２０８に、ワイヤリング２１０によって伝導的に接続される。いくつかのタイプのチップにおいて、ボンドパッド２０８は、前面に露出されたはんだ濡れ性のある領域を含む。１つの実施形態において、デバイス領域２０４は、ＳＡＷデバイスを含み、密封媒体は、ボンドパッド２０８およびデバイス領域２０４を取り囲んで各キャップ１０２を各チップ２０２に密閉するように、環状またはリング状のパターンに配置される。
図３Ａ〜図３Ｃは、各チップ２０２のボンドパッド２０８から貫通孔１０４内に延在する導電性の配線３０３が形成されるさらなるステージを示すさらなる断面図である。図３Ａに示すように、キャップ要素１００の上面１０５にある貫通孔１０４に、塊、例えば、流動可能な伝導媒体のボール３０２が与えられる。例示的に、ボール３０２は、はんだ、錫、または共晶組成などの可融性導電性材料を含む。可融性材料の塊３０２は、図示するように、貫通孔１０４内にある程度留まるようにキャップ要素１００に配置されてもよい。可融性材料３０２が、はんだボールまたは他の可融性材料のボールである場合、ボールは、キャップ要素上にスクリーン収容孔を配置および整合し、導電性配線が形成されることになる各貫通孔に１つのこのようなボールが留まるまで、ボールがスクリーンの孔を通って貫通孔１０４内に落ちるようにすることで、キャップ要素の貫通孔またはその中に配置され得る。その後、図３Ｂに示すように、ボールの可融性材料は、ウェハのチップ２０２のボンドパッド２０８へのボンドを形成するようにされる。例えば、導電性材料が、はんだ、錫、または共晶組成などの可融性材料である場合、直接、または材料が流れる点までキャップ要素およびチップを加熱することによって、ボールに熱が加えられる。このプロセスの結果として、可融性材料は、メタライゼーション１０６へと流れて濡らし、ボンドパッド２０８へ流れて濡らし、チップ２０２のボンドパッド２０８へのボンドを形成する。このプロセスの別の結果として、可融性導電性材料３０４は、１つにまとめられた固体の導電配線３０３を形成し、この配線は、ボンドパッド２０８から貫通孔内に延在して、可融性導電性材料の固体塊を形成する。このように形成された導電性の塊は、貫通孔を密封し、キャップの下にあるボイド２１４と、貫通孔の上方に存在する周囲媒体とを分離するように、貫通孔の全幅にわたって延在する。
その後、キャップ要素１００およびウェハ２０１によって形成されたアセンブリは、境界１０１を画定するダイシングレーンで個々のキャップ付きチップに切断され、図３Ｃに、そのうちの１つが示されている。
図３Ｄの平面図は、完成したチップ２０２の表面上にある特徴を示し、この特徴は、チップ２０２のデバイスエリア２０４と、チップのボンドパッドに結合された配線３０３と、ボンドパッドおよびデバイスエリア２０４を取り囲む環状または「リング状」の構造として配置されたシール２０６とを含む。
上述した処理に関して、要求されたクリーンルームレベル、すなわち、空気中および施設の表面上の汚染粒子の最大濃度を指定するレベルが、処理ステージ中に変動するため、様々な処理ステージが異なる施設で任意選択的に実行され得ることに留意されたい。さらに、処理ステージのいくつかが、ある処理ステージの実行用の施設で最良に実行される。さらに、好ましい実施形態において、特定の処理ステージで欠陥であることが決定された製品および材料をプロセスストリームからなくすために、処理の中間結果に関するテストが実行される。
このようにして、上記に記載したプロセスに関して、施設でキャップ要素、例えば、キャップ要素によって覆われるチップ収容ウェハと適合するような大きさの寸法を有するキャップウェハを作製できる。一例として、このようなキャップ要素は、ブランクウェハから作製され、新しいウェハか、または場合によっては、前の処理からリサイクルされたウェハのいずれかであり得る。キャップ要素は、貫通孔を形成するための処理を受け、次いで、品質基準、例えば、配置、位置、アライメント、ピッチ、深さ、側壁角度など、および品質を保証するためのいくつかの他の基準の任意のものに確実に適合するようにテストされる。同一または別の施設のいずれかにおいて、貫通孔が、濡れ性のある領域、例えば、貫通孔の側壁上のアンダーバンプメタライゼーション（under bump metallization：以下、「ＵＢＭ」と呼ぶ）を含む場合、濡れ性のある領域を形成するための処理が実行される。使用される技術、キャップ要素の特徴のサイズ増大、およびそれに要する耐性により、これらの特定のステップは、半導体デバイスの製造に合わせる必要がない施設において実行され得る。しかしながら、このようなステップは、必要に応じて、半導体製造施設において実行され得る。再度述べるが、この処理の終わりにおいて、キャップ要素の濡れ性のある領域が品質基準に確実に見合うように、テストが任意選択的に実行される。
その後、キャップ要素とチップ収容ウェハが、図２Ａを参照しながら上述したような処理に従って結合され、このような結合プロセスは、クリーンルームレベルが高い施設で実行されることが好ましい。例えば、このようなプロセスは、チップウェハが作られる施設などの半導体製造施設において実行されることが望ましい。チップが、イメージングセンサなどの光学的に活性な要素を含む場合、ダスト汚染を回避するために、チップウェハ上にカバーとしてキャップ要素を実装することが一番重要であるため、各キャップチップの導電性配線３０３（図３Ｂ）を完成させるための処理が、必要に応じて、後の処理まで延期され得る。しかしながら、チップが、ＳＡＷデバイス、ＭＥＭデバイス、または密閉パッケージングを必要とする他のこのようなデバイスを含めば、後続する処理ステージ中にＳＡＷデバイスを保護するシール材を形成するために、この時点でも導電性配線３０３を形成することが望ましい。再度言うが、後続する作製ステージへ進む前に、品質基準が確実に満たされるように、何らかのテストが実行されることが望ましい。次いで、まだ形成されていなければ、電気配線を形成し、必要であれば、任意のさらなる密封を与えるための後続処理が実行される。このような処理は、半導体製造施設ではなく別の施設、および半導体製造施設のものと同等の高さが要求されないクリーンルームレベルにおいて実行され得る。
同様に、他の要素、例えば、光学レンズやインタポーザ要素や熱伝導要素などを追加することなどによって、パッケージングを完了するための後続処理、および、例えば、図７Ｃ〜図１１Ｂまたは図１６〜図１７を参照しながら以下に記載するプロセスなどのパッケージングされたチップを回路パネルに実装するための処理は、同じ施設で実行される必要はない。このような後続処理は、キャップ要素がチップ収容ウェハに実装されるものと同じクリーンルームレベルを有さない環境で実行でき、このステップは、半導体製造施設において実行されることが好ましい。
前述したように、チップウェハへのキャップ要素の実装は、あるタイプのチップ、特に、ＳＡＷデバイス、ＭＥＭデバイス、および光学デバイスを含むもののパッケージングには特に有益であり、汚染源を最小限に抑えたままである半導体製造施設のクリーンルーム環境において、このような処理を効率的に実行できることにより、結果的に歩留まりが上がる可能性がある。特に、パッケージングプロセスにおいて可能な限り早い時点で、チップの前面にキャップやリッドを取り付けることによって、電荷結合素子（ＣＣＤ：ｃｈａｒｇｅ−ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ）アレイなどのイメージングセンサを含むチップをダストや他の粒子汚染から保護することが特に望ましい。このようなイメージングセンサは、チップのイメージングデバイスアレイを含み、その上に、バブル状のマイクロレンズアレイを含む層がデバイスアレイに接触して形成される。マイクロレンズアレイは、典型的に、デバイスアレイのピクセルユニット当たり１つのマイクロレンズを含み、ピクセルユニットは、両側に数ミクロンの寸法を有する。さらに、このようなマイクロレンズは、製造後にダストが付着しやすい粘着性のある材料からなることが多い。粒子およびダストは、イメージングセンサ上に直接定着してしまうと、イメージングセンサのピクセルエリアの一部分を不明瞭にしてしまい、センサによって取り込まれた画像は、ブラックスポットまたは劣化した画像を呈してしまう。
しかしながら、マイクロレンズの形状とその数、およびマイクロレンズを作るために使用された材料の粘着性により、このようなマイクロレンズを有する典型的なイメージングセンサの表面に定着するダストや他の粒子を除去することは事実上不可能である。このように、パッケージングプロセス中など、マイクロレンズアレイの形成後の任意の時間にイメージングセンサに定着する任意の粒子により、イメージングセンサが欠陥になり、破棄されなければならない。これにより、従来のチップオンボード技術によりパッケージングされた場合、このようなイメージングセンサチップの最終パッケージングチップの歩留まり率が、各ウェハに作製されたチップのわずか８０％〜８５％である理由が説明される。
一方で、チップの外面の上方の透明なキャップまたはカバーに定着する粒子およびダストは、キャップの外面がデバイスの焦点面の外側にあるため、画像の一部分を不明瞭にしてしまう。最悪の場合、カバー上に粒子が定着すると、イメージングセンサの一部分に達する光強度がわずかに低くなる。わずかに低くなった光強度は、イメージングセンサによって取り込まれた画像の品質にまれに影響を及ぼすことがある。さらに、本明細書に記載するように、キャップまたはカバーは、チップのイメージングセンサ上に実装されるのに対して、チップは、ウェハ形態で取り付けられたままであり、すなわち、ウェハは個々のチップにダイシングされる。キャップの実装は、例えば、チップウェハが半導体製造施設を離れる前に、ウェハを作製するために使用されるものと実質的に同じレベルのクリーンルーム環境において実行されることが好ましい。このようにして、ダストおよび粒子は、チップのイメージングセンサの表面に到達できないようにされる。さらに、チップは、このような透明のキャップによって保護されると、ダストなどの粒子が上面に到達すれば、カバーの上面を洗浄することが可能になる。これは、透明なキャップが、イメージングセンサのバブル状のマイクロレンズのトポグラフィーとは異なり、実質的に平坦にされ得、典型的に、溶剤によって容易に洗浄されるガラスなどの材料で作られるためである。透明なキャップウェハがチップウェハに実装されると、イメージングセンサが直接ダスト汚染される可能性が事実上なくなるため、パッケージングサイクルの早い時点で透明なカバーが設けられるイメージングセンサチップの歩留まり率は、９７％〜９９％になる。このような場合、欠陥率は、もはやイメージングセンサの汚染が主な原因ではなく、電気的な機能性などの他の理由による。
ウェハ２０１にキャップ要素１００が結合され、そこに導電性配線３０４が形成される前に、チップ収容ウェハ２０１（図３Ｂ）に、ウェハレベルテストが実行される。「ウェハレベルテスト」とは、チップが個々のチップに切断される前に、チップに一般に実行されているようなテストを指す。「チップレベルテスト」と通常呼ばれるさらに大規模なテストは、チップがウェハから切断され、個々のチップとしてパッケージングされた後のみ、典型的に実行される。
ウェハレベルテストは、典型的に、電気的導通などの基本機能および各チップの基本機能動作のテストを行う。このようなテストは、欠陥であると後で決定されたパッケージングチップコストをなくすために、各チップを個々にパッケージングする前に実行されることが望ましい。このように、初期ウェハレベルテストをパスしたチップ、すなわち、「品質保証チップ」に対してのみ、チップのパッケージングを完了するためのステップを実行することが望ましい。「品質保証チップ」に対してのみパッケージングを完了することによって、不必要なパッケージング動作および／またはパッケージング動作の手直しが回避される。
ウェハレベルテストは、一般に、ほとんど時間がかからず、チップレベルテストより、テストされるチップ当たりの時間量が１００倍少ない。しかしながら、ウェハの表面を機械的にプローブ可能な機器によって実行されたウェハレベルテストのチップ当たりのコストは、チップレベルテストを実行するのに必要なチップあたりのより大きな時間量にかかわらず、チップレベルテストのコストと等しいか、それを超え得る。ウェハ表面上のコンタクトを正確に機械的にプローブする必要がある特別な機器は非常に高価である。また、この理由から、このような特別な機器は、典型的に、製造施設内で資源制約も受ける。さらに、チップ当たりより少ない数のコンタクトは、一般にチップレベルテストの場合より、このような機器によって同時に接触可能であり、チップは、テスト用のソケットに一般に配置される。ウェハレベルテストのコストに影響を及ぼす別の要因は、ウェハのコンタクトをプローブするために使用される特別な機器が、一度に単一のチップ、最大限でも、一度に数枚のチップに制限される。
一方で、本明細書、例えば、図１〜図３Ｄに記載するように、ウェハ形態のキャップ付きチップまたはウェハ形態のリッド付きチップに処理されるチップは、上述した機械プロービング機器より潜在的に安価であるテスト機器を用いて、ウェハレベルでテスト可能であり、その理由として、チップの配線が、キャップウェハの上面に配置され、その理由から、チップレベルテストを実行するために使用されるものに類似した機器によってプローブ可能であることが挙げられる。例えば、キャップウェハの上面または外面は、テスト機器の当接誘電体要素によって機械的に接触可能であり、テスト機器のコンタクトは、機械力などによって、ウェハの複数チップの導電性配線と接触した状態に保たれる。このようにして、各キャップ付きチップ３００の配線３０３を介して、ウェハ２０１（図３Ｂ）の形態に取り付けられたままの複数のチップに印加される電圧および／または電流によって、テストが実行される。このように、各ウェハの複数のチップが同時にテストされ、上述したテスト機器より安価であり得る機器を用いて、良好であるか欠陥であるかが決定され、その理由は、ウェハ表面を機械的に直接プローブする必要性がなくなるためである。特定の実施形態において、「ウェハレベルテスト」として一般に実行されるよりも多くのテストサブセットが、キャップ付きチップに対して実行される。これは、キャップ付きチップを含むウェハが、上述した機械プロービング機器より安価なテスト機器によってテストできるため可能である。さらに、より多くのチップを一度にテストできることで、より安価なテスト機器を用いて、同じ総テスト時間量に対して、より多くのテストをチップごとに実行できる。非常に好ましい実施形態において、キャップ付きチップは、キャップ付きチップ収容ウェハから個々のキャップ付きチップにチップが切断される前に、チップレベルテスト中に通常実行される同じ機能の全てまたはほぼ全てに対して、このような機器においてテストされる。
図３Ｅおよび図３Ｆは、上述した実施形態の１つの変形例を示し、同図において、キャップ付きチップの電気配線３５０を隣接する電気配線から分離するように、チップ２０２とキャップ１０２との間に密封材料が配置される。
図３Ｅおよび図３Ｆは、このようなキャップ付きチップの断面図と、線３Ｆ−３Ｆに沿って切り取った図３Ｅに対応する平面図である。この実施形態において、キャップ付きチップ３４０は、上記実施形態にあるように、チップ２０２のデバイスエリア２０４を取り囲むが、電気配線２５０のエリアも包囲する密封材料３４６を含む。密封材料は、絶縁性材料であり、例えば、非導電性ポリマー、例えば、エポキシや他の接着剤などの接着剤、熱可塑剤、ガラス、例えば、上述したような低融点ガラスなどであることにより、密封材料は、電気配線の隣接する配線間に隔離媒体を与える。
図３Ｅにさらに示すように、任意選択的に、チップ２０２の前面にシールリング層３４２が配置されることにより、密封材料３４６は、シールリング層３４２に付着する。シールリング層は、密封材料が、シールリング層を優先的に濡らし、ボンドを形成するように、密封材料３４６による濡れ性のある表面を与える。キャップ付きチップは、任意選択的に、密封材料が、チップ２０２のデバイスエリア２０４の方へ濡れ性のあるシールリング層を越えて流れないようにするために使用されるガードリング３４８を含む。ガードリングは、密封材料による濡れ性のない表面を与える。ある材料は、他の材料に対して濡れ性のない表面を与える。例えば、ポリテトラフルオロエチレン（ＰＴＦＥ）は、ほとんどの他の材料が付着せず、または濡れない表面を与える。１つの実施形態において、ガードリング３４８は、その露出表面で材料としてＰＴＦＥを含む。同様のシールリング層およびガードリングが、任意選択的に、キャップの対面する表面１０３上に設けられる。
本明細書において、個々のチップおよび個々のキャップに対して、プロセスおよび添付の図面が一般に記載されているが、特段の記載がない限り、多数の取り付けチップ、例えば、ウェハと、キャップ要素の多数の取り付けキャップ、例えば、キャップウェハとの同時処理に適用することも理解されたい。
図３Ｇ〜図３Ｈは、図３Ｅ〜図３Ｆに示すキャップ付きチップを作製するための１つのオプションを示す。上述した実施形態にあるように、この実施形態は、複数のキャップを含むキャップ部材に、複数のチップを含むチップ部材を同時に実装した後、結果的に得られた結合された物品が、個々のキャップ付きチップを与えるように切断される１つの方法として実施されることが好ましい。図３Ｇに示すように、絶縁用の密封材料３４６は、チップ２０２またはキャップ１０２の表面上に配置される。次いで、予め形成された貫通孔を有するキャップは、密封材料３４６が、シールリング層３４２を含むが、ガードリング３４８を濡らさない、キャップ１０２とチップ２０２のそれぞれのエリアと接触し、そのエリアを濡らすようにチップに並列して整合される。その結果、密封材料は、コンタクト、例えば、チップ２０２のボンドパッド２０８に流れ、その上に配置される。
その後、図３Ｈに示すように、ボンドパッド２０８上に配置された望ましくない密封材料３４６を除去するためのプロセスが実行される。このようなプロセスは、使用される特定の密封材料に合わせられることが好ましい。例えば、密封材料がガラスである場合、このプロセスは、異方的に実行されることが好ましいエッチング、例えば、反応性イオンエッチング、スパッタエッチング、または主に垂直方向での材料の除去を含む他のプロセスなどによって実行されることが好ましい。しかしながら、別の実施形態において、エッチングプロセスは、高度に異方的である必要はない。エッチングプロセスは、密封材料の相対的な厚み３５２が、ボンドパッド２０８の隣接するパッド間の寸法３５４（図３Ｆ）より比較的小さければ、エッチングプロセスは、一般に異方的なプロセスであってもよい。このように、ボンドパッド２０８の上部から密封材料３４６を除去しても、隣接する電気配線が互いに接触するほど広いエリアにはならない。特定の実施形態において、密封材料が有機材料、例えば、接着剤や熱可塑剤などのポリマーである場合、「プラズマアッシング」プロセスによって除去が実行され、このプロセスにおいて、プラズマエッチングにより、ポリマーは、灰のような物質に変化し、ボンドパッド２０８の表面が露出して残される。その後、導電配線３５０は、上述したプロセスの１つなどのプロセスによって形成される。
図３Ｉ〜図３Ｎは、図３Ｅ〜図３Ｈを参照しながら上述したものに類似したキャップ付きチップを製造するための別のプロセスを示す。図３Ｎに示すような完成したキャップ付きチップを参照すると、この実施形態は、密封材料３５６が、自溶アンダーフィルである点で、それらの図に記載した実施形態と異なる。自溶アンダーフィル（self-fluxing underfill）とは、チップの前面と、フリップチップ式にチップが実装されるパッケージング要素との間の空間を充填するためによく使用される絶縁性材料である。典型的に、自溶アンダーフィル材料は、エポキシベースの材料であり、この材料は、標準周囲温度、またはわずかに高い温度で適用される場合は粘着性があるが、熱を加えると固体塊に硬化する。この材料の自溶性質は、この材料の存在下で物品がはんだ付けされると、この材料がフラックスとして機能するようにさせる組成の成分に関係する。別の言い方をすれば、自溶アンダーフィル材料は、反応性生物、例えば、この材料と接触させて実行されるはんだ付けプロセスからの酸化生成物を運び去る。図３Ｎに示す特定の実施形態において、自溶アンダーフィル材料は、密封リング層３４２と接触させて配置され、ガードリングによってチップのデバイスエリア２０４と接触しないようにされる。密封リング層は、図３Ｅ〜図３Ｆを参照しながら上述した密封リング層およびガードリングに類似している。また、キャップ部材１００の下側１０３（底側）に、同様の密封リング層（図示せず）およびガードリング（図示せず）が配置されてもよい。
以下、図３Ｉ〜図３Ｎを参照しながら、このような自溶材料を用いてキャップ付きチップを形成するプロセスについて記載する。図３Ｉに、キャップ付きチップを作製する際の初期ステージを示す。このようなステージにおいて、複数のキャップ１０２を含むキャップ部材１００が、複数の取り付けられたチップ２０２を含むチップ部材２００と整合され、その上に配置される。例えば、キャップ部材１００およびチップ部材２００は、取り付け具で一緒に保持され得る。その後、図３Ｋに示すように、キャップの貫通ビアは、可融性導電性媒体、例えば、はんだ、錫、共晶組成、または拡散接合可能な媒体などがロードされる。このような場合、可融性導電性媒体は、貫通孔の壁１０７に接着してもよく、壁は、可融性導電性媒体による濡れ性のある表面を与えることが好ましい。あるいは、壁は、上述したように、可融性媒体による濡れ性のある表面を与えるように金属化される。図３Ｊに示す可融性媒体を適用する１つの方法は、ペーストスクリーン処理によるものである。別の方法は、例えば、貫通孔でキャップ１０２に溶融はんだを適用することを含む。このステップの結果は、接合剤、接着剤、表面張力などによって、貫通孔３５８でキャップ１０２に保持されるはんだ塊を与えることである。図３Ｋは、図３Ａを参照しながら上述したような方法で、はんだボール３０４などのボールの形態で可融性媒体が適用される別の例を示す。その後、自溶アンダーフィル材料は、各チップのデバイス領域２０４を取り囲む空間のキャップ部材２００とチップ部材１００との間に適用されることで、図３Ｌおよび図３Ｍに示すような構造が得られる。自溶アンダーフィル材料は、毛細管作用によって、チップ部材の各チップおよびキャップ部材の各キャップの周囲にある密封表面に与えられ得る。例えば、再度図２Ｂを参照すると、充電プロセスは、ウェハなどのチップ部材の垂直ダイシングチャネル２１１を含む直線ダイシングチャネルと、水平ダイシングチャネル２１３とに沿って配置されたチップおよびキャップの密封表面に密封材料を適用することによって行われる。
特定の実施形態において、上述した毛細管作用が、十分な充填品質を達成するのに不十分であれば、プロセスは、このような充填方法でも十分であるより小数の取り付けられたチップおよびキャップに対して行われ得る。例えば、１つの実施形態において、キャップ部材は、１キャップ幅のチップストリップを含み、チップ部材は、１チップ幅のチップストリップを含む。アンダーフィルは、ストリップ上の各チップおよび各キャップの周囲縁部の間の境界に適用され、次いで、自溶材料は、各チップの周囲縁部に隣接して配置された濡れ性のある密封リング層に引き寄せられる。
アンダーフィルが適用された後、図３Ｌおよび図３Ｍのいずれかに示すような構造が加熱されることで、可融性媒体、例えば、はんだが、図３Ｎに示すように、チップ２０２のボンドパッド２０８を濡らし、それと接触し、および接合するように、貫通孔の壁に流れ落ちる。このような加熱ステップの間、自溶アンダーフィル３５６は、溶融媒体によって移される。次いで、自溶アンダーフィルは、接合プロセスにより生じることもある酸化物を運び去るためのフラックスを与えることが好ましく、そうすることで、可融性媒体３５８によって与えられるような結果的に得られる電気配線３５０とボンドパッド２０８との間に、良好な導電性ボンドが達成される。その後、図１〜図３Ｄを参照しながら上述した実施形態にあるように、構造体は、個々のキャップ付きチップに分断される。
上記の実施形態の１つの変形例において、自溶アンダーフィル材料は、チップ部材に対してキャップ部材を所望の位置に整合および配置する前に、チップ部材およびキャップ部材の対向する表面１０３、２１６の少なくとも１つに与えられる。
図３０に示すような別の実施形態において、可融性導電性材料の塊が、キャップ１０２の貫通孔１０４の濡れ性のある表面に予め接合され、次いで、キャップは、チップ２０２のボンドパッド２０８上に設けられた導電性接着剤３１６によって接合されて、ボンドパッド２０８から貫通孔を通ってキャップ１０２の上面１０５に延在する導電配線を形成する。再度言うが、このプロセスは、チップ収容ウェハなどの複数の取り付けられたチップ、およびキャップウェハなどの複数のキャップに対して同時に実行されることが好ましく、次いで、結合された構造体が切断されて、個々のキャップ付きチップを形成する。このプロセスにより、キャップウェハおよびチップ収容ウェハは、室温において、または高くても、最小限に上昇した温度において、すなわち、はんだなどの可融性材料を流れさせるのに十分な温度まで加熱する必要なく結合することができる。このようなプロセスは、例えば、２つのウェハのＣＴＥが一致していない場合など、チップ収容ウェハとキャップウェハとの間の膨張差の問題を回避するために有益である。
可融性材料の塊は、例えば、制御された量のはんだをキャップウェハの各貫通孔へとスクリーン印刷することによって与えられる。あるいは、可融性材料の塊は、はんだによる濡れ性のあるテーパー状の貫通孔を有するキャップウェハをはんだ浴に接触させることによって与えられることによって、はんだは、貫通孔の濡れ性のある表面に引き寄せられ、はんだにより貫通孔を充填する。貫通孔は、図示した向き、すなわち、上面１０５から底面１０３へ小さくなる向きか、あるいは、底面から上面へ小さくなる向きのいずれかにテーパー状にされることが好ましい。別の形態において、貫通孔は、上側と底側の両方からテーパー状にされ、貫通孔１０４の厚みの中央に向かって小さくなる。はんだを適用すると、はんだの塊３１４は、キャップの底面１０３を超えて延在する突出部３１５を有する。突出部３１５は、はんだを液状、例えば、はんだペーストとして、または溶融状態で適用すると生じる自然な結果であり得る。いずれの場合も、表面張力により、突出部３１５を出現させる固着性の滴が形成される。突出部３１５は、キャップをチップと一緒になるようにすると、ある量の導電性接着剤を移動させる表面を与えることで、はんだ塊３１４は、導電性接着剤３１６と完全に接触する。導電性接着剤は、はんだ塊３１４およびボンドパッド２０８と接触状態に押圧された接着剤の導電性要素によって、垂直方向に導通する異方的導電性接着剤であることが好ましい。図１０Ｂを参照しながら以下に記載し図示するように、異方的導電性接着剤は、接着剤の導電性要素間の横方向の間隔により、横方向３１７に導通しない。
この実施形態の変形例において、図３Ｐに示すように、使用されるボンドパッドの近傍に、粘着性のある非導電性接着剤３１８が適用される。この場合、予め形成されたはんだ塊３１４の突出部３１５は、ボンドパッドの上面と接触するように非導電性接着剤を移動させる。非導電性接着剤は、ボンドパッド２０８と接触してはんだ塊３１４を維持するように機能する。非導電性接着剤３１８を硬化および／または収縮するために、わずかに上昇させた温度が適用されてもよく、それにより、突出部３１５とボンドパッド２０８との間の接触をより良好に維持する。
図３Ｑおよび図３Ｒは、この実施形態のさらなる変形例を示し、同図のそれぞれにおいて、貫通孔１０４と位置合わせさせて、さらなる突出特徴がキャップウェハに追加され、このような突出特徴は、キャップウェハ１０２に設けられた予め形成された導電性配線構造とチップ１０２のボンドパッドとの間の接触品質を確保するように与えられる。詳しく言えば、図３Ｑにおいて、突出特徴は、貫通孔１０４の位置にあるキャップウェハ１０２に適用されたスタッドバンプ３２４を含む。特定の実施形態において、はんだ塊３１４は、例えば、図示した構造を作るためにスタッドバンプ３２４が適用された後、例えば、研磨などによって平坦化される。スタッドバンプを含む実施形態は、本出願を通して以下にさらに詳細に記載される。図３Ｒにおいて、はんだ塊３１４は、貫通孔を完全に充填しない。このような場合、突出特徴３２６、例えば、スタッドバンプが、キャップ１０２の底面１０３を越えて突出するように貫通孔内の残りの空間を充填する。図３Ｑおよび図３Ｒが、導電性接着剤、すなわち、好ましくは、異方的導電性接着剤が使用される構造を示すが、図３Ｐを参照しながら記載したように、代わりに非導電性接着剤が使用され得る。
図３Ｓ〜図３Ｖは、ウェハ形態でキャップ付きチップを含む構造体３６０を個々のキャップ付きチップに切断する方法の特定の実施形態を示す。
上述したように、キャップウェハおよびチップ収容ウェハが、同一または同様の材料からなる必要はない。例えば、本質的にシリコンから構成されるチップ収容ウェハが、本質的にガラスからなるキャップウェハに結合されてもよい。このような場合、チップ収容ウェハに結合されているようなキャップウェハを含む構造体が個々のキャップ付きチップに切断され得る方法で困難が生じる。従来、シリコンウェハは、毎分７０ｍｍの速度でウェハの厚みを切断する２５μｍ幅のブレードを用いたソーイング（sawing）によってカットされ得る。一方で、３２５μｍの例示的な厚みを有するガラスウェハは、同等の速度でカットも行う７５μｍの厚みを有するブレードを用いてカットされなければならない。シリコンウェハをカットするのに最適なブレードは、ガラスウェハで使用されると、チッピングが生じることがある。逆に、ガラスウェハをカットするのに最適なブレードは、シリコンウェハをカットするために使用されても十分な結果が得られない。
シリコンウェハとガラスウェハの両方を含む構造体をカットするために、低品質の妥協案が提示されている。シリコンウェハとガラスウェハとの両方を一緒にカット可能なソーイングプロセスが、毎分５ｍｍほどの速度で動作し、これは、数百ミクロンである組み合わされた構造体の厚みであれば、許容できないものである。さらに、典型的に、このようなウェハの全てのチップを個々のユニットに切断するには、数十回のカットが要求される。
図３Ｓは、本発明の１つの実施形態による、構造体３６０を個々のユニットに切断するための改良された方法を示す。この実施形態において、チップ収容ウェハとキャップウェハとの間に密封材料２０６が配置され、密封材料２０６は、図２Ａを参照しながら上述したようなものか、または他の上述した実施形態にあるようなものである。キャップウェハ１００およびチップ収容ウェハ２００は、ある一定の距離だけ互いに間隔を置いて設けられる。１つの実施形態において、この距離は、例えば、図２３を参照しながら以下にさらに詳細に記載するように、キャップウェハまたはチップウェハの対向する表面２１６、１０３を越えて突出するキャップウェハまたはチップウェハの特徴によって制御される。あるいは、密封材料は、チップとキャップウェハとの間に最小距離を維持するためのスペース要素、例えば、球体を含み得る。
構造体３６０は、まず、ウェハの一方をカットするのに最適なソー（saw）によって、その後、ウェハの他方をカットするのに最適なソーによって切断される。例えば、厚いブレードを有するソーは、図３Ｓに示すように、ガラスキャップウェハ１００をカットして、まず幅広いカット３６２を作り出すために使用される。このようなカット３６２は、密封材料２０６に触れてもよいが、密封材料をカットしない。次いで、このソーイング動作は、キャップウェハの全体にわたってガラスを通して全てのカットを作るように繰り返されることが好ましい。上述したように、ガラスに最適なこのソーイング動作は、この理由から迅速に進行する。その後、図３Ｓに示すように、より幅狭いカット３６４を作るために、比較的幅狭いブレードを有するソーが適用される。この場合、ブレードおよびソーイング動作は、シリコンウェハをカットするのに最適なものである。好ましくは、このカットは、シリコンウェハと残りの密封材料とを通る道筋の全てをカットするように実行される。このような場合、ガラスウェハ１００により大きな幅のカット３６２が与えられたとすると、より幅狭いカット３６４は、幅広いカット３６２にぶつかり、チップの切断を完了する。各ウェハを別々に通るソーイング速度は、単一のソーを用いて組み合わせた構造体３６０を通るソーイング速度より約１桁の大きさ、またはそれ以上速いという有益な結果が得られる。したがって、チップを切断する速度は、この実施形態による方法を利用した場合、両方のウェハをカット可能な１つのブレードを用いた場合と比較すると、少なくとも数倍速く、例えば、５〜１０倍速い。
図３Ｔは、本発明のこの実施形態を用いてダイシングされた、個々のキャップ付きチップ３００を示す。同図に示すように、チップ３６６の縁部と、キャップ付きチップユニット３００のキャップ３６８は、整合されないことが好ましい。これは、実行される２つの別々のソーイング動作の結果である。別々に実行されるソーイング動作のアライメントおよび配向を完璧に行うことは、不可能でないにしろ、困難である。図３Ｕおよび図３Ｖは、個々のユニットに切断した後のキャップ付きチップを示す平面図である。図３Ｕに示すように、２つのソーイング動作によって作られるダイシングライン３７０、３７２の１つ以上の軸に、変位が生じやすい。図３Ｖに示すように、１つのソーイング動作を別のソーイング動作に対して角度変位すると、ダイシングライン３７０、３７２の角度変位を生じることもある。
図４Ａおよび図４Ｂはそれぞれ、キャップ付きチップ４３０の特定の実施形態を示す断面図およびトップダウン図であり、電気的接続の再分布などのために、キャップ１０２の上面に形成されたトレース４３４によって電気配線３０３が伝導接続されている。このような実施形態において、トレース４３４は、側壁に設けられた接合層１０６から、トレース４３４は、１つの電気配線３０３ａの貫通孔を通って、別の電気配線３０３ａに設けられた接合層１０６まで延在する。トレース４３４は、接合層１０６と別の時間に、または、接合層１０６と同時に形成され得る。図４Ａに示すように、貫通孔４３６の下にあるエリアにおいて、キャップとチップ２０２との間に密封媒体４３２が与えられる。貫通孔４３６とともに、貫通孔４３８に可融性導電性材料が配置され、加熱されると、この材料は、接合層１０７に固体接合された接続部を形成し、ボンドパッド２０８と電気配線３０３ｂとの間に導電性接続部を形成する。このようなプロセスの間、可融性材料は、密封媒体４３２によって材料がキャップ１０２の底面より低く流れないようにされているため、貫通孔４３６からチップへ流れないことに留意されたい。あるいは、このような配列により、チップの２つのボンドパッドが、例えば、電力の分布や接地接続に対して、同じ電位になれば、チップは、貫通孔４３６の下にあるボンドパッドと、貫通孔４３６の下に位置しない密封媒体４３２を含んでもよく、それによって、そのボンドパッドに電気配線３０３ｂが接合される。
図４Ｃ〜図４Ｄは、図４Ａ〜図４Ｂをそれぞれ参照しながら上述したキャップ付きチップ構造体１００の１つの変形例を示す断面図および平面図である。両図を参照すると、この構造体において、「ファンアウト」トレースとして機能してもよい再分布トレース４４０が、チップ２０２に対面するキャップ１０２の側部１０３、すなわち、本明細書においてキャップの「底面」とも呼ばれるキャップの下側に設けられる。再分布トレースは、チップのボンドパッドの位置よりさらに離れた位置にあり、より高いレベルのパッケージングにより適した位置にあるコンタクトをキャップに設けるために、「ファンアウト」トレースとして機能し得る。このような配列により、チップサイズはさらに小さくなり、単一のウェハ上に一度により多くのチップが作製されるため、よりコスト効率のよいチップ処理が可能になる。キャップ１０２は、上述したような材料から与えられ、チップ収容ウェハの複数の取り付けられたチップにウェハの形態で複数の取り付けられたキャップとして、チップに実装されることが好ましく、その後、結合された構造体は、個々のユニットに切断される。
図４Ｃをさらに詳細に参照すると、再分布トレース４４０は、貫通孔１０４を通ってキャップ１０２の底側１０３から上側１０５へ延在する導電性材料の配線塊４４２の位置から、キャップの下側１０３に沿って延在する。塊４４２を形成する導電性材料は、伝導的に負荷されたポリマー、１つ以上の金属、または可融性導電性媒体などの流動可能な導電性材料である。最も好ましくは、塊４４２は、はんだ、錫、共晶組成などの可融性導電性媒体から形成され、貫通孔の壁に位置する接合層１０７に接触させて形成される。導電性トレースの他端には、スタッドバンプなどの突出部４４４が設けられることが好ましい。突出部４４は、導電性接着剤４４６などの接合媒体が、チップ２０２のボンドパッド２０８からトレース４４０までの導電性経路を形成するように接着する表面を与える。好ましくは、接着剤は、図３Ｏ〜図３Ｒを参照しながら上述したような、異方的導電性接着剤である。あるいは、図３Ｐを参照しながら上述したような方法で、導電性接着剤４４６の代わりに、非導電性接着剤が使用され得る。あるいは、導電性接着剤の代わりに、はんだなどの可融性導電性媒体が使用される。このような場合、はんだなどの可融性材料の塊が、バンプとして突出部４４４に、または突出部がなければ、キャップウェハがチップウェハに接合される前に、トレース４４０の対応する位置に適用されることが好ましい。次いで、キャップウェハおよびチップウェハは、はんだがリフローするように加熱されるため、導電性接着剤４４６が示されている場所で２つのウェハを接合するはんだ塊を形成する。
１つの実施形態において、キャップウェハは、再分布トレース４４０を形成するために、キャップウェハ上に金属層をパターニングすることによって形成され、その後、再分布トレース４４０に到達すると終点に達するエッチングプロセスまたは他の除去プロセスによって形成される。次いで、必要に応じて、貫通孔の壁に接合層１０７が形成され、次いで、貫通孔は、導電性材料で充填され、この材料は、はんだなどの可融性導電性材料であることが好ましい。
図４Ｅは、図４Ｃ〜図４Ｄに示す再分布方式を使用することによって、デザインが変更して利益を得るであろうチップ２０２の１つの例を示す平面図である。図４Ｅに示すように、チップ２０２は矩形状であり、チップは、長辺２４２と、短辺２４４とを有する。矩形状が使用される理由は、チップのデバイスエリア２０４が矩形状であるためであるが、これは、矩形状であることを要求されていることもあれば、要求されていないこともある。例えば、電荷結合素子（ＣＣＤ）アレイが、画像を取り込むために矩形状であるように要求される。このようなチップ２０２において、配線ワイヤリング２４６が、デバイスエリア２０４に接続された点２４８からチップ２０２のボンドパッド２０８へ信号を運ぶ。しかしながら、同じ量の面積を有するより多くの数のチップが、単一のウェハ上に作製され、したがって、チップが正方形の形状を有せば、よりコスト効率よく作製されるため、チップの矩形状は最適ではない。さらに、自由度２で変動することもある位置に、パッケージのコンタクトが設けられる場合、ワイヤボンディングによってチップを含むパッケージに対して配線を形成することは、より困難である。例えば、図４Ｅに示すように、チップのボンドパッド２０８の位置は、チップ２０２の短辺２４４に沿って垂直方向に変動する。ボンドパッドの他の位置は、長辺２４２に沿って水平方向に変動する。チップのボンドパッド２０８のこれらの位置は、例えば、チップを含むキャップ付きチップなどのパッケージ（図示せず）のコンタクトの対応する位置に反映され、これらは、パッケージの短辺に沿った異なる垂直方向の位置と、パッケージの長辺に沿った異なる水平方向の位置とに配置される。
パッケージのコンタクト、ひいては、チップのボンドパッド２０８が、水平方向または垂直方向のいずれかであって、両方には延在しないラインに配置されれば、高速、高効率、および／または高品質のワイヤボンディングが達成され得る。このようにして、ワイヤボンダが、ボンドワイヤを各場所に形成する場合、各ラインに沿ったそれぞれの水平方向の場所の間で移動すればよいだけである。
したがって、図４Ｆに示すように、本発明の１つの実施形態において、ワイヤリング２５２は、チップ２５６の水平方向の（長）辺２４２の１つに沿った異なる水平場所に配置されるボンドパッド２５４に接続点２４８から延在する。
キャップの下側に位置する再分布トレースを有するキャップを示す上述した実施形態は、図４Ｆに示すようなデザインを有するチップが用いられることが望ましく、キャップは、チップ上のボンドパッドの異なるレイアウトによって必要になった任意の信号再分布方法を与える。
図１〜図３Ｎおよび図４Ａ〜図４Ｂを参照して前述方法において、はんだなどの可融性導電性材料の流れおよび接合が、はんだや他の可融性材料による濡れ性のある露出領域を含むボンドパッドを有するチップに適用される。いくつかのタイプのチップ、特に、アルミニウムのボンドパッドを有するチップと、いくつかのタイプのＳＡＷデバイスチップにおいて、ボンドパッドは、パッケージング時にチップが利用可能な形態で、はんだまたは他のこのような可融性材料による濡れ性がない。アルミニウムボンドパッドは、通常雰囲気条件下で酸化して、はんだの溶融塊によって一般に濡れ性のないアルミナの表面層を形成する。一方で、いくつかのタイプのウェハ、特に、ＩＩＩ族〜Ｖ族化合物半導体ウェハは、金の外層から形成されるか、またはそれを含むボンドパッドを含む。この場合、ボンドパッドの金が、はんだおよび他の可融性材料による溶融を受けるという異なる問題が存在し、これにより、ボンドパッドと接続トレースとの間に開回路を生じさせるためのボンドパッドが破壊される可能性がある。
これらの懸念を解消する１つの方法は、特に、キャップ要素とウェハとを結合する前に、ウェハのボンドパッド２０８上に接合層を形成することであり、この接合層は、はんだ（または使用される他の可融性材料）による濡れ性がある。このような接合層は、チップ上に「アンダーバンプメタライゼーション」（「ＵＢＭ」）を形成するために使用されるものなどのプロセスによって形成され得る。しかしながら、いくつかのタイプのチップ、特に、ＳＡＷデバイスは、汚染に対する感応性が非常に高く、接合層を形成するために使用される処理によって劣化され得る。
したがって、図５Ａに示す本発明の１つの実施形態において、キャップ要素がウェハに結合された後に、チップまたはウェハ上のボンドパッド上に接合層を形成することによって、このような懸念が解消される。図５Ａに示すように、このような実施形態において、チップ２０２およびキャップ１０２を含むウェハの結合されたアセンブリは、接合層５４０、例えば、ボンドパッド２０８の表面上のＵＢＭを形成するために、１つ以上の材料の堆積にこのアセンブリをさらすチャンバに配置される。マスク、例えば、コンタクトマスクが、堆積中に貫通孔１０４のみが露出されるように、キャップ２０２上で位置決めされてもよい。他には、堆積された材料が、チップがキャップに結合され、電気配線３０３が形成された後にキャップ２０２の上面から除去され得る。このような堆積の間、キャップ２０２は、チップ２０２のデバイス領域２０４上にＵＢＭを堆積しないようにするために、シャドウマスクとしても機能する。
堆積の結果として、接合層１０６が、貫通孔１０４の側壁１０７上に同時に形成されてもよい。このようなプロセス中、ボンドパッド２０８の表面上に存在する誘電体酸化物が除去される。
図１〜図３Ｄに関して上述した実施形態の制限要因として、溶融はんだボールのメニスカス（図示せず）が、ＵＢＭコーティングされたボンドパッド２０８に触れるほど十分に低く下がり、それによって、ボンドパッド２０８とのはんだボンドを確立するように、はんだボール３０２（図３A）が、リフロープロセス中に溶融する必要があることが挙げられる。はんだボンドが確立されるか否かは、溶融はんだボールの量、チップに対面する貫通孔１０４の開口のサイズ、およびチップ１０２とキャップ１０１との間の間隔の高さ１２５を含むいくつかの要因に依存し、プロセスでの許容範囲は比較的厳しいものが要求される。さらに、このようなプロセスでは、キャップ１０２とチップ２０２との間の間隔の高さ１２５を選択できる自由がほとんどない。望ましくは、このような高さは、デバイスエリアが、キャビティを要求するＳＡＷデバイスまたはＭＥＭＳデバイスを含む場合など、チップのデバイスエリアにわたってキャップを配置することによって得られるように求められる機能によって決定される。
図６Ａ〜図６Ｂに示す実施形態が、この懸念を解消する。この実施形態において、導電性スタッドバンプ６６２が、チップのボンドパッド２０８に適用され、これは、チップがウェハ形態である間に実行されることが最良である。その後、キャップ要素は、ウェハに整合され、密封される。アライメントステップ中、スタッドバンプは、特に、比較的厚いシャフトを含めば、スタッドバンプ６６２が、整列されるとき、貫通孔１０６を少なくとも部分的に通って上に突き出るため、キャップ要素をウェハに適切に整合させるプロセスにおいて助力となり得る。ある金属を含むスタッドバンプは、ＵＢＭなどのボンディング層を最初に適用することなく、ボンドパッドに直接適用されてもよいため、はんだによる直接濡れ性のないボンドパッドに伝導配線を形成するさらなる別の方法が与えられる。例えば、本質的に、銅、ニッケル、銀、プラチナ、および金の１つ以上からなるスタッドバンプは、本方法で適用され得る。ボンドパッド上に濡れ性のある接合層が設けられる場合、はんだまたは他の可融性導電性材料のスタッドバンプが使用され得る。
次いで、貫通孔６６５を通ってボンドパッド２０８から延在するように、スタッドバンプおよび可融性材料を含む電気配線６６３を形成するために、図３Ａ〜図３Ｂに対して上述したようなプロセスが使用される。上述した実施形態のように、チップ２０２とキャップ１０２との間に、密封媒体６６４が設けられる。いくつかの密封媒体に関する１つの問題として、密封媒体の適用後に、密封媒体の量またはチップの場所に加えられた圧力の量を単に制御することによって、密封媒体の厚みＴ、ひいては、チップとキャップとの間のボイド２１４の厚みを制御することが困難なことが挙げられる。
この懸念は、図６Ａに示す実施形態において解消され、各導電性スタッドバンプ６６２には、底面１０３とチップの前面２１６との間隔を距離Ｔにするように、キャップ１０２の底面１０３が載置されるショルダ６６６がある。図６Ａから明らかなように、この距離Ｔは、チップの前面２１６の上方に延在するボンドパッド２０８の任意の厚みＴ２と、ボンドパッド２０８からショルダ６６６までのスタッドバンプの下側の「ボール」部分の厚みとを含む。
図７Ｃは、本発明の別の実施形態によるキャップ付きチップ７４８を示し、チップ２０２のボンドパッド２０８から、キャップ１０２にある開口７５４を通って、キャップの上面１０５上に位置するコンタクト７５０まで延在するボンディングワイヤ７５２を含む伝導配線が設けられる。開口７５４は、図１〜図３Ｄに関して上述した貫通孔１０４などであり得、これらは、例えば、１つの貫通孔当たりに１つの配線を収容し、チップのそれぞれのボンドパッドにボンディングワイヤ７５２を接合することができるサイズである。あるいは、開口７５４は、例えば、チップのボンドパッド２０８の線形に延在する列の上にあるように、キャップに沿って１つの線形方向に主に延在し、ワイヤボンドが、開口を通ってその列のボンドパッド２０８の各々に形成されるようなサイズと形状のボンディングウィンドウであり得る。図１〜図３Ｄを参照しながら上述したような方法で、キャップ付きチップ７４８の周囲縁部が、密封材料２０６によって密封されるのに対して、ボンディングワイヤの形成後、開口を密封するために、キャップの開口７５４に接触させてさらなる密封材料７５６が配置される。このような密封材料は、例えば、ボンディングワイヤを機械的に支持しながら、互いにそれぞれボンディグワイヤを絶縁するための非導電性領域を形成するように硬化するポリマーを含み得る。特定の実施形態において、密封材料７５６は、コンタクト７５０が位置するエリアを除いて、一般にキャップの上面１０５にわたって絶縁媒体として配置されるカプセル材料である。あるいは、ガラスなどの別の絶縁体、例えば、好ましくは、低融点ガラスが、ボンディングワイヤを絶縁および支持するために、各貫通孔に配置される。ワイヤボンドが、ボンドパッドに整合される個々の貫通孔１０４を通って延在する特定の実施形態において、伝導的に負荷されたポリマーや可融性導電性材料などの流動可能な導電性材料の塊が、ポリマーの代わりに開口を密封するために、各開口７５４に配置される。このようにして、キャップ１０２の上面１０５に、拡張された伝導配線７５８が形成され、この配線７５８は、コンタクト７５０のエリアを含む各開口を密封するように、各開口にわたって延在する。このような場合、このように形成された配線７５８に対する適切な導電性ボンドを形成することによって、より高レベルのアセンブリを作ることができる。
図７Ｄは、チップのボンドパッド２０８に結合されたボンディングワイヤ７６２が、キャップ上のコンタクトに接合されていない、図７Ｃに記載した実施形態の１つの変形例を示す。この代わりに、チップは、パッケージング要素７６０、例えば、多くのタイプの誘電体要素および上部に導電性トレースを有する基板のコンタクト７６４に、上向きにボンディングワイヤによって接合される。現在では、ワイヤボンディングマシンの能力が高まり、比較的に複雑なプロファイルを有するボンディングワイヤを形成でき、そして高信頼性で繰り返し形成できる。このように、図７Ｄは、チップのボンドパッドと、第２のパッケージング要素、例えば、誘電体パネル、または、図７Ｃに図示し上述したものよりボンドパッド２０８から離れた位置にある回路基板との間に直接に延在するようにボンディングワイヤ７６２が形成された１つの例を示す。この実施形態において、キャップ１０２は、少なくとも部分的に光透過性の要素であることが好ましく、この用語は、着目する波長の範囲の光に対してある程度半透明であるか、または透明であるかのいずれかである要素を表す。より好ましくは、キャップ１０２は、成形可能であるガラスやポリマーなどの材料から本質的になる透明なものである。特定の実施形態において、キャップ１０２は、２００４年８月２７日に出願され、本出願と同一の譲受人に譲渡された同時係属中の米国特許出願第１０／９２８，８３９号明細書に記載されたキャップおよび光学要素などの光学要素、例えば、レンズを含むように成形され、本出願は、上記出願の一部継続出願である。
この実施形態において、パッケージング要素７６０にチップを接合するためのボンディングワイヤの形成は、キャップ１０２が、密封材料２０６によってチップ２０２に取り付けられた後に行われ、チップは、接着剤７６６、例えば、「ダイアタッチ」接着剤として広く知られる接着剤などによって、パッケージング要素に実装される。あるいは、２００４年２月２０日に出願され、本願と同一の譲受人に譲渡された同時係属中の米国特許出願第１０／７８３，３１４号明細書に記載され、その内容全体を引用することにより本明細書の一部をなすものとする出願に記載されるように、チップから、パッケージング要素に設けられた熱導体マウントへ熱を導通させるために、チップ２０２とキャップ１０２との間に、熱導体が実装され得る。特定の実施形態において、チップは、パッケージング要素７６０の代わりに、「チップオンボード」構成で回路パネル、例えば、プリント回路基板またはフレキシブル回路パネルに接合される。
図７Ｄに示す上述した実施形態は、光学的に活性な要素、例えば、イメージセンサを含むチップのパッケージングに特に有益であり得る。このようなセンサは、チップ作製後に最も起こりがちなダストや他の粒子の汚染の影響を特に受けやすい。チップのイメージング上に直接定着するダストや他の粒子は、活性イメージングエリアのピクセルの一部分を不明瞭にしてしまい、チップを使用不能にしてしまう可能性がある。この実施形態において提供される方法により、後続するより高いレベルのパッケージング動作を実行する前に、チップにわたって保護用の光透過性カバーを設けることによって、このような汚染の危険が低減する。
別の実施形態において、図７Ｅに示すように、ボンディングワイヤ７７４は、チップのボンドパッド２０８からガルウィングパッケージ７７０のボンディングシェルフ７７２に延在する。このようにパッケージングされたチップは、図７Ｄに関して上述したような、光活性チップと、光透過性カバー２０２とを含むことが好ましい。パッケージの垂直部材７７８に、さらなるパッケージリッド７７６が実装され、パッケージリッド７７６は、少なくとも部分的に光透過性であることが望ましく、透明であることが好ましい。
特定の実施形態において、図７Ａに示すように、ユニット７００が、スタッドバンプ６６２を含む伝導配線７０３と、スタッドバンプをキャップ１０２に密封する導電性材料７０４を含む。この実施形態において、導電性材料７０４は、導電性接着剤または導電性密封剤などの導電性有機材料である。キャップを形成する材料とチップのＣＴＥが一致しない場合、室温またはわずかに上昇した温度で硬化可能である導電性の有機材料が使用されることが有益である。このようにして、伝導配線７０３は、ＣＴＥの不一致が原因でチップやキャップにひずみを引き起こすことなく、ユニット７００に作られ得る。
図７Ａ、および図７Ｂの平面図にさらに示すように、ユニット７００は、再分布またはファンアウトトレース７０６によってそれぞれの導電性コンタクト７０８に接続された、複数のこのような伝導配線７０３をさらに含みうる。このようにして、チップ２０２からの信号は、伝導配線７０３およびトレース７０６を通って、デバイス領域７１０から離れ、キャップ付きチップ７００の縁部７１２に近い距離にあるコンタクト７０８に再分布される。
図８Ａおよび図８Ｂに示すように、キャップ付きチップを含むユニット３００が形成されると、プリント回路基板（ＰＣＢ）または他のタイプの回路パネル８０２に整合および表面実装されて、アセンブリ８００を形成してもよい。図８Ａは、端子、例えば、回路パネル８０２のランド８０８に整合された配線の可融性材料３０４を有するユニット３００を示す。図８Ｂは、回路パネル８０２の端子８０８に可融性材料が接合されるように加熱した後に結果的に得られるアセンブリ８００を示す。酸素含有環境において材料を結合するためにフラックスが一般に利用されるが、結合プロセスは、汚染を抑制する条件下において、すなわち、例えば、窒素、アルゴン、または真空などの酸素を含まない環境の存在下において、ユニット３００を回路パネル８０２に結合することによって、フラックスレスに実行され得る。
いくつかの表面実装の実施例によれば、接続部を作るのに利用可能なはんだを増量するために、ユニットの実装前に、回路パネルに追加のはんだが適用され得る。このようなはんだのプリフォームは、ユニットの実装前に、必要に応じてフラックスとともに回路パネルの端子に適用され得る。図９Ａおよび図９Ｂは、このような技術を示す。図９Ａに示すように、キャップ付きチップユニット３０を作るために使用されるプロセスにより、ユニット３００の貫通孔の接合層９１７上に設けられた可融性材料９１６は、貫通孔を完全に充填せず、回路パネル８０２の上方の貫通孔の一部分にボイド９２１を残す。回路パネル８０２の端子９２０上にさらなるはんだまたは他の可融性材料のプリフォーム９２２を与えることによって、ユニット３００と回路パネルとの間を確実に接続するのに十分な量のはんだが与えられる。図９Ｂは、プリフォームおよび貫通孔に含まれるはんだが溶融および結合するように加熱されて、端子９２０への接続部９２４を形成するために貫通孔内に流れた後、ユニットおよび回路によって形成されたアセンブリ９００を示す。プリフォームからはんだが追加された結果として、端子への接続を確立するのに十分である嵩が増えたはんだ接続部９２４が得られる。
上述したものの別の形態として、はんだプリフォームは、回路パネルへユニットを階層的にはんだ付けする際に使用するために与えられ得る。別の言い方をすれば、ユニット３００の伝導配線は、回路パネルへユニット３００を結合するために使用されるはんだより高温で溶融するはんだまたは他の可融性材料を用いて形成され得ることで、最初のより高温の材料は、後続する結合動作中に溶融およびリフローしない。
図１０Ａおよび図１０Ｂは、回路パネル１０１９のランド１０２０にユニット３００を導通結合するために導電性接着剤１０２２が使用される、アセンブリ１０００を形成するためにユニット３００を回路パネルに結合するための別の方法を示す。図１０Ａは、貫通孔にあるはんだ１０１６がランド１０２０上に位置付けられるように、ユニット３００を回路パネル１０１９に整合させて配置した後のステージを示す。図１０Ｂは、接続部１０１８を形成するために、導電性接着剤が貫通孔を少なくとも実質的に充填するように、ユニットがランド１０２０に接触するように押圧された後の後続するステージを示す。しかしながら、図１０Ｂにも示すように、ある量の導電性接着剤１０２４が、ランド１０２０から回路パネルの他のエリアに流れ出る。この理由により、望ましくない場所に電気的接続部を作らないようにするために、導電性接着剤は、図１０Ｂに示すように、異方的導電性接着剤１０２４であることが望ましい。このような異方的導電性接着剤は、導電性球体を運ぶために使用される流体媒体によって通常互いに間隔を置いた位置にある導電性球体などの離散した導電性粒子１０２を含む。球体の幅に等しい間隔で２つの対象物の間を押圧すると、導電性球体は、２つの対象物間に電気的接続部を与える。しかしながら、導電性球体間の横方向の間隔により、２つの対象物の表面間に延びる横方向に、実質的に電気的な接続が得られない。
図１１Ａは、拡張部１１２６がユニット３００の実装面１１０７上に延在するように、貫通孔１１０４内から延在する接合層１１２４をユニット３００が含む、上述した実施形態の１つの変形例を示す。拡張部１１２６は、貫通孔１１０４を取り囲む環状リングとして与えられることが好ましい。拡張部１１２６は、回路パネル１１１９にユニット３００が接合される前、および接合された後、はんだ１１１６を保持するためのさらなる表面積を与える。拡張部１１２６およびユニット３００上のその拡張部に接着するより多量のはんだは、図１０Ａに関して上述したように、回路パネルの端子１１２０上にさらなるはんだを与える必要性を軽減し得る。
図１１Ｂは、ユニット３００が、チップ１１０２に対面するキャップ１１０６の表面１１０５上に接合層１１２６の拡張部１１２８を含むさらなる別の変形例を示す。チップへのキャップの接合プロセス中、拡張部１１２８は、貫通孔１１０４内から拡張部にはんだを流して、チップ１１０２のボンドパッド１１１４の付近にもたらす。これは、キャップ１１０６とチップ１１０２との間にボンドを形成する助力となる。
図１２〜図１７は、図１〜図３Ｄおよび図８Ａ〜図８Ｂ、またはユニットを作り、それを回路パネルに結合するための図９Ａ〜図１１Ｂに示す他の形態の１つに関して上述したプロセスの特定の変形例を示す。「リッド」は、前述した「キャップ」のように、キャップの前面にわたってカバーとして実装される物品を指す。
いくつかのタイプのチップ、特に、電気光学デバイスを含むチップは、少なくとも部分的に光透過性であるキャップでパッケージングされる必要がある。「光透過性」という用語は、着目する波長が、スペクトルの可視、赤外、または紫外範囲であろうとも、着目する波長の範囲において光学的に透明または光学的に半透明のいずれかである材料を指すために使用される。例えば、電荷結合素子（「ＣＣＤ」）アレイを含む電気光学イメージングチップには、ＣＣＤアレイ上にダストや他の粒子が着地して、ＣＣＤアレイのピクセルを光学的に損ない不明瞭にしないようにするために、光透過性のパッケージウィンドウを含むリッドが必要になる。このようなリッドはまた、大気汚染、特に、水蒸気による腐食が原因のダメージに対して保護するために使用され得る。リッドは、ガラス、ポリマー、および半導体を含むが、これらに限定されるものではない任意の適切な光透過性材料であり得る。リッドにチップが結合された後、レンズ、および光学的に赤外線（ＩＲ）および／または紫外線（ＵＶ）フィルタを含むタレットまたはトレインアセンブリが、例えば、溶接、接着接合、またははんだなどの可融性材料の使用などによって、リッドに接合される。
この変形例において、汚染に対してリッドを保護するために、チップにリッドを結合する前に、リッドの表面に犠牲コーティングが適用される。次いで、犠牲コーティングは、チップにリッドを結合してユニットを形成し、そのユニットを回路パネルに結合するためのステップが実行された後に除去される。上述したように、本明細書において、リッドをチップに結合するという点でこのプロセスを記載してきたが、適切な修正を加えて、多数の取り付けられたリッドを含むリッド要素、複数の取り付けられたチップを含むウェハまたは他の基板に結合し、その後、結合されたリッド要素およびウェハは、ダイシングレーンに沿って切断されて、個々のリッド付きチップを形成する場合に用いられることも理解されたい。
上述したプロセスの１つによってチップにリッドが結合される場合、チップにリッドを接合するステップにおいて、汚染材料が導入される可能性がある。その後、回路パネルにリッド付きチップを結合するステップにおいて、さらなる汚染材料が導入される可能性がある。汚染物は、チップがパッケージングされる環境から、または結合プロセスを実行するために使用されるプロセス自体の性質から生じ得る。例えば、フラックスを用いたはんだに伴う結合プロセスは、キャップの表面上に残る望ましくない残留材料を発生し得る。リッド付きチップを接合する他の方法。
したがって、図１２に示すように、光透過性リッド１２５０の表面に、犠牲コーティング１２５２が適用される。犠牲コーティング１２５２は、チップにリッドを接合するステップによって適用され留まる材料であるが、アセンブリの結合の状態を悪化させることなく、リッドの表面をクリーンな状態のままにするように除去される。図１２に示す実施形態において、犠牲コーティングは、リッドの後続するフォトリソグラフィパターニングにおいて使用するのに適した感光性レジスト膜を含む。このようなレジスト膜は、リッドの材料をパターニングするために使用されることになるエッチャントに対して最良に選択され、この材料は、ガラスなどの無機材料とポリマーなどの有機材料との間で変動し得る。例えば、フルオロケイ酸などのエッチャントは、ガラスで形成されたリッド、特に、ホウケイ酸ガラスなどの化学エッチングを促進するためにドーピングされたガラスで形成されたリッドをパターニングするのに適している。このような場合、ガラスのエッチングに使用するには、スピンオンフォトレジストまたはホットロールラミネートフォトレジストが適切である。このようなフォトレジストはまた、はんだの溶融温度によっても、はんだ付けプロセスにおいて使用されるフラックスによっても劣化されない。しかしながら、このようなフォトレジストはまた、有機溶剤によって表面から容易に溶解および洗浄される。
図１３は、フォトレジスト層１２５４に開口１２５４を作るために露光および現像された後のパターニングされたフォトレジスト膜１２５２を示す。その後、図１４に示すようにリッドは、貫通孔１２５６を作り出すためのマスクとしてパターニングされたフォトレジスト膜を用いてエッチングされる。
その後、図１５に示すように、貫通孔の側壁１２６０上に接合層１２５８を堆積するために、さらなるステップが実行される。図１〜図３Ｄに対して上述した方法で、接合層１２５８は、はんだ、錫などの可融性材料を、リッド１２５６の貫通孔に接合できるようにするために与えられる。堆積中、フォトレジスト膜が接合材料内に密封されて、レジストのタイプに応じて後で除去する際の邪魔にならないようにするために、必要に応じて、フォトレジスト膜１２５２にわたって、コンタクトマスクが配置されてもよい。このような接合層は、例えば、無電解めっき、または引き続き電気めっきを伴う無電解めっきを含む堆積によって与えられる。あるいは、接合層は、気相成長、すなわち、物理気相成長（ＰＶＤ）、化学気相成長などの多くの堆積プロセスのいずれか１つによって与えられる。
図１６に、導電配線１２６２のセットによってチップ１２６４にリッド１２５０が結合された後、および回路パネル１２６４にリッド付きチップの配線が結合された後の後続する作製ステージを示す。回路パネル１２６４は、電気光学デバイス１２６８までのおよびからの光透過性経路を与えるために、チップの１２６４の電気光学デバイス１２６８と整合させて配置された、開口１２６６、または、他の形態として、光透過性材料からなるウィンドウを含む。回路パネル１２６４は、剛性、半剛性、または可撓性のいずれかである任意のタイプであり得る。１つの実施形態において、回路パネル１２６４は、可撓性であり、導電性トレースが位置する可撓性誘電体要素を有する。
また、図１６にも示すように、先行する結合プロセスの１つの結果は、フォトレジスト膜１２５２の表面上に留まる望ましくない残留物１２７０、例えば、粒子、フラックス、または接着残留物などである。図１７に示すように、残留物は、膜が溶解できる有機溶剤で、組み立てた回路パネルとリッド付きチップを洗浄することなどによって、フォトレジスト膜を除去するために用いられるステップにおいて除去される。これにより、アセンブリ１２７２の汚染材料が除去され、より高次のアセンブリを提供するためのステップが整う。その後、回路パネル１２６４の開口１２６６の上方に、タレット、トレイン、または他の光学要素が実装されてもよい。
図示し上述したプロセスは、いくつかの他の方法により修正され得る。１つの他のプロセスにおいて、リッドは、化学エッチングではなく、レーザドリリングによってパターニングされる。レーザドリリングは、犠牲コーティングが適用された後に実行され、その時、ドリル開口から放出された材料が犠牲コーティング上に集まる。その後、放出された材料により、リッドの表面から犠牲コーティングが除去された後にリッドが汚染しないようにされる。
別の実施形態において、犠牲コーティングは、フォトレジスト膜である必要がなく、コーティングは、リッドに貫通孔をエッチングするためのマスクを与えるようにパターニングされる必要はない。むしろ、このような実施形態において、犠牲コーティングは、リッドの一面に与えられ、その後、リッドは、上述したような密封媒体または可融性導電性媒体などによって、チップに実装される。次いで、リッド付きチップは、回路パネル、または、他の形態として、上述したように、タレット、いわゆる「トレイン」などのさらなる要素に実装される。その後、犠牲コーティングが除去され、それとともに、リッドをチップに実装し、リッド付きチップをさらなる要素に実装するために用いた先行ステップから留まる残留物を除去する。
このような実施形態の特定の形態において、犠牲コーティングは、はがすことなどによって、リッドの表面から機械的に取り除くことができるものである。例えば、このような膜は、チップにリッドを結合するために用いられるプロセスに耐性可能であり、組み合わせたユニットを別の要素に結合する、背面接着のプラスチック、ポリマー膜で与えられ得る。例えば、取り外し可能なセルフスティックタイプの便箋の接着剤および食品包装フィルムに用いられているものなどの材料は、この目的に合うと見られる。あるいは、はがすことが可能な膜は、モリブデンなどの金属や他の金属、または他の剛性または半剛性ポリマーであり得る。
例えば、図１〜図３Ｄに関して上述した実施形態の制限要因として、隣接する貫通孔間の横方向の間隔が最適でないことが挙げられる。チップの集積密度が上がり、それに伴って、チップの隣接するボンドパッド間の間隔が狭まると、チップに実装されるキャップの配線間の間隔を、それに応じて狭くする必要がある。図３Ｃを参照すると、キャップ１０２の貫通孔１０４は、キャップの上面１０５からのみテーパー状であるように示されており、側壁１０７（図１）が、垂直線（垂直線とは、上面１０５と直角をなす方向）から典型的に約５度〜７０度の範囲の角度の向きにある。より好ましくは、垂直線に対する側壁（図１）の角度は、２０度〜６０度であり、最も好ましくは、３０度〜６０度の角度であることで、貫通孔１０４の直径は、底面１０３でのより小さな直径３３０と、上面１０５でのより大きな直径３３５との間で変動する。典型的に、本質的にシリコンからなるキャップウェハ１００に適用されるウェット化学エッチングプロセスにより、側壁１０７は、垂直線に対して、２０〜６０度の角度をなす。しかしながら、例えば、シリコン、ガラス、セラミック、または他の同様の材料で与えられるキャップウェハに貫通孔を形成するための別のプロセスとしてレーザドリリングを用いると、典型的に、垂線に対する角度は７度になる。図１８を参照しながら以下にさらに詳細に記載するように、より大きな角度を有する貫通孔のピッチが増大することが原因で、各配線が占める面積を減らすために、側壁が上面１０５となす角度を小さくすることが望ましい。底面１０３に対して上面１０５での貫通孔の直径が違うことで、はんだボール３０２（図３Ａ）（より小さな直径３３０より大きい）を貫通孔１０４内の適所に最初に保持する１つの方法として、作製方法の助力となる。例示的に、１００〜３００μｍの範囲であるキャップ１０２の厚みと、典型的に、７０〜１００μｍオーダーの貫通孔のより小さな直径３３０とに応じて、貫通孔のより大きな直径３３５は、より小さな直径３３０の２倍から多数倍の範囲のものもある。
チップ２０２の近接した間隔のボンドパッド２０８に対して配線を形成する観点で考慮する場合、キャップの上面３０５での貫通孔のより大きな直径３３５は、このような配線３０３がなし得る間隔を十分に制限してもよい。この概念は、図１８に対して最良に示されている。図１８は、３つの個々のキャップ４００、４０２、および４０４をそれぞれ示し、貫通孔４１０、４１２、および４１４がそれぞれ異なるようにパターニングされており、隣接する貫通孔間のピッチは、キャップをパターニングするために用いられる方法に応じて著しく異なる。したがって、１つのみの表面、すなわち、上面４０５からテーパー状にされた貫通孔４１０を有するキャップ４００は、上面４０５に存在する貫通孔４１０の大きな直径４０３により、最大ピッチ４０７を有する。貫通孔は、キャップの一面から、その一面からの等方性エッチングによって通常テーパー状にされる。一方で、キャップ４０２は、貫通孔のプロファイルが内縁部４１３を含むように、その貫通孔がキャップ４０２の上面４１５と底面４１７との両方からテーパー状にされているため、より小さなピッチ４０９を有する。このようなテーパーは、典型的に、キャップ４０２の上面および底面の両方から同時に等方的に貫通孔４１２をエッチングすることによって達成される。場合によっては、横方向（直径４０９に平行な方向）に貫通孔がエッチングされる程度に応じて、内縁部４１３は、「ナイフの刃」の外観になり得る。キャップ４０４は、貫通孔４１４が、テーパー状ではなく、直線の垂直方向の側壁を有するようにパターニングされた場合を示す。キャップ４０４の貫通孔４１４のピッチ４１９は、貫通孔４１４のプロファイルが直線で垂直であるため、最小のピッチ４０７、４０９、４１９である。
しかしながら、キャップ４０２およびキャップ４０４の貫通孔のプロファイルは、キャップ４０２または４９４をチップに結合するときに、図１を参照して上述したものと同じ技術を使用されることができないものである。図１〜図３Ｄに対して上述したように、テーパー状の貫通孔を作るために気相堆積およびウェット電気化学プロセスとともに従来使用されている上述したパターニングプロセスによって、キャップ４０４の貫通孔４１２の側壁上に、はんだ付け可能なメタライゼーションを容易に与えることができない。これらのパターニングプロセスは、キャップの上面４１５または底面４１７だけから実行できず、その理由は、上を向いた表面のみ、すなわち、内縁部４１３の上方の貫通孔の表面のみ、およびキャップ４０２の上面４１５を含む上向きの表面のみにパターニングが達成されることになるためである。これにより、内縁部４１３の下方、すなわち、底面４１７の方に向いた貫通孔の部分が適切にメタライゼーション化されない。カップ４０４の場合、貫通孔４１４の側壁４１８の垂直の直線プロファイルにより、適切なメタライゼーションが困難である。しかしながら、キャップ４０２の場合、図６Ａに関連して上述したものと同様に、ボンドパッドから延在するスタッドバンプを含む電気配線を有するキャップ付きチップを形成するために、ナイフ刃状の貫通孔プロファイルを使用することができる。このような場合、上面４１５の方へテーパー状にされた貫通孔４１２の部分のみがメタライゼーション化される必要がある。これには、スタッドバンプ（図６Ａの６６２）が、貫通孔４１２を通って、キャップ４０２のナイフ刃４１３を通過して上向きに突出する必要がある。一方で、有機媒体などの別の流動可能な伝導媒体がはんだの代わりに使用されれば、貫通孔４１２がその側壁に接合層１０６（図６Ａ）を有する必要性は低くなる。
図１９〜図２２は、本発明の１つの実施形態による、チップにキャップを結合する方法におけるステージを示す。図１９は、作製中、判定位置にあるキャップ５００を示し、キャップ５００は、底面または内面５０２、上面または外面５０４、および貫通孔５１０を有する。底面（内面）および上面（外面）のこれらの呼び名は、図２１〜図２２に示すように、チップへのキャップの接合を完了するためのステップが実行されるとき、キャップがチップに実装される向きをさす。この実施形態において、貫通孔は、底面から上面に向けて段階的に小さくなるようにテーパー状にされることが好ましい。このように、テーパー状にされた貫通孔の形状は、実質的に円錐台状である。貫通孔５１０のテーパー状化は、絶対的に必要ではない。貫通孔をテーパー状にすると、以下の記載から明らかになるように、結合プロセスによって利用可能な潜在的な利点のいくつかを達成しやすくなる。
この反転位置において、上述したように、キャップ５００の底面に向けられた従来の気相またはウェット電気化学処理などによって、貫通孔５１０の側壁５２０上に、はんだ付け可能なメタライゼーション５１５が形成される。１つの実施形態において、はんだ付け可能なメタライゼーションは、各貫通孔を取り囲むキャップ５００の底面の一部分５２５へ任意選択的に延在する。
図２０は、キャップ５００が実装されるチップ６００に対して実行される処理を示し、チップは、はんだ濡れ性のあるボンドパッド６０６と、デバイス領域６０２と、デバイス領域６０２をボンドパッドに配線するワイヤリング６０４とを有する。フラックスの蒸気およびその残留物が、チップ６００の表面の特徴、例えば、デバイスエリア６０２を汚染する可能性がなくなるようにするために、好ましくは、フラックスレスプロセスによって、各メタライゼーション化されたボンドパッド上に導電性ボール６１０が配置される。次いで、チップ６００に導電性ボール６１０を接合するためのプロセスが実行される。好ましい実施形態において、導電性ボールは、本質的に、はんだや他の可融性導電性材料からなるはんだボールであり、この材料は、例えば、錫、鉛、または共晶組成やこのような金属または他の金属の層状配列であり、比較的低いリフロー温度まで加熱されると、一般に、軟化または液化するように適応される。図２０は、「リフロー」として特徴付けられるプロセスによって、はんだボール６１０が各ボンドパッド６０６上に配置されて接合された後のチップを示す。リフロー後、はんだボールは、典型的に、本質的に球状である球体のままである。次いで、キャップ５００がチップ６００に整合される後続ステップの性能に合わせて、はんだボールの温度が再度下げられる。
図２１は、このプロセスのさらなるステージを示す。このステージにおいて、チップ６００は、前面６０１が上を向くように配置される。キャップ５００は、キャップの底面５０２が下を向くように、チップ６００の前面６０１の方へひっくり返される。このステージで、キャップ５００のメタライゼーション化された実質的に円錐台状の貫通孔５１０は、自己位置決め方法によりチップ６００にキャップ５００を整合する際の助力となる。これは、以下のように起こる。貫通孔の中央線間の間隔よりミスアライメントが少なくなるように、キャップ５００とチップ６００との間に粗いアライメントが達成される。次いで、チップ６００上にキャップ５００が載置されれば、貫通孔５１０は、はんだボール６１０に整合し、キャップ５００の貫通孔は、はんだボール６１０へ落下するため、貫通孔５１０をはんだボール６１０へ自己位置決めする。キャップ５００とチップ６００との間のミスアライメントは、２つの水平自由度（Ｘ）および（Ｙ）と、３つの回転自由度、すなわち、水平面（偏揺れ）前傾または後傾（傾斜度）および左右傾斜（横揺れ）と、垂直自由度、すなわち、垂直変位（Ｚ）との変動にさらされる。本明細書に記載する自己位置決め機構は、チップ６００上にキャップ５００が配置される時点において、これらの自由度の全てに対してチップにキャップを整合する。
図２２に示すステージにおいて、キャップ５００に与えられたメタライゼーションに導電性ボール６１０を接合するためのプロセスが実行される。導電性ボールがはんだボール６１０である場合、これは、はんだボール６１０の材料が貫通孔５１０内にさらに流れるようにするリフロープロセスとして実行されることが好ましい。このリフロープロセスの結果として、はんだボール６１０は、キャップ５００の上面５０４のある程度上方に延在することが好ましい。図２２にも示すように、キャップ５００は、デバイス領域およびチップ６００のボンドパッドを含む領域を取り囲む密封材料８１０によって、チップ６００に密封されることが望ましい。密封材料は、図２Ａを参照しながら上述したような材料を含むことが好ましい。
このようなリフロープロセス中、はんだボール６１０の流体の性質により、キャップとチップの対向面５０２、６０１の間に望ましい垂直方向の間隔を維持するための手段が与えられることが好ましい。１つの実施形態において、密封材料に、１つ以上のスペーサ要素が組み込まれる。例えば、接着性の密封材料が、ほとんど変形しない球状または繊維状の要素を含むことにより、対向面の間に所定の間隔を維持し得る。特定の実施形態において、キャップおよびチップの一方または他方に、スペーサ構造が組み込まれる。例えば、図２３に示すように、スペーサが、キャップ５００の一部分として形成されたリッジ９００の形をとってもよく、リッジ９００は、チップ６００の前面６０１上に載置するようにされ得るナイフ刃９０２を有する。接着剤などの密封材料９１０が、図２３に示すように、リッジ９００と接触して配置され得る。他に、密封材料は、リッジ９００の場所から変位され得る。リッジがキャップ５００とチップ６００との間に所望の間隔を維持しながら、リッジ９００により、上記に挙げた任意の密封材料に対して接合プロセス中に、キャップ５００は、チップに押圧、例えば、圧締できるようになる。上述したプロセスが、取り付けられたチップおよび取り付けられたキャップのアレイ上に同時に実行される場合、その後、パッケージングされたチップは、個々のパッケージングされたチップにダイシング、すなわち切断される。
図２４は、接合層を与えるためのキャップのメタライゼーションが、キャップ１０００の底面１００２上に位置する環状構造１００４として延在する、上述した実施形態の１つの変形例を示す。１つの実施形態において、図１に示すメタライゼーションを形成するために用いられるプロセスと比較すると、環状構造１００４は、メタライゼーションを形成するための付加的なプロセスにおいて材料が堆積される、キャップ上のマスキング層（図示せず）の開口の幅を広げて堆積することによって形成される。あるいは、環状構造１００４は、キャップにわたってメタライゼーション層を形成した後に続くサブトラクティブプロセスによってメタライゼーションパターンが形成されるとき、環状構造の間に位置するマスクパターンのサイズを小さくすることによって形成され得る。図２５は、導電性ボール１１４４が、接合温度まで加熱されると実質的に剛性のままであるタイプのものであるか、または実質的に剛性のままであるコアを有する、さらなる変形例を示すパッケージングされたチップ１１５０を示す。このような実施形態において、導電性ボール１１４４は、キャップ１０００とチップ１１４２との間に望ましい垂直方向の間隔を維持するために使用される。例えば、導電性ボールの外部に位置する金属と、キャップ１０００のメタライゼーション層１００１との間と、このような金属と、チップのメタライゼーション１１４１との間に、はんだボールまたは拡散ボンドが与えられ得る。この場所での結合はまた、導電有機材料を用いて達成されてもよい。
図２５にさらに示すように、導電性ボールとキャップ１０００の上面１００６との間の空間を充填するために、はんだまたは他の導電性材料１１４５が与えられる。特定の実施形態において、さらなる密封材料を堆積することによって、キャップおよびチップのそれぞれの周辺縁部１０４２、１０４０にわたって、追加のシール材１１３０が与えられ得る。すでに与えられた密封材料９１０を覆うことが望ましいさらなるシール材１１３０は、密閉性、電気的絶縁性、または他のこのような目的を達成するために与えられてもよい。また、さらなるシール材は、キャップの上面１００６およびチップの背面１１４６に延在することが好ましい。
図２６は、図２５に示すパッケージングされたチップ１１５０が、１つ以上の端子１２０４と、その上に位置するトレース１２０６とを有する回路パネル１２０２に実装されたさらなる実施例を示す。図２６に示す実装は、はんだまたはキャップ１０００の上面１００６に存在する他の導電性材料１１４５と、回路パネル１２０２の端子１２０４上に位置するはんだの塊１２０５との間のはんだボンドによるものである。
図２７を参照すると、キャップ１３００がチップ１３０２に結合される前に、キャップ１３００の貫通孔１３１０がはんだ付け可能なメタライゼーションを有する必要がない、垂直配線を有するキャップ付きチップの作製方法の別の実施形態が示されている。図２７は、キャップ１３００の貫通孔１３１０が、図１８に対して上述したように、上面１３０３と底面１３０５との両方からテーパー状にされる場合を示す。この実施形態において、チップ１３０２は、ボンドパッド１３３０上に位置するスタッドバンプ１３２０を有する。スタッドバンプ１３２０は、チップ１３０２から上向きに延在する垂直配線を形成するために、はんだまたは他の導電性材料の接合用の表面を与える。上記の他の実施形態に対して記載したように、「ピクチャフレーム」リングシール１３４０が、チップとキャップとの間のギャップを密封する。
スタッドバンプ１３２０は、当業者に公知のいくつかのプロセスに応じて与えられ得るような、図２７に示すようなテーパー状であることが望ましい。この実施形態において、スタッドバンプは、スタッドバンプの適用中に得られるつぶされたボール直径に近いシャフト直径１３１５と、チップ１３０２にキャップ１３００を密封する密封材料１３４０の厚みを超える長さ１３２５とを有することが望ましい。例えば、スタッドバンプは、２００３年８月２８日に公開された米国特許出願第２００３／０１５９２７６号明細書に記載されたプロセスに従って図示され作られたものであり得るものであり、この内容全体を引用することにより本明細書の一部をなすものとする。テーパー状のスタッドバンプは、チップ１３０２にわたってキャップ１３００が配置されると、上向きに延在する形状をさらに保持可能であるため、スタッドバンプ１３２０は、スタッドバンプが狭く、より変形可能なプロファイルをもつ場合よりも、貫通孔１３１０との位置合わせを維持しやすい。このように、スタッドバンプは、キャップ１３００が、少なくとも左右ベースに、すなわち、少なくともＸおよびＹの自由度で、自己位置合わせ方法によりチップ１３０２に整合状態にされる際の助力となる。しかしながら、図２７に示すように、貫通孔１３１０ａが、スタッドバンプ１３２０ａと完全に整合されない場合、貫通孔１３１０ａのテーパーにより、スタッドバンプ１３２０ａは、若干変形するため、貫通孔１３１０ａ内に少なくとも入る。望ましくは、スタッドバンプ１３２０は、キャップの上面１３０３の上方に延在するように、貫通孔を通って突出する。
図２８Ａは、図２７に関して上述したように、貫通孔が、両側からテーパー状にされるのではなく、直線の垂直プロファイルを有する、図２７に示す実施形態の１つの変形例を示す。図２８Ａに示すように、キャップの上面１４０３には、はんだ付け可能なメタライゼーション１４１０が任意選択的に設けられる。はんだ付け可能なメタライゼーションは、各貫通孔を取り囲む環状構造として与えられることが好ましい。図２８Ａおよび図２８Ｂは、２つの処理ステージを示す。図２８Ａに示す、より早い時点の処理ステージにおいて、先行するはんだボールステンシルプロセスによって配置されるように、メタライゼーション１４１０上に配置される。図２８Ｂに示す後続する処理ステージが、後続するリフロープロセスによって、スタッドバンプ１３２０に結合されるようなリフローされたはんだボール１４３０を示す。このようなリフロープロセス中に、はんだボール１４３０は、金、錫、またはプラチナなどのスタッドバンプの表面に存在するはんだ濡れ性のある金属によって、スタッドバンプ１３２０の表面に引き寄せられる。その結果、はんだは、キャップの接合層１４１０にスタッドバンプを接続し、貫通孔１４３０でキャップを密封する連続した固体の導電塊を形成する。
上記プロセスの１つの変形例において、はんだボール１４２０は、キャップ１４００のメタライゼーション１４１０上に配置および接合されて、はんだバンプを形成した後、キャップの貫通孔１４０５が、チップ１４０２上に設けられたスタッドバンプ１４２０に整合される。
図２９Ａは、キャップ１５００の上方の外部配線が、キャップの上面１５０２にはんだ付けされないさらなる実施形態を示す。この場合、導電性または非導電性のいずれかであり得る有機材料、例えば、接着材料などの密封材料１５０５は、上面１５０２で貫通孔１５０６を覆うために、キャップ１５００に適用される。チップ１５０１にわたってキャップ１５００が配置され、それに整合された後、キャップ１５００およびチップ１５０１はともに押圧されて、スタッドバンプ１５１６のピーク１５１０は、密封材料を通って貫通する。さらなる別の実施形態において、貫通孔１５０６がスタッドバンプ１５１６に整合された後、キャップ１５００の上面１５０２に密封材料１５０５が堆積され、次いで、密封材料がエッチングバックされることで、スタッドバンプのピーク１５１０を実質的に密封材料がない状態にする。さらなる別の形態において、密封材料１５０２は、スタッドバンプ１５１６の外周の周りに適用されてもよい。その後、配線を完了するために、さらなるステップがとられる。例えば、図８Ａ〜図１１Ｂに対して図示し上述したように、例えば、回路パネルなど、さらなる配線を形成するための表面を与えるように、スタッドバンプ１５１６にはんだボール１５３０が接合され得る。あるいは、スタッドバンプは、図２９Ｂに示すような、滑動または変形可能な機械コンタクト１５４０によって接触され得る。
図３０は、キャップ１５００が整合され結合された後、はんだまたはそれに適用された他の結合材料をさらに含みうるスタッドバンプ１５１６が、キャップ１５００の上面１５０２に対して平坦化される、さらなる別の変形例を示す。このように、スタッドバンプ１５１６の平坦化された表面は、回路パネル（図示せず）などのさらなる要素に対して、キャップ１５００の配線用のランドグリッドを形成する。
図３１および図３２は、キャップ１６０２が、チップ１６００に対して整合され、それにわたって配置され、その後、スタッドバンプが、貫通孔１６０６の側壁１６０７と係合するまで、圧力下で変形される、さらなる別の実施形態を示す。このように、スタッドバンプは、リベットに類似した金属形成動作において、貫通孔１６０６と係合するように「圧印加工」される。この実施形態において、キャップ１６０２は、貫通孔１６０６において、または貫通孔を取り囲むキャップ１６０２の上面１６０５上にはんだ濡れ性のあるメタライゼーションを有する必要がない。スタッドバンプは、金やその合金などの高度に可鍛性の金属で与えられることが望ましく、この金属は、コールドプレス方法で加工された後、同じ形状を保つ傾向にある。このような可鍛性金属が使用される場合、結果的に得られる圧印加工されたスタッドバンプは、キャップの貫通孔に十分な完全性のシールを与えてもよい。あるいは、その後、はんだまたは錫などのさらなる可融性材料が、密閉性が必要な場合など、貫通孔でキャップの上面１６０５を密封するために堆積およびリフローされ得る。スタッドバンプが金で形成される場合、はんだや錫などの可融性材料が、永久的な固体ボンドを形成する。
図３３〜図３４Ｂは、キャップ要素、例えば、キャップウェハの複数のキャップと、ウェハ形態で取り付けられるような複数のチップとの間に、周囲「ピクチャフレーム」リングシールを同時に形成するための特定の方法を示す。本方法において、リングシールは、チップを含むウェハの上方の複数のキャップ要素を整合し、キャップ要素の上面にある開口を通って流動可能な密封材料を与えることによって形成される。次いで、密封材料は、チップの表面へ下方に流れることができ、または流され、この時で、密封材料は、キャップ要素のキャップに個々のチップを密封する。その後、キャップ要素およびそれに結合されたウェハは、各チップ間でダイシングレーンに沿ってチップを切断することによって、個々のキャップ付きチップに分離される。
図３３は、デバイス領域１７０２が各々設けられた複数のチップ１７００を示すトップダウン図である。繊細なデバイス領域を有するチップには、図１〜図３Ｄに関して上述したものなどのキャップが必要である。デバイスの劣化の可能性に対して保護する１つの方法として、好ましくは、チップがウェハの形態のままである場合、キャップにチップを密封するために、ピクチャフレームリングシール１７０４が与えられる。以下、図３４Ａ〜３４Ｂを参照しながら、チップのデバイス領域を取り囲むシールを同時に形成する方法について記載する。
図３４Ａは、この実施形態で使用される複数キャップ要素の一部として与えられるものであってもよい、キャップ１７１０の構造を示すトップダウン図であり、図３４Ｂは、その断面図である。キャップ１７１０は、キャップ１７１０の下方に位置するチップの前面上に与えられた接合層１７１４の上にあるように示されたリング様の窪み１７１２を含む。図３４Ｂに示すように、窪み１７１２は、キャップの上面１７１６から底面１７１８へキャップ１７１０を通る全てに延在し、上面から底面の方へ向かう方向に小さくなるようにテーパー状にされる。接合層１７２６、例えば、はんだ濡れ性のあるメタライゼーションが、固体ボンドを与えるために、はんだなどの可融性材料が濡れて溶融する表面として窪み１７１２の側壁上に与えられる。
図３４Ａを参照すると、窪み１７１２は、チップのデバイス領域の上にあるキャップの中央部分１７２０をほぼ完全に取り囲むように延在し、窪みは、ブリッジ１７２２によって中央部分１７２０に接続される。図１〜図３Ｄを参照しながら配線を作るために上述したものに類似した方法において、図３４Ｂに最良に見られるように、窪みに可融性材料が与えられて、チップ１７００の接合層１７１４へ窪みの側壁に沿って下方に流れるようにされる。
別の実施形態において、可融性導電性材料に類似した方法において、低融点ガラスまたは他の適切な材料が配置され、シールを作製するために窪みを通って下向きに流されてもよい。さらなる別の実施形態において、可融性導電性材料の代わりに、密封材料として、流体有機接着剤が利用されてもよい。
図３５は、上述したような窪みではなく、キャップ要素１８００のキャップ１８１０に離散した貫通孔１８１２のセットが与えられた、上述した実施形態の１つの変形例を示す。同図に示すように、キャップ１８１０は、点線の輪郭で示す、中央デバイス領域１８０２と、ボンドパッド１８０６と、デバイス領域１８０２をボンドパッド１８０６へ接続するワイヤリング１８０６とを有するチップの上に位置する。チップは、チップのボンドパッド１８０６およびデバイス領域１８０２を取り囲む環状パターンに位置する接合層１８１４を含む。この実施形態において、離散した貫通孔１８１２により、図３Ｂに関して上述したような方法において、貫通孔または貫通孔内に配置されるようなサイズのはんだボールによって、チップの接合層１８１４により正確に制御された量のはんだが送出される。チップとキャップとの間に良好なリングシールを達成するために、接合層に与えられるはんだは、少なすぎても、多すぎてもいけない。はんだが少なすぎると、チップとキャップとの間のシールに、空気や他の流体、例えば、水蒸気がチップのデバイス領域１８０２に達するボイド、および、場合によっては、ギャップを生じる可能性がある。一方で、はんだが多すぎると、はんだは、接合層の境界を越えて拡散し、短絡を生じかねない。
したがって、この実施形態において、貫通孔にはんだボールが配置され、チップの接合層１８１４およびキャップの対応する接合層（図示せず）に沿って可融性材料が流れるように加熱されて、チップのボンドパッド１８０４およびデバイス領域１８０２を少なくとも実質的に取り囲むシールを形成する。接合層の寸法およびはんだボールのサイズを適切に選択することによって、接合表面に正確に計量された量のはんだが分布され得る。シールを形成するために用いられたステップは、チップに電気配線の貫通孔を形成するための図１〜図３Ｄまたは図６Ａ〜図６Ｂに関して上述したものに類似している。このように、１つの実施形態において、配線を形成するために使用されるはんだボールが、ボンドパッド１８０２の上にある貫通孔に配置された時、またはその付近で、貫通孔１８１２に、リングシールを形成するために用いられたはんだボールが配置され、次いで、はんだボールの全てが、導電性配線が形成されると同時に、リングシールを形成するために１つの加熱動作によってまとめて溶融される。
図３６Ａ〜図３６Ｂは、複数キャップ要素１９００のキャップ１９０２に、より少数の貫通孔１９１２が与えられるさらなる別の形態を示す。貫通孔１９１２はまた、それぞれのチップの間の境界に与えられることによって、キャップ要素によって覆われた各チップのシールを形成するのに必要な貫通孔１９１２の数を大幅に減らす。各チップの接合リング層１９１４は、所与の貫通孔１９１２内から接合層１９１４へはんだが流れて、それぞれのチップを密封して、図３６Ｂの断面図に示すような構造体を形成できるように、チップ１９０２の外周に沿って前面に与えられる。図３６Ｂに示すように、シールを形成するために、はんだボールからはんだをリフローするプロセス中に、溶融したはんだが拡散する対応する濡れ性のあるメタライゼーションとして、キャップの底面１９２２上に、接合リング層１９２０が位置する。ボンドパッド１８０２と、それに結合された導電性配線１９２４は、配線を形成するために使用される貫通孔１９３２にはんだボールが配置されると同時に、またはその付近に、貫通孔１９１２にはんだボールを配置することによって、リングシールの形成と同時に形成されることが望ましい。その後、電気配線およびリングシールを形成するために、同時加熱ステップが用いられ得る。
図３７を参照すると、本発明の別の実施形態によるパッケージングされたマイクロ電子デバイスが、誘電体要素の底面３１に沿って延在する導電トレース３２を有する誘電体インタポーザ３０を含むパッケージ構造体を組み込む。図３７に示す実施形態において、誘電体要素は、アパチャまたはウィンドウ３６を組み込む。導電性ポスト３８の形態の端子は、誘電体要素の底面３１から下向きに突出し、トレース３２に電気的に接続される。例えば、誘電体層とともに上部に突出ポストを有する金属製のシートまたはプレートを組み立て、トレースを形成するためにシートまたはプレートをエッチングすることによって、ポストを有する誘電体要素が形成され得る。トレースは、誘電体要素の底面３１または上面３３のいずれか、または誘電体要素内に位置するものであってもよい。
インタポーザ３０の底面３１の方へカバーの上面２４が上向きに向くように、パッケージ構造体とともに、上述したようなユニット１０が組み立てられる。ユニット接続部１８は、トレース３１、ひいては、端子またはポスト３８に電気的に接続される。チップの活性エリア２１は、インタポーザにあるウィンドウ３６に整合される。例えば、活性エリア２１が、光検出器または発光器である場合、活性エリアは、ウィンドウ３６を通して光を受け取り、または送り出し得る。例えば、活性エリアがＭＥＭＳ構造体である場合のような他の実施形態において、ウィンドウ３６を省いてもよい。ユニット１０に組み込まれたチップの底面１３は、下向きに対面し、このような底面のレベルで理論上の水平底面４０を画定する。ポスト３８の高さは、ユニット１０の厚みまたは垂直範囲より高いことが望ましいため、ポスト３８は、底面４０を越えて下向きに突出する。このように、ユニット接続部１８、ひいては、チップ１１への電気的接続部は、ユニット１０の下方の面に効率的にルーティングされる。
例えば、従来の表面実装はんだ付け技術を用いて、コンタクトパッドにポスト３８のチップをはんだ付けすることによって、パッケージは、コンタクトパッド５２を上部に有する回路パネル５０上に実装され得る。完成したアセンブリにおいて、ユニット１０は、上面（リッド１２の上面２４）を回路パネル５０から外方へ上向きに対面させて位置決めする。インタポーザ３０は、パッケージより平面エリアが大きいため、これは、ＰＣＢ（プリント回路基板）に構造体を取り付けるのに適した直径およびピッチを有する金属ポストの可能性を与える。好ましくは、インタポーザ３０またはポスト３８は、ある程度の機械的コンプライアンスを有するため、構造体は、アセンブリおよび／またはテスト中、個々のピンの高さまたは回路パネルの非平面性の差に対応することができる。機械的コンプライアンスは、回路パネルとユニット１０との間の熱膨張の不一致に対応することが望ましい。
本発明のさらなる実施形態によるパッケージングされたデバイス（図３８）が、ユニットに組み込まれたチップの背面１３の下方に延在し、ユニットによって画定された底面４０の下方に延在する底部の広がり１０２を有する誘電体要素を含むパッケージ構造体とともに、上述したようなユニット１０を含む。誘電体要素は、底部の広がりから上向きに突出する折り畳み領域１０４と、折り畳み領域から延在する上部の広がり１０６とをさらに含む。誘電体要素は、膜に沿って延在する導電性トレース１０５の１つ以上の層を有する可撓性誘電体膜であることが好ましい。トレースは、底部の広がりから、折り畳み領域に沿って、上部の広がりへ延在する。ユニット１０は、折り畳まれた誘電体要素の上部の広がり１０６と底部の広がり１０２との間の位置にある。底部の広がり１０２は、トレース１０５に接続された端子１０８を有する。端子１０８は、パッケージングされたデバイスの底面を画定する底部の広がりの底面１１０に露出された貫通孔１０９である。ユニット１０のユニット接続部１８は、上部の広がり１０６上のトレース１０５に接合され、ひいては、端子１０８に電気的に接続される。ユニット接続部とトレースとの間のボンドは、上部の広がりにユニット１０を機械的に固定する。さらなる固定のために、ユニットの上面と上部の広がり１０６との間に、接着剤などのさらなる要素が与えられてもよい。あるいは、またはさらに、ユニットの底面は、底部の広がりに固定されてもよい。ユニットの周りの、誘電体要素の広がりの間の空間に、カプセル材料（図示せず）が与えられてもよい。米国特許第６，２２５，６８８号明細書と、２００２年２月１５日に出願され、本願と同一の譲受人に譲渡された米国特許出願第１０／０７７，３８８号明細書と、２００３年８月１３日に出願された同第１０／６４０，１７７号明細書と、２００３年１０月２９日に出願された同第６０／５１５，３１３号明細書と、２００３年９月３日に出願された同第１０／６５４，３７５号明細書とに、従来の半導体チップの折り畳まれたパッケージ要素について記載されており、同特許よおび出願の内容全体を引用することにより本明細書の一部をなすものとする。チップおよびリッドユニットの折り畳まれたパッケージに、同様の構造および技術が使用され得る。この場合も、パッケージ端子１０８が、ユニット接続部１８とは異なる平面レイアウトを有してもよく、パッケージ端子は、ユニット接続部より大きいピッチを有してもよい。パッケージングされたデバイスは、例えば、回路パネルのコンタクトパッドに端子１０８をはんだ接合することなどによって、プリント回路パネルに固定されてもよい。端子１０８は、十分な端子サイズおよびピッチにより、表面実装を行うレイアウトに配設されてもよい。任意の望ましい用途に合わせるために、例えば、標準的なパッドレイアウトに適合させるために、広範囲の寸法およびピッチが使用されてもよい。さらに、パッケージ構造は、製造中およびサービス中に異なる熱膨張から生じる回路パネルとユニットとのひずみの不一致の差を支障なく吸収可能であるような機械的コンプライアンスを与えることが望ましい。この場合も、ユニットは、回路パネルから離れて上向きに対面するユニットの上面２４で容易に実装され得る。上部の広がりとユニットのリッドを通って光または他のエネルギーを受け入れることができるように、誘電体要素の上部の広がり１０６に、ウィンドウ１１６が任意選択的に与えられてもよい。前述した組み込まれた出願に記載されているように、折り畳まれたパッケージ構造体がまた、上部の広がり１０６の上向きに面する表面で露出された上部パッケージ端子（図示せず）を画定してもよい。上部パッケージ端子の一部または全てが、トレース１０５の一部または全てに、ひいては、ユニット接続部１８の一部または全てに、底部パッケージ端子１０８の一部または全てに、またはその両方に接続される。上部パッケージ端子は、テスト用に使用され、または、いくつかのパッケージングされたデバイスを積層するためなど、以下にさらに記載するようなさらなるマイクロ電子要素を取り付けるために使用され得る。また、上述した図３７、および図３９および図４０のパッケージには、上部パッケージ端子が設けられ得る。
図３９のパッケージングされたデバイスは、図３７に関して上述したものに一般に類似しているが、異なる点は、インタポーザ１３０の底面１３２で露出されたパッケージ端子１３８が、下向きに突出するポストではなく、フラットパッドの形態であるということである。このように、端子そのものは、ユニット１０の底面４０を越えて下向きに突出しない。図３９の実施形態において、例えば、従来のはんだボールなどの接合材料の塊１５０の形態のさらなる要素が、端子に接触させて与えられる。これらのさらなる要素または塊１０５は、底面を越えて下向きに突出する。さらなる要素または塊１５０は、パッケージングされたデバイスの一部として与えることができ、または、例えば、パッケージングされたデバイスを実装する前に、回路パネルのコンタクトパッド上に塊を与えることなどによって、回路パネルへの組み立て中に追加されてもよい。さらなる要素または塊は、ユニット１０の厚みより大きな高さまたは垂直方向の長さを有することが望ましい。さらなる要素または塊１５０は、実質的な機械コンプライアンスを与えることが望ましい。従来のはんだ球体以外の要素が使用されてもよい。例えば、はんだ層によって覆われた銅などの高融金属から形成されたコアを有する、ソリッドコアはんだボールと一般的に呼ばれる要素が使用されてもよい。さらなる変形例において、このようなボールのコアは、中空であってもよく、またははんだによって覆われてもよい薄い金属層によって覆われたポリマーまたは他の非金属材料を含んでもよい。さらなる別の変形例において、さらなる要素または塊１５０は、例えば、金属充填はんだのようなポリマーベースの導電性材料の塊であってもよい。さらなる別の変形例において、回路パネルから上向きに突出するピン（図示せず）として、または回路パネルに表面実装されるソケット上のコンタクトとして、さらなる要素が与えられてもよい。
インタポーザ１３０は、ダイレクトボンドカッパー（ＤＢＣ：direct-bonded copper）セラミック基板、半可撓性、例えば、ＰＣＢ、または全可撓性、典型的に、誘電体膜の場合に、剛性であってもよい。平坦なインタポーザの材料の選択は、用途に応じたものである。例えば、可撓性の誘電体膜は、ＰＣＢとウェハスケールパッケージとの間の熱膨張の不一致を吸収しやすいのに対して、ＤＢＣ基板は、機械的に強靭で、パッケージからの熱を除去しやすい。平坦なインタポーザは、ユニット１０より平面エリアが大きく、ひいては、ユニット接続部のレイアウトとは異なり、またはより大きなレイアウトへユニット接続部１８をルーティングする。トレース１３２は、インタポーザ１３０の片側または両側上、またはインタポーザの厚み内に設けられてもよい。インタポーザ底面１３２の平面の上方の位置に端子がある場合、端子は、インタポーザを部分的または完全に延在するインタポーザの貫通孔（図示せず）の底面で露出される。この場合も、インタポーザは、構造体を組み立てやすいように、またはユニットと環境との間に放射の通路を与えるように、ユニットの領域にアパチャを有してもよい。
図４０の実施形態において、パッケージ構造は、上述した図３７および図３９の実施形態に使用されたものに類似した平坦なインタポーザ２３０を含み、ユニット１０が占めるエリア外の、インタポーザの外周領域の下方に位置するスペーサ２０２を含む。スペーサは、インタポーザから下向きに突出し、ユニット１０によって画定された底面４０を越えて下向きに突出する。スペーサの底面２０４は、パッケージングされたデバイスの底面の一部を画定する。スペーサ２０２は、誘電体材料から形成され、スペーサの底面２０４上に位置するパッケージ端子２０６を有する。パッケージ端子２０６は、スペーサ２０２上に伸びる垂直導体２０８によって、インタポーザ上のトレース２３２へ電気的に接続される。したがって、パッケージ端子２０６は、ユニット接続部１８に電気的に接続される。例えば、スペーサ２０２は、貫通ビアが形成され、部分的または完全に、垂直導体２０８を形成する導電性材料によって充填されたセラミックまたはポリマー回路基板などの１つ以上の誘電体材料層を含みうる。この配列において、インタポーザ２３０およびスペーサ２０２を含むパッケージ構造は、ユニット１０を収容するキャビティを画定する。
別の配列（図４１）において、パッケージ構造は、一般に「Ｓ字」状のリード３０２を有するリードフレームを組み込む。リード３０２は、ユニットの上面２４の上にある部分３０４を有し、これらの部分は、ユニット接続部１８に接続される。リード３０２はまた、下向きに延在する部分３０６と、端子部分３０８とを有する。端子部分は、パッケージ端子を形成する露出された表面３１０を有する。これらのパッケージ端子は、ユニット１０の底面４０の下方に位置し、ユニットの底面によって画定されたパッケージの底面で露出される。例示した実施形態において、端子部分は、水平方向に外向きに突出する。下向きに延在する部分３０６はまた、外向きに傾斜してもよい。パッケージ構造は、リードおよびユニットを取り囲み、リードを適所にさらに固定するオーバーモールドまたはカプセル材料３２０を含みうる。オーバーモールドまたはカプセル材料３２０は、端子部分の表面３１０を覆わずに、これらの表面を実装用に露出された状態にしておくべきである。オーバーモールドは、ユニットの底面４０またはその上方で終端してもよく、またはユニットの下方に延在してもよい。さらなる変形例において、リードの下向き延在部分３０６は、さらなる機械的支持が要求される場合、例えば、絶縁性接着剤などによって、ユニット１０の側部に取り付けられ得る。図４１に示す実施形態において、リード部分３０４は、これらの接続部がリードフレームをユニットに物理的に取り付けるように、ユニット接続部１８に直接接続された状態が示されている。しかしながら、リード部分３０４は、中間要素、例えば、ワイヤボンドなどによって、ユニット接続部に接続されてもよい。リードフレームとチップとを結合するために一般的に用いられる技術は、リードフレームとユニット１０とを結合するために使用されてもよい。
図４１の実施形態において、リードフレームがパッケージの厚みを超えると、リードは、ユニットの底面またはその下方へ電気接続部を通し、展開する。リードフレームは、ある程度のコンプライアンスを有することで、ウェハスケールパッケージと回路パネルとの間の熱膨張の不一致に対応するようにされ得る。また、ウェハスケールパッケージへの配線より粗いピッチで、回路パネルへの接続を展開および確立するために、平面エリアにおいてリードフレームを拡張することも可能である。
図４２に示す実施形態は、図４１の実施形態に類似しているが、リードフレーム４２２を構成するリードの端子部分４２８が、下向きに延在する部分４２６から内向きに延在するため、端子部分４２８、ひいては、パッケージ端子を構成する露出部分４２１が、ユニット１０が占めるエリア内に位置する点が異なる。このように、パッケージングされたデバイスは、概して、ユニット１０が占めるエリアとほぼ同じか、またはわずかに広いエリアを占めてもよい。リードフレーム４２２のリードは、弾性であってもよく、ユニットとの弾性的係合によって、全体的または部分的にユニット１０の適所に保持されてもよい。ユニットは、リードの端子部分４２８と上部分４２４との間に弾性的に係合される。あるいは、またはさらに、リードは、リードが触れるパッケージの面の任意または全てに、はんだ、ガラス、または有機接着剤によって貼り付けられ得る。同様の構造がユニットの縁部の周りに巻き付けられた上部にトレースを有する可撓性テープを用いて作られ得る。チップの縁部の周りに可撓性テープが巻き付けられた構造が、米国特許第５，３４７，１５９号明細書のいくつかの実施形態に開示されており、この内容全体を引用することにより本明細書の一部をなすものとする。ファンアウトが要求される応用の場合、金属リードまたはテープに、パッケージの平面エリアの外側に突出する延長部が設けられ得る。さらなる変形例において、オーバーモールドまたはカプセル部材（図示せず）が、リードおよびユニットを覆ってもよく、リードの端子部分４２８の露出表面４２１を覆わないことが望ましい。さらなる変形例において、端子部分４２８は、最内端部４２３で、リードの可撓性、ひいてはその機械的コンプライアンスを高めるために、オーバーモールドまたはカプセル材料がないこともある。さらなる別の変形例において、オーバーモールドが採用されているかどうかに関わらず、リードの上側部分４２４上の上向きに面する表面４２４は、パッケージングされたデバイスの上部および底部に露出されたパッケージ端子を提供するように露出されたままであってもよい。図５０〜図５２を参照しながら以下にさらに説明するように、パッケージングされたデバイスの上部にある端子は、テスト端子として使用されるか、またはさらなるマイクロ電子デバイスの実装用に使用され得る。上部パッケージ端子上に実装されるさらなるマイクロ電子デバイスが、ユニット１０、底部パッケージ端子４２８が実装される回路パネル、またはその両方にリード４２２によって接続されてもよい。このタイプのパッケージは、積層配列で実装されてもよく、１つのデバイスの上部端子は、積層体の次に高いデバイスの底部パッケージ端子に接続される。
図４３に示す構造において、（チップ１１の背面によって画定される）ユニット１０の底面１３は、ダイアタッチ材料の層を含みうる実装構造体５０２によって、平坦なインタポーザ５３０に機械的に取り付けられる。上述したように、インタポーザには、多種多様な材料が使用され得る。好ましくは、インタポーザ５３０は、可撓性であり、実装構造体５０２は、かなりの程度の機械的コンプライアンスを有する。例えば、実装構造体５０２は、弾性材料の層を含んでもよい。この実施形態において、インタポーザ５３０の底面５３１は、パッケージングされたデバイスの底面を画定する。端子５３８は、この底面で露出される。端子５３８とユニット１０の上面のユニット接続部１８との間の電気的接続部は、ワイヤボンドや金属製リボンなどでありうるリード５０６によって作られる。ユニット接続部１８と端子５３８との間の接続部は、インタポーザに沿って延在するトレース（図示せず）と、インタポーザを通って延在するビアなどの他の導電性要素を含んでもよい。ワイヤボンド５０６などの接続部は、端子５３８が、実装構造体５０２のコンプライアンスによって許容される範囲で、ユニット１０に対して移動可能なままであるように可撓性であることが望ましい。インタポーザ５３０は、任意の所望のピッチで、比較的コンパクトな端子アレイ５３８を保有し得る。これらの端子の一部または全ては、ユニット１０の下方に位置するインタポーザ５３０の領域の位置にあってもよい。このタイプの配列は、高密度で空間効率の良い配線を回路パネルに与え得る。
図４４および図４５に示すように、ユニットに、さらなるユニット接続部が与えられ得る。本発明の１つの実施形態によるプロセスにおいて、複数の半導体チップ６２２を組み込んだ、ウェハ全体またはウェハの一部分などの単体ウェハ要素６２０に、リッド要素６１１が一体化されるため、リッド要素の底面６１２は、ウェハ要素の前面６２４の方へ向く。リッド要素の上面６１４は、ウェハ要素から離れて上向きに向く。垂直配線構造体６２６は、リッド要素６１１の上面６１４に露出されたユニット接続部を与えるように、垂直配線構造体が、チップ上のコンタクト６２８からリッド６１１を通って上向きに延在するように形成される。本願と同一の譲受人に譲渡され組み込まれる前述した出願である米国特許出願第６０／５０６，６００号明細書と、同第６０／５１５，６１５号明細書と、同第６０／５３２，３４１号明細書と、同第６０／５６８，０４１号明細書とに記載するように、リッド要素は、金属の薄い層６３０と整列した貫通ビアを有してもよい。金属製ビアライナ６３０は、例えば、リッド要素上に金属を堆積し、ウェハ要素との組み立て前に金属を選択的にエッチングすることによって与えられ得る。リッド要素上、ウェハ要素上、またはその両方に、はんだまたは他の導電性接合材料が与えられ、接合材料がビアの中の金属ライニングを濡らし、ウェハ要素上のコンタクト６２８を濡らして、垂直配線構造を形成するようにリフローされる。図４４のプロセスにおいて、リッド要素には、ウェハ要素のチップ間の境界に対応する場所に、さらなる列のビア６３２が設けられる。これらのさらなるビアは、リッドを部分的に通って延在するか、または図４４に示すように、リッドを全て通って延在してもよい。金属または他の導電性材料６３４にさらなるビア６３２が整列され、導電性再分布トレース６３６が、さらなるビア６３２の一部または全てにあるライナと、垂直配線構造体を形成するために使用される他のビアの一部または全てにあるビアライナ６３０とを内部接続するように、リッドの表面上に設けられる。さらなるライナ６３４およびトレース６３６は、ビアライナ６３０を作るために用いられた同じプロセスステップ中に形成されてもよい。このように、さらなるビアの導電性ライナ６３４は、垂直配線構造体が形成されるときに、垂直配線構造体６２６の少なくとも一部に電気的に接続されることになる。上記同時係属中の出願に記載するように、隣接するチップ間の境界にあるリッド要素とウェハ要素との間に密封剤６４０が設けられるため、密封剤は、各チップの外周の周りに延在する。
リッド要素、ウェハ要素、および密封剤の組み立て後と、望ましくは垂直配線構造体の形成後、リッド要素、ウェハ要素、および密封剤は、図４４に、そのうちの１つが見受けられるダイシングレーンとも呼ばれる切断線６４２に沿って切断される。切断ステップは、個々のユニットを形成し、各ユニットは、１つ以上のチップと、垂直配線要素が延在するリッドとを含む。図４５の立面図に最良に示すように、このような各ユニットは、リッドの上面６１４と、チップの底面６２５との間に延在する垂直方向に広がるエッジ表面６４９を有する。切断プロセスは、さらなるビア６３２をカットして、部分ビアをユニットのエッジ表面に露出させる。１つのこのようなエッジ表面６４９を示す立面図である図４５に示すように、切断されたビア内の導電性ライナ６３４は、ユニットのエッジ表面で露出されたエッジ接続部を形成する。これらのエッジ接続部の少なくともいくつかが、垂直配線構造体６２６の少なくともいくつか、ひいては、チップ上のコンタクト６２８の少なくともいくつかに電気的に接続される。エッジ接続部は、ユニットのエッジ表面の１つ、いくつか、または全ての上に、このように与えられ得る。このプロセスの１つの変形例において、再分布トレース６３６は、リッド要素の上面ではなく、このような要素の底面６１２から形成されてもよい。
図４６に示すように、ユニットの上面６１４および底面６２５が基板の平面を横切る方向に延在し、エッジ接続部を支えるエッジ表面６４９が、基板の方へ下向きに面する状態にユニットを実装できるように、エッジ接続部６３４は、回路パネル６５２のコンタクトパッド６５０または他の基板に接合されてもよい。あるいは、このユニットは、エッジ表面６４９上のエッジ接続部６３４と係合する弾性フィンガ６５８などのソケットの要素を用いて、ソケット６５６（図４７）に実装され得る。また、ユニットは、上述したように実装でき、上部ユニット接続部を通る接続部が、垂直配線構造体６２６によって作られる。
図４８Ａ〜図４８Ｂの実施形態は、図４４〜図４７を参照しながら上述した実施形態に一般に類似している。しかしながら、図４８および図４９の実施形態において、密封剤７４０は、垂直配線構造体７２６の少なくとも一部を越えて、チップの境界から内向きに延在する。切断動作は、これらの配線構造体をカットし、したがって、エッジ表面７４９でエッジコンタクト７３４内にこれらの垂直配線構造体７２６を形成するように実行される。内向きに延在する密封剤７４０は、各ユニットにおいてチップとリッドとの間の連続シールとして留まる。図４８Ａに示す切断動作は、隣接するチップ間の各領域において、２つの平行な切断線に沿って、２つのカットを用いる。１つの変形例において、コンタクト７２８のいくつかまたは全てと、それに関連する垂直配線構造体７２６は、隣接するチップ間の境界にあるため、単一のカットが、２つのユニット上のエッジコンタクト内に一列の垂直配線構造体を形成することになる。各ユニットの垂直配線構造体のいくつかまたは全ては、エッジコンタクトに変換されてもよい。このように形成されたユニットが、図４６および図４７を参照しながら上述したように実装され得る。さらなる変形例（図示せず）において、リッドの上面にユニット接続部を有するユニットに、例えば、導電性接続部を上部に有する導電性キャリアをユニットのエッジ表面に接着して接合することによって、または離散したエッジ接続要素をユニットのエッジ表面に貼り付けることなどによって、エッジ接続部をユニットに貼り付けることによって、エッジ接続部が設けられ得る。貼り付けられたエッジ接続部は、任意の適切な接続技術によって、リッドの上面のユニット接続部に電気的に接続され得る。例えば、導電性キャリアが、上部にトレースを有する可撓性導電性要素であれば、このキャリアは、トレースの部分が、リッド上面に沿ってユニット接続部に延在するように、リッドの縁部にわたって折り畳まれ得る。あるいは、エッジ接続部は、ワイヤボンディングによってユニット接続部に接続され得る。
図４９Ａ〜図４９Ｂに、上述したキャップ付きチップ構造体の１つの変形例を示す。図４９Ａは、線４９Ａ−４９Ａに沿って切り取った、図４９Ｂに示すキャップ付きチップ構造体７３０の断面図である。このような構造体７３０において、垂直配線構造体７２６は、チップの外周縁部７３１に沿った位置にあるものもあり、図４９Ｂに示すように、第１の方向に配向される。配線構造体は、チップの他の外周縁部７３３に沿った位置にあるものもあり、第１の方向に対してある角度をなす第２の方向に配向される。例えば、縁部７３３は、縁部７３１に対して直角に配向される。好ましい実施形態において、配線構造体７２６の一部には、２つの縁部間の角７３２に位置するものもある。チップの外周縁部７３１、７３３、および／または角７３２に沿って、配線構造体を設けて、チップが占めるウェハの面積を縮小するようにさらに改良されてもよく、このように縮小するのは、必要とされる配線構造体７２６の数が減り、結果的に、チップ面積が少なくてすむためである。場合によっては、配線構造体７２６は、例えば、図１〜図３Ｄを参照しながら上述した実施形態にあるように、チップのデバイスエリア２０４から遠く離れた位置またはさらに離れた位置に配置される。これは、構造体の生産性と、次のより高いレベルのアセンブリにおいて構造体７３０を内部接続する能力の助力となる。配線のインターバルを遠く離した間隔にすると、より高いレベルのアセンブリの生産性の助力となる。その理由は、アセンブリのこのような接続体を作るための公差が、チップの作製時ほど厳しくないためである。構造体７３０をより高いレベルのアセンブリ、例えば、回路パネルに内部接続することは、機械的取り付け、例えば、図４４〜図４７を参照しながら図示し上述したようなソケット、または電気的接続などによるものであることが好ましい。
本発明のさらなる実施形態によるユニット８１２（図５０）は、上述したようなチップのように、前面８２２および背面８２４を有するチップ８２０を組み込む。チップ８２０は、前面８２２で露出されたコンタクト８２６を有する。この場合も、チップは、微小電気機械要素などの能動要素８２７、ＳＡＷ要素などの電気音響要素、またはセンシングピクセルアレイなどの光電要素を有し、能動要素は、前面８２２またはそれに隣接した位置にある。しかしながら、この実施形態において、チップは、チップの背面に露出された背面コンタクト８３０を有する。背面コンタクト８３０のいくつかまたは全ては、前面コンタクト８２６と、能動要素８２７を含むチップの回路要素とに電気的に接続される。背面コンタクト８３０への電気的接続部は、チップの厚みを部分的または完全に通って延在する導電性構造体を含む。これらの導電性構造体は、ユニットの物理的な完全性を損なうものであってはならず、したがって、チップの前面と背面との間に延在する漏れ経路を与えてはならない。これらの接続部は、典型的に、ウェハの一部としてチップが処理されている間に形成される。半導体ウェハの厚みを通る導電性構造体を形成する１つの方法は、イオン注入または他の技術によるものであり、用途に合わせて、十分に低い抵抗率である半導体材料の高ドープカラム８４４をチップに作り出す。あるいは、背面８２４から前面上のコンタクト８２６へパイプが延在するように、中空ビア、いわゆる「パイプ」８４６が、半導体の厚みを通って刻まれてもよい。パイプは、前面コンタクトの金属製材料によって前面で密封される。パイプの壁は、金属膜８４７でコーティングすることによって導電性にされてもよい。１つの変形例において、パイプは、金属で完全に充填され得る（図示せず）。
図５０に示すような多数のチップ８２０を組み込んだウェハ要素は、図５０に１つを示すリッド８６０を含むリッド要素と、ウェハ要素に隣接するチップ間の境界にある密封剤８６２とともに組み立てられ、チップ上の上面コンタクト８２６の少なくともいくつかからリッド８６０を通って、リッドの上面８６８で露出された上部ユニット接続部８６６を形成する垂直配線構造体８６４が設けられる。ユニットは、ウェハ要素から切断され、個々のユニットを図５０に示す構成にする。このような構成において、チップの背面コンタクト８３０は、ユニットの底面を構成するチップの底面８２４上に露出された底部ユニット接続部を形成するのに対して、上部ユニット接続部８６６は、ユニットの上面を構成するリッドの上面８６８で露出される。上部ユニット接続部８６６の少なくともいくつかが、底部ユニット接続部８３０の少なくともいくつか、チップの内部回路、またはそれらの両方に電気的に接続される。このユニットは、上部ユニット接続部８６６の少なくともいくつかと、好ましくは全てと、および底部ユニット接続部８３０の少なくともいくつかと、好ましくは全てとの間に連続した電気経路を与える。
完成したユニット８１２は、フリップチップダイレクトチップ実装において使用されるものに類似した技術を用いて、回路パネル上のコンタクトパッドに底部ユニット接続部８３０を接合することによって、回路パネル上に直接実装され得る。これにより、ユニットは上向きにされ、リッドおよびユニット上面８６８は、回路パネルから外方に上向きに面する。あるいは、ユニット８０２は、中間基板またはインタポーザ８７０（図５１）上にパッケージングされて、上面８６８をインタポーザから外方に面した状態にし、次いで、インタポーザは、回路パネル８８０に接合され得る。インタポーザは、底面で露出されたパッケージ端子８７２と、底部ユニット接続部８３０を端子に電気的に接続するトレース８７４とを有する。インタポーザは、典型的に、端子８７２が、底部端子８３０より大きなピッチで配置されるように再分布を与える。インタポーザはまた、ユニットと回路パネル８８０との間に機械的コンプライアンスを与えてもよい。インタポーザは、一般に、チップスケールのパッケージの製造において使用されるものに類似したものであってもよい。
上部ユニット接続部８６６は、ユニットを回路パネルに実装する前または後のいずれかに、テストプローブとの係合を可能にするテスト接続部として使用され得る。上部ユニット接続部は、ユニットの上面の好ましい位置にあるプローブ点を与える。さらに、プロービングプロセスは、回路パネルに接続されることになる底部ユニット接続部にダメージを与えない。回路の部品を完成したアセンブリに形成するために、上部ユニット接続部８６６に、さらなるマイクロ電子要素が接続されてもよい。さらなるマイクロ電子要素は、同様の構成の別のユニット８１２であってもよいため、ユニットは、図５２に示すように垂直方向に積層される。１つのユニットの上部ユニット接続部８６６は、積層体の次に高いユニットの底部ユニット接続部８３０に接続される。このように、ユニットは、ユニットの平面エリアの内側に位置する共通の垂直方向バスを形成する。
さらなる実施形態（図５３〜図５５）において、底部ユニット接続部が、チップを通る接続部を与えるのではなく、チップのエッジ表面に沿って導電性トレースを形成することによって与えられる。図５３に示すように、ウェハ要素は、チップ上の上面コンタクト９２６の少なくともいくつかからチップ間の境界に延在する上面トレース９０２を有する。上述したように、リッド要素９６０、および上部ユニット接続部９６６を形成する垂直配線構造体９６４が与えられる。この場合も、ウェハ要素およびリッド要素は、個々のユニットを形成するために、チップ間の境界に沿ってカットすることで切断される。このように、切断後、上面トレース９０２は、ユニットのエッジ表面９０４まで延在する。切断プロセスは、リッド要素の切断前に、ユニット間の境界で傾斜縁部を有するトレンチを形成するように実行されてもよい。傾斜トレンチ表面は、図５４に示すように、チップ上の傾斜エッジ表面９０６を与える。典型的に、リッド要素の切断前に、この傾斜エッジ表面に沿って、さらなるトレース９１０が形成される。図５５に示すように、底部ユニット接続部９３０を与えるように、チップの底面９２４に沿って、さらなる導電性トレースが形成される。この場合も、チップの回路および上部ユニット接続部９６６に、底部ユニット接続部９３０のいくつかまたは全てが接続される。図５０および図５１を参照しながら上述したように、本方法により作られたユニットが使用され得る。
本発明のさらなる実施形態（図５６）において、ウェハ要素とリッド要素とを組み立てる前に、リッド要素１０６０の底面１０６１上に、トレース１００２が与えられる。トレースは、垂直配線構造体１０６４を形成するために用いられるビアから、チップ間の境界に対応するエリアへ延在する。垂直配線構造体１０６４の形成中、垂直配線構造体を形成するために使用されるはんだは、トレース１００２の内端部に接触する。ウェハ要素１０２０およびリッド要素１０６０の切断後、トレース１００２の端部１００８は、ユニットのエッジ表面１０４９で露出される。エッジ表面に沿って延在するトレース１０１０は、チップの底面１０２４上に設けられた底部ユニットコンタクト１０３０とトレース１００２とを接続する。このように配置することにより、図５３〜図５５を参照しながら上述したようなトレース９０２を形成するために、ウェハ要素の特別な処理が不要になる。
上述した特徴の多数の変形例および組み合わせが使用され得る。例えば、上部ユニット接続部に加えて、底部ユニット接続部を有するユニットが、上述したような上部ユニット接続部に接続されたパッケージ構造体、例えば、図３７および図３９を参照しながら記載したものとともに使用され得る。このような配置において、パッケージ構造体の端子と底部ユニット接続部の両方は、回路パネルへ接続するためのパッケージングされたデバイスの底部で露出される。さらなる変形例において、ユニットに、図４４〜図４９を参照しながら上述したような両縁部ユニット接続部と、図５０〜図５６を参照しながら上述したような底部ユニット接続部とが設けられ得る。
図５７〜図６０は、図１〜図６Ｂ、図１８〜図２８Ｂ、および図３０〜図３２を参照しながら上述したようなウェハスケールプロセスの１つまたは様々な実施形態によって製造される、ユニットの外周縁部、すなわち、キャップ付きまたはリッド付きチップを密封するためのさらなるシールが形成される、本発明の１つの実施形態を示す。図６０は、本発明のこの実施形態により与えられた２つのこのようなユニット２０３０の構造体を示す。
前述した多くの形態の中で、有機材料が、「ピクチャフレーム」シール２００２を形成する際に使用するための好ましい材料であり、少なくともいくつかの適用されるこのような材料の能力により、チップの活性領域を囲み、周囲温度から、ほんのわずかに上昇した温度でボンドを形成する。このような材料を使用すると、特に、チップ収容ウェハおよびリッド収容ウェハが異なる材料のものである場合、上述したＣＴＥ不一致の問題が回避される。このような有機密封材料の使用は、ウェハの形態のままであるチップにスタッドバンプが実装されるものなど、配線を形成するための上述した低温プロセスとともに特に有益であり、次いで、リッドまたはキャップ収容ウェハが、配線を形成するために、導電性または非導電性有機材料で整列および密封される（例えば、図２９Ａおよび図３０に対して図示および上述したように）。あるタイプのチップ、特に、ＳＡＷデバイスを含むものは、歪みの影響を特に受けやすい。ＳＡＷデバイスは、典型的に、通過帯域の中心周波数がデバイスのひずみによる変化を受ける狭帯域フィルタ機能を与えるように動作する。有機材料の弾性率が低いことで、有機材料は、ＣＴＥの不一致によるチップ収容ウェハとリッドウェハとの間に生じる歪みの差の影響を軽減する。
しかしながら、前述した利益にかかわらず、有機材料は、いくつかのデバイスに対して十分な密閉シールを与えないこともある。有機材料ではなく金属やガラスなどの無機材料によって、より密なシールが一般に達成され、上述した問題を被る。
したがって、図６０に示す実施形態において、チップ２００１の縁部２００６、リッドの縁部２００８とともに、有機シール材料２００２を密封するための不浸透性媒体として、ユニットの外周縁部２００２の上に、さらなる層２００４が堆積されパターニングされる。また、図６０に示すように、同じ層２００４は、導電性材料で与えられる場合、各チップ２００１上の導電性配線２０１２のそれぞれに接続された金属コンタクト２０１０を形成するためにパターニングされることも望ましい。
図５７〜図５９は、図６０に示すユニット２０３０を作製する例示的な方法におけるステージを示す。図５７に示すように、ユニット２０３０の一対が図示されており、各ユニットは、ウェハの部分として境界２０３４に取り付けられたままの状態である。参照しやすいように、このようなユニットを２つだけ図示する。しかしながら、相当な数のこのようなユニットが、本明細書に記載する方法によるウェハの形態で同時に処理され得る。各チップは、例えば、例示的に、ＳＡＷまたはＭＥＭデバイスなどのデバイス２０１１、デバイスの上方に位置するボイド２０１３、およびチップ２００１から上向きに延在する導電性配線２０１２を含む。
ユニットのリッド部分の表面２００２上にレジストパターン２０３２を形成するために、フォトリソグラフィによって感光性レジスト膜がパターニングされる。例示的に、レジスト膜は、リフトオフ膜であり、レジスト膜が引き続き除去されるとき、レジスト膜に適用される材料が除去される。レジストパターン２０３２は、金属コーティングが適用されたレジストパターンを引き続き除去すると、互いから隔離された配線を維持するように、予め存在する配線２０１２の各々を取り囲むアイラインドとして形成される。
その後、図５８に示すように、個々のユニット２０３０は、チップのダイシングレーンと一致することが好ましい境界２０３４に沿って部分的に切断されて、図示した構造を作り出す。図５９に示すさらなるステップにおいて、ユニットの外周縁部２０２０および上面２０２２の両方が金属によって覆われた、図示した構造を作り出すために、１つ以上の金属が堆積される。金属は、湿気を含む汚染物質に対する障壁として機能する際の特質、および電気を導通する能力に合わせて選択されることが好ましい。容易に腐食しない金属は、この目的に合っており好ましい。金属層２００４は、ユニットの表面に強力に接着するとともに、密封材料２００２にも接着するコーティングを形成し、層の主要表面に広がる方向と、その厚みを通る方向との両方に良好な導電性を与えるように選択されることが好ましい。この理由から、金属層２００４は、半導体およびＭＥＭ製造産業界において使用されるような、堆積金属の積層体から形成されることが好ましい。このような積層体を形成するために用いられてもよい金属の一般的な例は、チタン、プラチナ、および金の組み合わせとともに、クロム、銅、および金の組み合わせ、亜鉛、ニッケル、およびパラジウムの組み合わせとともに、上記に挙げた金属の様々な並び替えおよび組み合わせを含む。パターニングされた金属が磁気遮蔽を与える能力を高めるために、金属層積層体にニッケルが含まれ得る。積層体の各パターニングされた金属層の厚みは、例示的に、気相堆積によって金属層が適用される場合、約０．１μｍオーダーのものであり、水性処理が適用される場合、最大約１μｍである。導電性の非金属、例えば、窒化チタンまたは金属の他の窒化物などの導電性窒化物が、湿気や汚染物質に対して必要な障壁機能を与え、十分な導電性を有するとすれば、金属の代わりに、コーティングの一部分または全てとして利用され得る。
その後、図６０を参照すると、上述したような図示した構造を作り出すために、金属層の望ましくない部分とともに、レジストパターン２０３２を除去するために、ステップが実行される。ユニット２０３０はまた、この時点で、境界２０３４（図５８）でダイシングレーンに沿って、個々のユニットに切断される。
図６０に示す前述した実施形態に加え、上述したプロセスは、いくつかの他の構造を与えるために修正され得る。図６１は、１つのこのような他の構造を示す。同図に示すように、例えば、接地コンタクトを与えるために、密封層およびチップの１つの配線を同じ電位に維持するために、配線２０１２および外周金属密封層２００４のそれぞれの間に、電気的接続が確立され得る。配線の他のうち配線２０１４は、上述したような金属層からパターニングされたコンタクト２０１０に接続され得る。このような実施形態において、外周金属密封層２００４は、外周２０２０のほとんどと、ユニット２０３０の上面２０２２とにわたって延在することが好ましい。このような場合、密封層２００４は、ユニット２０３０の電磁気遮蔽機能を与えるために使用され得る。
引き続き、図６１を参照すると、上記実施形態の１つの変形例において、金属層２００４は、リッドの上面２０２２にわたって横方向に延在する導電性トレースを与えるようにパターニングされる。このような導電性トレースは、コンタクトを再分布するために、例えば、図４Ａ〜図４Ｂおよび図７Ｂを参照しながら上述したものと同様の方法で使用されて、例えば、ユニットの配線２０１２のピッチおよび横方向寸法と、標準的なランドグリッドアレイのピッチおよび横方向寸法との間を変換し得る。
特定の実施形態において、パターニングされた金属層２００４は、例えば、チップ２００１のデバイスと、後のアセンブリステップにおいて後でユニットが取り付けられる外部ネットワークとの間でインピーダンスを一致させるために、抵抗、誘導、または容量デバイスとして使用するためのユニットの表面２０２上に導電性要素を設けるなど、さらなる機能に合わせて使用され得る。このような導電性要素を形成するために、図５７〜図５９を参照しながら上述したように、チップを切断する最終ステップの前に、パターニングされた金属層２００４の上に導電層が堆積およびパターニングされた後、１つ以上のさらなるパターニングされた金属層が堆積およびパターニングされ得る。
上記および他の変形例および上述した特徴の組み合わせが、特許請求の範囲に画定されたような本発明から逸脱することなく利用され得るため、好ましい実施形態の前述した記載は、特許請求の範囲によって画定されているように、本発明を制限するものではなく、例示するものとしてみなされるべきである。
本発明は、チップ、例えば、集積回路および他のマイクロ電子およびマイクロ機械構造のパッケージングに適用可能である。
本発明の１つの実施形態によるキャップ付きチップの形成方法を示す図である。 本発明の別の実施形態によるキャップ付きチップを示す断面図および平面図である。 図３Ｅ〜図３Ｆに示す実施形態によるキャップ付きチップの形成方法を示す断面図である。 図３Ｇ〜図３Ｈに示す実施形態の１つの変形例によるキャップ付きチップの形成方法を示す断面図である。 本発明のさらなる他の実施形態によるキャップ付きチップを示す断面図である。 本発明の別の実施形態によるキャップ付きチップの切断方法を示す図である。 再分布ワイヤリングトレースが与えられる、本発明の特定の実施形態を示す断面図と、それに対応する平面図である。 本発明の１つの実施形態による、キャップの下側に再分布トレースが与えられた、キャップ付きチップを示す図である。 チップの垂直縁部と水平縁部の両方に沿ってボンドパッドが配置されたチップのレイアウトを示す平面図である。 垂直縁部のみまたは水平縁部のみに沿ってボンドパッドが配置された、本発明の１つの実施形態により有益にパッケージングされたチップのレイアウトを示す平面図である。 キャップをチップに実装した後、キャップを通ってチップの接合層が形成される、特定の実施形態を示す断面図である。 スタッドバンプを含む電気配線を有するキャップ付きチップの形成方法を示す断面図である。 キャップ上に再分布ワイヤリングトレースを有するキャップ付きチップの１つの実施形態をそれぞれ示す断面図および平面図である。 ワイヤボンドの形態で導電性配線が与えられる、本発明の実施形態を示す断面図である。 キャップ付きチップを含むユニットを回路パネルに実装する様々な方法を示す断面図である。 キャップ付きチップを与えるために、キャップ要素上の犠牲コーティングをパターニングおよび使用する方法におけるステージを示す断面図である。 チップの導電性特徴部分が、キャップ要素の自己位置決めする際の助力となる、キャップ付きチップの製造方法におけるステージを示す断面図である。 導電性特徴部分が、ソリッドコアを有する導電性球体を含む、図１８〜図２３に示す実施形態の１つの変形例を示す断面図である。 チップからキャップの貫通孔内に延在するスタッドバンプを含む電気配線が形成された、キャップ付きチップの実施形態を示す断面図である。 本発明の１つの実施形態による、マイクロ電子ユニットが作製される、複数のチップおよびキャップをそれぞれ示す平面図である。 図３３〜図３４Ａに示すチップおよびキャップから作製されたマイクロ電子ユニットの断面図である。 本発明の１つの実施形態による、マイクロ電子ユニットが作製されるキャップ要素の複数のキャップを示す平面図である。 本発明の１つの実施形態による、マイクロ電子ユニットが作製されるキャップ要素の複数のキャップをそれぞれ示す平面図および断面図である。 本発明の様々な実施形態による、リッド付きまたはキャップ付きチップを有するマイクロ電子ユニットと、このようなユニットを含むアセンブリの様々な実施形態を示す断面図である。 縁部接続を有するリッド付きまたはキャップ付きチップを有するマイクロ電子ユニットの作製方法と、回路パネルまたは他の要素にユニットを実装する方法とを示す断面図である。 底部ユニット接続を有するマイクロ電子ユニットの様々な実施形態と、このようなユニットの製造方法とを示す断面図および立面図を含む。 ユニットを密封するために不浸透性媒体が使用されるマイクロ電子ユニットの作製ステージを示す断面図である。 不浸透性媒体が導電性であり、導電性トレースを形成するようにパターニングされる、図６０に示すものの別の実施形態を示す断面図である。

Claims (22)

  1. 前面と、該前面に露出した複数のボンドパッドとを有するチップと、
    上面と、該上面の反対にある底面と、前記上面と前記底面との間に延在する複数の貫通孔とを有し、前記底面が前記チップに対面し、ボイドを画定するように前記チップから間隔を置いて設けられて前記チップに実装されたキャップ部材と、
    前記ボンドパッドから少なくとも部分的に前記貫通孔を通って延在し、少なくとも部分的に前記貫通孔を通って延在する流動可能な導電性材料を含む複数の導電性の配線と
    を備えてなる、キャップ付きチップ。
  2. 前記チップと前記キャップ部材との間に延在し、前記配線の少なくとも一部分を取り囲むシールをさらに備える請求項１に記載のキャップ付きチップ。
  3. 前記流動可能な導電性材料が、前記貫通孔を密封するものである請求項１に記載のキャップ付きチップ。
  4. 前記流動可能な導電性材料が、前記貫通孔を取り囲む前記キャップ部材の部分を濡らすものである請求項３に記載のキャップ付きチップ。
  5. 前記キャップ部材が前記上面から前記底面へ延在する壁を画定し、前記壁が前記各貫通孔を取り囲み、前記流動可能な導電性材料が前記壁を濡らすものである請求項４に記載のキャップ付きチップ。
  6. 前記キャップ部材が、前記流動可能な導電性材料による濡れ性のない構造材料と、前記壁を覆う前記流動可能な導電性材料による濡れ性のある材料から形成されたライナとを含むものである請求項５に記載のキャップ付きチップ。
  7. 前記流動可能な導電性材料が、はんだである請求項１に記載のキャップ付きチップ。
  8. 前記配線が、前記チップの前記前面から前記貫通孔内に上向きに突出する特徴を含むものである請求項１に記載のキャップ付きチップ。
  9. 前記配線の少なくともいくつかが前記キャップ部材の１つ以上の縁部において露出されるため、露出された垂直方向の配線構造が縁部ユニット接続を画定するものである請求項１に記載のキャップ付きチップ。
  10. 前記貫通孔が、前記上面から前記底面の方へ小さくなる方向と、前記底面から前記上面の方へ小さくなる方向のうち少なくとも１つの方向にテーパー状にされる請求項１に記載のキャップ付きチップ。
  11. 前記キャップ部材と前記チップとの間隔を制御するために、前記キャップ部材、前記チップ、および前記シールのうちの少なくとも１つに含まれたスペーサ要素をさらに備える請求項２に記載のキャップ付きチップ。
  12. （ａ）キャップ部材の底面が、前記チップ部材の前面の方へ下向きに面し、前記キャップ部材の上面が、前記チップ部材から見て外方に上向きに面するように、前記キャップ部材の前記上面と前記底面との間に延在する貫通孔が、前記チップ部材の導電性特徴部分部分と整合されるように、そして、前記キャップ部材の前記底面が、前記整合された貫通孔および導電性特徴部分部分を含む少なくともいくつかの領域にある前記チップ部材の前記前面から間隔を置いて設けられるように、キャップ部材をチップ部材に組み立てるステップと、
    （ｂ）流動可能な導電性材料を前記貫通孔に供給し、前記流動可能な導電性材料を前記貫通孔に流入させることによって、少なくとも部分的に前記貫通孔を通って前記導電性特徴部分部分から延在する電気的接続を形成するステップと
    を含んでなる、キャップ付きチップの形成方法。
  13. 前記流動可能な導電性材料の供給ステップが、前記キャップ部材の前記上面から前記貫通孔内に前記流動可能な導電性材料を導入することを含むものである請求項１２に記載の方法。
  14. 前記流動可能な導電性材料の流入ステップが、前記流動可能な導電性材料を前記貫通孔に下向きに流入させて、前記チップ部材の前記導電性特徴部分部分と接触させることを含むものである請求項１２に記載の方法。
  15. 前記導電性特徴部分部分が、前記チップ部材の前記前面から前記貫通孔内に上向きに突出する特徴を含むものである請求項１２に記載の方法。
  16. 前記導電性特徴部分部分が、前記キャップ部材の前記底面の下方に間隔を置いて設けられており、前記流動可能な導電性材料の流入ステップが、前記導電性特徴部分に接触するように、前記貫通孔で前記底面から下向きに突出するメニスカスを形成するステップを含むものである請求項１２に記載の方法。
  17. 前記流動可能な材料の流入ステップが、前記流動可能な材料が前記貫通孔の境界となる壁を濡らすようにすることを含むものである請求項１６に記載の方法。
  18. 前記電気的接続の形成前に、前記キャップ部材上の濡れ性のある領域と、前記導電性特徴部分に接触する濡れ性のある領域と、前記貫通孔に自己整合された濡れ性のある領域とを同時に形成するステップをさらに含むものである請求項１２に記載の方法。
  19. 前記チップが、弾性表面波（ＳＡＷ）デバイスを含み、前記導電性特徴部分が、前記濡れ性のある領域の形成前に、はんだによる濡れ性のないボンドパッドを含むものである請求項１８に記載の方法。
  20. 前記流動可能な導電性材料の流入ステップが、前記キャップ部材の前記濡れ性のある領域にはんだボールを配置することと、前記整合されたキャップ部材および前記チップを加熱して、前記はんだボールのはんだに、前記キャップ部材の前記濡れ性のある領域を前記チップの前記濡れ性のある領域に接合させることとを含むものである請求項１９に記載の方法。
  21. 前記接合ステップがフラックスレスで実行されるものである請求項２０に記載の方法。
  22. 前記接合ステップが窒素雰囲気中において実行されるものである請求項２１に記載の方法。
JP2006528176A 2003-09-26 2004-09-24 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法 Pending JP2007516602A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US50650003P 2003-09-26 2003-09-26
US51561503P 2003-10-29 2003-10-29
US53234103P 2003-12-23 2003-12-23
US56804104P 2004-05-04 2004-05-04
US57452304P 2004-05-26 2004-05-26
US10/928,839 US20050067681A1 (en) 2003-09-26 2004-08-27 Package having integral lens and wafer-scale fabrication method therefor
PCT/US2004/031298 WO2005031861A1 (en) 2003-09-26 2004-09-24 Structure and method of making capped chips including a flowable conductive medium

Publications (1)

Publication Number Publication Date
JP2007516602A true JP2007516602A (ja) 2007-06-21

Family

ID=34382320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006528176A Pending JP2007516602A (ja) 2003-09-26 2004-09-24 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法

Country Status (4)

Country Link
US (10) US7298030B2 (ja)
JP (1) JP2007516602A (ja)
TW (1) TW200531227A (ja)
WO (3) WO2005031863A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010023733A1 (ja) * 2008-08-27 2010-03-04 セイコーインスツル株式会社 圧電振動子、発振器、電子機器及び電波時計並びに圧電振動子の製造方法
JP2010260167A (ja) * 2009-04-06 2010-11-18 Denso Corp 半導体装置およびその製造方法
JP2011506106A (ja) * 2007-12-07 2011-03-03 エプコス アクチエンゲゼルシャフト Ｍｅｍｓパッケージおよび該ｍｅｍｓパッケージの製造方法
JP2011146687A (ja) * 2009-12-17 2011-07-28 Denso Corp 半導体装置およびその製造方法
JP2011199301A (ja) * 2009-04-06 2011-10-06 Denso Corp 半導体装置およびその製造方法
WO2012102252A1 (ja) * 2011-01-27 2012-08-02 パナソニック株式会社 貫通電極付基板およびその製造方法
JP2014078707A (ja) * 2010-07-15 2014-05-01 Infineon Technologies Austria Ag ガラス基板を有する半導体デバイスの製造方法
JP2014160706A (ja) * 2013-02-19 2014-09-04 Kyocera Corp パッケージ用部材、パッケージ用部材の製造方法およびパッケージ体
JP2014529564A (ja) * 2011-08-12 2014-11-13 フラウンホファー ゲセルシャフト ツールフェールデルンク ダー アンゲヴァンテンフォルシュンク エー．ファオ． ガラス質材料からなる平面基板の構造化方法及び光学素子
JP2014222860A (ja) * 2013-05-14 2014-11-27 太陽誘電株式会社 弾性波デバイス、及び弾性波デバイスの製造方法
JP2014533438A (ja) * 2011-11-11 2014-12-11 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ Ｍｅｍｓデバイスのウェハレベルはんだ気密シールカプセル化のための方法および装置
KR101606603B1 (ko) 2008-07-25 2016-03-25 플루이다임 코포레이션 집적형 유체 칩의 제조를 위한 방법 및 시스템
CN110574158A (zh) * 2017-05-09 2019-12-13 国际商业机器公司 具有自对准焊料凸块的衬底通孔
JPWO2021215463A1 (ja) * 2020-04-21 2021-10-28

Families Citing this family (350)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US7754537B2 (en) 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
US7632738B2 (en) * 2003-06-24 2009-12-15 Sang-Yun Lee Wafer bonding method
WO2005004195A2 (en) * 2003-07-03 2005-01-13 Shellcase Ltd. Method and apparatus for packaging integrated circuit devices
TWI221336B (en) * 2003-08-29 2004-09-21 Advanced Semiconductor Eng Integrated circuit with embedded passive component in flip-chip connection and method for manufacturing the same
WO2005031863A1 (en) * 2003-09-26 2005-04-07 Tessera, Inc. Structure and method of making capped chips having vertical interconnects
US20050067681A1 (en) * 2003-09-26 2005-03-31 Tessera, Inc. Package having integral lens and wafer-scale fabrication method therefor
US20050116344A1 (en) * 2003-10-29 2005-06-02 Tessera, Inc. Microelectronic element having trace formed after bond layer
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
TWI378516B (en) 2003-11-10 2012-12-01 Chippac Inc Bump-on-lead flip chip interconnection
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US7259678B2 (en) * 2003-12-08 2007-08-21 3M Innovative Properties Company Durable radio frequency identification label and methods of manufacturing the same
US20050139984A1 (en) * 2003-12-19 2005-06-30 Tessera, Inc. Package element and packaged chip having severable electrically conductive ties
US7717627B2 (en) * 2003-12-29 2010-05-18 Finisar Corporation Electrical component connector with misalignment compensation
WO2005086532A2 (en) * 2004-03-01 2005-09-15 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
US7368695B2 (en) * 2004-05-03 2008-05-06 Tessera, Inc. Image sensor package and fabrication method
US7768574B2 (en) * 2004-05-04 2010-08-03 Tessera, Inc. Compact lens turret assembly
US20060109366A1 (en) * 2004-05-04 2006-05-25 Tessera, Inc. Compact lens turret assembly
GB2431512B (en) * 2004-06-25 2008-05-21 Murata Manufacturing Co Piezoelectric device
US20090026567A1 (en) * 2004-07-28 2009-01-29 Industrial Technology Research Institute Image sensor package structure and method for fabricating the same
US20070007637A1 (en) * 2004-08-12 2007-01-11 Marinov Valery R Multi-layered substrate assembly with vialess electrical interconnect scheme
US20060035406A1 (en) * 2004-08-16 2006-02-16 Harvatek Corporation Method of forming a composite polymer material inside trenches of a semiconductor substrate to form a composite polymer structure
US7115961B2 (en) * 2004-08-24 2006-10-03 Micron Technology, Inc. Packaged microelectronic imaging devices and methods of packaging microelectronic imaging devices
US7417220B2 (en) * 2004-09-09 2008-08-26 Toyoda Gosei Co., Ltd. Solid state device and light-emitting element
US20060060845A1 (en) * 2004-09-20 2006-03-23 Narahari Ramanuja Bond pad redistribution layer for thru semiconductor vias and probe touchdown
US7300812B2 (en) * 2004-10-29 2007-11-27 Hewlett-Packard Development Coompany, L.P. Micro electrical mechanical system
US7235867B1 (en) * 2004-11-01 2007-06-26 Advanced Micro Devices, Inc. Semiconductor device with electrically biased die edge seal
KR101313391B1 (ko) 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
CN101080359A (zh) 2004-11-04 2007-11-28 微芯片公司 压入式冷焊密封方法和装置
US7344907B2 (en) * 2004-11-19 2008-03-18 International Business Machines Corporation Apparatus and methods for encapsulating microelectromechanical (MEM) devices on a wafer scale
JP4528100B2 (ja) * 2004-11-25 2010-08-18 新光電気工業株式会社 半導体装置及びその製造方法
US20060278997A1 (en) * 2004-12-01 2006-12-14 Tessera, Inc. Soldered assemblies and methods of making the same
US7638887B2 (en) * 2005-01-07 2009-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and fabrication method thereof
WO2006080388A1 (ja) * 2005-01-28 2006-08-03 Matsushita Electric Industrial Co., Ltd. 電子素子パッケージの製造方法および電子素子パッケージ
US20060183270A1 (en) * 2005-02-14 2006-08-17 Tessera, Inc. Tools and methods for forming conductive bumps on microelectronic elements
US7358106B2 (en) * 2005-03-03 2008-04-15 Stellar Micro Devices Hermetic MEMS package and method of manufacture
US20060211233A1 (en) * 2005-03-21 2006-09-21 Skyworks Solutions, Inc. Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
US8143095B2 (en) * 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7517787B2 (en) * 2005-03-22 2009-04-14 Intel Corporation C4 joint reliability
KR20070107154A (ko) 2005-03-25 2007-11-06 스태츠 칩팩, 엘티디. 기판상에 좁은 상호접속 사이트를 갖는 플립 칩 상호접속체
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
US7576426B2 (en) * 2005-04-01 2009-08-18 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
JPWO2006112039A1 (ja) * 2005-04-01 2008-11-27 松下電器産業株式会社 表面実装型光半導体装置およびその製造方法
TWM273082U (en) * 2005-04-01 2005-08-11 Lingsen Precision Ind Ltd Structure for preventing glue from spilling used in carrier board for packaging integrated circuit
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7393770B2 (en) 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
US7728425B2 (en) * 2005-06-21 2010-06-01 Hewlett-Packard Development Company, L.P. Seal of fluid port
US7316965B2 (en) * 2005-06-21 2008-01-08 Freescale Semiconductor, Inc. Substrate contact for a capped MEMS and method of making the substrate contact at the wafer level
US7759582B2 (en) * 2005-07-07 2010-07-20 Ibiden Co., Ltd. Multilayer printed wiring board
US7834273B2 (en) * 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
US7514769B1 (en) * 2005-08-13 2009-04-07 National Semiconductor Corporation Micro surface mount die package and method
US7485956B2 (en) * 2005-08-16 2009-02-03 Tessera, Inc. Microelectronic package optionally having differing cover and device thermal expansivities
DE102005040789B4 (de) * 2005-08-29 2014-12-24 Robert Bosch Gmbh Herstellungsverfahren für ein Mikromechanisches Bauelement mit anodisch gebondeter Kappe
JP4923494B2 (ja) * 2005-09-22 2012-04-25 富士通株式会社 多層回路基板設計支援方法、プログラム、装置及び多層回路基板
KR100842517B1 (ko) * 2005-10-06 2008-07-01 삼성전자주식회사 통신 시스템에서 단말기의 전력 안정화 장치
WO2007052598A1 (ja) * 2005-11-02 2007-05-10 Matsushita Electric Industrial Co., Ltd. 電子部品パッケージ
DE102005053722B4 (de) * 2005-11-10 2007-08-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Deckelwafer, in der Mikrosystemtechnik einsetzbares Bauelement mit einem solchen Wafer sowie Lötverfahren zum Verbinden entsprechender Bauelement-Teile
JP4382030B2 (ja) * 2005-11-15 2009-12-09 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
CN100531308C (zh) * 2005-12-02 2009-08-19 鸿富锦精密工业（深圳）有限公司 数码相机模组
US7646092B2 (en) * 2005-12-06 2010-01-12 Yamaha Corporation Semiconductor device and manufacturing method thereof
US7307348B2 (en) * 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US20070138644A1 (en) * 2005-12-15 2007-06-21 Tessera, Inc. Structure and method of making capped chip having discrete article assembled into vertical interconnect
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7443597B2 (en) * 2005-12-27 2008-10-28 Tessera, Inc. Liquid lens with piezoelectric voltage converter
US20070147816A1 (en) * 2005-12-27 2007-06-28 Tessera, Inc. Camera modules with liquid optical elements
US8114771B2 (en) * 2006-01-13 2012-02-14 Stats Chippac Ltd. Semiconductor wafer scale package system
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
WO2007089206A1 (en) * 2006-02-01 2007-08-09 Silex Microsystems Ab Vias and method of making
US20080002460A1 (en) * 2006-03-01 2008-01-03 Tessera, Inc. Structure and method of making lidded chips
JP4320330B2 (ja) * 2006-03-03 2009-08-26 ソニーケミカル＆インフォメーションデバイス株式会社 機能素子実装モジュール及びその製造方法と樹脂封止用基板構造体
US7790504B2 (en) * 2006-03-10 2010-09-07 Stats Chippac Ltd. Integrated circuit package system
FR2898597B1 (fr) * 2006-03-16 2008-09-19 Commissariat Energie Atomique Encapsulation dans une cavite hermetique d'un compose microelectronique, notamment d'un mems
EP2005789B1 (en) * 2006-03-30 2010-06-16 Sonion MEMS A/S Single die mems acoustic transducer and manufacturing method
US7554197B2 (en) * 2006-04-10 2009-06-30 Chipmos Technologies (Bermuda) Ltd High frequency IC package and method for fabricating the same
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
TWI311806B (en) * 2006-05-12 2009-07-01 Chipmos Technologies Inc Cob type ic package for improving bonding of bumps embedded in substrate and method for fabricating the same
US20070269930A1 (en) * 2006-05-19 2007-11-22 Texas Instruments Incorporated Methodology to control underfill fillet size, flow-out and bleed in flip chips (FC), chip scale packages (CSP) and ball grid arrays (BGA)
US7763488B2 (en) * 2006-06-05 2010-07-27 Akustica, Inc. Method of fabricating MEMS device
US8022554B2 (en) 2006-06-15 2011-09-20 Sitime Corporation Stacked die package for MEMS resonator system
GB2439344B (en) * 2006-06-23 2011-08-10 Transense Technologies Plc Post assembly automatic adjustment of tpms sensor preload
DE102006033222B4 (de) * 2006-07-18 2014-04-30 Epcos Ag Modul mit flachem Aufbau und Verfahren zur Bestückung
US20090315169A1 (en) * 2006-07-20 2009-12-24 Nxp B.V. Frame and method of manufacturing assembly
US7622364B2 (en) 2006-08-18 2009-11-24 International Business Machines Corporation Bond pad for wafer and package for CMOS imager
DE102006040115A1 (de) * 2006-08-26 2008-03-20 X-Fab Semiconductor Foundries Ag Verfahren und Anordnung zur hermetisch dichten vertikalen elektrischen Durchkontaktierung von Deckscheiben der Mikrosystemtechnik
KR100750741B1 (ko) * 2006-09-15 2007-08-22 삼성전기주식회사 캡 웨이퍼, 이를 구비한 반도체 칩, 및 그 제조방법
US7675162B2 (en) * 2006-10-03 2010-03-09 Innovative Micro Technology Interconnect structure using through wafer vias and method of fabrication
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US8093101B2 (en) * 2006-11-14 2012-01-10 Taiyo Yuden Co., Ltd. Electronic device and method of fabricating the same
JP4872619B2 (ja) * 2006-11-16 2012-02-08 三菱電機株式会社 基板間接続構造の製造方法
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US7851331B2 (en) * 2006-11-27 2010-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding structures and methods of forming bonding structures
US7531443B2 (en) * 2006-12-08 2009-05-12 Micron Technology, Inc. Method and system for fabricating semiconductor components with through interconnects and back side redistribution conductors
FR2909656B1 (fr) * 2006-12-12 2009-12-04 Thales Sa Relais de cablage et boitier de protection de micro-systeme electromecanique.
US7656017B2 (en) * 2006-12-18 2010-02-02 Stats Chippac Ltd. Integrated circuit package system with thermo-mechanical interlocking substrates
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US20080170141A1 (en) * 2007-01-11 2008-07-17 Samuel Waising Tam Folded package camera module and method of manufacture
JP4306730B2 (ja) * 2007-01-15 2009-08-05 セイコーエプソン株式会社 パターン形成方法
TWI363432B (en) * 2007-02-26 2012-05-01 Everlight Electronics Co Ltd A structure of a light emitting diode and a method to assemble thereof
CN101675516B (zh) * 2007-03-05 2012-06-20 数字光学欧洲有限公司 具有通过过孔连接到前侧触头的后侧触头的芯片
US7994594B2 (en) 2007-03-15 2011-08-09 Seiko Epson Corporation Electronic device, resonator, oscillator and method for manufacturing electronic device
JP5330697B2 (ja) * 2007-03-19 2013-10-30 株式会社リコー 機能素子のパッケージ及びその製造方法
JP5601751B2 (ja) * 2007-04-26 2014-10-08 スパンション エルエルシー 半導体装置
KR100872265B1 (ko) * 2007-05-16 2008-12-05 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 패키징 방법
EP2149149A2 (en) * 2007-05-20 2010-02-03 Nanopass Technologies Ltd. Method for producing microneedle structures employing one-sided processing
US8493748B2 (en) * 2007-06-27 2013-07-23 Stats Chippac Ltd. Packaging system with hollow package and method for the same
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
DE102007030284B4 (de) * 2007-06-29 2009-12-31 Schott Ag Verfahren zum Verpacken von Halbleiter-Bauelementen und verfahrensgemäß hergestelltes Zwischenprodukt
JP5297083B2 (ja) * 2007-07-17 2013-09-25 新光電気工業株式会社 はんだバンプ形成方法
US7807560B2 (en) * 2007-07-17 2010-10-05 Shinko Electric Industries Co., Ltd. Solder bump forming method
WO2009017758A2 (en) 2007-07-27 2009-02-05 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
CN103178032B (zh) 2007-07-31 2017-06-20 英闻萨斯有限公司 使用穿透硅通道的半导体封装方法
JP5645662B2 (ja) 2007-08-03 2014-12-24 テッセラ，インコーポレイテッド 積層型マイクロエレクトロニクスアセンブリを製造する方法及び積層型マイクロエレクトロニクスユニット
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
US20090127695A1 (en) * 2007-11-19 2009-05-21 Patrick Kim Surface mount package with enhanced strength solder joint
JP4665959B2 (ja) * 2007-11-30 2011-04-06 日本電気株式会社 真空パッケージ
CN101878527B (zh) * 2007-11-30 2012-09-26 斯盖沃克斯瑟路申斯公司 使用倒装芯片安装的晶片级封装
CN101897018B (zh) * 2007-12-25 2012-07-18 株式会社藤仓 半导体装置及其制造方法
US8900931B2 (en) 2007-12-26 2014-12-02 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
JP5425404B2 (ja) * 2008-01-18 2014-02-26 東京エレクトロン株式会社 アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法
US8247267B2 (en) * 2008-03-11 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level IC assembly method
US7888758B2 (en) * 2008-03-12 2011-02-15 Aptina Imaging Corporation Method of forming a permanent carrier and spacer wafer for wafer level optics and associated structure
TWI384609B (zh) * 2008-06-10 2013-02-01 Advanced Semiconductor Eng 適用於元件堆疊裝配結構之半導體封裝件及其製造方法
US8680662B2 (en) 2008-06-16 2014-03-25 Tessera, Inc. Wafer level edge stacking
KR20090130702A (ko) * 2008-06-16 2009-12-24 삼성전자주식회사 반도체 패키지 및 그 제조방법
WO2010006065A2 (en) * 2008-07-08 2010-01-14 Wispry, Inc. Thin-film lid mems devices and methods
JP5343969B2 (ja) * 2008-07-25 2013-11-13 日本電気株式会社 封止パッケージ、プリント回路基板、電子機器及び封止パッケージの製造方法
US8257985B2 (en) 2008-09-25 2012-09-04 Texas Instruments Incorporated MEMS device and fabrication method
US7915082B2 (en) * 2008-10-23 2011-03-29 Infineon Technologies Ag Semiconductor device
US7833829B2 (en) 2008-10-28 2010-11-16 Honeywell International Inc. MEMS devices and methods of assembling micro electromechanical systems (MEMS)
JP5173758B2 (ja) * 2008-11-17 2013-04-03 新光電気工業株式会社 半導体パッケージの製造方法
FR2938974B1 (fr) * 2008-11-25 2011-01-21 Tronic S Microsystems Composant microelectromecanique et procede de fabrication
US20100149773A1 (en) * 2008-12-17 2010-06-17 Mohd Hanafi Mohd Said Integrated circuit packages having shared die-to-die contacts and methods to manufacture the same
US8106487B2 (en) * 2008-12-23 2012-01-31 Pratt & Whitney Rocketdyne, Inc. Semiconductor device having an inorganic coating layer applied over a junction termination extension
FR2941561B1 (fr) * 2009-01-28 2011-05-13 Commissariat Energie Atomique Procede de fermeture de cavite pour au moins un dispositif microelectronique
KR101064026B1 (ko) * 2009-02-17 2011-09-08 엘지이노텍 주식회사 발광 디바이스 패키지 및 그 제조방법
US8466542B2 (en) 2009-03-13 2013-06-18 Tessera, Inc. Stacked microelectronic assemblies having vias extending through bond pads
US7932613B2 (en) * 2009-03-27 2011-04-26 Globalfoundries Inc. Interconnect structure for a semiconductor device
US8237235B2 (en) * 2009-04-14 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-ceramic multilayer structure
US8263492B2 (en) 2009-04-29 2012-09-11 International Business Machines Corporation Through substrate vias
US8689437B2 (en) * 2009-06-24 2014-04-08 International Business Machines Corporation Method for forming integrated circuit assembly
DE112010002901T5 (de) * 2009-07-13 2012-08-30 Georgia Tech Research Corp. Verbindungsanordnungen und Verfahren zum Herstellen und Verwenden derselben
TWI405306B (zh) * 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
DE102009028037A1 (de) * 2009-07-27 2011-02-03 Robert Bosch Gmbh Bauelement mit einer elektrischen Durchkontaktierung, Verfahren zur Herstellung eines Bauelementes und Bauelementsystem
US8247253B2 (en) * 2009-08-11 2012-08-21 Pixart Imaging Inc. MEMS package structure and method for fabricating the same
US8048794B2 (en) * 2009-08-18 2011-11-01 International Business Machines Corporation 3D silicon-silicon die stack structure and method for fine pitch interconnection and vertical heat transport
US8344512B2 (en) * 2009-08-20 2013-01-01 International Business Machines Corporation Three-dimensional silicon interposer for low voltage low power systems
US8058106B2 (en) * 2009-09-04 2011-11-15 Magic Technologies, Inc. MEMS device package with vacuum cavity by two-step solder reflow method
JP5644264B2 (ja) * 2009-10-14 2014-12-24 富士通株式会社 半導体装置
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US9090456B2 (en) * 2009-11-16 2015-07-28 Qualcomm Mems Technologies, Inc. System and method of manufacturing an electromechanical device by printing raised conductive contours
US8198131B2 (en) * 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
JP2011128140A (ja) * 2009-11-19 2011-06-30 Dainippon Printing Co Ltd センサデバイス及びその製造方法
TWI392069B (zh) * 2009-11-24 2013-04-01 Advanced Semiconductor Eng 封裝結構及其封裝製程
US8002315B2 (en) * 2009-12-23 2011-08-23 General Electric Corporation Device for measuring fluid properties in caustic environments
KR101090408B1 (ko) * 2009-12-24 2011-12-06 주식회사 하이닉스반도체 플라즈마 데미지를 줄일 수 있는 반도체 장치
TWI408785B (zh) 2009-12-31 2013-09-11 Advanced Semiconductor Eng 半導體封裝結構
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8399180B2 (en) * 2010-01-14 2013-03-19 International Business Machines Corporation Three dimensional integration with through silicon vias having multiple diameters
US8415238B2 (en) * 2010-01-14 2013-04-09 International Business Machines Corporation Three dimensional integration and methods of through silicon via creation
US8372689B2 (en) * 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI419283B (zh) 2010-02-10 2013-12-11 Advanced Semiconductor Eng 封裝結構
CN102576706B (zh) * 2010-03-16 2015-07-22 富士电机株式会社 半导体器件
TWI411075B (zh) * 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
KR20110124993A (ko) * 2010-05-12 2011-11-18 삼성전자주식회사 반도체 칩 및 이를 포함하는 반도체 패키지 및 반도체 칩의 제조 방법
US8552458B2 (en) * 2010-06-26 2013-10-08 SemiLEDs Optoelectronics Co., Ltd. Side by side light emitting diode (LED) having separate electrical and heat transfer paths
US9420378B1 (en) 2010-07-12 2016-08-16 Amkor Technology, Inc. Top port MEMS microphone package and method
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
TWI446420B (zh) 2010-08-27 2014-07-21 Advanced Semiconductor Eng 用於半導體製程之載體分離方法
TWI445152B (zh) 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8728873B2 (en) * 2010-09-10 2014-05-20 Infineon Technologies Ag Methods for filling a contact hole in a chip package arrangement and chip package arrangements
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
JP5642473B2 (ja) 2010-09-22 2014-12-17 セイコーインスツル株式会社 Ｂｇａ半導体パッケージおよびその製造方法
KR101677739B1 (ko) 2010-09-29 2016-11-21 삼성전자주식회사 반도체 패키지 및 그의 제조방법
US8546903B2 (en) * 2010-10-07 2013-10-01 Texas Instruments Incorporated Ionic isolation ring
TWI434387B (zh) 2010-10-11 2014-04-11 Advanced Semiconductor Eng 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
TWI527174B (zh) 2010-11-19 2016-03-21 日月光半導體製造股份有限公司 具有半導體元件之封裝結構
US9171964B2 (en) 2010-11-23 2015-10-27 Honeywell International Inc. Systems and methods for a three-layer chip-scale MEMS device
US8748206B2 (en) 2010-11-23 2014-06-10 Honeywell International Inc. Systems and methods for a four-layer chip-scale MEMS device
US8308379B2 (en) 2010-12-01 2012-11-13 Digitaloptics Corporation Three-pole tilt control system for camera module
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
TWI446506B (zh) * 2011-01-05 2014-07-21 Unimicron Technology Corp 具開口之封裝基板及其製法
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
US20120199920A1 (en) * 2011-02-03 2012-08-09 Zhuqing Zhang Structured glass wafer for packaging a microelectromechanical-system (mems) wafer
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
JP6034619B2 (ja) * 2011-08-22 2016-11-30 パナソニック株式会社 Ｍｅｍｓ素子およびそれを用いた電気機器
JP2013051088A (ja) * 2011-08-30 2013-03-14 Tokai Rubber Ind Ltd 有機半導体デバイスおよびその製造方法
JP5344017B2 (ja) * 2011-10-05 2013-11-20 三菱電機株式会社 基板間接続構造およびパッケージ
US8796822B2 (en) * 2011-10-07 2014-08-05 Freescale Semiconductor, Inc. Stacked semiconductor devices
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
KR101849223B1 (ko) * 2012-01-17 2018-04-17 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
JP5926988B2 (ja) * 2012-03-08 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置
US8779535B2 (en) * 2012-03-14 2014-07-15 Analog Devices, Inc. Packaged integrated device die between an external and internal housing
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9354486B2 (en) 2012-06-07 2016-05-31 DigitalOptics Corporation MEMS MEMS fast focus camera module
US8691607B2 (en) * 2012-06-07 2014-04-08 Texas Instruments Incorporated Hermetically sealed MEMS device and method of fabrication
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9007520B2 (en) 2012-08-10 2015-04-14 Nanchang O-Film Optoelectronics Technology Ltd Camera module with EMI shield
US9001268B2 (en) 2012-08-10 2015-04-07 Nan Chang O-Film Optoelectronics Technology Ltd Auto-focus camera module with flexible printed circuit extension
US9242602B2 (en) 2012-08-27 2016-01-26 Fotonation Limited Rearview imaging systems for vehicle
US9136236B2 (en) 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
US9166553B2 (en) * 2012-10-14 2015-10-20 Mnemonics, Inc. Surface acoustic wave (SAW) device package and method for fabricating same
US8937387B2 (en) 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8952542B2 (en) 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
US9190380B2 (en) 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US8988586B2 (en) 2012-12-31 2015-03-24 Digitaloptics Corporation Auto-focus camera module with MEMS closed loop compensator
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
JP6133611B2 (ja) * 2013-02-06 2017-05-24 エスアイアイ・セミコンダクタ株式会社 半導体装置
TW201434129A (zh) * 2013-02-21 2014-09-01 矽品精密工業股份有限公司 多晶片封裝件及其製法
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9089268B2 (en) 2013-03-13 2015-07-28 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US8987734B2 (en) 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
US9173583B2 (en) 2013-03-15 2015-11-03 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US9117801B2 (en) * 2013-05-15 2015-08-25 Infineon Technologies Ag Semiconductor devices having a glass substrate, and method for manufacturing thereof
DE102013211613B4 (de) * 2013-06-20 2023-01-12 Robert Bosch Gmbh Bauteil in Form eines Waferlevel-Packages und Verfahren zu dessen Herstellung
JP2015012005A (ja) * 2013-06-26 2015-01-19 ソニー株式会社 半導体装置
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9159690B2 (en) * 2013-09-25 2015-10-13 Intel Corporation Tall solders for through-mold interconnect
US9349703B2 (en) 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9834434B2 (en) * 2013-11-19 2017-12-05 Canon Kabushiki Kaisha Capacitive transducer and method of manufacturing the same
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10062493B2 (en) * 2013-11-26 2018-08-28 Samsung Electro-Mechanics Co., Ltd. Electronic component and circuit board having the same mounted thereon
WO2015082951A1 (en) * 2013-12-06 2015-06-11 Commissariat à l'énergie atomique et aux énergies alternatives Method of hermetically sealing a hole with a fuse material
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9091843B1 (en) 2014-03-16 2015-07-28 Hyperion Development, LLC Optical assembly for a wide field of view point action camera with low track length to focal length ratio
US9494772B1 (en) 2014-03-16 2016-11-15 Hyperion Development, LLC Optical assembly for a wide field of view point action camera with low field curvature
US10386604B1 (en) 2014-03-16 2019-08-20 Navitar Industries, Llc Compact wide field of view digital camera with stray light impact suppression
US9726859B1 (en) 2014-03-16 2017-08-08 Navitar Industries, Llc Optical assembly for a wide field of view camera with low TV distortion
US10139595B1 (en) 2014-03-16 2018-11-27 Navitar Industries, Llc Optical assembly for a compact wide field of view digital camera with low first lens diameter to image diagonal ratio
US9995910B1 (en) 2014-03-16 2018-06-12 Navitar Industries, Llc Optical assembly for a compact wide field of view digital camera with high MTF
US9316808B1 (en) 2014-03-16 2016-04-19 Hyperion Development, LLC Optical assembly for a wide field of view point action camera with a low sag aspheric lens element
US10545314B1 (en) 2014-03-16 2020-01-28 Navitar Industries, Llc Optical assembly for a compact wide field of view digital camera with low lateral chromatic aberration
US9316820B1 (en) 2014-03-16 2016-04-19 Hyperion Development, LLC Optical assembly for a wide field of view point action camera with low astigmatism
JP6331551B2 (ja) * 2014-03-25 2018-05-30 セイコーエプソン株式会社 Ｍｅｍｓデバイス
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
KR102245134B1 (ko) 2014-04-18 2021-04-28 삼성전자 주식회사 반도체 칩을 구비하는 반도체 패키지
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9513184B2 (en) * 2014-06-11 2016-12-06 Ams International Ag MEMS device calibration
CN105319392A (zh) * 2014-07-31 2016-02-10 精工爱普生株式会社 物理量传感器及其制造方法、电子设备及移动体
US10138115B2 (en) * 2014-08-06 2018-11-27 Infineon Technologies Ag Low profile transducer module
US20160075554A1 (en) * 2014-09-11 2016-03-17 Invensense, Inc. Internal barrier for enclosed mems devices
JP6274058B2 (ja) * 2014-09-22 2018-02-07 株式会社デンソー 電子装置、及び電子装置を備えた電子構造体
DE102014114982B4 (de) * 2014-10-15 2023-01-26 Infineon Technologies Ag Verfahren zum Bilden einer Chip-Baugruppe
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9691801B2 (en) 2014-12-22 2017-06-27 Stmicroelectronics Pte Ltd Image sensing device with cap and related methods
US9806066B2 (en) 2015-01-23 2017-10-31 Samsung Electronics Co., Ltd. Semiconductor package including exposed connecting stubs
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
KR102374171B1 (ko) * 2015-04-16 2022-03-15 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
US9530749B2 (en) 2015-04-28 2016-12-27 Invensas Corporation Coupling of side surface contacts to a circuit platform
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
FR3041625B1 (fr) * 2015-09-29 2021-07-30 Tronics Microsystems Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
JP6683500B2 (ja) * 2016-02-24 2020-04-22 株式会社ディスコ 検査装置及びレーザー加工装置
US9831155B2 (en) * 2016-03-11 2017-11-28 Nanya Technology Corporation Chip package having tilted through silicon via
US10790426B2 (en) * 2016-04-01 2020-09-29 Nichia Corporation Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member
WO2017189224A1 (en) 2016-04-26 2017-11-02 Linear Technology Corporation Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10670842B2 (en) 2017-01-26 2020-06-02 Navitar, Inc. High Etendue zoom lens having five lens groups
US10247629B2 (en) 2017-04-27 2019-04-02 Continental Automotive Systems, Inc. Stacked or unstacked MEMS pressure sensor with through-hole cap and plurality of chip capacitors
IT201700073501A1 (it) * 2017-06-30 2018-12-30 St Microelectronics Srl Prodotto a semiconduttore e corrispondente procedimento
US10541209B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10541153B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10804115B2 (en) 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10714439B2 (en) * 2017-10-05 2020-07-14 Texas Instruments Incorporated Electronic device having cobalt coated aluminum contact pads
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
DE102018104279A1 (de) * 2018-02-26 2019-08-29 Tdk Electronics Ag Elektronische Vorrichtung
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
CN110642220A (zh) * 2018-06-27 2020-01-03 日月光半导体制造股份有限公司 半导体装置封装和其制造方法
US11174157B2 (en) * 2018-06-27 2021-11-16 Advanced Semiconductor Engineering Inc. Semiconductor device packages and methods of manufacturing the same
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US11430758B2 (en) * 2018-12-29 2022-08-30 Texas Instruments Incorporated Creating 3D features through selective laser annealing and/or laser ablation
EP3680211B1 (en) * 2019-01-10 2024-03-06 TE Connectivity Solutions GmbH Sensor unit and method of interconnecting a substrate and a carrier
US20200395321A1 (en) 2019-06-12 2020-12-17 Invensas Bonding Technologies, Inc. Sealed bonded structures and methods for forming the same
FR3104317A1 (fr) 2019-12-04 2021-06-11 Stmicroelectronics (Tours) Sas Procédé de fabrication de puces électroniques
US11862594B2 (en) * 2019-12-18 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with solder resist underlayer for warpage control and method of manufacturing the same
US11664300B2 (en) 2019-12-26 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Fan-out packages and methods of forming the same
US11398445B2 (en) * 2020-05-29 2022-07-26 General Electric Company Mechanical punched via formation in electronics package and electronics package formed thereby
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
KR20220027338A (ko) 2020-08-26 2022-03-08 삼성전자주식회사 반도체 장치
TWI772955B (zh) * 2020-11-06 2022-08-01 艾姆勒車電股份有限公司 絕緣導熱基材結構
FR3123148A1 (fr) * 2021-05-18 2022-11-25 Stmicroelectronics (Tours) Sas Fabrication de puces électroniques
CN113725185B (zh) * 2021-08-31 2024-03-29 江苏师范大学 一种可实现芯片垂直堆叠的Sn基钎料及其键合方法
CN116190349B (zh) * 2023-04-25 2023-06-30 甬矽电子(宁波)股份有限公司 半导体封装结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01213018A (ja) * 1988-02-22 1989-08-25 Fujitsu Ltd 弾性表面波ディバイスの構造
JPH07221589A (ja) * 1994-01-31 1995-08-18 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
JPH08213764A (ja) * 1995-02-03 1996-08-20 Matsushita Electric Ind Co Ltd 電子部品およびその製造方法
JP2004129222A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法

Family Cites Families (205)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2507956A (en) * 1947-11-01 1950-05-16 Lithographic Technical Foundat Process of coating aluminum
NL174337B (nl) 1952-04-03 Corning Glass Works Inrichting voor het opwikkelen van een continue vezel, in het bijzonder glasvezel, op spoelen.
US2796370A (en) 1955-03-04 1957-06-18 Charles W Ostrander Composition and method for producing corrosion resistant protective coating on aluminum and aluminum alloys
US3648131A (en) * 1969-11-07 1972-03-07 Ibm Hourglass-shaped conductive connection through semiconductor structures
US3981023A (en) 1974-09-16 1976-09-14 Northern Electric Company Limited Integral lens light emitting diode
US4279690A (en) 1975-10-28 1981-07-21 Texas Instruments Incorporated High-radiance emitters with integral microlens
GB1597712A (en) * 1977-01-17 1981-09-09 Plessey Co Ltd Display devices
JPS55102282A (en) 1979-01-29 1980-08-05 Matsushita Electric Ind Co Ltd Light emitting diode and method of fabricating the same
US4551629A (en) 1980-09-16 1985-11-05 Irvine Sensors Corporation Detector array module-structure and fabrication
US4774630A (en) 1985-09-30 1988-09-27 Microelectronics Center Of North Carolina Apparatus for mounting a semiconductor chip and making electrical connections thereto
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
JPH0740609B2 (ja) 1985-12-20 1995-05-01 セイコー電子工業株式会社 半導体装置の製造方法
US4862197A (en) 1986-08-28 1989-08-29 Hewlett-Packard Co. Process for manufacturing thermal ink jet printhead and integrated circuit (IC) structures produced thereby
US4764846A (en) 1987-01-05 1988-08-16 Irvine Sensors Corporation High density electronic package comprising stacked sub-modules
US4806106A (en) * 1987-04-09 1989-02-21 Hewlett-Packard Company Interconnect lead frame for thermal ink jet printhead and methods of manufacture
US4862249A (en) 1987-04-17 1989-08-29 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US4797179A (en) * 1987-06-09 1989-01-10 Lytel Corporation Fabrication of integral lenses on LED devices
US4827376A (en) * 1987-10-05 1989-05-02 Olin Corporation Heat dissipating interconnect tape for use in tape automated bonding
US4794092A (en) 1987-11-18 1988-12-27 Grumman Aerospace Corporation Single wafer moated process
JPH0752779B2 (ja) 1987-12-09 1995-06-05 日立電線株式会社 発光ダイオードアレイ
US4984358A (en) * 1989-03-10 1991-01-15 Microelectronics And Computer Technology Corporation Method of assembling stacks of integrated circuit dies
US5104820A (en) * 1989-07-07 1992-04-14 Irvine Sensors Corporation Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting
US5124543A (en) 1989-08-09 1992-06-23 Ricoh Company, Ltd. Light emitting element, image sensor and light receiving element with linearly varying waveguide index
US5504035A (en) * 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
FR2658951B1 (fr) * 1990-02-23 1992-05-07 Bonis Maurice Procede de fabrication d'un circuit integre pour filiere analogique rapide utilisant des lignes d'interconnexions locales en siliciure.
US5070297A (en) * 1990-06-04 1991-12-03 Texas Instruments Incorporated Full wafer integrated circuit testing device
JPH0448674A (ja) * 1990-06-14 1992-02-18 Rohm Co Ltd 半導体レーザ
EP0643461B1 (en) 1990-08-24 1997-10-29 Nec Corporation Method for fabricating an optical semiconductor device
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5118924A (en) 1990-10-01 1992-06-02 Eastman Kodak Company Static control overlayers on opto-electronic devices
US5126286A (en) 1990-10-05 1992-06-30 Micron Technology, Inc. Method of manufacturing edge connected semiconductor die
US5072520A (en) 1990-10-23 1991-12-17 Rogers Corporation Method of manufacturing an interconnect device having coplanar contact bumps
JPH04334056A (ja) 1991-05-09 1992-11-20 Toshiba Corp 固体撮像装置の製造方法
CA2072377A1 (en) * 1991-07-12 1993-01-13 Masanori Nishiguchi Semiconductor chip module and method of manufacturing the same
US5438305A (en) 1991-08-12 1995-08-01 Hitachi, Ltd. High frequency module including a flexible substrate
US5198963A (en) * 1991-11-21 1993-03-30 Motorola, Inc. Multiple integrated circuit module which simplifies handling and testing
US5266833A (en) 1992-03-30 1993-11-30 Capps David F Integrated circuit bus structure
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
JP2721093B2 (ja) * 1992-07-21 1998-03-04 三菱電機株式会社 半導体装置
US6054756A (en) * 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
WO1994003036A1 (en) 1992-07-24 1994-02-03 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US5335210A (en) 1992-10-28 1994-08-02 The Charles Stark Draper Laboratory Inc. Integrated liquid crystal acoustic transducer
US5398869A (en) * 1992-11-03 1995-03-21 The Clorox Company Display-ready shipping carton
DE69430361D1 (de) 1993-01-08 2002-05-16 Massachusetts Inst Technology Verlustarme optische und optoelektronische integrierte schaltungen
US5448014A (en) * 1993-01-27 1995-09-05 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
JP2518508B2 (ja) * 1993-04-14 1996-07-24 日本電気株式会社 半導体装置
US5390844A (en) * 1993-07-23 1995-02-21 Tessera, Inc. Semiconductor inner lead bonding tool
US5398863A (en) * 1993-07-23 1995-03-21 Tessera, Inc. Shaped lead structure and method
DE69409257T2 (de) * 1993-12-13 1998-09-10 Honeywell Inc Integrierte silizium-vakuum-mikropackung für infrarot-geräte
EP0657932B1 (en) * 1993-12-13 2001-09-05 Matsushita Electric Industrial Co., Ltd. Chip package assembly and method of production
US5473190A (en) 1993-12-14 1995-12-05 Intel Corporation Tab tape
US5642261A (en) 1993-12-20 1997-06-24 Sgs-Thomson Microelectronics, Inc. Ball-grid-array integrated circuit package with solder-connected thermal conductor
KR0147401B1 (ko) 1994-02-23 1998-08-01 구본준 고체촬상소자 및 그 제조방법
US5576680A (en) 1994-03-01 1996-11-19 Amer-Soi Structure and fabrication process of inductors on semiconductor chip
US5541449A (en) 1994-03-11 1996-07-30 The Panda Project Semiconductor chip carrier affording a high-density external interface
GB2288286A (en) * 1994-03-30 1995-10-11 Plessey Semiconductors Ltd Ball grid array arrangement
US5500540A (en) * 1994-04-15 1996-03-19 Photonics Research Incorporated Wafer scale optoelectronic package
US5486720A (en) * 1994-05-26 1996-01-23 Analog Devices, Inc. EMF shielding of an integrated circuit package
US5578874A (en) 1994-06-14 1996-11-26 Hughes Aircraft Company Hermetically self-sealing flip chip
US5675180A (en) 1994-06-23 1997-10-07 Cubic Memory, Inc. Vertical interconnect process for silicon segments
US5891761A (en) * 1994-06-23 1999-04-06 Cubic Memory, Inc. Method for forming vertical interconnect process for silicon segments with thermally conductive epoxy preform
US5657206A (en) 1994-06-23 1997-08-12 Cubic Memory, Inc. Conductive epoxy flip-chip package and method
GB2290913B (en) * 1994-06-30 1998-03-11 Plessey Semiconductors Ltd Multi-chip module inductor structure
US5706174A (en) * 1994-07-07 1998-01-06 Tessera, Inc. Compliant microelectrionic mounting device
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US5798286A (en) 1995-09-22 1998-08-25 Tessera, Inc. Connecting multiple microelectronic elements with lead deformation
US5830782A (en) 1994-07-07 1998-11-03 Tessera, Inc. Microelectronic element bonding with deformation of leads in rows
US6228686B1 (en) * 1995-09-18 2001-05-08 Tessera, Inc. Method of fabricating a microelectronic assembly using sheets with gaps to define lead regions
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5546654A (en) 1994-08-29 1996-08-20 General Electric Company Vacuum fixture and method for fabricating electronic assemblies
US5491302A (en) * 1994-09-19 1996-02-13 Tessera, Inc. Microelectronic bonding with lead motion
US5659952A (en) 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US6169328B1 (en) * 1994-09-20 2001-01-02 Tessera, Inc Semiconductor chip assembly
DE69523010T2 (de) * 1994-10-04 2002-07-04 Nec Corp Mittels automatischer Bandmontage hergestelltes Halbleitergehäuse
US5530288A (en) 1994-10-12 1996-06-25 International Business Machines Corporation Passive interposer including at least one passive electronic component
KR0147259B1 (ko) 1994-10-27 1998-08-01 김광호 적층형 패키지 및 그 제조방법
US5557501A (en) 1994-11-18 1996-09-17 Tessera, Inc. Compliant thermal connectors and assemblies incorporating the same
US5675310A (en) 1994-12-05 1997-10-07 General Electric Company Thin film resistors on organic surfaces
US6046076A (en) * 1994-12-29 2000-04-04 Tessera, Inc. Vacuum dispense method for dispensing an encapsulant and machine therefor
US5633785A (en) * 1994-12-30 1997-05-27 University Of Southern California Integrated circuit component package with integral passive component
JP3265889B2 (ja) * 1995-02-03 2002-03-18 松下電器産業株式会社 表面弾性波装置及びその製造方法
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
US5629239A (en) 1995-03-21 1997-05-13 Tessera, Inc. Manufacture of semiconductor connection components with frangible lead sections
JPH08335653A (ja) 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
US5612570A (en) * 1995-04-13 1997-03-18 Dense-Pac Microsystems, Inc. Chip stack and method of making same
US5677200A (en) 1995-05-12 1997-10-14 Lg Semicond Co., Ltd. Color charge-coupled device and method of manufacturing the same
US5610431A (en) * 1995-05-12 1997-03-11 The Charles Stark Draper Laboratory, Inc. Covers for micromechanical sensors and other semiconductor devices
KR0151258B1 (ko) * 1995-06-22 1998-10-01 문정환 씨씨디 영상센서 및 그 제조방법
US5837562A (en) 1995-07-07 1998-11-17 The Charles Stark Draper Laboratory, Inc. Process for bonding a shell to a substrate for packaging a semiconductor
US5629241A (en) * 1995-07-07 1997-05-13 Hughes Aircraft Company Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements, and method of fabricating the same
US6229427B1 (en) * 1995-07-13 2001-05-08 Kulite Semiconductor Products Inc. Covered sealed pressure transducers and method for making same
US5766987A (en) 1995-09-22 1998-06-16 Tessera, Inc. Microelectronic encapsulation methods and equipment
US5567657A (en) 1995-12-04 1996-10-22 General Electric Company Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers
US5872697A (en) * 1996-02-13 1999-02-16 International Business Machines Corporation Integrated circuit having integral decoupling capacitor
US5707174A (en) * 1996-04-08 1998-01-13 At&T Underwater cable burial machine using a single cable for towing and lifting
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
US5965933A (en) * 1996-05-28 1999-10-12 Young; William R. Semiconductor packaging apparatus
JP2783259B2 (ja) * 1996-07-18 1998-08-06 日本電気株式会社 半導体パッケージとその製造方法
US6140144A (en) * 1996-08-08 2000-10-31 Integrated Sensing Systems, Inc. Method for packaging microsensors
US5798557A (en) 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
JP3584635B2 (ja) * 1996-10-04 2004-11-04 株式会社デンソー 半導体装置及びその製造方法
US7149095B2 (en) * 1996-12-13 2006-12-12 Tessera, Inc. Stacked microelectronic assemblies
US6225688B1 (en) * 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6121676A (en) 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US5857858A (en) * 1996-12-23 1999-01-12 General Electric Company Demountable and repairable low pitch interconnect for stacked multichip modules
US5900674A (en) * 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
US5892417A (en) * 1996-12-27 1999-04-06 Motorola Inc. Saw device package and method
US5895972A (en) * 1996-12-31 1999-04-20 Intel Corporation Method and apparatus for cooling the backside of a semiconductor device using an infrared transparent heat slug
US5910687A (en) * 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
US6583444B2 (en) * 1997-02-18 2003-06-24 Tessera, Inc. Semiconductor packages having light-sensitive chips
EP0860876A3 (de) * 1997-02-21 1999-09-22 DaimlerChrysler AG Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile
US6049972A (en) * 1997-03-04 2000-04-18 Tessera, Inc. Universal unit strip/carrier frame assembly and methods
US5817541A (en) 1997-03-20 1998-10-06 Raytheon Company Methods of fabricating an HDMI decal chip scale package
US6037659A (en) * 1997-04-28 2000-03-14 Hewlett-Packard Company Composite thermal interface pad
US6049470A (en) * 1997-05-30 2000-04-11 Dalsa, Inc. Package with reticulated bond shelf
US5869894A (en) * 1997-07-18 1999-02-09 Lucent Technologies Inc. RF IC package
JP3834426B2 (ja) * 1997-09-02 2006-10-18 沖電気工業株式会社 半導体装置
US5905639A (en) * 1997-09-29 1999-05-18 Raytheon Company Three-dimensional component stacking using high density multichip interconnect decals and three-bond daisy-chained wedge bonds
US5886393A (en) * 1997-11-07 1999-03-23 National Semiconductor Corporation Bonding wire inductor for use in an integrated circuit package and method
US5869353A (en) * 1997-11-17 1999-02-09 Dense-Pac Microsystems, Inc. Modular panel stacking process
US6011330A (en) * 1997-12-18 2000-01-04 Sarnoff Corporation Miniature power supply
US5888884A (en) * 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
US6177731B1 (en) * 1998-01-19 2001-01-23 Citizen Watch Co., Ltd. Semiconductor package
IL123207A0 (en) * 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
JP3514361B2 (ja) * 1998-02-27 2004-03-31 Ｔｄｋ株式会社 チップ素子及びチップ素子の製造方法
US6982475B1 (en) * 1998-03-20 2006-01-03 Mcsp, Llc Hermetic wafer scale integrated circuit structure
US6231832B1 (en) * 1998-03-23 2001-05-15 Brookhaven Science Associates Radiopharmaceutical stannic Sn-117m chelate compositions and methods of use
US6008070A (en) 1998-05-21 1999-12-28 Micron Technology, Inc. Wafer level fabrication and assembly of chip scale packages
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US6100113A (en) * 1998-07-13 2000-08-08 Institute Of Microelectronics Very thin multi-chip-package and method of mass producing the same
US6872984B1 (en) * 1998-07-29 2005-03-29 Silicon Light Machines Corporation Method of sealing a hermetic lid to a semiconductor die at an angle
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6366629B1 (en) * 1998-11-03 2002-04-02 Tektronix, Inc. Method of estimating timing phase and rate offsets in digital data
US6310386B1 (en) * 1998-12-17 2001-10-30 Philips Electronics North America Corp. High performance chip/package inductor integration
US6377464B1 (en) * 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
US6194774B1 (en) * 1999-03-10 2001-02-27 Samsung Electronics Co., Ltd. Inductor including bonding wires
US6218729B1 (en) * 1999-03-11 2001-04-17 Atmel Corporation Apparatus and method for an integrated circuit having high Q reactive components
TWI245950B (en) * 1999-03-19 2005-12-21 Sharp Kk Liquid crystal display apparatus
FR2791811B1 (fr) * 1999-03-31 2002-06-14 Sofradir Composant electrique ou electronique encapsule de maniere etanche
JP3565319B2 (ja) * 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
JP3402257B2 (ja) 1999-05-31 2003-05-06 日本電気株式会社 Ｂｇａ型半導体装置
KR100298828B1 (ko) * 1999-07-12 2001-11-01 윤종용 재배선 필름과 솔더 접합을 이용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
US6228675B1 (en) * 1999-07-23 2001-05-08 Agilent Technologies, Inc. Microcap wafer-level package with vias
JP4420538B2 (ja) 1999-07-23 2010-02-24 アバゴ・テクノロジーズ・ワイヤレス・アイピー（シンガポール）プライベート・リミテッド ウェーハパッケージの製造方法
US6326689B1 (en) * 1999-07-26 2001-12-04 Stmicroelectronics, Inc. Backside contact for touchchip
US6570251B1 (en) 1999-09-02 2003-05-27 Micron Technology, Inc. Under bump metalization pad and solder bump connections
US6362525B1 (en) * 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
US6627864B1 (en) 1999-11-22 2003-09-30 Amkor Technology, Inc. Thin image sensor package
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
JP3503133B2 (ja) * 1999-12-10 2004-03-02 日本電気株式会社 電子デバイス集合体と電子デバイスの接続方法
US6678167B1 (en) * 2000-02-04 2004-01-13 Agere Systems Inc High performance multi-chip IC package
US6261945B1 (en) * 2000-02-10 2001-07-17 International Business Machines Corporation Crackstop and oxygen barrier for low-K dielectric integrated circuits
US6656768B2 (en) * 2001-02-08 2003-12-02 Texas Instruments Incorporated Flip-chip assembly of protected micromechanical devices
US6396116B1 (en) * 2000-02-25 2002-05-28 Agilent Technologies, Inc. Integrated circuit packaging for optical sensor devices
KR100559664B1 (ko) * 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
ATE371265T1 (de) * 2000-04-20 2007-09-15 Elwyn Paul Michael Wakefield Verfahren zur herstellung elektrischer/mechanischer verbindungen
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6214644B1 (en) * 2000-06-30 2001-04-10 Amkor Technology, Inc. Flip-chip micromachine package fabrication method
JP3405329B2 (ja) * 2000-07-19 2003-05-12 株式会社村田製作所 表面波装置
US6627998B1 (en) * 2000-07-27 2003-09-30 International Business Machines Corporation Wafer scale thin film package
US6710456B1 (en) * 2000-08-31 2004-03-23 Micron Technology, Inc. Composite interposer for BGA packages
US6420208B1 (en) * 2000-09-14 2002-07-16 Motorola, Inc. Method of forming an alternative ground contact for a semiconductor die
US6621163B2 (en) * 2000-11-09 2003-09-16 Koninklijke Philips Electronics N.V. Electronic device having an electronic component with a multi-layer cover, and method
US6849916B1 (en) * 2000-11-15 2005-02-01 Amkor Technology, Inc. Flip chip on glass sensor package
US6342406B1 (en) * 2000-11-15 2002-01-29 Amkor Technology, Inc. Flip chip on glass image sensor package fabrication method
US7166910B2 (en) 2000-11-28 2007-01-23 Knowles Electronics Llc Miniature silicon condenser microphone
TW454287B (en) * 2000-12-06 2001-09-11 Siliconware Precision Industries Co Ltd Multi-media chip package and its manufacture
US6550664B2 (en) * 2000-12-09 2003-04-22 Agilent Technologies, Inc. Mounting film bulk acoustic resonators in microwave packages using flip chip bonding technology
US6469909B2 (en) * 2001-01-09 2002-10-22 3M Innovative Properties Company MEMS package with flexible circuit interconnect
KR100518616B1 (ko) * 2001-01-18 2005-10-04 노키아 코포레이션 필터디바이스 및 필터디바이스를 제조하는 방법
US6717254B2 (en) * 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
US6498381B2 (en) * 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
JP2002270718A (ja) * 2001-03-07 2002-09-20 Seiko Epson Corp 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP4041660B2 (ja) * 2001-05-31 2008-01-30 ユーディナデバイス株式会社 半導体装置及びその製造方法
EP1423713A1 (en) * 2001-08-24 2004-06-02 Honeywell International Inc. Hermetically sealed silicon micro-machined electromechanical system (mems) device having diffused conductors
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
SG102637A1 (en) * 2001-09-10 2004-03-26 Micron Technology Inc Bow control in an electronic package
US6787916B2 (en) * 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
US6586843B2 (en) * 2001-11-08 2003-07-01 Intel Corporation Integrated circuit device with covalently bonded connection structure
AU2002365352A1 (en) * 2001-11-27 2003-06-10 Corporation For National Research Initiatives A miniature condenser microphone and fabrication method therefor
US6627985B2 (en) * 2001-12-05 2003-09-30 Arbor Company Llp Reconfigurable processor module comprising hybrid stacked integrated circuit die elements
JP3766799B2 (ja) * 2001-12-18 2006-04-19 三菱電機株式会社 半導体装置の製造方法
US6672206B2 (en) * 2002-01-04 2004-01-06 Graphic Specialists, Inc. Form roller for printing press
JP2003243560A (ja) * 2002-02-13 2003-08-29 Nec Kyushu Ltd 半導体装置
US7026223B2 (en) * 2002-03-28 2006-04-11 M/A-Com, Inc Hermetic electric component package
TW560020B (en) * 2002-04-15 2003-11-01 Advanced Semiconductor Eng A wafer-level package with a cavity and fabricating method thereof
AU2003265417A1 (en) 2002-08-16 2004-03-03 Tessera, Inc. Microelectronic packages with self-aligning features
US6713856B2 (en) * 2002-09-03 2004-03-30 Ultratera Corporation Stacked chip package with enhanced thermal conductivity
US7246431B2 (en) 2002-09-06 2007-07-24 Tessera, Inc. Methods of making microelectronic packages including folded substrates
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
WO2004025699A2 (en) 2002-09-11 2004-03-25 Tessera, Inc. Assemblies having stacked semiconductor chips
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
EP2273555A3 (en) * 2002-09-17 2012-09-12 Anteryon B.V. Camera device
US7033664B2 (en) * 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US7754537B2 (en) 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
US6940158B2 (en) * 2003-05-30 2005-09-06 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US6995462B2 (en) * 2003-09-17 2006-02-07 Micron Technology, Inc. Image sensor packages
WO2005031863A1 (en) * 2003-09-26 2005-04-07 Tessera, Inc. Structure and method of making capped chips having vertical interconnects
US20050067681A1 (en) * 2003-09-26 2005-03-31 Tessera, Inc. Package having integral lens and wafer-scale fabrication method therefor
US20050116344A1 (en) * 2003-10-29 2005-06-02 Tessera, Inc. Microelectronic element having trace formed after bond layer
US20060081983A1 (en) * 2004-10-14 2006-04-20 Giles Humpston Wafer level microelectronic packaging with double isolation
US7485956B2 (en) * 2005-08-16 2009-02-03 Tessera, Inc. Microelectronic package optionally having differing cover and device thermal expansivities

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01213018A (ja) * 1988-02-22 1989-08-25 Fujitsu Ltd 弾性表面波ディバイスの構造
JPH07221589A (ja) * 1994-01-31 1995-08-18 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
JPH08213764A (ja) * 1995-02-03 1996-08-20 Matsushita Electric Ind Co Ltd 電子部品およびその製造方法
JP2004129222A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011506106A (ja) * 2007-12-07 2011-03-03 エプコス アクチエンゲゼルシャフト Ｍｅｍｓパッケージおよび該ｍｅｍｓパッケージの製造方法
US8674498B2 (en) 2007-12-07 2014-03-18 Epcos Ag MEMS package and method for the production thereof
US9579830B2 (en) 2008-07-25 2017-02-28 Fluidigm Corporation Method and system for manufacturing integrated fluidic chips
KR101606603B1 (ko) 2008-07-25 2016-03-25 플루이다임 코포레이션 집적형 유체 칩의 제조를 위한 방법 및 시스템
WO2010023733A1 (ja) * 2008-08-27 2010-03-04 セイコーインスツル株式会社 圧電振動子、発振器、電子機器及び電波時計並びに圧電振動子の製造方法
CN102197588A (zh) * 2008-08-27 2011-09-21 精工电子有限公司 压电振动器、振荡器、电子设备和电波钟以及压电振动器的制造方法
JP2010260167A (ja) * 2009-04-06 2010-11-18 Denso Corp 半導体装置およびその製造方法
JP2011199301A (ja) * 2009-04-06 2011-10-06 Denso Corp 半導体装置およびその製造方法
JP2011146687A (ja) * 2009-12-17 2011-07-28 Denso Corp 半導体装置およびその製造方法
JP2014078707A (ja) * 2010-07-15 2014-05-01 Infineon Technologies Austria Ag ガラス基板を有する半導体デバイスの製造方法
WO2012102252A1 (ja) * 2011-01-27 2012-08-02 パナソニック株式会社 貫通電極付基板およびその製造方法
JPWO2012102252A1 (ja) * 2011-01-27 2014-06-30 パナソニック株式会社 貫通電極付基板およびその製造方法
JP2014529564A (ja) * 2011-08-12 2014-11-13 フラウンホファー ゲセルシャフト ツールフェールデルンク ダー アンゲヴァンテンフォルシュンク エー．ファオ． ガラス質材料からなる平面基板の構造化方法及び光学素子
JP2014533438A (ja) * 2011-11-11 2014-12-11 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ Ｍｅｍｓデバイスのウェハレベルはんだ気密シールカプセル化のための方法および装置
JP2014160706A (ja) * 2013-02-19 2014-09-04 Kyocera Corp パッケージ用部材、パッケージ用部材の製造方法およびパッケージ体
JP2014222860A (ja) * 2013-05-14 2014-11-27 太陽誘電株式会社 弾性波デバイス、及び弾性波デバイスの製造方法
US9837980B2 (en) 2013-05-14 2017-12-05 Taiyo Yuden Co., Ltd. Acoustic wave device and method of fabricating the same
CN110574158A (zh) * 2017-05-09 2019-12-13 国际商业机器公司 具有自对准焊料凸块的衬底通孔
JP2020520090A (ja) * 2017-05-09 2020-07-02 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 自己整列はんだバンプを備えた基板貫通ビアを含む半導体デバイスを製造する方法および半導体構造
JP6996823B2 (ja) 2017-05-09 2022-01-17 インターナショナル・ビジネス・マシーンズ・コーポレーション 自己整列はんだバンプを備えた基板貫通ビアを含む半導体デバイスを製造する方法および半導体構造
CN110574158B (zh) * 2017-05-09 2024-02-20 国际商业机器公司 具有自对准焊料凸块的衬底通孔
JPWO2021215463A1 (ja) * 2020-04-21 2021-10-28
WO2021215463A1 (ja) * 2020-04-21 2021-10-28 京セラ株式会社 電子部品、電子デバイス及び電子部品の製造方法
JP7416920B2 (ja) 2020-04-21 2024-01-17 京セラ株式会社 電子部品、電子デバイス及び電子部品の製造方法

Also Published As

Publication number Publication date
US20050087861A1 (en) 2005-04-28
WO2005031861A1 (en) 2005-04-07
US7224056B2 (en) 2007-05-29
US20050067688A1 (en) 2005-03-31
US7298030B2 (en) 2007-11-20
US20050095835A1 (en) 2005-05-05
US20050085016A1 (en) 2005-04-21
US20050082653A1 (en) 2005-04-21
WO2005031863A1 (en) 2005-04-07
US20070096295A1 (en) 2007-05-03
TW200531227A (en) 2005-09-16
US20080032457A1 (en) 2008-02-07
US20050082654A1 (en) 2005-04-21
US20070096312A1 (en) 2007-05-03
US7129576B2 (en) 2006-10-31
US20070096311A1 (en) 2007-05-03
WO2005031862A1 (en) 2005-04-07

Similar Documents

Publication Publication Date Title
JP2007516602A (ja) 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法
US8143095B2 (en) Sequential fabrication of vertical conductive interconnects in capped chips
US10037966B2 (en) Semiconductor device and manufacturing method therefor
US20070138644A1 (en) Structure and method of making capped chip having discrete article assembled into vertical interconnect
JP3540281B2 (ja) 撮像装置
JP5624649B2 (ja) 基板に取り付けられたスタッドバンプを伴う、フリップチップパッケージング用の可融性入出力相互接続システムおよび方法
US7345349B2 (en) Solid state imaging device and producing method thereof
US20080001241A1 (en) Structure and method of making lidded chips
JP5695294B2 (ja) コンプライアント端子の取付け具を有する超小型電子素子および該超小型電子素子を作製する方法
US9825006B2 (en) Electronic component device and manufacturing method thereof
JPH10335527A (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JPH06163634A (ja) フリップチップ型半導体装置の実装方法
KR100494023B1 (ko) 반도체 촬상소자 패키지 및 그 제조방법
JP2003297977A (ja) 電子部品の製造方法
RU2262153C2 (ru) Бесфлюсовая сборка полупроводниковых изделий размером с кристалл
US7098075B1 (en) Integrated circuit and method of producing a carrier wafer for an integrated circuit
JPH02280349A (ja) バンプの形成方法およびバンプの接続方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100618

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110114