JP5642473B2 - Ｂｇａ半導体パッケージおよびその製造方法 - Google Patents

Ｂｇａ半導体パッケージおよびその製造方法 Download PDF

Info

Publication number
JP5642473B2
JP5642473B2 JP2010212555A JP2010212555A JP5642473B2 JP 5642473 B2 JP5642473 B2 JP 5642473B2 JP 2010212555 A JP2010212555 A JP 2010212555A JP 2010212555 A JP2010212555 A JP 2010212555A JP 5642473 B2 JP5642473 B2 JP 5642473B2
Authority
JP
Japan
Prior art keywords
microball
semiconductor element
substrate
bga
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010212555A
Other languages
English (en)
Other versions
JP2012069690A5 (ja
JP2012069690A (ja
Inventor
紀幸 木村
紀幸 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2010212555A priority Critical patent/JP5642473B2/ja
Priority to TW100133210A priority patent/TW201232731A/zh
Priority to KR1020110095258A priority patent/KR101832494B1/ko
Priority to CN201110281227.4A priority patent/CN102412225B/zh
Priority to US13/200,246 priority patent/US8940629B2/en
Publication of JP2012069690A publication Critical patent/JP2012069690A/ja
Publication of JP2012069690A5 publication Critical patent/JP2012069690A5/ja
Application granted granted Critical
Publication of JP5642473B2 publication Critical patent/JP5642473B2/ja
Priority to US14/595,476 priority patent/US9245864B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1905—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects

Description

本発明は、ＢＧＡ半導体パッケージの構造およびその製造方法に関するものである。
電子機器の小型軽量化及び高機能化のニーズにともない、電子機器に搭載する半導体部品を高密度に実装することが要求され、近年、より小型かつ薄型、高集積化できる半導体パッケージが求められている。
このようなトレンドを背景に、半導体パッケージは、ガルウイング、ノンリード、ＢＧＡ、ウエハレベルパッケージなど種々のアプリケーションに対応して様々な形態のものが提案されている。更に、商品の低価格化が求められる昨今の環境化において、これら半導体パッケージは、小型、高集積化の機能とあわせ、より一層、廉価で提供できるものが求められている。
本発明に関わるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプに属する半導体パッケージは、図７に示すように、半導体素子１と基板２に設けられたダイパッド２３上へ半導体素子１を搭載する接着剤と、半導体素子１と、基板２上に設けられた複数の配線２０を接続するボンディングワイヤ６と、半導体素子１、接着剤、ボンディングワイヤ６および複数の配線２０を封止する封止樹脂１０で構成され、もう一方の基板２の面には外部接続部２１上に半田ボール２２が外部端子として形成される構造を有している。基板２は、ＢＴレジン（ビスマレイミド樹脂）を代表とする耐熱基板が用いられ、片面に半導体素子１を搭載するダイパッド２３と複数の配線２０が形成され、もう一方の面には、外部接続部２１が形成されており、基板２に設けられた導電層が被覆されたスルーホール４を介して各々の面が接続する構成になる。外部接続部２１には、半導体封止体と実装基板を電気的、物理的に接続させる半田ボール２２が格子状あるいは千鳥状に配列搭載される。（例えば、特許文献１参照）
特開平７−１９３１６２号公報 米国特許第５２４１１３３号
このように従来型のＢＧＡ半導体パッケージは、金属のリードフレームを用いる半導体パッケージと異なり、耐熱樹脂の基材を用いた両面基板あるいは多層配線基板が使用されるため、基板製造工程が複雑になる。例えば、基板を作製する際には、半導体素子を搭載する搭載面側の配線と、もう一方側の外部接続端子を形成するための回路形成用のマスク作製が必要になる。加えて基板製造時にはレジストコーティング、露光・現像、レジストパターニング、配線および外部接続端子間を導通させるための貫通孔形成およびメッキ形成、レジスト剥離処理、基板の貼り合わせが必要になる。そのため、一枚当りの基板単価が金属リードフレームよりも高くなってしまい、トータルのパッケージコストが高くなってしまう課題があった。
また、従来のＢＧＡ半導体パッケージは、実装基板間を接続するための外部接続端子として半田ボールを基板に搭載形成する。その形成方法は、基板の外部接続エリアに微量の半田ペースト、または、フラックスを塗布し、半田ボールを粘着接続する方式をとる。前記方式においては、半田ペーストまたはフラックスの塗布量にバラツキが生じると、半田ボールと外部接続エリアとの接触面積にバラツキが生じ、接触面積が小さくなるケースでは、半田ボールの接続強度が低下し、外的な振動や衝撃によって半田ボールの位置ズレ、形成不良、脱落などの不良が発生する問題があった。
また、上述のとおり、従来のＢＧＡ半導体パッケージは、外部接続端子に半田ボールを搭載形成するので、半導体パッケージの全体の厚さが、半田ボールの高さ分だけ厚くなり、薄型化を阻害してしまう欠点があった。
本発明は、以上３点の課題を解決することを目的にするもので、第一に、従来のＢＧＡ半導体パッケージで用いられる両面もしくは多層基板を使用しない簡略基板を用いるので、安価なパッケージを生産することができる。第二に、本発明のＢＧＡ半導体パッケージは、外部接続用の端子の一部を封止体内に埋め込む構造をとるため、封止体と外部接続用の端子が強固に接続され、外部接続端子の接続強度を高くすることができる。第三に、外部接続用の端子の一部をパッケージの封止体内に埋め込む構造をとることにより、外部接続用の端子がパッケージの封止体内に埋め込まれた分だけ、パッケージを薄型化することができる。
以上のように、本発明は従来のＢＧＡ半導体パッケージが有する上述の課題を解決するための半導体パッケージおよびその製造方法を提供するものである。
上述の課題を解決するための手段は以下の通りである。
本発明のＢＧＡ半導体パッケージは、半導体素子と、前記半導体素子を搭載する基板と前記半導体素子と前記基板を接着する接着剤と前記基板に設けられたスルーホールにはめ込まれた導電性のマイクロボールと、前記半導体素子と前記マイクロボールとを電気的に接続するボンディングワイヤと、前記半導体素子、前記接着剤、前記マイクロボールの一部、および前記ボンディングワイヤを前記基板の半導体素子の搭載面側のみを封止樹脂で封止する封止体とを備えたＢＧＡ半導体パッケージにおいて、前記マイクロボールの底面の少なくとも一部が前記封止体の底面から前記基板に設けられたスルーホールを通して外部接続用端子として露出する露出部を有することを特徴とする。
前記基板は、樹脂、ガラスエポキシ、セラミックもしくはガラスからなる絶縁体からなり、前記基板には円柱上のスルーホールを形成することを特徴とする。
前記基板に設けられたスルーホールの直径は、前記マイクロボールの直径よりも小さくなることを特徴とし、前記基板の厚さは、前記マイクロボールの直径よりも小さくなることを特徴とする。
前記マイクロボールが挿入される前記基板に設けられたスルーホールは、前記封止体の底面にペリフェラル配置、もしくはアレイ（エリア）配置で形成することを特徴とする。
前記基板に設けられたスルーホールの端面が面取りもしくはテーパ加工されていることを特徴とする。
前記マイクロボールの材質が、はんだ、金、銀、銅、アルミ、パラジウムもしくは、ニッケルの単一金属材料あるいは、はんだ、金、銀、銅、アルミ、パラジウムもしくは、ニッケルの各々何れかの多層金属材料からなることを特徴とする。
前記マイクロボールの中心部（コア）が弾力性のある樹脂材で構成され、前記弾力性のある樹脂材の外周部をはんだ、金、銀、銅、アルミ、パラジウムもしくは、ニッケルなどの単一金属材料で被覆された複合マイクロボールであること、あるいは前記弾力性のある樹脂材の外周部をはんだ、金、銀、銅、アルミ、パラジウムもしくは、ニッケルなどの各々何れかの多層金属材料で被覆された複合マイクロボールであることを特徴とする。
前記マイクロボールの上面高さは、前記ダイパッドに固定された前記半導体素子の上面より高いことを特徴とする。
前記マイクロボールの上面高さは、前記ダイパッドに固定された前記半導体素子の上面より低いことを特徴とする。
前記ボンディングワイヤが、金線、銅線、アルミ線などの金属線から成ることを特徴とする。
前記マイクロボールの直径が、５μｍから５００μｍであることを特徴とする。
前記基板に複数のスルーホールを形成する工程と、複数の前記スルーホールが形成された前記基板に前記マイクロボールを搭載する工程と、前記スルーホールを除く前記マイクロボール搭載側の領域に設けた前記ダイパッド部上に半導体素子をボンディングする工程と、前記半導体素子と前記マイクロボールとを前記ボンディングワイヤにより電気接続する工程と、前記半導体素子，前記ダイパッド、前記ボンディングワイヤ、および前記マイクロボールの一部を封止樹脂で封止する工程と、前記封止体を個々のＢＧＡ半導体パッケージに個片化する工程を有することを特徴とする。
前記基板に設けられた前記スルーホールの穴あけが、ドリル加工、レーザー加工、パターンエッチング加工、もしくは、金型を用いたプレス加工によって形成することを特徴とする。
前記マイクロボールが前記基板のスルーホールに搭載される工程において、前記マイクロボールがマウンティング法、吸引法、もしくは基板振動法により搭載することを特徴とする。
前記半導体素子と前記マイクロボールとを前記ボンディングワイヤを用いて電気的に接続する工程において前記マイクロボールが前記基板のスルーホールに吸引固定、押付け固定、接着材による固定、金属の溶融接続、超音波接続、もしくは超音波、熱圧着接続により固定された状態で、ワイヤボンディング法を用いて電気接続することを特徴とする。
前記ワイヤボンディング後の構造体の基板上面側のみを樹脂封止する工程において、トランスファーモールド法もしくはポッティング法を用いることを特徴とする。
前記樹脂封止後の樹脂封止体を個片化する工程において、ダイシング法を用いることを特徴とする。
以上記述した手段により、従来のＢＧＡ半導体パッケージで使用される両面基板もしくは多層基板を用いなくて済むので、基板製造工程が簡略化され、基板一枚当りの単価が低減され、安価なパッケージを生産することができる。
更に本発明のＢＧＡ半導体パッケージは、封止体内に外部接続用のボールの一部が埋め込まれることを特徴とするもので、パッケージの封止体が外部接続用のマイクロボールの主要体積部分を保持するので、封止体と外部接続用の、マイクロボールの接続が強固になる。
更に封止体内に外部接続用のボールの一部を埋め込むことで、埋め込んだ分だけの厚みが薄くなり、パッケージ全体の薄型化を実現することができる。
本発明の第一実施例のＢＧＡ半導体パッケージの構造を説明する図である。 本発明の第一実施例のＢＧＡ半導体パッケージの製造方法を説明する図である。 図２につづく、本発明の第一実施例のＢＧＡ半導体パッケージの製造方法を説明する図である。 図３につづく、本発明の第一実施例のＢＧＡ半導体パッケージの製造方法を説明する図である。 図４につづく、本発明の第一実施例のＢＧＡ半導体パッケージの製造方法を説明する図である。 本発明の第一実施例のＢＧＡ半導体パッケージの断面構造図である。 従来のＢＧＡ半導体パッケージを説明する断面図である。
以下、本実施例のＢＧＡ半導体パッケージを説明する。
図１は、本発明の実施例であるＢＧＡ半導体パッケージの一例を示す図で、（Ａ）は封止体を封止樹脂側から透視した概略構成を示した斜視図であり、（Ｂ）は側面図、（Ｃ）は上面図である。（Ｄ）は封止体を外部端子側から透視した斜視図である。
図１に示すように、本実施例で示すＢＧＡ半導体パッケージは、６個の外部接続用端子を有する６ピンタイプの半導体パッケージである。図１（Ａ）〜（Ｄ）に示すように、半導体素子１と、半導体素子１を搭載する基板２と、半導体素子１を基板２に接着する接着剤（図示せず）と、基板２に設けたスルーホール４に、はめ込まれた導電性のマイクロボール５と、半導体素子１とマイクロボール５を電気的に接続するボンディングワイヤ６と、半導体素子１、接着剤３、マイクロボール５の一部、およびボンディングワイヤ６を基板２の半導体素子１側のみを封止樹脂７で封止する封止体とを備えている。マイクロボール５の底面の少なくとも一部は、図１（Ｂ）に示すように、封止体の底面から基板２に設けたスルーホール４を通して外部接続用端子として露出する露出部を有している。
図１（Ａ）、図１（Ｂ）に示すように、本実施例のＢＧＡ半導体パッケージにおいては、マイクロボール５が、封止体内の半導体素子１との内部接続用配線の役割と、実装基板との接続に用いる外部接続用端子としての役割を兼ね備えている。
次に、本実施例に示したＢＧＡ半導体パッケージを具体的な寸法の例を用いて説明する。例えば、厚さ１５０μｍの半導体素子を、厚さ０．２ｍｍのガラス基板２上に形成した６個の外部接続用端子の中心位置に設けたダイパッドエリアに絶縁性の接着材を用いて固定する。ここで、外部接続用端子の搭載ピッチＬを０．５ｍｍ、スルーホール径を０．２２ｍｍ、マイクロボール５の直径を０．２５ｍｍにする。ここでは、半導体素子１とマイクロボール５を電気的に接続するボンディングワイヤ６を２０μｍ径の金線とする。
本実施例で用いるマイクロボール５は、プラスチック粒子表面にニッケル次いで金メッキを施したボールである（参考 積水化学：ミクロパール）。本実施例では、半導体素子１の上面部の高さが、マイクロボール５の上面部よりも高くなる構成にして、打ち下げのワイヤリングを行っている。ただし、要求される半導体装置内のディメンション、ボンディングワイヤのループ高さの制約条件によっては、半導体素子１の上面部の高さを、マイクロボール５の上面部よりも低い構造として、半導体素子１からマイクロボール５へ打ち上げのワイヤリング形態としても良い。打ち上げのワイヤリング形態にする際には、マイクロボール５の直径の長さと基板２に設けたスルーホール４の直径の長さとの相互のディメンション関係を調整、すなわち、マイクロボール５の直径＞＞スルーホール４の直径とすることで対応できる。また、マイクロボール５の直径と基板２に設けたスルーホール４の直径の相互のディメンションは変えずに、半導体素子１の厚みを薄くして対応しても良い。マイクロボール５に接続するセカンドボンディングの接続点を、マイクロボール５の上面部の頂点にすると、ボンディングの押し付け力が安定し、より一層、接続信頼性を確保することができる。
次に、本発明の実施例であるＢＧＡ半導体パッケージの製造方法を、工程ごとに示した図を用いて説明する。図２（Ａ）および図５（Ｄ）は、上面図、図２（Ｂ）〜図５（Ｃ）および図６は、Ｘ１−Ｘ１断面図である。図２（Ａ）および（Ｂ）は、それぞれ基板２の上面図、断面図である。基板２には、スルーホール４が形成されている。例えば本実施例の場合、縦７０ｍｍ、横２００ｍｍ、厚さ０．２ｍｍ厚のガラスエポキシ基板にドリル加工を用いて０．２２ｍｍの円柱形のスルーホールを０．５ｍｍピッチで複数個形成する。スルーホールは半導体素子の両側に並ぶように配置される。スルーホール４の上面部には、スルーホール４へのマイクロボール５の搭載を容易にするためにテーパ３が施してある。基板２は、セラミック、ガラスを用いても良い。
次いで、図２（Ｃ）に示すとおり、基板２に形成したスルーホール４内にマイクロボール２をボールマウント法により搭載する。ここで、基板２を振動させてマイクロボール５をスルーホール４内に搭載する振動法を使用してもよい。本実施例で使用するマイクロボール５は、ボールの中心部（コア）が弾力性のある樹脂材で構成され、樹脂材の外周部をはんだ、金、銀、銅、アルミ、パラジウムなどから選ばれた単一金属もしくはこれらの金属からなる多層金属で被覆されている。例えば、樹脂材の粒子表面にニッケル次いで金メッキを施したマイクロボール５（参考：積水化学、ミクロパール）を使用する。ここでは、直径０．２５ｍｍのマイクロボール５を用いる。なお、マイクロボール５のコアに樹脂材を用いないで金、銀、銅、アルミ、パラジウムなどの単一金属で構成されるマイクロボール５もしくはいくつかのの金属を多層形成した多層金属で構成されるマイクロボール５を用いても良い。
次に、各々のマイクロボール５を基板２に設けられたスルーホール４への固定方法を３通り説明する。
まず、図３（Ａ）に示すとおり、マイクロボール５を基板２に搭載した後、マイクロボール５の上面をプレス板２４で押し付けて、スルーホール４内にマイクロボール５の弾性変形もしくは塑性変形を利用して固定する。
また、図３（Ｂ）に示すとおり、マイクロボール５を基板２に搭載した後、基板２の下面側にマイクロボール５を吸引する吸引ジグ７を取り付け、吸引孔８から吸引ジグ７内の空気を吸引して、吸引ジグ７内を陰圧に保ちマイクロボール５をスルーホール４に固定してもよい。吸引ジグ７を用いた製造方法においては、吸引ジグ７は、後に続く、ダイボンド工程、ワイヤボンディング工程および樹脂封止工程が終了するまで吸引ジグ７を基板２に取り付けた状態で流動する。
また、図３（Ｃ）に示すとおり、マイクロボール５を基板２に搭載する前に、あらかじめ基板２の下面側にＵＶテープを接着しておき、マイクロボール５をスルーホール４にテープの接着材によって固定してもよい。
次に、図４に示すとおりに、半導体素子１をマイクロボール５が固定された基板２の上に絶縁性の接着材１２を用いて固定する。
次に図５（Ａ））に示すとおりに、半導体素子１とマイクロボール５を電気的に接続する。接続は金線、銅線もしくはアルミ線を用いたワイヤボンディング法によって行なう。ここでは２０μｍの金線を用い、超音波熱圧着法によって半導体素子１とマイクロボール５を電気的に接続する。
次に図５（Ｂ）に示すとおりに、封止金型９内にワイヤボンディングが完了した基板２を設置して、基板２の上面側のみを封止樹脂１０で封止する。ここでは、トランスファーモールド法により行う。樹脂を封止する際は、ポッティング法を用いても良い。図３−（８）は、樹脂封止後の封止体を示した図である。また、封止樹脂の代わりに、セラミックス、ガラス材の中空ボディーをハメあわせしても良い。
次いで、必要に応じて樹脂のキュア処理を行ない、図５（Ｃ）に示す樹脂封止体上面図のＹ２−Ｙ２部をダイシング法で各々のＢＧＡ半導体パッケージに個片化する。半導体素子１の電気特性検査は、個片化後もしくは封止体の状態で実施する。以上の製造方法により、本発明のＢＧＡ半導体パッケージが完成する。図６が完成したＢＧＡ半導体パッケージの断面構造図である。
なお、本実施例においては、外部接続端子となるマイクロボールは半導体素子の両側のみに配置したが、半導体素子を取り囲んで４辺に配置することもできることは明らかであり、本発明の範囲に入ることは言うまでもない。
１ 半導体素子
２ 基板
３ テーパ
４ スルーホール
５ マイクロボール
６ ボンディングワイヤ
７ 吸引ジグ
８ 吸引孔
９ テープ
１０ 封止金型
１１ 封止樹脂
１２ 接着剤
２０ 配線
２１ 外部接続部
２２ 半田ボール
２３ ダイパッド
２４ プレス板

Claims (9)

  1. 半導体素子と、
    前記半導体素子を搭載する基板と、
    前記半導体素子を前記基板に接着する接着剤と、
    前記基板に設けられた、円柱形であって半導体素子搭載面側にテーパを有するスルーホールの前記半導体素子搭載面側に、その一部が圧接嵌合された導電性のマイクロボールと、
    前記半導体素子と前記マイクロボールとを電気的に接続するボンディングワイヤと、
    前記半導体素子、前記接着剤、前記マイクロボールのうち前記スルーホールにはめ込まれていない部分、および前記ボンディングワイヤを、前記基板の前記半導体素子搭載面側のみにおいて封止樹脂で封止する封止体と、
    を備え、
    前記マイクロボールの底面の少なくとも一部が、前記封止体の底面となる前記基板に設けられたスルーホールを通して外部接続用端子として露出する露出部を有することを特徴とするＢＧＡ半導体パッケージ。
  2. 前記基板の厚さが、前記マイクロボールの直径よりも小さいことを特徴とする請求項１に記載のＢＧＡ半導体パッケージ。
  3. 前記マイクロボールが挿入される前記基板に設けられたスルーホールが、前記半導体素子の両側に配置されるか、もしくは前記半導体素子を取り囲む４辺に配置されることを特徴とする請求項１または２に記載のＢＧＡ半導体パッケージ。
  4. 前記マイクロボールの材質が、はんだ、金、銀、銅、アルミ、鋼もしくは、ニッケルから選ばれた単一金属材料あるいは、はんだ、金、銀、銅、アルミ、鋼および、ニッケルから選ばれた複数の金属を用いた多層金属材料からなることを特徴とする請求項１乃至請求項３の何れか１項に記載のＢＧＡ半導体パッケージ。
  5. 前記マイクロボールの中心部（コア）が弾力性のある樹脂材で構成され、前記弾力性のある樹脂材の外周部をはんだ、金、銀、銅、アルミ、鋼もしくは、ニッケルから選ばれた単一金属材料で被覆された複合マイクロボールであること、あるいは前記弾力性のある樹脂材の外周部をはんだ、金、銀、銅、アルミ、鋼および、ニッケルから選ばれた複数の金属を用いた多層金属材料で被覆された複合マイクロボールであることを特徴とする請求項１乃至請求項３の何れか１項に記載のＢＧＡ半導体パッケージ。
  6. 前記マイクロボールの上面高さは、前記ダイパッドに固定された前記半導体素子の上面より高いことを特徴とする請求項１乃至請求項５の何れか１項に記載のＢＧＡ半導体パッケージ。
  7. 前記マイクロボールの上面高さは、前記ダイパッドに固定された前記半導体素子の上面より低いことを特徴とする請求項１乃至請求項６の何れか１項に記載のＢＧＡ半導体パッケージ。
  8. 基板に円柱形であって半導体素子搭載面側にテーパを有する複数のスルーホールを形成する工程と、
    複数の前記スルーホールが形成された前記基板にマイクロボールを圧接嵌合により搭載し、前記マイクロボールの底面の少なくとも一部が、前記封止体の底面となる前記基板に設けられたスルーホールを通して外部接続用端子として露出する工程と、
    前記スルーホールを除く前記マイクロボール搭載側の領域に設けたダイパッド部上に半導体素子をボンディングする工程と、
    前記半導体素子と前記マイクロボールとをボンディングワイヤにより電気接続する工程と、
    前記半導体素子，前記ダイパッド、前記ボンディングワイヤ、および前記マイクロボールの一部のそれぞれを一体に封止樹脂で封止し、封止体を形成する工程と、
    前記封止体を個々のＢＧＡ半導体パッケージに個片化する工程と、
    を有するＢＧＡ半導体パッケージの製造方法。
  9. 前記基板に複数のスルーホールを形成する工程は、ドリル加工、レーザー加工、パターンエッチング加工、もしくは、金型を用いたプレス加工のいずれかによって行うことを特徴とする請求項８に記載のＢＧＡ半導体パッケージの製造方法。
JP2010212555A 2010-09-22 2010-09-22 Ｂｇａ半導体パッケージおよびその製造方法 Expired - Fee Related JP5642473B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010212555A JP5642473B2 (ja) 2010-09-22 2010-09-22 Ｂｇａ半導体パッケージおよびその製造方法
TW100133210A TW201232731A (en) 2010-09-22 2011-09-15 Ball grid array semiconductor package and method of manufacturing the same
CN201110281227.4A CN102412225B (zh) 2010-09-22 2011-09-21 Bga半导体封装及其制造方法
US13/200,246 US8940629B2 (en) 2010-09-22 2011-09-21 Ball grid array semiconductor package and method of manufacturing the same
KR1020110095258A KR101832494B1 (ko) 2010-09-22 2011-09-21 Ｂｇａ 반도체 패키지 및 그 제조 방법
US14/595,476 US9245864B2 (en) 2010-09-22 2015-01-13 Ball grid array semiconductor package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010212555A JP5642473B2 (ja) 2010-09-22 2010-09-22 Ｂｇａ半導体パッケージおよびその製造方法

Publications (3)

Publication Number Publication Date
JP2012069690A JP2012069690A (ja) 2012-04-05
JP2012069690A5 JP2012069690A5 (ja) 2013-08-29
JP5642473B2 true JP5642473B2 (ja) 2014-12-17

Family

ID=45817017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010212555A Expired - Fee Related JP5642473B2 (ja) 2010-09-22 2010-09-22 Ｂｇａ半導体パッケージおよびその製造方法

Country Status (5)

Country Link
US (2) US8940629B2 (ja)
JP (1) JP5642473B2 (ja)
KR (1) KR101832494B1 (ja)
CN (1) CN102412225B (ja)
TW (1) TW201232731A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102062108B1 (ko) 2013-06-10 2020-01-03 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
AT14221U1 (de) * 2014-05-19 2015-06-15 Tridonic Gmbh & Co Kg Leuchtmittel mit LED und Verfahren zur Montage
TW201602715A (zh) * 2014-07-07 2016-01-16 Hitachi Maxell 配列用遮罩及其製造方法
KR20170020002A (ko) 2015-08-13 2017-02-22 삼성전기주식회사 인쇄회로기판 및 이를 포함한 칩 패키지
IT201700073501A1 (it) * 2017-06-30 2018-12-30 St Microelectronics Srl Prodotto a semiconduttore e corrispondente procedimento
JP7063718B2 (ja) * 2018-05-17 2022-05-09 エイブリック株式会社 プリモールド基板とその製造方法および中空型半導体装置とその製造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241133A (en) 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
JP3632930B2 (ja) 1993-12-27 2005-03-30 株式会社ルネサステクノロジ ボールグリッドアレイ半導体装置
JPH08316359A (ja) * 1995-05-16 1996-11-29 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3080579B2 (ja) * 1996-03-06 2000-08-28 富士機工電子株式会社 エアリア・グリッド・アレイ・パッケージの製造方法
JPH1012760A (ja) * 1996-06-24 1998-01-16 Hitachi Cable Ltd 半導体装置
KR100234694B1 (ko) * 1996-10-29 1999-12-15 김영환 비지에이 패키지의 제조방법
US20020106832A1 (en) * 1996-11-26 2002-08-08 Gregory B. Hotchkiss Method and apparatus for attaching solder members to a substrate
US5990545A (en) * 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
US5950070A (en) * 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
WO1999035683A1 (en) * 1998-01-12 1999-07-15 Seiko Epson Corporation Semiconductor device, manufacture thereof, and electronic device
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JPH11284006A (ja) * 1998-03-31 1999-10-15 Fujitsu Ltd 半導体装置
US6498099B1 (en) * 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US6329228B1 (en) * 1999-04-28 2001-12-11 Citizen Watch Co., Ltd. Semiconductor device and method of fabricating the same
JP3398721B2 (ja) * 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
EP1744609B1 (en) * 1999-06-02 2012-12-12 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
JP3397725B2 (ja) * 1999-07-07 2003-04-21 沖電気工業株式会社 半導体装置、その製造方法及び半導体素子実装用テープの製造方法
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
US6400574B1 (en) * 2000-05-11 2002-06-04 Micron Technology, Inc. Molded ball grid array
KR100443504B1 (ko) * 2001-06-12 2004-08-09 주식회사 하이닉스반도체 볼 그리드 어레이 패키지 구조 및 그 제조방법
US6617680B2 (en) * 2001-08-22 2003-09-09 Siliconware Precision Industries Co., Ltd. Chip carrier, semiconductor package and fabricating method thereof
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US7485951B2 (en) * 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
JP2004119726A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法
US20050082654A1 (en) * 2003-09-26 2005-04-21 Tessera, Inc. Structure and self-locating method of making capped chips
JP2005203390A (ja) * 2004-01-13 2005-07-28 Seiko Instruments Inc 樹脂封止型半導体装置の製造方法
US7205178B2 (en) * 2004-03-24 2007-04-17 Freescale Semiconductor, Inc. Land grid array packaged device and method of forming same
JP4528100B2 (ja) * 2004-11-25 2010-08-18 新光電気工業株式会社 半導体装置及びその製造方法
JP2007194436A (ja) * 2006-01-19 2007-08-02 Elpida Memory Inc 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法
JP4282724B2 (ja) * 2007-02-20 2009-06-24 日本テキサス・インスツルメンツ株式会社 マイクロボールマウンタ用の振込みマスク
JP4809308B2 (ja) * 2007-09-21 2011-11-09 新光電気工業株式会社 基板の製造方法
CN101483163B (zh) * 2008-01-07 2011-11-16 力成科技股份有限公司 窗口型球格阵列封装构造及其基板
JP5588150B2 (ja) * 2009-02-06 2014-09-10 セイコーインスツル株式会社 樹脂封止型半導体装置
JP2010272734A (ja) * 2009-05-22 2010-12-02 Elpida Memory Inc 半導体装置及びその製造方法
JP2011082345A (ja) * 2009-10-07 2011-04-21 Panasonic Corp 半導体装置
US8456021B2 (en) * 2010-11-24 2013-06-04 Texas Instruments Incorporated Integrated circuit device having die bonded to the polymer side of a polymer substrate

Also Published As

Publication number Publication date
US20120068340A1 (en) 2012-03-22
CN102412225A (zh) 2012-04-11
CN102412225B (zh) 2016-06-22
TW201232731A (en) 2012-08-01
KR101832494B1 (ko) 2018-02-26
US9245864B2 (en) 2016-01-26
KR20120031147A (ko) 2012-03-30
JP2012069690A (ja) 2012-04-05
US8940629B2 (en) 2015-01-27
US20150123277A1 (en) 2015-05-07

Similar Documents

Publication Publication Date Title
US6060778A (en) Ball grid array package
US8569082B2 (en) Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
US8294253B2 (en) Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure
US8421199B2 (en) Semiconductor package structure
US9245864B2 (en) Ball grid array semiconductor package and method of manufacturing the same
US9490224B2 (en) Semiconductor device and manufacturing method thereof
TWI480989B (zh) 半導體封裝件及其製法
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
JP4018853B2 (ja) ターミナルランドフレーム
KR101168413B1 (ko) 리드 프레임 및 그 제조 방법
JP4705614B2 (ja) 樹脂封止型半導体装置
JP3916352B2 (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP2003046055A (ja) 板状体、リードフレームおよび半導体装置の製造方法
JPH11260950A (ja) 半導体装置及びその製造方法
JPH11274360A (ja) 半導体装置及びその製造方法
JP4409528B2 (ja) 半導体装置
KR101185854B1 (ko) 반도체 패키지
JP2002237545A (ja) 回路装置の製造方法
JP2006351607A (ja) 回路基板及びその製造方法、並びに半導体パッケージの製造方法
JP2006108130A (ja) 半導体装置およびその製造方法
JP2000236058A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130711

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141029

R150 Certificate of patent or registration of utility model

Ref document number: 5642473

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees