JP3632930B2 - ボールグリッドアレイ半導体装置 - Google Patents
ボールグリッドアレイ半導体装置 Download PDFInfo
- Publication number
- JP3632930B2 JP3632930B2 JP33064193A JP33064193A JP3632930B2 JP 3632930 B2 JP3632930 B2 JP 3632930B2 JP 33064193 A JP33064193 A JP 33064193A JP 33064193 A JP33064193 A JP 33064193A JP 3632930 B2 JP3632930 B2 JP 3632930B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- semiconductor chip
- package
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Description
【産業上の利用分野】
本発明は、実装性に優れたボールグリッドアレイ(以下、BGAと称する)半導体装置及びそれを搭載する実装基板に関し、特に、回路配線を有する基板上に半導体チップが搭載され、該半導体チップの電極と前記回路配線とを電気的に接続し、少なくとも前記半導体チップ部が樹脂で封止され、前記基板の前記半導体チップが搭載された面と反対側の面に複数のはんだバンプが設けられているボールグリッドアレイ半導体装置に適用して有効な技術に関するものである。
【0002】
【従来の技術】
近年の半導体装置の高機能化に伴い、面付実装型パッケージの外部リードの数は増大する傾向にある。これらの半導体装置の代表例がQFP(Quad Flat Package)である。QFPは半導体装置の側面に外部リードを設けているため、外部リードの間隔を狭くしたとしても、外部リードの数の増大によりパッケージサイズは大型化の傾向にある。これに対して、近年、開発された面付実装型パッケージがBGA半導体装置である。このBGA半導体装置は、図14に示すように、回路配線を有する基板1の片側の面2に半導体チップを搭載し、基板1と半導体チップを金ワイヤー等で電気的に接続し、基板1の半導体チップを搭載した面2を封止樹脂5で封止している。また、基板1の半導体チップを搭載した面の反対側の面6に、半導体チップと電気的に接続した複数の電極7を形成し、電極7上にはんだバンプ8を設けて外部電極としている。このはんだバンプ8は、面6上にアレイ状に配置されているため、QFPと比較するとより多くの外部電極が設けられ、また、同じ外部電極数なら、QFPよりもパッケージサイズが小さくできるという特徴を有する。このBGA半導体装置を、実装基板9上に位置決めして搭載し、実装基板9とパッケージを加熱することによりはんだバンプ8をリフローし、実装基板9上の電極10と接続する。
【0003】
前記BGA半導体装置に関する技術については、米国特許第5,241,133号明細書(Aug,31,1993)に記載されている。
【0004】
【発明が解決しようとする課題】
本発明者は、前記従来技術を検討した結果、以下の問題点を見い出した。
【0005】
すなわち、図14に示すように、BGA半導体装置は基板1の片面を樹脂封止する構造であるため、内部の半導体チップ、基板1及び封止樹脂5のそれぞれの熱膨張係数の違いによりBGA半導体装置のパッケージが反ることがある。このときBGA半導体装置を実装基板9に搭載すると、図14に示すように、実装基板9上の電極10とはんだバンプ8の間に隙間11が生じるため、はんだバンプをリフローしても電極10とはんだバンプ8が接続されない問題が生じる。
【0006】
特に、熱膨張係数が大きい封止樹脂5を使用した場合、はんだリフロー温度まで加熱したときには基板1の上面の封止樹脂5が大きく膨張し、パッケージの反りは上に凸になる。このとき、パッケージの端面に近いはんだバンプ8は接続されているが、パッケージの中央部に近いはんだバンプ8は接続されない。さらに、BGA半導体装置は外部端子であるはんだバンプ8がパッケージの下側にあるため、実装基板9とパッケージの接続点がパッケージの下に隠れてしまい、接続の外観検査が実際上不可能である。そのため、パッケージの反りによるはんだバンプ8の接続不良が生じたとしても、実装終了後、電気的な検査を行うまで発見することができないという問題があった。
【0007】
本発明の目的は、パッケージの反りが生じても電気的接続のない実装が可能なBGA半導体装置を提供することにある。
【0008】
本発明の他の目的は、パッケージの反りが生じても電気的に接続された実装が可能なBGA半導体装置用実装基板を提供することにある。
【0009】
本発明の他の目的は、BGA半導体装置の実装歩留の向上をはかることが可能な技術を提供することにある。
【0010】
本発明の他の目的は、BGA半導体装置の実装外観検査が可能な技術を提供することにある。
【0011】
本発明の前記ならびにその他の目的及び新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【0012】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【0013】
すなわち、(1)回路配線を有する基板上に半導体チップが搭載され、該半導体チップの電極と前記回路配線とを電気的に接続し、少なくとも前記半導体チップ及び電気接続部が樹脂で封止され、前記基板の前記半導体チップが搭載された面と反対側の面に複数のはんだバンプが設けられているBGA半導体装置であって、前記封止樹脂の熱膨張係数が、前記基板の熱膨張係数よりも小さい。
【0014】
(2)前記(1)のBGA半導体装置の最外周のはんだバンプが、封止樹脂の端面より外側にある。
【0018】
【作用】
前記の(1)によれば、実装基板に実装し、はんだリフロー温度まで加熱した時の基板の熱膨張係数より小さい熱膨張係数の封止樹脂を使用することにより、基板の中央部を前記半導体チップを搭載した面と反対側の面方向に凸に反るので、パッケージの中央部に近いはんだバンプをすべて確実に接続することができ、かつ、実装基板とパッケージの接続点のはんだバンプの接続部は側面から観察することができる。
【0019】
前記(2)によれば、前記BGA半導体装置の最外周のはんだバンプが、封止樹脂の端面より外側にあるので、実装基板とパッケージの接続点の接続部が側面からさらに容易に観察することができ、外観検査がより確実に行うことができる。これにより、パッケージの反りによるはんだバンプの接続不良が生じたとしても、それを直ちに発見することができる。
【0022】
前記の(1)及び(2)によれば、実装基板に実装した時、基板の中央部を前記半導体チップを搭載した面と反対側の面方向に凸に反らせることにより、パッケージのはんだバンプをすべて確実に接続することができ、かつ、実装基板とパッケージの接続点のはんだバンプの接続部は側面から観察することができる。これにより、簡単に外観検査ができ、かつ、パッケージの反りによるはんだバンプの接続不良を防止もしくは低減することができる。
【0023】
【実施例】
以下、本発明の実施例を図面を参照して詳細に説明する。
【0024】
なお、実施例を説明する全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【0025】
(実施例1)
図1は、本発明のBGA半導体装置の実施例1の構成を示す断面図、図2は、本実施例のBGA半導体装置のはんだパンプの配列を示す平面図、図3は、本実施例のBGA半導体装置の各製造工程における断面図、図4は、本実施例1のBGA半導体装置を実装する実装基板の電極の配列を示す平面図、図5は、本実施例1のBGA半導体装置を実装基板に実装する方法を説明するための図である。
【0026】
図1乃至図5において、1はその表面及びその内部に回路配線を有する基板、2は基板の半導体チップを搭載する面、3は半導体チップ、4はAuワイヤ、5は封止樹脂、6は基板のはんだバンプを設ける面、7は基板上の電極、8ははんだバンプ、20は実装基板、22は実装基板上の電極である。また第14図において、11はリフロー時の温度における実装基板上の電極とはんだバンプとの間に生じるであろうところの隙間である。
【0027】
本実施例1のBGA半導体装置は、図1に示すように、回路配線を有する基板1上に半導体チップ3が搭載され、この半導体チップ3の電極と前記回路配線とをAuワイヤ4で電気的に接続し、少なくとも前記半導体チップ3,Auワイヤ4及び電気的接続の部分が封止樹脂5で封止され、前記基板1の前記半導体チップ3が搭載された面2と反対側の面6に、図2に示すように、複数のほぼ均一の量のはんだバンプ8がアレイ状に配設されている。そして、前記BGA半導体装置の最外周のはんだバンプ8Aが、封止樹脂5の端面5Aより外側に配置されている。
【0028】
前記基板1の材料としては、熱膨張係数α=17×10−6/℃のガラスエポキシ(JIS“FR−4”)を使用する。また、前記封止樹脂5としては、レジンを用いるが、このレジンの熱膨張係数が、前記基板1の熱膨張係数よりも小さいものを使用する。基板1として熱膨張係数α=17×10−6/℃のガラスエポキシを使用した場合、理想的なレジンの熱膨張係数αは、17×10−6/℃であるが、シリコン(Si)の半導体チップ3熱膨張係数の関係から、17×10 −6 / ℃以下のレジンを使用する。好ましいレジンの熱膨張係数αは、10×10−6〜14×10−6/℃である。
【0029】
また、前記本実施例1のBGA半導体装置の各部の寸法は、図1に示すように、基板1の底面から封止樹脂5の上面までの高さ1.5mm、封止樹脂5の厚さ0.9mm、基板1の厚さ0.6mm、電極を含むはんだバンプ8の高さ0.6mmである。そして、例えば、はんだバンプ8は119個がピッチ1.27mmで7×17のアレイ状に配設されている。外形は14mm×22mmの長方形である。
【0030】
次に、本実施例1のBGA半導体装置の製造方法を説明する。
【0031】
まず、図3(A)に示すように、基板1上に半導体チップ3をエポキシペースト等で接着する。次に、図3(B)に示すように、基板1と半導体チップ3をAuワイヤー4で接続する。次いで、図3(C)に示すように、基板1の面2をトランスファー成型で樹脂封止する。この時に、熱膨張係数が17×10−6/℃以下の封止樹脂を使用する。例えば、熱膨張係数αが10×10−6/℃〜14×10−6/℃のレジンを使用することが好ましい。封止後、樹脂を硬化させるが、樹脂の硬化収縮によりBGA半導体装置は、図1に示すように、ほぼ水平もしくは少し湾曲している。樹脂の硬化収縮率は5%程度であるので、封止樹脂部の大きさが10mm□(平方)の場合、一辺の収縮量は約2.5μmである。最後に、図3(D)に示すように、はんだバンプ8を基板1上の電極7に転写後、はんだリフロー炉に基板1を通してはんだバンプ8を形成し、BGA半導体装置が完成する。
【0032】
図4は、本実施例1の実装基板を上面から見た平面図であり、20は実装基板、21は通常の直径の円形電極、22は直径を大きくした円形電極である。
【0033】
前記実装基板20上に前記BGA半導体装置のパッケージ(以下、単にパッケージと称す)を搭載する工程を図5に示す。まず、図5(A)に示すように、実装基板20上の電極21,22にフラックス23を塗布する。次に、図5(B)に示すように、半導体装置を位置決めして実装基板20上に搭載する。次いで、実装基板20とBGA半導体装置をはんだリフロー炉に通し、はんだバンプ8をリフローさせると、はんだバンプ8と実装基板20上の電極21との接続は、まずBGA半導体装置の中央部から行なわれ、図5(C)に示すように最外周のバンプ8Aは最後に接続が行われる。最外周のはんだバンプ8Aと実装基板20上の電極21との間には、基板1の熱膨張係数と封止樹脂5の熱膨張係数の差によりパッケージ中央部が下に凸に反り、約50μm〜60μm(データによる)の隙間が生じるが、図5(C)に示すように、最外周のはんだバンプ8Aと実装基板20上の電極22との間が接続され、すべてのはんだバンプ8及び8Aが接続され実装が終了する。
【0034】
すなわち、実装後、BGA半導体装置の中央部付近のバンプ高さは約430μmになっており、実装前とのバンプ高さの差は、約70μmである。これにより、実装前に最外周のはんだバンプ8Aと実装基板20上の電極21との間の隙間は吸収され、最外周のはんだバンプ8Aも実装基板1上の電極21と接触するため、はんだが電極21上に濡れ広がり接続が行われる。
【0035】
また、前記実施例1においては、実装基板20上の電極21の直径を大きくしたが、実装基板20上の電極を同一の直径とし、BGA半導体装置のパッケージの電極を、図6に示すように、最外周付近のはんだバンプ8Aの電極31は、BGA半導体装置のパッケージの中央部付近のはんだバンプ8の電極32よりも、小さい直径にしても同様の作用効果を得ることができる。また、更に最外周付近のはんだバンプ8Aの電極31の直径を小さくすることによって電極31間の距離が大きくなる為、実装基板20上の配線34の引き回し自由度が増す。
【0036】
ここで、電極の面積とその上に形成されるはんだパンプの高さの関係について説明する。
【0037】
電極の面積とはんだバンプ高さの関係は近似的に次式で表せる。
【0038】
【数1】
【0039】
例えば、はんだの体積V=1.03mm3とすると電極の直径0.60mmのときははんだバンプ高さは0.61mmとなり、電極の直径0.4のときははんだバンプ高さは0.7mmとなる。
【0040】
このように、供給するはんだの重を一定にしたとしても電極の面積を変えることにより、はんだバンプ高さを変えることが可能となる。
【0041】
図7乃至図10は、前記好ましいレジンの熱膨張係数αが10×10−6〜14×10−6/℃におけるそれぞれのパッケージの反り量の実験結果を示したものであり、図7は熱膨張係数αが10×10−6/℃のレジンを使用した場合、図8は熱膨張係数αが12×10−6/℃のレジンを使用した場合、図9は熱膨張係数αが13×10−6/℃のレジンを使用した場合、図10は熱膨張係数αが14×10−6/℃のレジンを使用した場合である。ここで、パッケージの反り量とは、図11に示すように、基板1上の封止樹脂5を下側にして支持し、基板1の上面の端部を含む水平面を基準Sとし、この基準Sからの前記基板1の上面Hの高さである。そして、基板1の材料としては熱膨張係数α=17×10−6/℃のガラスエポキシ(JIS“FR−4”)を使用した。
【0042】
図7乃至図10において、横軸は基板1の端からの距離(mm)、縦軸は反り量(μm)であり、△印は実装基板9に実装する時のリフロー温度(170℃)の時のパッケージの反り量、□印はモールド完了の常温(22℃)の時のパッケージの反り量、四辺形の黒印は常温(22℃)とリフロー温度(170℃)との間の任意の温度(90℃,93℃,86℃,95℃)の時のパッケージの反り量である。この任意の温度はパッケージの反り量の傾向を見るための温度である。
【0043】
前記図7乃至図10からわかるように、いずれも△印で示す実装基板9に実装する時のリフロー温度(170℃)の時は、パッケージが反った状態となり下方向に凸となる。特に、図7及び図8に示すように、□印で示すモールド完了の常温(22℃)の時は、パッケージは平担もしくは逆の下方向に凸となり、本発明で希望する下方向に凸の形状となっていないが、△印で示す実装基板9に実装する時のリフロー温度(170℃)の時は、パッケージの中央部が反った状態となり、実装基板9の実装面に対して下方向に凸の反りが生じることがわかる。
【0044】
以上の説明からわかるように、実施例1によれば、実装時の加熱による封止樹脂5の膨張が基板1の膨張より小さくすることにより、前記パッケージの基板1の外周部が中央部に対して前記半導体チップ3を搭載した面2側方向に反って、パッケージが実装基板9の実装面に対して下に凸の反りを生じるので、BGA半導体装置のパッケージの反りは下に凸の状態に保たれる。この時、はんだバンプ8と実装基板9上の電極10との接続は、前記パッケージの中央部から行われ、最外周のはんだバンプ8は最後に接続が行われる。そのため、最外周のバンプの接続の外観検査を行い、その最外周のすべてのはんだバンプ8Aが接続されていれば、その内側のはんだバンプ8も接続されていると判断できる。
【0045】
また、前記パッケージの最外周のはんだバンプ8が、封止樹脂5の端面5Aより外側にあるので、実装基板9とパッケージの接続点の接続部を周囲から観察できるので、パッケージの反りによるはんだバンプの接続不良が生じたとしても、それを直ちに発見することができる。
【0046】
(実施例2)
図12は、本発明のBGA半導体装置の実装基板の実施例2の構成を示す平面図、図13は本実施例2の実装基板上にBGA半導体装置を実装した状態を示す断面図である。
【0047】
本実施例2のBGA半導体装置の実装基板は、前記実装基板上の電極の接触面積を、前記BGA半導体装置を当該実装基板に搭載し、はんだリフロー時の熱による基板1の反りによって前記はんだバンプと前記電極の間に生じる隙間に応じた面積の大きさにしたものである。
【0048】
例えば、図1に示すように、前記封止樹脂5の熱膨張係数が、前記基板1の熱膨張係数よりも小さいという条件がないと、基板1の半導体チップ3を搭載した面2と反対側の面6に複数のはんだバンプ8が設けられたBGA半導体装置を実装基板9に実装した時、前記BGA半導体装置の基板1の中央部が前記半導体チップ3を搭載した面2方向に凸に反った場合(前記実施例1と反対方向に反った場合)が生じる。この場合においても、前記実装基板9上の電極と前記はんだバンプ8とを確実に電気的に接続するためには、図13に示すように、パッケージの基板1の中央部に生じる前記はんだバンプ8と電極32との間の隙間33に対応する高さ分だけはんだバンプ8を高くしなけばならない。その反面、パッケージの基板1の周辺部付近のはんだバンプ8Aは下に押し付られて高さが低くなる。そこで、本実施例2の実装基板9上の電極は、図12に示すように、前記実装基板9上の電極のうちパッケージの基板1の中央部付近のはんだバンプ8に対応する部分の電極32の面積を周辺部付近の電極31よりも小さくしてある。
【0049】
このようにすることにより、はんだリフロー後、冷却されて封止樹脂5が収縮し、半導体装置の反りが再び大きくなり、中央部付近のはんだバンプ8Aは、上方に大きく引き延ばされるが、前記のように実装基板30上の電極31の直径を小さしてあることにより、はんだバンプ8Aのはんだが実装基板30上の電極31と基板1上の電極7との間で引き伸ばされても、はんだが不足することがないため切断されず、電気的に確実に接続される。
【0050】
本実施例2では、前記実装基板9上の電極のうちパッケージの基板1の中央部のはんだバンプ8に対応する部分の電極31の面積を小さくしたが、反対に前記実装基板9上の電極のうちパッケージの基板1の周辺部付近のはんだバンプ8Aに対応する部分の電極32の面積を中央部付近の電極よりも大きくしても同様の作用効果が得られる。
【0051】
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【0052】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【0053】
(1)BGA半導体装置を実装基板に実装する時、そのパッケージの反りに起因するパッケージ中央部付近のバンプの接続不良を防止もしくは低減することができる。
【0054】
(2)BGA半導体装置を実装基板に実装する時、そのパッケージの最外周のバンプの外観検査のみで接続の判定ができ、実装の外観検査を容易にすることができる。
【0055】
(3)BGA半導体装置を実装基板に実装する時、BGA半導体装置のパッケージが反っていても、電気的接続不良がなく確実に実装することが容易にでき、かつ、歩留を向上することができる。
【図面の簡単な説明】
【図1】本発明のBGA半導体装置の実施例1の構成を示す断面図である。
【図2】本実施例1のBGA半導体装置のはんだバンプの配列を示す平面図である。
【図3】本実施例1のBGA半導体装置の各製造工程における断面図である。
【図4】本実施例1のBGA半導体装置を実装する実装基板の電極の配列を示す平面図である。
【図5】本実施例1のBGA半導体装置を実装基板に実装する方法を説明するための図である。
【図6】本実施例1のBGA半導体装置の電極の変形例を示す平面図である。
【図7】本実施例1の熱膨張係数αが10×10 ̄6のレジンを使用した場合の反り量の実験結果を示す図である。
【図8】本実施例1の熱膨張係数αが12×10 ̄6のレジンを使用した場合の反り量の実験結果を示す図である。
【図9】本実施例1の熱膨張係数αが13×10 ̄6のレジンを使用した場合の反り量の実験結果を示す図である。
【図10】本実施例1の熱膨張係数αが14×10 ̄6のレジンを使用した場合の反り量の実験結果を示す図である。
【図11】本実施例1のパッケージの反り量の実験を説明するための図である。
【図12】本発明の実施例2の実装基板を上面から見た平面図である。
【図13】本実施例2のBGA半導体装置を実装基板に搭載した状態を示す断面図である。
【図14】従来のBGA装置の問題点を説明するための実装基板上に実装した側面図である。
【符号の説明】
1…回路配線を有する基板、2…基板の半導体チップを搭載する面、3…半導体チップ、4…Auワイヤ、5…封止樹脂、6…基板のはんだバンプを設ける面、7…基板上の電極、8,8A…はんだバンプ、9…実装基板、10…実装基板上の電極、11…実装基板上の電極とはんだバンプとの隙間、20…実装基板、21…通常の直径の円形電極、22…直径を大きくした円形電極、30…実装基板、31…バンプ8Aに対応する電極、32…バンプ8に対応する電極、33…実装基板上の電極とはんだバンプとの隙間。
Claims (4)
- 回路配線を有する基板上に半導体チップが搭載され、該半導体チップの電極と前記回路配線とを電気的に接続し、少なくとも前記半導体チップ及び電気接続部が樹脂で封止され、前記基板の前記半導体チップが搭載された面と反対側の面に複数のはんだバンプが設けられているボールグリッドアレイ半導体装置であって、前記封止樹脂の熱膨張係数が、前記基板の熱膨張係数よりも小さいことを特徴とするボールグリッドアレイ半導体装置。
- 請求項1に記載のボールグリッドアレイ半導体装置の最外周のはんだバンプが、封止樹脂の端面より外側にあることを特徴とするボールグリッドアレイ半導体装置。
- 請求項1に記載のボールグリッドアレイ半導体装置において、前記半導体チップの電極と前記回路配線との電気的接続はボンディングワイヤにより行われ、前記ボンディングワイヤは前記封止樹脂により覆われていることを特徴とするボールグリッドアレイ半導体装置。
- 複数の電極を有する表面とこの表面と反対側の裏面とを有する半導体チップと、前記半導体チップを搭載する基板と、前記基板に搭載された半導体チップの複数の電極と前記回路配線とを接続する複数のボンディングワイヤと、前記基板の前記半導体チップが搭載された側を覆い、前記ボンディングワイヤ及び前記半導体チップを封止する封止樹脂と、前記基板の前記半導体チップ搭載側とは反対側に設けられた複数のはんだバンプとを有し、前記封止樹脂の熱膨張係数は前記基板の熱膨張係数よりも小さいことを特徴とするボールグリッドアレイ半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33064193A JP3632930B2 (ja) | 1993-12-27 | 1993-12-27 | ボールグリッドアレイ半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33064193A JP3632930B2 (ja) | 1993-12-27 | 1993-12-27 | ボールグリッドアレイ半導体装置 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000386583A Division JP2001168239A (ja) | 2000-12-20 | 2000-12-20 | ボールグリッドアレイ半導体装置及びその実装方法 |
JP2002300143A Division JP3745329B2 (ja) | 2002-10-15 | 2002-10-15 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07193162A JPH07193162A (ja) | 1995-07-28 |
JP3632930B2 true JP3632930B2 (ja) | 2005-03-30 |
Family
ID=18234948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33064193A Expired - Lifetime JP3632930B2 (ja) | 1993-12-27 | 1993-12-27 | ボールグリッドアレイ半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3632930B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3353534B2 (ja) * | 1995-04-27 | 2002-12-03 | 株式会社日立製作所 | 電子回路装置及び電子回路部品 |
JPH098081A (ja) * | 1995-06-20 | 1997-01-10 | Fujitsu General Ltd | Bga型パッケージの実装構造 |
JP3170199B2 (ja) * | 1996-03-15 | 2001-05-28 | 株式会社東芝 | 半導体装置及びその製造方法及び基板フレーム |
US6498390B1 (en) * | 1998-09-16 | 2002-12-24 | Intel Corporation | Integrated circuit package that includes a thermally conductive tape which attaches a thermal element to a plastic housing |
JP2001217355A (ja) | 1999-11-25 | 2001-08-10 | Hitachi Ltd | 半導体装置 |
JP2007123478A (ja) * | 2005-10-27 | 2007-05-17 | Shindengen Electric Mfg Co Ltd | チップキャリア型パッケージ |
JP4211828B2 (ja) * | 2006-09-12 | 2009-01-21 | 株式会社日立製作所 | 実装構造体 |
JP2011103398A (ja) * | 2009-11-11 | 2011-05-26 | Canon Inc | 半導体装置 |
JP5642473B2 (ja) | 2010-09-22 | 2014-12-17 | セイコーインスツル株式会社 | Bga半導体パッケージおよびその製造方法 |
JP6637769B2 (ja) | 2015-03-05 | 2020-01-29 | エイブリック株式会社 | 樹脂封止型半導体装置およびその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0770677B2 (ja) * | 1987-06-17 | 1995-07-31 | 株式会社日立製作所 | モジュ−ル実装構造 |
JP3291368B2 (ja) * | 1993-07-06 | 2002-06-10 | シチズン時計株式会社 | ボールグリッドアレイ型半導体パッケージの構造 |
-
1993
- 1993-12-27 JP JP33064193A patent/JP3632930B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH07193162A (ja) | 1995-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW564533B (en) | Warpage-preventing substrate | |
US7413926B2 (en) | Methods of making microelectronic packages | |
US5767447A (en) | Electronic device package enclosed by pliant medium laterally confined by a plastic rim member | |
US20080237840A1 (en) | Flexible circuit electronic package with standoffs | |
KR100194747B1 (ko) | 반도체장치 | |
JPH1126652A (ja) | 半導体装置 | |
WO2001059839A1 (en) | Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device | |
JP3632930B2 (ja) | ボールグリッドアレイ半導体装置 | |
JP3745329B2 (ja) | 半導体装置の製造方法 | |
TWM305962U (en) | Ball grid array package structure | |
JP3794498B2 (ja) | 半導体装置の実装方法 | |
JP2000232186A (ja) | 半導体装置およびその製造方法 | |
JP2768315B2 (ja) | 半導体装置 | |
JP3688801B2 (ja) | 半導体装置及びその製造方法並びにその実装方法 | |
JP2001168239A (ja) | ボールグリッドアレイ半導体装置及びその実装方法 | |
KR100541397B1 (ko) | 절연된 더미 솔더 볼을 갖는 비지에이 패키지 | |
JPH1032300A (ja) | リードフレーム,半導体装置及び半導体装置の製造方法 | |
JPS62150837A (ja) | 半導体装置 | |
JPH0344040A (ja) | 半導体装置及びその製造方法 | |
KR100924543B1 (ko) | 반도체 패키지의 제조 방법 | |
JP2000200852A (ja) | 半導体装置及びその製造方法ならびにその実装方法 | |
JP2765606B2 (ja) | 半導体パッケージ構造 | |
JPH08274250A (ja) | 半導体装置 | |
JPH10135369A (ja) | 半導体集積回路装置およびその製造方法 | |
CN117524989A (zh) | 半导体封装件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20041217 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090107 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110107 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110107 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110107 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |