JP2007123478A - チップキャリア型パッケージ - Google Patents

チップキャリア型パッケージ Download PDF

Info

Publication number
JP2007123478A
JP2007123478A JP2005312553A JP2005312553A JP2007123478A JP 2007123478 A JP2007123478 A JP 2007123478A JP 2005312553 A JP2005312553 A JP 2005312553A JP 2005312553 A JP2005312553 A JP 2005312553A JP 2007123478 A JP2007123478 A JP 2007123478A
Authority
JP
Japan
Prior art keywords
solder
chip carrier
solder paste
land
carrier type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005312553A
Other languages
English (en)
Inventor
Nobuyuki Yokote
伸行 横手
Hideki Nishimura
英樹 西村
Toshihiko Tanaka
寿彦 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2005312553A priority Critical patent/JP2007123478A/ja
Publication of JP2007123478A publication Critical patent/JP2007123478A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】実装基板に実装される表面実装型のチップキャリア型パッケージにおいて、キャピラリーボールの発生を抑制しながら、実装基板の表面からの突出高さを小さくすることができるようにする。
【解決手段】ランド11にクリーム状のゾルダーペースト13を塗布した実装基板3の表面3aに実装するチップキャリア型パッケージ1であって、パッケージ本体5と、該パッケージ本体5の一端面5bに形成され、前記ランド11にはんだ付けするためのパッド15と、該パッド15上に突出して形成され、前記ゾルダーペースト13に接触させるための固形状のはんだ17とを備えるチップキャリア型パッケージ1を提供する。
【選択図】図1

Description

この発明は、表面実装型のチップキャリア型パッケージに関する。
従来のチップキャリア型パッケージとしては、パッケージ本体の一端面に、実装基板の表面に形成されたランドと電気接続するためのパッドを形成したものがある。この種のチップキャリア型パッケージを実装基板の表面に実装する際には、はじめに、上記ランド上にはんだの粉末とフラックスを混練りしたクリーム状のゾルダーペーストを塗布しておき、パッドがゾルダーペーストと接触するようにパッケージ本体を実装基板の表面上に配置する。そして、この配置状態においてリフローによりゾルダーペーストを溶融させることでチップキャリア型パッケージのパッドと実装基板のランドとのはんだ付けが行われる。このリフローの際には、ゾルダーペーストが溶融するため、実装基板の表面とパッケージ本体の裏面との隙間がリフロー前の状態と比較して小さくなる。
また、従来のチップキャリア型パッケージとしては、パッケージ本体の一端面から突出して形成された突起部を備えるものがある(例えば、特許文献1参照。)。このチップキャリア型パッケージでは、パッケージ本体を実装基板の表面上に配置する際に、突起部を実装基板の表面に当接させることでパッドがゾルダーペーストに接触しても、ゾルダーペーストが押しつぶされてランドからはみ出ることを抑制できる。すなわち、リフローの際にランドからはみ出したゾルダーペーストに基づいて、球状に凝固したキャピラリーボールが発生することを抑制できる。
特開平7−297318号公報
しかしながら、特許文献1に記載のチップキャリア型パッケージでは、突起部が実装基板の表面とパッケージ本体の裏面との間に挟み込まれているため、リフローによりゾルダーペーストを溶融させても、リフロー前後における実装基板の表面とパッケージ本体の裏面との隙間が変化しない。すなわち、突起部を設けない場合と比較して、実装基板の表面から突出するパッケージ本体の突出高さが高くなり、実装基板にチップキャリア型パッケージを実装した製品の小型化を図ることができないという問題がある。
この発明は、上述した事情に鑑みたものであって、キャピラリーボールの発生を抑制しながら、実装基板の表面からの突出高さを小さくすることができるチップキャリア型パッケージを提供することを目的とする。
上記課題の解決手段として、請求項1に記載した発明は、ランドにフラックスを塗布した実装基板の表面に実装するチップキャリア型パッケージであって、パッケージ本体と、該パッケージ本体の一端面に形成され、前記ランドにはんだ付けするためのパッドと、該パッド上に突出して形成され、前記フラックスに接触させるための固形状のはんだとを備えることを特徴とする。
また、請求項2に記載した発明は、ランドにクリーム状のゾルダーペーストを塗布した実装基板の表面に実装するチップキャリア型パッケージであって、パッケージ本体と、該パッケージ本体の一端面に形成され、前記ランドにはんだ付けするためのパッドと、該パッド上に突出して形成され、前記ゾルダーペーストに接触させるための固形状のはんだとを備えることを特徴とする。
これらの発明に係るチップキャリア型パッケージを実装基板の表面に実装する際には、パッケージ本体の一端面を実装基板の表面に対向させると共に、ゾルダーペースト若しくはフラックス上に固形状のはんだを接触させるようにチップキャリア型パッケージを配置する。そして、ゾルダーペースト若しくはフラックス及び固形状のはんだを溶融させて一体化させるリフローを行う。
ここで、上記リフローにおいては、パッドとランドとのはんだ付けがゾルダーペースト及び固形状のはんだを一体化させることにより行われるため、ゾルダーペーストのみによりパッドとランドとのはんだ付けを行う場合と比較して、ランド上に塗布されるゾルダーペーストの量を減らす、若しくは、ゾルダーペーストを無くすことができる。
さらに、請求項3に記載した発明は、前記固形状のはんだが、前記パッド側から先端に向けて漸次細くなるように形成されていることを特徴とする。
また、請求項4に記載した発明は、前記パッド上から突出する前記固形状のはんだの突出高さが、前記ランド上に形成される前記ゾルダーペーストの厚さ寸法以下であることを特徴とする。
さらに、請求項5に記載した発明は、前記ゾルダーペーストに含まれるはんだの粒が、前記固形状のはんだと略同じ材質からなることを特徴とする。
なお、同じ材質とは、例えば、はんだの粒及び固形状のはんだの融点が略等しいものを示している。
請求項1及び請求項2に記載した発明によれば、ランド上に塗布されるゾルダーペーストの量を減らす、若しくは、ゾルダーペーストを無くすことができるため、チップキャリア型パッケージを実装基板の表面上に配した状態において、ゾルダーペーストがランドからはみ出すことを抑制して、ゾルダーペースト及び固形状のはんだを溶融させて一体化させるリフローの際に、キャピラリーボールが発生することを抑制できる。
また、固形状のはんだが溶融する際には、パッケージ本体の自重によってチップキャリア型パッケージが沈み込み、実装基板の表面とパッケージ本体の一端面との隙間が小さくなる。すなわち、実装基板の表面から突出するパッケージ本体の突出高さを低くすることができるため、実装基板にチップキャリア型パッケージを実装した製品の小型化を図ることができる。
請求項3に記載した発明によれば、固形状のはんだがその先端に向けて漸次細くなるように形成しておくことにより、チップキャリア型パッケージを実装基板の表面に配置する際に、固形状のはんだによりゾルダーペーストを押しつぶす面積を小さくすることができるため、ゾルダーペーストがランドからはみ出すことを確実に防止することができる。
請求項4に記載した発明によれば、チップキャリア型パッケージを実装基板の表面上に配した状態において、ゾルダーペーストの内部に固形状のはんだ全体を埋めることができるため、固形状のはんだの一部がゾルダーペーストの上方側に突出することを防止できる。これにより、リフローによって溶解して一体化されるゾルダーペースト及び固形状のはんだの厚さ寸法をゾルダーペーストの厚さ寸法以下に抑えることができるため、実装基板にチップキャリア型パッケージを実装した製品の高さ寸法を低く抑えることができる。
請求項5に記載した発明によれば、リフローの際に固形状のはんだとゾルダーペーストとを容易に一体化させることができる。特に、ゾルダーペーストに含まれるはんだの粒及び固形状のはんだの融点が略等しい場合には、リフローの際に、はんだの粒及び固形状のはんだを同時に溶解させることができるため、上記一体化をさらに容易に行うことが可能となる。
図1から図3はこの発明に係る一実施形態を示す。図1に示すように、この実施の形態に係るチップキャリア型パッケージ1は、実装基板3の表面3aに実装するものであり、略板状に形成されたチップキャリア基板(パッケージ本体)5と、チップキャリア基板5の表面5a側に搭載される複数の電子部品7〜9とを備えている。
なお、上述した実装基板3の表面3aには、チップキャリア型パッケージ1と電気的に接続するためのランド11が複数形成されている。ここで、各ランド11は薄膜状の銅箔により形成されており、また、各ランド11上には、クリーム状のゾルダーペースト13が塗布されている。
チップキャリア基板5の周縁部には複数の電極15が配置されており、銅箔により形成されている。各電極15はチップキャリア基板5の表面5a及び裏面(一端面)5bに配される薄膜状のパッド15a,15bを備えている。複数の電子部品7〜9は、例えば、クオーツ素子や電源素子、パワートランジスタ等であり、チップキャリア基板5の表面5aに配された各電極15のパッド15aと電気的に接続されている。
チップキャリア基板5の裏面5bに配された各電極15のパッド15b上には、固形状のはんだ17がチップキャリア基板5の厚さ方向に突出して形成されている。この固形状のはんだ17は、ゾルダーペースト13に含まれるはんだの粒と同じ材質のもので略半球状に形成されている。ここで、同じ材質とは、例えば、上記はんだの粒及び固形状のはんだ17の融点が略等しいものを示している。
パッド15b上から突出する固形状のはんだ17の突出高さは、ランド11上に形成されたゾルダーペースト13の厚さ寸法以下に設定されている。すなわち、例えば、ゾルダーペースト13の厚さ寸法を100μmとした場合には、固形状のはんだ17の突出高さを100μm以下とすればよい。ただし、上記固形状のはんだ17の量は、ゾルダーペースト13と共にパッド15bとランド11とのはんだ付けが十分にできる程度の量となっている。
以上のように構成されたチップキャリア型パッケージ1を実装基板3に実装する際には、図2,3に示すように、はじめに、チップキャリア基板5の裏面5bを実装基板3の表面3aに対向させると共に、ゾルダーペースト13上に固形状のはんだ17を接触させるようにチップキャリア型パッケージ1を配置する。
ここで、固形状のはんだ17の突出高さはゾルダーペースト13の厚さ寸法以下に設定されているため、上記配置状態においては、固形状のはんだ17の先端がランド11上に当接すると共に、ゾルダーペースト13の内部に固形状のはんだ17全体が埋められることになる。
その後、この配置状態において、ゾルダーペースト13及び固形状のはんだ17を溶融させて一体化させるリフローを行う。このリフローの際には、はじめに、ゾルダーペースト13に含まれるフラックスがだれて、その後に、ゾルダーペースト13に含まれるはんだの粒及び固形状のはんだ17が溶解することで、ゾルダーペースト13に含まれるはんだの粒及び固形状のはんだ17が一体化されることになる。
ここで、固形状のはんだ17が溶融する際には、チップキャリア基板5及びこれに搭載される複数の電子部品7〜9の自重によってチップキャリア型パッケージ1が沈み込むことになる、すなわち、チップキャリア基板5の裏面5bと実装基板3の表面3aとの隙間が小さくなる。
また、上記リフローにおいては、パッドとランド11とのはんだ付けがゾルダーペースト13及び固形状のはんだ17を一体化させることにより行われるため、ゾルダーペースト13のみによりパッド15bとランド11とのはんだ付けを行う場合と比較して、ランド11上に塗布されるゾルダーペースト13の量を減らすことができる。
以上のようにして、パッド15bとランド11とがはんだ付けされ、チップキャリア型パッケージ1が実装基板3に実装された状態となる。
上記のチップキャリア型パッケージ1によれば、チップキャリア基板5のパッドに固形状のはんだ17を形成しておくことで、ランド11上に塗布されるゾルダーペースト13の量を減らすことができるため、チップキャリア型パッケージ1を実装基板3の表面3a上に配した状態において、ゾルダーペースト13がランド11からはみ出すことを抑制できる。さらに、これに加えて、固形状のはんだ17を略半球状に形成しておくことにより、チップキャリア型パッケージ1を実装基板3の表面3aに配置する際に、固形状のはんだ17によりゾルダーペースト13を押しつぶす面積を小さくすることができるため、ゾルダーペースト13がランド11からはみ出すことを確実に防止することができる。
以上のことから、ゾルダーペースト13及び固形状のはんだ17を溶融させて一体化させるリフローの際に、キャピラリーボールが発生することを確実に防ぐことができる。
また、チップキャリア型パッケージ1を実装基板3の表面3a上に配した状態においては、ゾルダーペースト13の内部に固形状のはんだ17全体が埋まるため、固形状のはんだ17の一部がゾルダーペースト13の上方側に突出することを防止できる。これにより、リフローによって溶解して一体化されるゾルダーペースト13及び固形状のはんだ17の厚さ寸法をゾルダーペースト13の厚さ寸法以下に抑えることができるため、実装基板3にチップキャリア型パッケージ1を実装した製品の高さ寸法を低く抑えることができる。
さらに、固形状のはんだ17が溶融する際には、チップキャリア基板5の自重によってチップキャリア型パッケージ1が沈み込んで、実装基板3の表面3aとチップキャリア基板5の裏面5bとの隙間が小さくなる。すなわち、実装基板3の表面3aから突出するチップキャリア基板5の突出高さを低くすることができるため、実装基板3にチップキャリア型パッケージ1を実装した製品の小型化を図ることができる。
また、固形状のはんだ17は、ゾルダーペースト13に含まれるはんだの粒と同じ材質のものから形成されているため、リフローの際に固形状のはんだ17とゾルダーペースト13とを容易に一体化させることができる。すなわち、ゾルダーペースト13に含まれるはんだの粒及び固形状のはんだ17の融点が略等しいため、リフローの際に、はんだの粒及び固形状のはんだ17を同時に溶解させることができ、上記一体化を容易に行うことが可能となる。
なお、上記実施形態において、固形状のはんだ17は、略半球状に形成されるとしたが、これに限ることはなく、少なくともパッド15b側から先端に向けて漸次細くなるように形成されていればよい。すなわち、固形状のはんだ17は、例えば、略円錐状や略角錐状に形成されるとしても構わない。
また、実装基板3のランド11上には、クリーム状のゾルダーペースト13が塗布されるとしたが、これに限ることはなく、少なくともチップキャリア型パッケージ1の固形状のはんだ17によりパッド15bとランド11とがはんだ付けされればよい。したがって、実装基板3のランド11上には、例えば、固形状のはんだ17の濡れ性を向上させるためのフラックスが塗布されるとしても構わない。
この構成においては、上記実施形態のようにゾルダーペースト13を使用することなく、チップキャリア型パッケージ1を実装基板3に実装することができるため、キャピラリーボールが発生することを確実に防止することができる。
さらに、上記実施形態のチップキャリア型パッケージ1は、チップキャリア基板5の表面5aに複数の電子部品7〜9を搭載して構成されるとしたが、これに限ることはなく、少なくとも実装基板3の表面3aに対向するチップキャリア基板5の裏面5bにパッド15b及び固形状のはんだ17を設けたチップキャリア基板5のみから構成されるとしても構わない。
また、上記実施形態のチップキャリア型パッケージ1は、略板状のチップキャリア基板5を備えるとしたが、これに限ることはなく、少なくとも実装基板3の表面3aに対向するパッケージ本体の裏面に実装基板3と電気接続するパッドを形成すると共に、このパッド上に固形状のはんだ17を突出して形成して構成されていればよい。すなわち、チップキャリア型パッケージ1は、例えば、可撓性を有する薄板状のフレキシブル基板を用意すると共に、実装基板3の表面3aに対向するフレキシブル基板の裏面に、上記パッド及び固形状のはんだ17を形成して構成されるとしても構わない。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
本発明の一実施形態に係るチップキャリア型パッケージを実装基板に実装する前の状態を示す概略側面図である。 図1のチップキャリア型パッケージを実装基板の表面に配置してリフローを行う直前の状態を示す概略側面図である。 図2のチップキャリア型パッケージの要部を示す拡大側面図である。
符号の説明
1 チップキャリア型パッケージ
3 実装基板
3a 表面
5 チップキャリア基板(パッケージ本体)
5b 裏面(一端面)
11 ランド
13 ゾルダーペースト
15b パッド
17 固形状のはんだ

Claims (5)

  1. ランドにフラックスを塗布した実装基板の表面に実装するチップキャリア型パッケージであって、
    パッケージ本体と、
    該パッケージ本体の一端面に形成され、前記ランドにはんだ付けするためのパッドと、
    該パッド上に突出して形成され、前記フラックスに接触させるための固形状のはんだとを備えることを特徴とするチップキャリア型パッケージ。
  2. ランドにクリーム状のゾルダーペーストを塗布した実装基板の表面に実装するチップキャリア型パッケージであって、
    パッケージ本体と、
    該パッケージ本体の一端面に形成され、前記ランドにはんだ付けするためのパッドと、
    該パッド上に突出して形成され、前記ゾルダーペーストに接触させるための固形状のはんだとを備えることを特徴とするチップキャリア型パッケージ。
  3. 前記固形状のはんだが、前記パッド側から先端に向けて漸次細くなるように形成されていることを特徴とする請求項2に記載のチップキャリア型パッケージ。
  4. 前記パッド上から突出する前記固形状のはんだの突出高さが、前記ランド上に形成される前記ゾルダーペーストの厚さ寸法以下であることを特徴とする請求項3に記載のチップキャリア型パッケージ。
  5. 前記ゾルダーペーストに含まれるはんだの粒が、前記固形状のはんだと略同じ材質からなることを特徴とする請求項2から請求項4のいずれか1項に記載のチップキャリア型パッケージ。

JP2005312553A 2005-10-27 2005-10-27 チップキャリア型パッケージ Pending JP2007123478A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005312553A JP2007123478A (ja) 2005-10-27 2005-10-27 チップキャリア型パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005312553A JP2007123478A (ja) 2005-10-27 2005-10-27 チップキャリア型パッケージ

Publications (1)

Publication Number Publication Date
JP2007123478A true JP2007123478A (ja) 2007-05-17

Family

ID=38147007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005312553A Pending JP2007123478A (ja) 2005-10-27 2005-10-27 チップキャリア型パッケージ

Country Status (1)

Country Link
JP (1) JP2007123478A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302539A (ja) * 2008-06-16 2009-12-24 Intel Corp 扁平はんだグリッド配列のための処理方法、装置及びコンピュータシステム

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567647A (ja) * 1991-09-10 1993-03-19 Fujitsu Ltd 半導体チツプのフリツプチツプ接合方法
JPH07193162A (ja) * 1993-12-27 1995-07-28 Hitachi Ltd ボールグリッドアレイ半導体装置及びその実装基板
JPH08316605A (ja) * 1995-05-19 1996-11-29 Nec Corp ボールグリッドアレイ実装方式
JPH10135276A (ja) * 1996-11-01 1998-05-22 Fuji Xerox Co Ltd エリアアレイ半導体装置、プリント基板及びスクリーンマスク
JP2002313995A (ja) * 2001-04-19 2002-10-25 Mitsubishi Electric Corp ランドグリッドアレイ型半導体装置およびその実装方法
JP2002313998A (ja) * 2002-04-04 2002-10-25 Fujitsu Ltd 半導体装置
JP2004207494A (ja) * 2002-12-25 2004-07-22 Fujitsu Ltd 電子装置及び電子装置の実装方法及び電子装置の製造方法
JP2005243714A (ja) * 2004-02-24 2005-09-08 Japan Science & Technology Agency 電極バンプ及びその製造並びにその接続方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567647A (ja) * 1991-09-10 1993-03-19 Fujitsu Ltd 半導体チツプのフリツプチツプ接合方法
JPH07193162A (ja) * 1993-12-27 1995-07-28 Hitachi Ltd ボールグリッドアレイ半導体装置及びその実装基板
JPH08316605A (ja) * 1995-05-19 1996-11-29 Nec Corp ボールグリッドアレイ実装方式
JPH10135276A (ja) * 1996-11-01 1998-05-22 Fuji Xerox Co Ltd エリアアレイ半導体装置、プリント基板及びスクリーンマスク
JP2002313995A (ja) * 2001-04-19 2002-10-25 Mitsubishi Electric Corp ランドグリッドアレイ型半導体装置およびその実装方法
JP2002313998A (ja) * 2002-04-04 2002-10-25 Fujitsu Ltd 半導体装置
JP2004207494A (ja) * 2002-12-25 2004-07-22 Fujitsu Ltd 電子装置及び電子装置の実装方法及び電子装置の製造方法
JP2005243714A (ja) * 2004-02-24 2005-09-08 Japan Science & Technology Agency 電極バンプ及びその製造並びにその接続方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302539A (ja) * 2008-06-16 2009-12-24 Intel Corp 扁平はんだグリッド配列のための処理方法、装置及びコンピュータシステム
JP2012151487A (ja) * 2008-06-16 2012-08-09 Intel Corp 扁平はんだグリッド配列のための処理方法、装置及びコンピュータシステム

Similar Documents

Publication Publication Date Title
JP5107012B2 (ja) 配線基板及び電子部品の実装構造の製造方法
JP2009147029A5 (ja)
TW200525666A (en) Bump-on-lead flip chip interconnection
JP2006339596A (ja) インタポーザおよび半導体装置
JP2006210852A (ja) 表面実装型回路部品を実装する回路基板及びその製造方法
JP2006013440A (ja) 固体撮像装置及びその製造方法
JP2006339316A (ja) 半導体装置、半導体装置実装基板、および半導体装置の実装方法
JP2006303392A (ja) プリント配線板と電子回路基板及びその製造方法
JP2006339595A (ja) 半導体装置
JP2018137276A (ja) プリント回路板およびその製造方法、並びに電子機器
JP2006080493A (ja) 電極基板
JP2004128056A (ja) 半導体装置及びその製造方法
JP2007123478A (ja) チップキャリア型パッケージ
JP2005129844A (ja) 半導体チップ、半導体装置、回路基板及び電子機器
JP4952365B2 (ja) 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
JP2007027183A (ja) 半導体装置及びその製造方法
JP2005209991A (ja) 半導体装置
JP2007165476A (ja) 表面実装部品
JP2008130812A (ja) 表面実装型電子部品及びその実装構造
JPH10256308A (ja) 半導体チップ実装構造及びその実装方法
JP6369000B2 (ja) はんだペーストの供給方法
JP2001144127A (ja) はんだ接続部構造、bga型半導体パッケージの実装構造、はんだペースト、bga型半導体パッケージの電極形成プロセスおよびbga型半導体パッケージの実装プロセス
JP2004221415A (ja) 半導体パッケージの実装構造
JP2008028212A (ja) 回路モジュールおよび電気的接続構造
JP2004146476A (ja) 印刷配線基板の構造及びその基板を用いた圧電発振器

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070814

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20071203

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20100423

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20100608

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100729

A02 Decision of refusal

Effective date: 20100824

Free format text: JAPANESE INTERMEDIATE CODE: A02