JP2001144127A - はんだ接続部構造、ｂｇａ型半導体パッケージの実装構造、はんだペースト、ｂｇａ型半導体パッケージの電極形成プロセスおよびｂｇａ型半導体パッケージの実装プロセス - Google Patents
はんだ接続部構造、ｂｇａ型半導体パッケージの実装構造、はんだペースト、ｂｇａ型半導体パッケージの電極形成プロセスおよびｂｇａ型半導体パッケージの実装プロセスInfo
- Publication number
- JP2001144127A JP2001144127A JP32273799A JP32273799A JP2001144127A JP 2001144127 A JP2001144127 A JP 2001144127A JP 32273799 A JP32273799 A JP 32273799A JP 32273799 A JP32273799 A JP 32273799A JP 2001144127 A JP2001144127 A JP 2001144127A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor package
- type semiconductor
- bga type
- bga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ＢＧＡ型半導体パッケージの実装構造におけ
るはんだ接続部の分離現象を回避することを主要な目的
とする。 【解決手段】 一方の基板１５に、はんだ６と、該はん
だより融点が高い組成からなる異種材料１を含む第１は
んだが設けられている。他方の基板１３に、はんだ７か
らなる第２はんだが設けられている。第１はんだと第２
はんだとを接触させて、これらを溶融してなる。
るはんだ接続部の分離現象を回避することを主要な目的
とする。 【解決手段】 一方の基板１５に、はんだ６と、該はん
だより融点が高い組成からなる異種材料１を含む第１は
んだが設けられている。他方の基板１３に、はんだ７か
らなる第２はんだが設けられている。第１はんだと第２
はんだとを接触させて、これらを溶融してなる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、一般に、はんだ
接続部構造に関するものであり、より特定的には、ＢＧ
Ａ（Ball Grid Array）型半導体パッケージのような底
部に凹凸電極を有する半導体パッケージを、基板上に電
気的に接続するＢＧＡ型半導体パッケージのはんだ接続
部構造に関する。この発明は、また、そのようなＢＧＡ
型半導体パッケージの実装構造に関する。この発明は、
さらに、ＢＧＡ型半導体パッケージの実装構造に使用す
るはんだペーストに関する。この発明は、さらに、ＢＧ
Ａ型半導体パッケージの電極形成プロセスに関する。こ
の発明は、さらに、ＢＧＡ型半導体パッケージの実装プ
ロセスに関する。
接続部構造に関するものであり、より特定的には、ＢＧ
Ａ（Ball Grid Array）型半導体パッケージのような底
部に凹凸電極を有する半導体パッケージを、基板上に電
気的に接続するＢＧＡ型半導体パッケージのはんだ接続
部構造に関する。この発明は、また、そのようなＢＧＡ
型半導体パッケージの実装構造に関する。この発明は、
さらに、ＢＧＡ型半導体パッケージの実装構造に使用す
るはんだペーストに関する。この発明は、さらに、ＢＧ
Ａ型半導体パッケージの電極形成プロセスに関する。こ
の発明は、さらに、ＢＧＡ型半導体パッケージの実装プ
ロセスに関する。
【０００２】
【従来の技術】ＢＧＡ型半導体パッケージは、その底部
にエリアアレイ状に電極を配置して、実装面積の縮小化
を特徴としているが、その接続構造上、はんだ接続部の
応力緩和機構が弱い。
にエリアアレイ状に電極を配置して、実装面積の縮小化
を特徴としているが、その接続構造上、はんだ接続部の
応力緩和機構が弱い。
【０００３】はんだ接続部の寿命は、接続断面積、はん
だ高さ、体積などに依存し、はんだ高さを高くすること
で改善されることが知られている。
だ高さ、体積などに依存し、はんだ高さを高くすること
で改善されることが知られている。
【０００４】そこで、はんだに濡れない材料（ソルダレ
ジストなど）でダムを造り、はんだを筒状にして、高さ
を高くする方法などが提案されている。
ジストなど）でダムを造り、はんだを筒状にして、高さ
を高くする方法などが提案されている。
【０００５】
【発明が解決しようとする課題】しかしながら、はんだ
を筒状に形成すると、はんだ自体の表面張力により、は
んだが球形になろうとする。このため、筒状の部分で、
はんだが分断される現象が生じ、ひいては接続不良が生
じるという問題点があった。
を筒状に形成すると、はんだ自体の表面張力により、は
んだが球形になろうとする。このため、筒状の部分で、
はんだが分断される現象が生じ、ひいては接続不良が生
じるという問題点があった。
【０００６】この発明は、上記のような問題点を解決す
るためになされたもので、接続不良を起こさないはんだ
接続部構造を提供することを目的とする。
るためになされたもので、接続不良を起こさないはんだ
接続部構造を提供することを目的とする。
【０００７】この発明は、また、接続不良を生じさせな
いＢＧＡ型半導体パッケージの実装構造を提供すること
を目的とする。
いＢＧＡ型半導体パッケージの実装構造を提供すること
を目的とする。
【０００８】この発明は、さらに、接続不良を起こさな
いはんだペーストを提供することを目的とする。
いはんだペーストを提供することを目的とする。
【０００９】この発明のさらに他の目的は、接続不良を
起こさないように改良された、ＢＧＡ型半導体パッケー
ジの電極形成プロセスを提供することにある。
起こさないように改良された、ＢＧＡ型半導体パッケー
ジの電極形成プロセスを提供することにある。
【００１０】この発明のさらに他の目的は、接続不良を
起こさないように改良された、ＢＧＡ型半導体パッケー
ジの実装プロセスを提供することにある。
起こさないように改良された、ＢＧＡ型半導体パッケー
ジの実装プロセスを提供することにある。
【００１１】
【課題を解決するための手段】請求項１に係るはんだ接
続部構造は、一方の基板に設けられ、はんだと、該はん
だより融点が高い組成からなる異種材料を含む第１はん
だを備える。他方の基板に、はんだからなる第２はんだ
が設けられている。上記第１はんだと上記第２はんだと
を接触させて、これらを溶融してなる。
続部構造は、一方の基板に設けられ、はんだと、該はん
だより融点が高い組成からなる異種材料を含む第１はん
だを備える。他方の基板に、はんだからなる第２はんだ
が設けられている。上記第１はんだと上記第２はんだと
を接触させて、これらを溶融してなる。
【００１２】この発明の好ましい実施態様によれば、上
記異種材料の比重は、はんだと略等しい。また、異種材
料の比重がはんだより大きくてもよい。また、上記異種
材料は、はんだより比重が大きい異種材料と、はんだよ
り比重が小さい異種材料とから構成してもよい。
記異種材料の比重は、はんだと略等しい。また、異種材
料の比重がはんだより大きくてもよい。また、上記異種
材料は、はんだより比重が大きい異種材料と、はんだよ
り比重が小さい異種材料とから構成してもよい。
【００１３】また、上記異種材料の形状は、球形である
のが好ましい。また、上記異種材料は、はんだに濡れる
材質からなっているものでもよく、また、その表面をは
んだに濡れる金属で被覆したものでもよい。
のが好ましい。また、上記異種材料は、はんだに濡れる
材質からなっているものでもよく、また、その表面をは
んだに濡れる金属で被覆したものでもよい。
【００１４】請求項２に係るＢＧＡ型半導体パッケージ
の実装構造においては、一方の基板に、はんだと、該は
んだより融点が高い組成からなる異種材料を含む第１は
んだが設けられている。他方の基板に、はんだからなる
第２はんだが設けられている。上記第１はんだと上記第
２はんだとを接触させ、これらを溶融してなる。
の実装構造においては、一方の基板に、はんだと、該は
んだより融点が高い組成からなる異種材料を含む第１は
んだが設けられている。他方の基板に、はんだからなる
第２はんだが設けられている。上記第１はんだと上記第
２はんだとを接触させ、これらを溶融してなる。
【００１５】請求項２に係る発明においても、異種材料
としては、上記請求項１の好ましい実施態様の中で用い
たものが使用できる。
としては、上記請求項１の好ましい実施態様の中で用い
たものが使用できる。
【００１６】また、異種材料の大きさは、次式を満足し
ているものが好ましい。 Ｄ−｛Ｂ−（Ｂ2−ρ2）1/2｝／２＜Ａ＜２Ｄ Ｄ：凹部高さ：ρ：凹部幅：Ａ：異種材料径，Ｂ：はん
だボール径 上記はんだとして、無鉛はんだを用いるのが好ましい。
ているものが好ましい。 Ｄ−｛Ｂ−（Ｂ2−ρ2）1/2｝／２＜Ａ＜２Ｄ Ｄ：凹部高さ：ρ：凹部幅：Ａ：異種材料径，Ｂ：はん
だボール径 上記はんだとして、無鉛はんだを用いるのが好ましい。
【００１７】請求項３に係るはんだペーストは、はんだ
粉体と、フラックス剤と、はんだより融点が高く、表面
がはんだに濡れる組成からなる異種材料の粉体とからな
る。
粉体と、フラックス剤と、はんだより融点が高く、表面
がはんだに濡れる組成からなる異種材料の粉体とからな
る。
【００１８】この発明によれば、上記異種材料の比重
は、はんだと略等しい。また、上記異種材料の比重はは
んだよりも大きくてもよい。
は、はんだと略等しい。また、上記異種材料の比重はは
んだよりも大きくてもよい。
【００１９】さらに、上記異種材料の比重ははんだより
小さいのが好ましい場合もある。上記異種材料は、はん
だより比重が大きい異種材料と、はんだより比重が小さ
い異種材料とからなってもよい。
小さいのが好ましい場合もある。上記異種材料は、はん
だより比重が大きい異種材料と、はんだより比重が小さ
い異種材料とからなってもよい。
【００２０】また、上記異種材料の形状は、球形である
のが好ましい。また、上記異種材料は、該異種材料の表
面がはんだに濡れる金属で被覆されているのが好まし
い。
のが好ましい。また、上記異種材料は、該異種材料の表
面がはんだに濡れる金属で被覆されているのが好まし
い。
【００２１】請求項４に係るＢＧＡ型半導体パッケージ
の電極形成プロセスにおいては、まず、はんだより融点
が高い組成からなる異種材料をＢＧＡ型半導体パッケー
ジの電極形成部分に載置する。実装基板上に形成された
はんだボールを上記ＢＧＡ型半導体パッケージの上記電
極形成部分に載置する。上記はんだボールを溶融させ、
それによって、上記ＢＧＡ型半導体パッケージの電極と
上記はんだボールとを接続するとともに、該はんだボー
ル中に上記異種材料を混入せしめる。
の電極形成プロセスにおいては、まず、はんだより融点
が高い組成からなる異種材料をＢＧＡ型半導体パッケー
ジの電極形成部分に載置する。実装基板上に形成された
はんだボールを上記ＢＧＡ型半導体パッケージの上記電
極形成部分に載置する。上記はんだボールを溶融させ、
それによって、上記ＢＧＡ型半導体パッケージの電極と
上記はんだボールとを接続するとともに、該はんだボー
ル中に上記異種材料を混入せしめる。
【００２２】請求項５に係るＢＧＡ型半導体パッケージ
の電極形成プロセスにおいては、まず、はんだより融点
が高い組成からなる異種材料をＢＧＡ型半導体パッケー
ジの電極形成部分に載置する。はんだペーストを上記Ｂ
ＧＡ型半導体パッケージの上記電極形成部分に供給す
る。実装基板上に形成されたはんだボールを上記ＢＧＡ
型半導体パッケージの電極形成部分に載置する。上記は
んだボールを溶融させ、それによって、上記ＢＧＡ型半
導体パッケージの電極と上記はんだボールとを接続する
とともに、該はんだボール中に上記異種材料を混入せし
める。
の電極形成プロセスにおいては、まず、はんだより融点
が高い組成からなる異種材料をＢＧＡ型半導体パッケー
ジの電極形成部分に載置する。はんだペーストを上記Ｂ
ＧＡ型半導体パッケージの上記電極形成部分に供給す
る。実装基板上に形成されたはんだボールを上記ＢＧＡ
型半導体パッケージの電極形成部分に載置する。上記は
んだボールを溶融させ、それによって、上記ＢＧＡ型半
導体パッケージの電極と上記はんだボールとを接続する
とともに、該はんだボール中に上記異種材料を混入せし
める。
【００２３】請求項６に係るＢＧＡ型半導体パッケージ
の電極形成プロセスにおいては、まず、はんだ粉体と、
フラックス剤と、はんだより融点が高く表面がはんだに
濡れる組成からなる異種材料の粉体とからなるはんだペ
ーストを、ＢＧＡ型半導体パッケージの電極形成部分に
供給する。実装基板上に形成されたはんだボールを上記
ＢＧＡ型半導体パッケージの電極形成部分に載置する。
上記はんだペーストを溶融させ、それによって、上記Ｂ
ＧＡ型半導体パッケージの電極と上記はんだボールとを
接続するとともに、該はんだボール中に上記異種材料を
混入せしめる。
の電極形成プロセスにおいては、まず、はんだ粉体と、
フラックス剤と、はんだより融点が高く表面がはんだに
濡れる組成からなる異種材料の粉体とからなるはんだペ
ーストを、ＢＧＡ型半導体パッケージの電極形成部分に
供給する。実装基板上に形成されたはんだボールを上記
ＢＧＡ型半導体パッケージの電極形成部分に載置する。
上記はんだペーストを溶融させ、それによって、上記Ｂ
ＧＡ型半導体パッケージの電極と上記はんだボールとを
接続するとともに、該はんだボール中に上記異種材料を
混入せしめる。
【００２４】請求項７に係るＢＧＡ型半導体パッケージ
の電極形成プロセスにおいては、まず、ＢＧＡ型半導体
パッケージの電極形成部分に、はんだペーストを供給す
る。実装基板上に形成された、はんだより融点が高い組
成からなる異種材料を含むはんだボールを、上記ＢＧＡ
型半導体パッケージの電極形成部分に載置する。上記は
んだボールを溶融させ、それによって、上記ＢＧＡ型半
導体パッケージの電極と上記はんだボールとを接続する
とともに、該はんだボール中に上記異種材料を含める。
の電極形成プロセスにおいては、まず、ＢＧＡ型半導体
パッケージの電極形成部分に、はんだペーストを供給す
る。実装基板上に形成された、はんだより融点が高い組
成からなる異種材料を含むはんだボールを、上記ＢＧＡ
型半導体パッケージの電極形成部分に載置する。上記は
んだボールを溶融させ、それによって、上記ＢＧＡ型半
導体パッケージの電極と上記はんだボールとを接続する
とともに、該はんだボール中に上記異種材料を含める。
【００２５】請求項８に係るＢＧＡ型半導体パッケージ
の実装プロセスにおいては、まず、はんだ粉体と、フラ
ックス剤と、はんだより融点が高く、表面がはんだに濡
れる組成からなる異種材料の粉体とからなるはんだペー
ストを、実装基板に印刷する。上記実装基板の上にＢＧ
Ａ型半導体パッケージを載置する。上記はんだペースト
を溶融させ、それによって、上記ＢＧＡ型半導体パッケ
ージを、異種材料が部分的に混入したはんだを介して、
上記実装基板に電気的に接続する。
の実装プロセスにおいては、まず、はんだ粉体と、フラ
ックス剤と、はんだより融点が高く、表面がはんだに濡
れる組成からなる異種材料の粉体とからなるはんだペー
ストを、実装基板に印刷する。上記実装基板の上にＢＧ
Ａ型半導体パッケージを載置する。上記はんだペースト
を溶融させ、それによって、上記ＢＧＡ型半導体パッケ
ージを、異種材料が部分的に混入したはんだを介して、
上記実装基板に電気的に接続する。
【００２６】請求項９に係るＢＧＡ型半導体パッケージ
の実装プロセスにおいては、まず、実装基板の上にスク
リーン印刷用の開口部を有するステンシルを形成する。
上記ステンシル開口部に、はんだより融点が高い組成か
らなる異種材料を載置する。はんだペーストを上記実装
基板の上に印刷する。上記ステンシルを取外す。はんだ
ボールを有するＢＧＡ型半導体パッケージを、上記実装
基板の上に載置する。上記はんだペーストを溶融させ、
それによって、上記ＢＧＡ型半導体パッケージのはんだ
ボールと上記実装基板を接続するとともに、該はんだボ
ール中に上記異種材料を混入せしめる。
の実装プロセスにおいては、まず、実装基板の上にスク
リーン印刷用の開口部を有するステンシルを形成する。
上記ステンシル開口部に、はんだより融点が高い組成か
らなる異種材料を載置する。はんだペーストを上記実装
基板の上に印刷する。上記ステンシルを取外す。はんだ
ボールを有するＢＧＡ型半導体パッケージを、上記実装
基板の上に載置する。上記はんだペーストを溶融させ、
それによって、上記ＢＧＡ型半導体パッケージのはんだ
ボールと上記実装基板を接続するとともに、該はんだボ
ール中に上記異種材料を混入せしめる。
【００２７】請求項１０に係るＢＧＡ型半導体パッケー
ジの実装プロセスにおいては、まず、はんだで互いに接
続すべき一方の基板と他方の基板を準備する。はんだか
らなる第１はんだを上記一方の基板に形成する。はんだ
より融点が高い組成からなり、かつはんだより比重が小
さい第１の異種材料と、はんだより融点が高い組成から
なり、かつはんだより比重が大きい第２の異種材料とを
含む第２はんだを上記他方の基板に形成する。上記第１
はんだと上記第２はんだとを接触させて、これらを溶融
する。
ジの実装プロセスにおいては、まず、はんだで互いに接
続すべき一方の基板と他方の基板を準備する。はんだか
らなる第１はんだを上記一方の基板に形成する。はんだ
より融点が高い組成からなり、かつはんだより比重が小
さい第１の異種材料と、はんだより融点が高い組成から
なり、かつはんだより比重が大きい第２の異種材料とを
含む第２はんだを上記他方の基板に形成する。上記第１
はんだと上記第２はんだとを接触させて、これらを溶融
する。
【００２８】
【発明の実施の形態】以下、この発明の実施の形態を図
について説明する。
について説明する。
【００２９】実施の形態１ 実施の形態１に係るはんだ接続部構造は、はんだを用い
た接続凹部に、融点がはんだより高い金属からなる異種
材料を配設し、凹部の電極に異種材料を含んだはんだを
介して、電気的接続を行なうはんだ接続部構造に係る。
た接続凹部に、融点がはんだより高い金属からなる異種
材料を配設し、凹部の電極に異種材料を含んだはんだを
介して、電気的接続を行なうはんだ接続部構造に係る。
【００３０】図１を参照して、接続凹部は、絶縁体２の
開口部と電極パッド３で構成される。接続凹部には、異
種材料１が配設されている。はんだボール６が、凹部に
電気的に接続している。図中、１６は封止樹脂を表わし
ている。
開口部と電極パッド３で構成される。接続凹部には、異
種材料１が配設されている。はんだボール６が、凹部に
電気的に接続している。図中、１６は封止樹脂を表わし
ている。
【００３１】ＢＧＡ型半導体パッケージの実装構造のは
んだボール中に、異種材料を挿入し、電気的接続を行な
うＢＧＡ型半導体パッケージの実装プロセスを図２と図
３により説明する。図２を参照して、実装基板１３に、
ステンシル１２を用いて、はんだペースト７を印刷す
る。図中、１４は印刷スキージである。その後、ステン
シル１２を取除く。
んだボール中に、異種材料を挿入し、電気的接続を行な
うＢＧＡ型半導体パッケージの実装プロセスを図２と図
３により説明する。図２を参照して、実装基板１３に、
ステンシル１２を用いて、はんだペースト７を印刷す
る。図中、１４は印刷スキージである。その後、ステン
シル１２を取除く。
【００３２】図３を参照して、ＢＧＡ型半導体パッケー
ジ５のはんだボール６中に、異種材料である金属１を混
入する。電気的接続を行なうＢＧＡ型半導体パッケージ
５を、実装基板１３の上にマウントする。リフロー炉を
通過させ、ＢＧＡ型半導体パッケージ５のはんだボール
６とはんだペースト７が溶融し、両者が接合される。な
お、図３中、３は電極パッドを表わしており、１５はＬ
ＳＩチップを表わしており、１６は封止樹脂を表わして
いる。ＢＧＡ型半導体パッケージ５と実装基板１３とを
電気的に接続される接続部内で、絶縁体２の開口部に金
属１を存在させているので、実装基板８と接続する際
の、はんだ６の分離問題が解消され、かつ、金属１によ
って、電気的接続が補われる。
ジ５のはんだボール６中に、異種材料である金属１を混
入する。電気的接続を行なうＢＧＡ型半導体パッケージ
５を、実装基板１３の上にマウントする。リフロー炉を
通過させ、ＢＧＡ型半導体パッケージ５のはんだボール
６とはんだペースト７が溶融し、両者が接合される。な
お、図３中、３は電極パッドを表わしており、１５はＬ
ＳＩチップを表わしており、１６は封止樹脂を表わして
いる。ＢＧＡ型半導体パッケージ５と実装基板１３とを
電気的に接続される接続部内で、絶縁体２の開口部に金
属１を存在させているので、実装基板８と接続する際
の、はんだ６の分離問題が解消され、かつ、金属１によ
って、電気的接続が補われる。
【００３３】実施の形態２ 実施の形態２においては、融点がはんだより高く、か
つ、比重がはんだと同等の異種材料の一例として、黄銅
（Ｃｕ−Ｚｎ合金、比重＝８．４４ｇ／ｃｍ3）を用い
た。このとき、はんだ（Ｓｎ−Ｐｂ共晶）の比重は、
８．３〜８．５ｇ／ｃｍ3であり、異種材料とはんだの
比重はほぼ同等である。また他の実施例として、異種材
料とはんだの組合せに、亜鉛（比重＝７．１４３ｇ／ｃ
ｍ3）とはんだ（Ｓｎ−３．５Ａｇ−０．７Ｃｕまたは
Ｓｎ−４．７Ａｇ−１．７ＣｕまたはＳｎ−０．７Ｃｕ
またはＳｎ−９Ｚｎ、いずれも比重＝７．２７〜７．４
ｇ／ｃｍ3）を用いても、差し支えない。これらの場
合、比重は相互に略同等であるため、はんだ溶融時に、
異種材料の移動が発生しないことが特徴として現れる。
つ、比重がはんだと同等の異種材料の一例として、黄銅
（Ｃｕ−Ｚｎ合金、比重＝８．４４ｇ／ｃｍ3）を用い
た。このとき、はんだ（Ｓｎ−Ｐｂ共晶）の比重は、
８．３〜８．５ｇ／ｃｍ3であり、異種材料とはんだの
比重はほぼ同等である。また他の実施例として、異種材
料とはんだの組合せに、亜鉛（比重＝７．１４３ｇ／ｃ
ｍ3）とはんだ（Ｓｎ−３．５Ａｇ−０．７Ｃｕまたは
Ｓｎ−４．７Ａｇ−１．７ＣｕまたはＳｎ−０．７Ｃｕ
またはＳｎ−９Ｚｎ、いずれも比重＝７．２７〜７．４
ｇ／ｃｍ3）を用いても、差し支えない。これらの場
合、比重は相互に略同等であるため、はんだ溶融時に、
異種材料の移動が発生しないことが特徴として現れる。
【００３４】実施の形態３ 本実施の形態では、融点がはんだより高く、かつ比重が
はんだよりも大きい異種材料の一例として、Ｃｕ（比重
＝８．９６ｇ／ｃｍ3）を用いた。はんだ（比重＝８．
３〜８．５ｇ／ｃｍ3）に比べて比重は大きく、異種材
料は、はんだ溶融時に沈降して局所的に偏在する特性を
有する。たとえば、本接続構造を持つ半導体装置を上に
配置し、基板に実装し、基板のはんだを溶融することに
より、異種材料が基板側に偏在することが特徴となっ
て、接合が実現される。
はんだよりも大きい異種材料の一例として、Ｃｕ（比重
＝８．９６ｇ／ｃｍ3）を用いた。はんだ（比重＝８．
３〜８．５ｇ／ｃｍ3）に比べて比重は大きく、異種材
料は、はんだ溶融時に沈降して局所的に偏在する特性を
有する。たとえば、本接続構造を持つ半導体装置を上に
配置し、基板に実装し、基板のはんだを溶融することに
より、異種材料が基板側に偏在することが特徴となっ
て、接合が実現される。
【００３５】図４を参照して、はんだ６の接続部よりも
比重が大きい異種材料１を用いたＢＧＡ型半導体パッケ
ージを、実装基板の表面に実装した場合、異種材料１が
はんだ６の溶融時にはんだ６内で降下するため、図５を
参照して、ＢＧＡ型半導体パッケージの絶縁体２の開口
部中には、異種材料１を載置できない。
比重が大きい異種材料１を用いたＢＧＡ型半導体パッケ
ージを、実装基板の表面に実装した場合、異種材料１が
はんだ６の溶融時にはんだ６内で降下するため、図５を
参照して、ＢＧＡ型半導体パッケージの絶縁体２の開口
部中には、異種材料１を載置できない。
【００３６】しかしながら、図６を参照して、実装基板
１３のビア部４中には、異種材料１を載置でき、ＢＧＡ
型半導体パッケージの実装構造を実現できる。
１３のビア部４中には、異種材料１を載置でき、ＢＧＡ
型半導体パッケージの実装構造を実現できる。
【００３７】また、図７と図８を参照して、はんだ６の
接続部よりも比重が大きい異種材料１を用いて、ＢＧＡ
型半導体パッケージを実装基板１３の裏面に実装する際
には、ＢＧＡ型半導体パッケージが１８０°回転するた
め、はんだ６の溶融時には、異種材料１は実装基板１３
の電極側に降下し、そして、再度１８０°回転させる
と、ＢＧＳ型半導体パッケージの絶縁体２の開口部中に
異種材料１が載置された、ＢＧＳ型半導体パッケージの
実装構造を実現できる。
接続部よりも比重が大きい異種材料１を用いて、ＢＧＡ
型半導体パッケージを実装基板１３の裏面に実装する際
には、ＢＧＡ型半導体パッケージが１８０°回転するた
め、はんだ６の溶融時には、異種材料１は実装基板１３
の電極側に降下し、そして、再度１８０°回転させる
と、ＢＧＳ型半導体パッケージの絶縁体２の開口部中に
異種材料１が載置された、ＢＧＳ型半導体パッケージの
実装構造を実現できる。
【００３８】実施の形態４ 融点がはんだより高く、かつ、比重がはんだよりも小さ
い異種材料の一例として、Ｆｅ（比重＝７．８７ｇ／ｃ
ｍ3）あるいはＡｌ（比重＝２．６９９ｇ／ｃｍ3）を用
いた。係る異種材料は、はんだ（比重＝８．３〜８．５
ｇ／ｃｍ3）に比べて比重が小さいので、異種材料はは
んだ溶融時に浮上して、局所的に偏在する特性を有す
る。たとえば、本接続構造を持つ半導体装置を上に配置
し、基板に実装し、基板のはんだを溶融することによ
り、異種材料が半導体パッケージ側に偏在することを特
徴とする接合が実現できる。
い異種材料の一例として、Ｆｅ（比重＝７．８７ｇ／ｃ
ｍ3）あるいはＡｌ（比重＝２．６９９ｇ／ｃｍ3）を用
いた。係る異種材料は、はんだ（比重＝８．３〜８．５
ｇ／ｃｍ3）に比べて比重が小さいので、異種材料はは
んだ溶融時に浮上して、局所的に偏在する特性を有す
る。たとえば、本接続構造を持つ半導体装置を上に配置
し、基板に実装し、基板のはんだを溶融することによ
り、異種材料が半導体パッケージ側に偏在することを特
徴とする接合が実現できる。
【００３９】図９（ａ）を参照して、はんだ６接続部よ
りも比重が小さい異種材料１を用いた場合は、異種材料
１がはんだ溶融時にはんだ６内で浮上するため、ＢＧＡ
型半導体パッケージの絶縁体２の開口部中には異種材料
１は存在していない。しかし、図９（ｂ）を参照して、
ＢＧＡ型半導体パッケージを実装基板１３の表面に実装
する際に、ＢＧＡ型半導体パッケージを１８０°回転さ
せると、再度のはんだ６の溶融時に、異種材料１が浮上
する。その結果、図１０を参照して、ＢＧＡ型半導体パ
ッケージの絶縁体２の開口部中に異種材料１が載置され
たＢＧＡ型半導体パッケージの実装構造を実現できる。
りも比重が小さい異種材料１を用いた場合は、異種材料
１がはんだ溶融時にはんだ６内で浮上するため、ＢＧＡ
型半導体パッケージの絶縁体２の開口部中には異種材料
１は存在していない。しかし、図９（ｂ）を参照して、
ＢＧＡ型半導体パッケージを実装基板１３の表面に実装
する際に、ＢＧＡ型半導体パッケージを１８０°回転さ
せると、再度のはんだ６の溶融時に、異種材料１が浮上
する。その結果、図１０を参照して、ＢＧＡ型半導体パ
ッケージの絶縁体２の開口部中に異種材料１が載置され
たＢＧＡ型半導体パッケージの実装構造を実現できる。
【００４０】しかし、図１１を参照して、両面実装する
場合において、実装基板１３の裏側に実装する際には、
ＢＧＡ型半導体パッケージの実装構造の場合、再度１８
０°回転させる。そのため、はんだ溶融時には、図１１
に示すように、異種材料１が浮上する。そして、図１２
を参照して、実装基板１３のビア部４中に異種材料１が
載置されたＢＧＡ型半導体パッケージの実装構造を実現
できる。
場合において、実装基板１３の裏側に実装する際には、
ＢＧＡ型半導体パッケージの実装構造の場合、再度１８
０°回転させる。そのため、はんだ溶融時には、図１１
に示すように、異種材料１が浮上する。そして、図１２
を参照して、実装基板１３のビア部４中に異種材料１が
載置されたＢＧＡ型半導体パッケージの実装構造を実現
できる。
【００４１】実施の形態５ 融点がはんだより高く、かつ、比重がはんだよりも大き
い異種材料と、比重がはんだより小さい異種材料の組合
せとして、一例としてＣｕ（比重＝８．９６ｇ／ｃ
ｍ3）、Ｆｅ（比重＝７．８７ｇ／ｃｍ3）、はんだ（比
重＝８．３〜８．５ｇ／ｃｍ3）を用いた。本実施の形
態においては、はんだ溶融時に沈降する異種材料と浮上
する異種材料が存在するので、接合部の上面と下面に異
種材料が偏って載置された接合構造を得ることができ
る。
い異種材料と、比重がはんだより小さい異種材料の組合
せとして、一例としてＣｕ（比重＝８．９６ｇ／ｃ
ｍ3）、Ｆｅ（比重＝７．８７ｇ／ｃｍ3）、はんだ（比
重＝８．３〜８．５ｇ／ｃｍ3）を用いた。本実施の形
態においては、はんだ溶融時に沈降する異種材料と浮上
する異種材料が存在するので、接合部の上面と下面に異
種材料が偏って載置された接合構造を得ることができ
る。
【００４２】実施の形態６ はんだ溶融時に、はんだとの比重の差異により、溶融は
んだ内で異種材料を移動しやすくするため、異種材料の
形状を略球形とした。
んだ内で異種材料を移動しやすくするため、異種材料の
形状を略球形とした。
【００４３】実施の形態７ 本実施の形態においては、一例としてはんだに濡れる材
質からなる異種材料を用いたが、その他の材料であって
もよい。たとえば、はんだとの濡れ合い特性を向上せし
めるため、異種材料の表面に、たとえばＡｕ−Ｎｉめっ
き等を施したものでもよい。
質からなる異種材料を用いたが、その他の材料であって
もよい。たとえば、はんだとの濡れ合い特性を向上せし
めるため、異種材料の表面に、たとえばＡｕ−Ｎｉめっ
き等を施したものでもよい。
【００４４】実施の形態８ 本実施の形態においては、図１３を参照して、異種材料
１の径Ａを、絶縁体２の開口部の高さよりも小さく設定
した。絶縁体２の開口部の高さをＤ、絶縁体２の開口径
をρ、はんだボール径をＢ、異種材料１の径をＡとする
と、はんだボール８が絶縁体２の開口部に配設されてい
るとき、はんだボール８と電極パッド３とのクリアラン
スは、 Ｄ−｛Ｂ−（Ｂ2−ρ2）1/2｝／２ より大きいので、はんだボール８が溶融した際には、異
種材料１とはんだボール８との濡れ合いは可能である。
１の径Ａを、絶縁体２の開口部の高さよりも小さく設定
した。絶縁体２の開口部の高さをＤ、絶縁体２の開口径
をρ、はんだボール径をＢ、異種材料１の径をＡとする
と、はんだボール８が絶縁体２の開口部に配設されてい
るとき、はんだボール８と電極パッド３とのクリアラン
スは、 Ｄ−｛Ｂ−（Ｂ2−ρ2）1/2｝／２ より大きいので、はんだボール８が溶融した際には、異
種材料１とはんだボール８との濡れ合いは可能である。
【００４５】また、図１４を参照して、異種材料１の径
Ａが絶縁体２の開口部の高さよりも大きい場合、少なく
とも異種材料１の半径Ａ／２より、絶縁体２の開口部高
さが大きいので、はんだボール８をボール吸着装置によ
ってマウントした際に、絶縁体２の開口部から、はんだ
ボール８が外れることはない。
Ａが絶縁体２の開口部の高さよりも大きい場合、少なく
とも異種材料１の半径Ａ／２より、絶縁体２の開口部高
さが大きいので、はんだボール８をボール吸着装置によ
ってマウントした際に、絶縁体２の開口部から、はんだ
ボール８が外れることはない。
【００４６】実施の形態９ 以上の実施の形態において、はんだボールの材質とし
て、Ｓｎ−Ｐｂ共晶はんだ、Ｓｎ−３．５Ａｇ−０．７
Ｃｕ，Ｓｎ−４．７Ａｇ−１．７Ｃｕ，Ｓｎ−０．７Ｃ
ｕおよびＳｎ−９Ｚｎ等の無鉛はんだが有効である。
て、Ｓｎ−Ｐｂ共晶はんだ、Ｓｎ−３．５Ａｇ−０．７
Ｃｕ，Ｓｎ−４．７Ａｇ−１．７Ｃｕ，Ｓｎ−０．７Ｃ
ｕおよびＳｎ−９Ｚｎ等の無鉛はんだが有効である。
【００４７】実施の形態１０ 本実施の形態もまた、ＢＧＡ型半導体パッケージのはん
だボール中に異種材料を挿入し、電気的接続を行なう、
ＢＧＡ型半導体パッケージの電極形成プロセスに関す
る。本実施の形態においては、はんだ粉体とフラックス
剤と異種材料を混練したペースト状のはんだを用いる。
だボール中に異種材料を挿入し、電気的接続を行なう、
ＢＧＡ型半導体パッケージの電極形成プロセスに関す
る。本実施の形態においては、はんだ粉体とフラックス
剤と異種材料を混練したペースト状のはんだを用いる。
【００４８】まず、図１５を参照して、ＢＧＡ型半導体
パッケージ内の絶縁体２の開口部に、異種材料１を混合
したはんだペースト１０を印刷する。
パッケージ内の絶縁体２の開口部に、異種材料１を混合
したはんだペースト１０を印刷する。
【００４９】図１６を参照して、はんだボール８をボー
ル吸着装置９により吸着し、はんだペーストを印刷した
ＢＧＡ型半導体パッケージの絶縁体２の開口部に、配置
する。異種材料１を予め混合することにより、印刷直前
に異種材料１を挿入する工程を省略することができる。
リフロー炉等を用いて加熱し、はんだボール８とはんだ
ペースト７を溶融して接合する。
ル吸着装置９により吸着し、はんだペーストを印刷した
ＢＧＡ型半導体パッケージの絶縁体２の開口部に、配置
する。異種材料１を予め混合することにより、印刷直前
に異種材料１を挿入する工程を省略することができる。
リフロー炉等を用いて加熱し、はんだボール８とはんだ
ペースト７を溶融して接合する。
【００５０】実施の形態１１ 本実施の形態では、実施の形態１０の具体例として、融
点がはんだより高く、かつ、比重がはんだと同等の異種
材料の一例として、黄銅（Ｃｕ−Ｚｎ合金，比重＝８．
４４ｇ／ｃｍ3）を用いた。このとき、はんだ（Ｓｎ−
Ｐｂ共晶）の比重は、８．３〜８．５ｇ／ｃｍ3であ
り、異種材料とはんだの比重はほぼ同等である。また、
他の実施例として、異種材料とはんだの組合せに、亜鉛
（比重＝７．１４３ｇ／ｃｍ3）とはんだ（Ｓｎ−３．
５Ａｇ−０．７Ｃｕまたは、Ｓｎ−４．７Ａｇ−１．７
Ｃｕまたは、Ｓｎ−０．７Ｃｕまたは、Ｓｎ−９Ｚｎ、
いずれも比重＝７．２７〜７．４ｇ／ｃｍ3）を用いて
も差し支えない。これらの場合、比重が相互に略同等で
あるため、はんだ溶融時に異種材料の移動が発生しない
特徴を有する。
点がはんだより高く、かつ、比重がはんだと同等の異種
材料の一例として、黄銅（Ｃｕ−Ｚｎ合金，比重＝８．
４４ｇ／ｃｍ3）を用いた。このとき、はんだ（Ｓｎ−
Ｐｂ共晶）の比重は、８．３〜８．５ｇ／ｃｍ3であ
り、異種材料とはんだの比重はほぼ同等である。また、
他の実施例として、異種材料とはんだの組合せに、亜鉛
（比重＝７．１４３ｇ／ｃｍ3）とはんだ（Ｓｎ−３．
５Ａｇ−０．７Ｃｕまたは、Ｓｎ−４．７Ａｇ−１．７
Ｃｕまたは、Ｓｎ−０．７Ｃｕまたは、Ｓｎ−９Ｚｎ、
いずれも比重＝７．２７〜７．４ｇ／ｃｍ3）を用いて
も差し支えない。これらの場合、比重が相互に略同等で
あるため、はんだ溶融時に異種材料の移動が発生しない
特徴を有する。
【００５１】実施の形態１２ 本実施の形態では、実施の形態１０の具体例として、融
点がはんだより高く、かつ、比重がはんだよりも大きい
異種材料の一例として、Ｃｕ（比重＝８．９６ｇ／ｃｍ
3）を用いた。はんだ（比重＝８．３〜８．５ｇ／ｃ
ｍ3）に比べて比重は大きく、異種材料は、はんだ溶融
時に沈降して局所的に偏在する特性を有する。
点がはんだより高く、かつ、比重がはんだよりも大きい
異種材料の一例として、Ｃｕ（比重＝８．９６ｇ／ｃｍ
3）を用いた。はんだ（比重＝８．３〜８．５ｇ／ｃ
ｍ3）に比べて比重は大きく、異種材料は、はんだ溶融
時に沈降して局所的に偏在する特性を有する。
【００５２】実施の形態１３ 本実施の形態では、実施の形態１０の具体例として、融
点がはんだより高く、かつ、比重がはんだよりも小さい
異種材料の一例として、Ｆｅ（比重＝７．８７ｇ／ｃｍ
3）あるいはＡｌ（比重＝２．６９９ｇ／ｃｍ3）を用い
た。はんだ（比重＝８．３〜８．５ｇ／ｃｍ3）に比べ
て、異種材料の比重が小さいので、異種材料は、はんだ
溶融時に浮上して局所的に偏在する。
点がはんだより高く、かつ、比重がはんだよりも小さい
異種材料の一例として、Ｆｅ（比重＝７．８７ｇ／ｃｍ
3）あるいはＡｌ（比重＝２．６９９ｇ／ｃｍ3）を用い
た。はんだ（比重＝８．３〜８．５ｇ／ｃｍ3）に比べ
て、異種材料の比重が小さいので、異種材料は、はんだ
溶融時に浮上して局所的に偏在する。
【００５３】実施の形態１４ 本実施の形態では、実施の形態１０の具体例として、融
点がはんだより高く、かつ、比重がはんだよりも大きい
異種材料と、小さい異種材料の組合せとして、一例とし
てＣｕ（比重＝８．９６ｇ／ｃｍ3），Ｆｅ（比重＝
７．８７ｇ／ｃｍ3），はんだ（比重８．３〜８．５ｇ
／ｃｍ3）を用いた。本実施の形態においては、はんだ
溶融時に沈降する異種材料と浮上する異種材料を有し、
接合部の上面と下面に異種材料が偏って存在する接合構
造を得ることができる。
点がはんだより高く、かつ、比重がはんだよりも大きい
異種材料と、小さい異種材料の組合せとして、一例とし
てＣｕ（比重＝８．９６ｇ／ｃｍ3），Ｆｅ（比重＝
７．８７ｇ／ｃｍ3），はんだ（比重８．３〜８．５ｇ
／ｃｍ3）を用いた。本実施の形態においては、はんだ
溶融時に沈降する異種材料と浮上する異種材料を有し、
接合部の上面と下面に異種材料が偏って存在する接合構
造を得ることができる。
【００５４】実施の形態１５ 本実施の形態では、実施の形態１０の具体例として、は
んだ溶融時に、はんだとの比重の差異により、溶融はん
だ内で異種材料が移動しやすくするため、異種材料の形
状を略球形とした。
んだ溶融時に、はんだとの比重の差異により、溶融はん
だ内で異種材料が移動しやすくするため、異種材料の形
状を略球形とした。
【００５５】実施の形態１６ 本実施の形態では、実施の形態１０の具体例として、異
種材料とはんだとの濡れ合い特性を向上せしめるため
に、異種材料にＡｕ−Ｎｉめっき等を施したものを用い
た。
種材料とはんだとの濡れ合い特性を向上せしめるため
に、異種材料にＡｕ−Ｎｉめっき等を施したものを用い
た。
【００５６】実施の形態１７ 本実施の形態は、ＢＧＡ型半導体パッケージのはんだボ
ール中に異種材料を挿入し、電気的接続を行なう、ＢＧ
Ａ型半導体パッケージの電極形成プロセスに関する。
ール中に異種材料を挿入し、電気的接続を行なう、ＢＧ
Ａ型半導体パッケージの電極形成プロセスに関する。
【００５７】図１７を参照して、電極面を仰向けにした
ＢＧＡ型半導体パッケージの、絶縁体２の開口部中に異
種材料１を配置する。
ＢＧＡ型半導体パッケージの、絶縁体２の開口部中に異
種材料１を配置する。
【００５８】その後、図１６に示すように、はんだボー
ル８を、ボール吸着装置９により、はんだペースト７を
印刷した後のＢＧＡ型半導体パッケージの絶縁体２の開
口部に、配設する。リフロー炉等を用いて加熱し、はん
だボール８とはんだペースト７を溶融して、これらを接
合する。
ル８を、ボール吸着装置９により、はんだペースト７を
印刷した後のＢＧＡ型半導体パッケージの絶縁体２の開
口部に、配設する。リフロー炉等を用いて加熱し、はん
だボール８とはんだペースト７を溶融して、これらを接
合する。
【００５９】実施の形態１８ 実施の形態１８も、また、ＢＧＡ型半導体パッケージの
はんだボール中に異種材料を挿入し、電気的接続を行な
う、ＢＧＡ型半導体パッケージの電極形成プロセスに係
る。
はんだボール中に異種材料を挿入し、電気的接続を行な
う、ＢＧＡ型半導体パッケージの電極形成プロセスに係
る。
【００６０】図１７を参照して、電極面を仰向けにした
ＢＧＡ型半導体パッケージの、絶縁体２の開口部中に異
種材料１を配置する。
ＢＧＡ型半導体パッケージの、絶縁体２の開口部中に異
種材料１を配置する。
【００６１】図１８を参照して、ＢＧＡ型半導体パッケ
ージの絶縁体２の開口部に、はんだペースト７を印刷す
る。
ージの絶縁体２の開口部に、はんだペースト７を印刷す
る。
【００６２】図１６に示すように、はんだボール８を、
ボール吸着装置９により、はんだペースト７を印刷後の
ＢＧＡ型半導体パッケージの絶縁体２の開口部に、配設
する。リフロー炉等を用いて加熱し、はんだボール８と
はんだペースト７を溶融して、これらを接合する。
ボール吸着装置９により、はんだペースト７を印刷後の
ＢＧＡ型半導体パッケージの絶縁体２の開口部に、配設
する。リフロー炉等を用いて加熱し、はんだボール８と
はんだペースト７を溶融して、これらを接合する。
【００６３】実施の形態１９ 実施の形態１９は、ＢＧＡ型半導体パッケージのはんだ
ボール中に異種材料を挿入し、電気的接続を行なう、Ｂ
ＧＡ型半導体パッケージの電極形成プロセスに係る。
ボール中に異種材料を挿入し、電気的接続を行なう、Ｂ
ＧＡ型半導体パッケージの電極形成プロセスに係る。
【００６４】図１９を参照して、ＢＧＡ型半導体パッケ
ージ内の絶縁体２の開口部にはんだペースト７を印刷す
る。異種材料１を混入させたはんだボール１１を、ボー
ル吸着装置９により、はんだペースト７を印刷した後の
ＢＧＡ型半導体パッケージ内の絶縁体２の開口部に配設
する。リフロー炉等を用いて加熱し、はんだボール１１
とはんだペースト７を溶融して、これらを接合する。
ージ内の絶縁体２の開口部にはんだペースト７を印刷す
る。異種材料１を混入させたはんだボール１１を、ボー
ル吸着装置９により、はんだペースト７を印刷した後の
ＢＧＡ型半導体パッケージ内の絶縁体２の開口部に配設
する。リフロー炉等を用いて加熱し、はんだボール１１
とはんだペースト７を溶融して、これらを接合する。
【００６５】実施の形態２０ 本実施の形態はＢＧＡ型半導体パッケージの実装構造の
はんだボール中に、異種材料を混入し電気的接続を行な
う、ＢＧＡ型半導体パッケージの実装プロセスに係る。
はんだボール中に、異種材料を混入し電気的接続を行な
う、ＢＧＡ型半導体パッケージの実装プロセスに係る。
【００６６】図２０を参照して、基板１３に、異種材料
１を混練したはんだペースト１０を印刷する。
１を混練したはんだペースト１０を印刷する。
【００６７】図２１を参照して、ＢＧＡ型半導体パッケ
ージ５を、異種材料１が混練されたはんだペースト１０
が印刷されている実装基板１３上に搭載する。
ージ５を、異種材料１が混練されたはんだペースト１０
が印刷されている実装基板１３上に搭載する。
【００６８】リフロー炉等を用いて加熱し、ＢＧＡ型半
導体パッケージ５のはんだボール６とはんだペースト１
０を溶融して接合する。異種材料１を予め混合すること
により、印刷直前に異種材料１を挿入する時間を省くこ
とができる。
導体パッケージ５のはんだボール６とはんだペースト１
０を溶融して接合する。異種材料１を予め混合すること
により、印刷直前に異種材料１を挿入する時間を省くこ
とができる。
【００６９】実施の形態２１ 本実施の形態は、ＢＧＡ型半導体パッケージの実装構造
のはんだボール中に、異種材料を混入し、電気的接続を
行なう、ＢＧＡ型半導体パッケージの実装プロセスに係
る。
のはんだボール中に、異種材料を混入し、電気的接続を
行なう、ＢＧＡ型半導体パッケージの実装プロセスに係
る。
【００７０】図２２を参照して、基板１３に、はんだペ
ーストを印刷するための、ステンシル１２を配設し、該
ステンシル１２の開口部に異種材料１を載置する。
ーストを印刷するための、ステンシル１２を配設し、該
ステンシル１２の開口部に異種材料１を載置する。
【００７１】図２３を参照して、異種材料１を挿入した
後のステンシル１２の開口部に、はんだペースト７を印
刷スキージ１４により供給し、その後ステンシル１２を
取外す。その後、図２１を参照して、ＢＧＡ型半導体パ
ッケージ５を、異種材料１とはんだペースト１０が印刷
されている実装基板１３上に搭載する。リフロー炉等を
用いて加熱し、はんだボール８とはんだペースト７を溶
融して、これらを接合する。
後のステンシル１２の開口部に、はんだペースト７を印
刷スキージ１４により供給し、その後ステンシル１２を
取外す。その後、図２１を参照して、ＢＧＡ型半導体パ
ッケージ５を、異種材料１とはんだペースト１０が印刷
されている実装基板１３上に搭載する。リフロー炉等を
用いて加熱し、はんだボール８とはんだペースト７を溶
融して、これらを接合する。
【００７２】実施の形態２２ 本実施の形態では、実施の形態１１の具体例として、融
点がはんだより高く、かつ、比重がはんだよりも大きい
異種材料と、小さい異種材料の組合せとして、一例とし
てＣｕ（比重＝８．９６ｇ／ｃｍ3）、Ｆｅ（比重＝
７．８７ｇ／ｃｍ3）、はんだ（比重＝８．３〜８．５
ｇ／ｃｍ3）を用いた。本実施の形態においては、はん
だ溶融時に沈降する異種材料と浮上する異種材料を有
し、接合部の上面と下面に異種材料が偏って含有された
接合構造を得ることができる。
点がはんだより高く、かつ、比重がはんだよりも大きい
異種材料と、小さい異種材料の組合せとして、一例とし
てＣｕ（比重＝８．９６ｇ／ｃｍ3）、Ｆｅ（比重＝
７．８７ｇ／ｃｍ3）、はんだ（比重＝８．３〜８．５
ｇ／ｃｍ3）を用いた。本実施の形態においては、はん
だ溶融時に沈降する異種材料と浮上する異種材料を有
し、接合部の上面と下面に異種材料が偏って含有された
接合構造を得ることができる。
【００７３】実施の形態２３ 図２４を参照して、はんだ６の接続部よりも比重が小さ
い異種材料１と比重が大きい異種材料１を用いてなるＢ
ＧＡ型半導体パッケージを、実装基板１３に実装した場
合、実装基板１３の表側でのはんだ６の溶融時に、比重
が大きい異種材料１は、実装基板１３の電極ビア４に沈
降し、比重が小さい異種材料１はＢＧＡ型半導体パッケ
ージの絶縁体２の開口部に浮上して、電極部を形成する
ことができる。
い異種材料１と比重が大きい異種材料１を用いてなるＢ
ＧＡ型半導体パッケージを、実装基板１３に実装した場
合、実装基板１３の表側でのはんだ６の溶融時に、比重
が大きい異種材料１は、実装基板１３の電極ビア４に沈
降し、比重が小さい異種材料１はＢＧＡ型半導体パッケ
ージの絶縁体２の開口部に浮上して、電極部を形成する
ことができる。
【００７４】また同様に、図２５を参照して、上記記載
のはんだ６の接続部よりも比重が小さい種材料１と比重
が大きい異種材料１５を用いてなるＢＧＡ型半導体パッ
ケージを実装基板１３に両面実装した場合、異種材料１
は、はんだの比重の差によって浮上または降下し、凹部
に異種材料１を存在させることができる。図中、１７は
電極パッドである。
のはんだ６の接続部よりも比重が小さい種材料１と比重
が大きい異種材料１５を用いてなるＢＧＡ型半導体パッ
ケージを実装基板１３に両面実装した場合、異種材料１
は、はんだの比重の差によって浮上または降下し、凹部
に異種材料１を存在させることができる。図中、１７は
電極パッドである。
【００７５】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【００７６】
【発明の効果】以上説明したとおり、この発明によれ
ば、ＢＧＡ型半導体パッケージ内のパッド部と電気的に
接続される部分（バンプ）において、絶縁体の開口部内
に異種材料が存在することにより、接続部でのはんだ分
離現象を解消し、生産歩留まりの向上、実装後の接続信
頼性の向上を図ることができる。
ば、ＢＧＡ型半導体パッケージ内のパッド部と電気的に
接続される部分（バンプ）において、絶縁体の開口部内
に異種材料が存在することにより、接続部でのはんだ分
離現象を解消し、生産歩留まりの向上、実装後の接続信
頼性の向上を図ることができる。
【図１】 本発明によるはんだを用いた接続凹部に異種
材料が存在する接続部構造の断面図である。
材料が存在する接続部構造の断面図である。
【図２】 実装基板にステンシルを用いてはんだペース
トを印刷している様子を示した断面図である。
トを印刷している様子を示した断面図である。
【図３】 凹部に異種材料が存在するＢＧＡ型半導体パ
ッケージを実装基板にマウントを行なっている様子を示
した断面図である。
ッケージを実装基板にマウントを行なっている様子を示
した断面図である。
【図４】 凹部にはんだより比重が大きい異種材料が存
在するＢＧＡ型半導体パッケージの断面図である。
在するＢＧＡ型半導体パッケージの断面図である。
【図５】 異種材料がはんだより比重が小さい場合の、
はんだ溶融時におけるＢＧＡ型半導体パッケージの実装
構造の断面図である。
はんだ溶融時におけるＢＧＡ型半導体パッケージの実装
構造の断面図である。
【図６】 はんだより比重が大きい異種材料が実装基板
の凹部に存在するＢＧＡ型半導体パッケージの実装構造
の断面図である。
の凹部に存在するＢＧＡ型半導体パッケージの実装構造
の断面図である。
【図７】 凹部にはんだと同等の比重を持った異種材料
が存在するＢＧＡ型半導体パッケージの断面図である。
が存在するＢＧＡ型半導体パッケージの断面図である。
【図８】 ＢＧＡ型半導体パッケージを実装基板の裏側
に実装を行なっている場合の、断面図である。
に実装を行なっている場合の、断面図である。
【図９】 はんだより比重が小さい異種材料が存在する
ＢＧＡ型半導体パッケージの断面図（ａ）とペーストを
印刷された実装基板に半導体パッケージをマウントして
いるときの断面図（ｂ）である。
ＢＧＡ型半導体パッケージの断面図（ａ）とペーストを
印刷された実装基板に半導体パッケージをマウントして
いるときの断面図（ｂ）である。
【図１０】 異種材料浮上後のＢＧＡ型半導体パッケー
ジの実装構造の断面図である。
ジの実装構造の断面図である。
【図１１】 はんだより比重が小さい異種材料が存在す
るＢＧＡ型半導体パッケージを実装基板の裏に実装を行
なったときの断面図である。
るＢＧＡ型半導体パッケージを実装基板の裏に実装を行
なったときの断面図である。
【図１２】 実装基板の凹部に、はんだより比重が小さ
い異種材料が浮上して、凹部内に異種材料が存在するＢ
ＧＡ型半導体パッケージの実装構造の断面図である。
い異種材料が浮上して、凹部内に異種材料が存在するＢ
ＧＡ型半導体パッケージの実装構造の断面図である。
【図１３】 本発明に係るはんだを用いた接続凹部に異
種材料が存在する、接続部構造の定義を説明するための
図であり、異種材料径が絶縁体開口部高さよりも小さい
場合を示した図である。
種材料が存在する、接続部構造の定義を説明するための
図であり、異種材料径が絶縁体開口部高さよりも小さい
場合を示した図である。
【図１４】 本発明に係るはんだを用いた接続凹部に異
種材料が存在する、接続部構造を定義するもので、異種
材料径が絶縁体開口部高さよりも大きい場合を示した図
である。
種材料が存在する、接続部構造を定義するもので、異種
材料径が絶縁体開口部高さよりも大きい場合を示した図
である。
【図１５】 ＢＧＡ型半導体パッケージ凹部に異種材料
が混合されたはんだペーストを印刷しているときの断面
図である。
が混合されたはんだペーストを印刷しているときの断面
図である。
【図１６】 ペースト印刷されたＢＧＡ型半導体パッケ
ージ凹部にはんだボールを、ボール吸着装置で、マウン
トを行なっているときの断面図である。
ージ凹部にはんだボールを、ボール吸着装置で、マウン
トを行なっているときの断面図である。
【図１７】 ＢＧＡ型半導体パッケージ凹部に異種材料
を挿入したときの断面図である。
を挿入したときの断面図である。
【図１８】 ＢＧＡ型半導体パッケージ凹部に、はんだ
ペーストを印刷しているときの、断面図である。
ペーストを印刷しているときの、断面図である。
【図１９】 ペースト印刷されたＢＧＡ型半導体パッケ
ージ凹部に、異種材料が混合されたはんだボールを、ボ
ール吸着装置でマウントを行なっているときの断面図で
ある。
ージ凹部に、異種材料が混合されたはんだボールを、ボ
ール吸着装置でマウントを行なっているときの断面図で
ある。
【図２０】 実装基板に、ステンシルを用いて、異種材
料が混合されたはんだペーストを印刷しているときの断
面図である。
料が混合されたはんだペーストを印刷しているときの断
面図である。
【図２１】 ペースト印刷された実装基板に、はんだボ
ールを、ボール吸着装置でマウントを行なっているとき
の断面図である。
ールを、ボール吸着装置でマウントを行なっているとき
の断面図である。
【図２２】 実装基板に、ステンシルを用いて、異種材
料を載置しているときの断面図である。
料を載置しているときの断面図である。
【図２３】 実装基板に、ステンシルを用いて、はんだ
ペーストを印刷しているときの断面図である。
ペーストを印刷しているときの断面図である。
【図２４】 はんだより比重が大きいおよび小さい両異
種材料が、実装基板およびＢＧＡ型半導体パッケージ凹
部に存在する、ＢＧＡ型半導体パッケージの実装構造の
断面図である。
種材料が、実装基板およびＢＧＡ型半導体パッケージ凹
部に存在する、ＢＧＡ型半導体パッケージの実装構造の
断面図である。
【図２５】 図２４に示すＢＧＡ型半導体パッケージの
実装構造を両面実装した場合での、はんだ溶融時におけ
るＢＧＡ型半導体パッケージの実装構造の断面図であ
る。
実装構造を両面実装した場合での、はんだ溶融時におけ
るＢＧＡ型半導体パッケージの実装構造の断面図であ
る。
１ 異種材料、２ ＢＧＡ型半導体パッケージにおける
絶縁体、３ 電極パッド、６ はんだ、１６ 封止樹
脂。
絶縁体、３ 電極パッド、６ はんだ、１６ 封止樹
脂。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/92 ６０４Ｅ 23/12 Ｌ
Claims (10)
- 【請求項１】 一方の基板に設けられ、はんだと、該は
んだより融点が高い組成からなる異種材料とを含む第１
はんだと、 他方の基板に設けられ、はんだからなる第２はんだと、
を備え、 前記第１はんだと前記第２はんだとを接触させて、これ
らを溶融してなる、はんだ接続部構造。 - 【請求項２】 一方の基板に設けられ、はんだと、該は
んだより融点が高い組成からなる異種材料とを含む第１
はんだと、 他方の基板に設けられ、はんだからなる第２はんだとを
備え、 前記第１はんだと前記第２はんだとを接触させ、これら
を溶融してなる、ＢＧＡ型半導体パッケージの実装構
造。 - 【請求項３】 はんだ粉体と、フラックス剤と、はんだ
より融点が高く表面がはんだに濡れる組成からなる異種
材料の粉体とからなる、はんだペースト。 - 【請求項４】 はんだより融点が高い組成からなる異種
材料をＢＧＡ型半導体パッケージの電極形成部分に載置
する工程と、 実装基板上に形成されたはんだボールを前記ＢＧＡ型半
導体パッケージの前記電極形成部分に載置する工程と、 前記はんだボールを溶融させ、それによって、前記ＢＧ
Ａ型半導体パッケージの電極と前記はんだボールとを接
続するとともに、該はんだボール中に前記異種材料を混
入せしめる工程と、 を備えた、ＢＧＡ型半導体パッケージの電極形成プロセ
ス。 - 【請求項５】 はんだより融点が高い組成からなる異種
材料をＢＧＡ型半導体パッケージの電極形成部分に載置
する工程と、 はんだペーストを前記ＢＧＡ型半導体パッケージの前記
電極形成部分に供給する工程と、 実装基板上に形成されたはんだボールを前記ＢＧＡ型半
導体パッケージの電極形成部分に載置する工程と、 前記はんだボールを溶融させ、それによって、前記ＢＧ
Ａ型半導体パッケージの電極と前記はんだボールとを接
続するとともに、該はんだボール中に前記異種材料を混
入せしめる工程と、を備えたＢＧＡ型半導体パッケージ
の電極形成プロセス。 - 【請求項６】 はんだ粉体と、フラックス剤と、はんだ
より融点が高く表面がはんだに濡れる組成からなる異種
材料の粉体とからなるはんだペーストを、ＢＧＡ型半導
体パッケージの電極形成部分に供給する工程と、 実装基板上に形成されたはんだボールを前記ＢＧＡ型半
導体パッケージの電極形成部分に載置する工程と、 前記はんだペーストを溶融させ、それによって、前記Ｂ
ＧＡ型半導体パッケージの電極と前記はんだボールとを
接続するとともに、該はんだボール中に前記異種材料を
混入せしめる工程と、を備えたＢＧＡ型半導体パッケー
ジの電極形成プロセス。 - 【請求項７】 ＢＧＡ型半導体パッケージの電極形成部
分に、はんだペーストを供給する工程と、 実装基板上に形成された、はんだより融点が高い組成か
らなる異種材料を含むはんだボールを、前記ＢＧＡ型半
導体パッケージの電極形成部分に載置する工程と、 前記はんだボールを溶融させ、それによって、前記ＢＧ
Ａ型半導体パッケージの電極と前記はんだボールとを接
続するとともに、該はんだボール中に前記異種材料を含
める工程と、を備えたＢＧＡ型半導体パッケージの電極
形成プロセス。 - 【請求項８】 はんだ粉体と、フラックス剤と、はんだ
より融点が高く、表面がはんだに濡れる組成からなる異
種材料の粉体とからなるはんだペーストを、実装基板に
印刷する工程と、 前記実装基板の上にＢＧＡ型半導体パッケージを載置す
る工程と、 前記はんだペーストを溶融させ、それによって、前記Ｂ
ＧＡ型半導体パッケージを、異種材料が部分的に混入し
たはんだを介して、前記実装基板に電気的に接続する工
程と、を備えたＢＧＡ型半導体パッケージの実装プロセ
ス。 - 【請求項９】 実装基板の上にスクリーン印刷用の開口
部を有するステンシルを形成する工程と、 前記ステンシル開口部に、はんだより融点が高い組成か
らなる異種材料を載置する工程と、 はんだペーストを前記実装基板の上に印刷する工程と、 前記ステンシルを取外す工程と、 はんだボールを有するＢＧＡ型半導体パッケージを、前
記実装基板の上に載置する工程と、 前記はんだペーストを溶融させ、それによって前記ＢＧ
Ａ型半導体パッケージのはんだボールと前記実装基板を
接続するとともに、該はんだボール中に前記異種材料を
混入せしめる工程と、を備えたＢＧＡ型半導体パッケー
ジの実装プロセス。 - 【請求項１０】 はんだで互いに接続すべき一方の基板
と他方の基板を準備する工程と、 はんだからなる第１はんだを前記一方の基板に形成する
工程と、 はんだより融点が高い組成からなり、かつはんだより比
重が小さい第１の異種材料と、はんだより融点が高い組
成からなり、かつはんだより比重が大きい第２の異種材
料とを含む第２はんだを前記他方の基板に形成する工程
と、 前記第１はんだと前記第２はんだとを接触させて、これ
らを溶融する工程と、 を備えたＢＧＡ型半導体パッケージの実装プロセス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32273799A JP3645765B2 (ja) | 1999-11-12 | 1999-11-12 | はんだ接続部構造、ｂｇａ型半導体パッケージの実装構造およびｂｇａ型半導体パッケージの実装プロセス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32273799A JP3645765B2 (ja) | 1999-11-12 | 1999-11-12 | はんだ接続部構造、ｂｇａ型半導体パッケージの実装構造およびｂｇａ型半導体パッケージの実装プロセス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001144127A true JP2001144127A (ja) | 2001-05-25 |
| JP3645765B2 JP3645765B2 (ja) | 2005-05-11 |
Family
ID=18147077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32273799A Expired - Fee Related JP3645765B2 (ja) | 1999-11-12 | 1999-11-12 | はんだ接続部構造、ｂｇａ型半導体パッケージの実装構造およびｂｇａ型半導体パッケージの実装プロセス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3645765B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007099866A1 (ja) * | 2006-03-03 | 2007-09-07 | Matsushita Electric Industrial Co., Ltd. | 電子部品実装体、ハンダバンプ付き電子部品、ハンダ樹脂混合物、電子部品の実装方法、および電子部品の製造方法 |
| JP2007318048A (ja) * | 2006-05-29 | 2007-12-06 | Ibiden Co Ltd | 多層配線板及びその製造方法 |
| JP2009054892A (ja) * | 2007-08-28 | 2009-03-12 | Panasonic Electric Works Co Ltd | Ｌｅｄチップの実装方法 |
| JP2010219507A (ja) * | 2009-02-20 | 2010-09-30 | Panasonic Corp | はんだバンプ、半導体チップ、半導体チップの製造方法、導電接続構造体、および導電接続構造体の製造方法 |
-
1999
- 1999-11-12 JP JP32273799A patent/JP3645765B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007099866A1 (ja) * | 2006-03-03 | 2007-09-07 | Matsushita Electric Industrial Co., Ltd. | 電子部品実装体、ハンダバンプ付き電子部品、ハンダ樹脂混合物、電子部品の実装方法、および電子部品の製造方法 |
| JP2007318048A (ja) * | 2006-05-29 | 2007-12-06 | Ibiden Co Ltd | 多層配線板及びその製造方法 |
| JP2009054892A (ja) * | 2007-08-28 | 2009-03-12 | Panasonic Electric Works Co Ltd | Ｌｅｄチップの実装方法 |
| US8802460B2 (en) | 2007-08-28 | 2014-08-12 | Panasonic Corporation | Method of mounting LED chip |
| JP2010219507A (ja) * | 2009-02-20 | 2010-09-30 | Panasonic Corp | はんだバンプ、半導体チップ、半導体チップの製造方法、導電接続構造体、および導電接続構造体の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3645765B2 (ja) | 2005-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100776114B1 (ko) | 땜납 접합용 페이스트 및 이를 이용한 땜납 접합 방법 | |
| US6189771B1 (en) | Method of forming solder bump and method of mounting the same | |
| US5931371A (en) | Standoff controlled interconnection | |
| JP4633630B2 (ja) | 半田付用のフラックスおよび半田付方法 | |
| JP4650220B2 (ja) | 電子部品の半田付け方法および電子部品の半田付け構造 | |
| JP4718091B2 (ja) | 接合構造体 | |
| JPH09232464A (ja) | Ｂｇａ接続構造及びその形成方法 | |
| US20070273011A1 (en) | Method for fabricating a module having an electrical contact-connection | |
| JP2008109059A (ja) | 電子部品の基板への搭載方法及びはんだ面の形成方法 | |
| JP2007251053A (ja) | 半導体装置の実装構造及びその実装構造の製造方法 | |
| US7732935B2 (en) | Wiring board, electronic circuit board, electronic apparatus and manufacturing method of electronic circuit board | |
| JP3165075B2 (ja) | ソケット式バンプ・グリッド・アレイの作製方法および作製装置 | |
| JP2009283628A (ja) | 半導体素子実装方法 | |
| JP3645765B2 (ja) | はんだ接続部構造、ｂｇａ型半導体パッケージの実装構造およびｂｇａ型半導体パッケージの実装プロセス | |
| US8466546B2 (en) | Chip-scale package | |
| JP2004281634A (ja) | 積層実装型半導体装置の製造方法 | |
| JP2000223831A (ja) | Ｂｇａによる表面実装用ペーストはんだと表面実装方法 | |
| KR100746365B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
| JP2000031210A (ja) | 転写用の金属ペーストおよびバンプ形成方法 | |
| JP3304854B2 (ja) | 半田バンプ形成方法 | |
| JPH05343593A (ja) | 接続端子 | |
| JPH11150151A (ja) | 集積回路チップの実装構造および方法 | |
| JP2000271782A (ja) | 半田接合用の金属ペーストおよび半田接合方法 | |
| JP3493999B2 (ja) | 半田バンプの形成方法および半田バンプの実装方法 | |
| JP2009206353A (ja) | 半導体装置の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050204 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |