JPH05343593A - 接続端子 - Google Patents

接続端子

Info

Publication number
JPH05343593A
JPH05343593A JP4151664A JP15166492A JPH05343593A JP H05343593 A JPH05343593 A JP H05343593A JP 4151664 A JP4151664 A JP 4151664A JP 15166492 A JP15166492 A JP 15166492A JP H05343593 A JPH05343593 A JP H05343593A
Authority
JP
Japan
Prior art keywords
solder
wiring board
lead
pin
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4151664A
Other languages
English (en)
Inventor
Hironobu Ikeda
博伸 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4151664A priority Critical patent/JPH05343593A/ja
Publication of JPH05343593A publication Critical patent/JPH05343593A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】リード、ピン等を接続端子に持つ電子部品を配
線基板に半田付け接続する場合に、半田の上昇を抑え、
接合部の半田量不足による接合強度を減少、オープンを
防ぐ。 【構成】電子部品の接続端子となるリードやピンの先端
部を、半田をぬれやすい材料で構成する。これにより、
電子部品の接続部品の接続端子を配線基板上にマウント
し、加熱リフローして半田付け接続をした時に半田を上
昇を抑え、半田接合部の半田量を一定に保ち、半田量不
足による接合強度を減少、オープンを防ぐ。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子装置等に使用され
る電子部品と配線基板を接続する接続端子に関するもの
である。
【0002】
【従来の技術】図5は従来の接続端子の第1の例を示
す。本接続端子であるリード31を介してフラットパッ
ケージ35が配線基板38上に実装されており、リード
31の表面は、全面が半田のぬれやすい材料、例えばA
u,Sn等が施された構造になっている。
【0003】また、図6は従来の接続端子の第2の例を
示す。本接続端子であるピン41を介して電子部品45
が配線基板48に実装されており、ピン41の表面は、
全面が半田のぬれやすい材料、例えばAu,Cu等が施
された構造になっている。
【0004】
【発明が解決しようとする課題】上述した従来の接続端
子のうちの第1の例では、配線基板38のパッド39に
供給されていた半田40が加熱リフロー中にリード31
を伝って上昇し、リード31とパッド39間の半田量不
足による接合強度の減少が起こり、オープンの原因にな
るという欠点がある。
【0005】また、第2の例では、配線基板48のパッ
ド49上に供給されていた半田50が加熱リフロー中に
ピン41の伝って上昇し、ピン41とパッド49間の半
田量不足による接合強度の減少が起こり、また、外見上
ピン径が太くなるため応力緩和の作用が減少し、オープ
ンの原因になるという欠点がある。
【0006】
【課題を解決するための手段】本発明の端子は、配線基
板側の先端部が半田のぬれ性の良い材料になっており、
前記先端部に続く上部が半田のぬれ性の悪い材料によっ
ていることを特徴とする。
【0007】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0008】第1の実施例を示す図1を参照する、本図
は部品と配線基板を接続手段の一つとして用いられてい
るフラットパッケージ等のリードの縦断面図てある。
【0009】リード1の先端部2は、配線基板に半田付
される側を表わし、その表面はAu,Sn等の半田のぬ
れやすい材料で、境界部4を境にリード1の残りのB部
3の表面はNi,Ti等の半田のぬれにくい材料ででき
ている。
【0010】このようなリード1は、リード1の全体に
B部3の表面の材料、すなわち半田のぬれにくい材料を
施し、次にB部3をレジスト地でマスクし、先端部2に
メッキあるいはスパッタ等で半田のぬれやすい材料を施
し、最後にB部3のマスクを除去することによって製造
できる。
【0011】また、リード1の全体に半田のぬれやすい
材料を施し、次に先端部2をマスクし、B部3に半田の
ぬれにくい材料を施すか、またはぬれやすい材料を除去
するという製造方法も考えられる。
【0012】図2は図1に示すリード1を持つフラット
パッケージ5を配線基板8に実装した状態を示す縦断面
図である。
【0013】この製造工程は以下のとおりである。ま
ず、配線基板8のパッド上に予め供給された半田10上
にリード1の先端部2が位置するようにフラットパッケ
ージ5をマウントし、次いで加熱リフローすることで半
田10が溶融し、リード1と配線基板8が接続され、冷
却することで半田10が固着し完了する。
【0014】加熱リフロー中、溶融した半田10はリー
ド1表面に広がるが、境界部4より上にあたるB部3は
表面に半田のぬれにくい材料が施されれいるため溶融し
た半田10は上昇せず、先端部2にのみにぬれる形にな
る。
【0015】本発明の第2の実施例を示す図3を参照す
ると、本実施例は集積回路を収容したチップキャリアP
GA、ベアチップ等の電子部品と配線基板を接続する手
段の一つとして用いられているピンの縦断面図である。
【0016】ピン11の先端部12の表面はAu,C
u,Sn,Sn/Pb,Pt,Ag等の半田のぬれにく
い材料ててきている。
【0017】このようなピン11はピン11の全体にD
部13の表面の材料、すなわち半田のぬれにくい材料を
施し、次にD部13をレジスト等でマスクし、先端部1
2にメッキあるいはスパッタ等で半田のぬれやすい材料
を施し、最後にD部13のマスクを除去することによっ
て製造できる。
【0018】また、ピン11の全体に半田のぬれやすい
材料を施し、次に先端部12をマスクし、B部13に半
田のぬれにくい材料を施すか、またはぬれやすい材料を
エッチングで除去するという製造方法も考えられる。
【0019】図4は集積回路を収容したチップキャリア
やPGA、ベアチップ等を電子部品15のパッド16に
ロー剤17等によって図3に示したピン11を取り付け
たものを配線基板18に実装した状態を示す縦断面図で
ある。
【0020】この、製造工程は、以下のとおりである。
まず、配線基板18のパッド19上に予め供給された半
田20上にピン11が位置するように電子部品15をマ
ウントし、次いで加熱リフローすることで半田20が溶
融し、ピン11と配線基板18が接続され、冷却するこ
とで半田20が固着し完了する。
【0021】加熱リフロー中溶融した半田20はピン1
1表面に広がるが、境界部14より上にあたるD部13
は表面に半田のぬれにくい材料が施されているため、溶
融した半田10は上昇せず、先端部12にのみぬれる形
になる。
【0022】
【発明の効果】本発明の接続端子は、電子部品と配線基
板を半田付けによって実装する場合に接続端子上部への
半田の上昇を抑え、半田接続部の半田量を一定に保ち、
半田量不足による接合強度の減少、オープン等のない安
定した半田付けができる効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す縦断面図である。
【図2】図1に示した実施例の使用例を示す図である。
【図3】本発明の第2の実施例を示す縦断面図である。
【図4】図3に示した実施例の使用例を示す図である。
【図5】従来の第1の接続端子を示す図である。
【図6】従来の第2の接続端子を示す図である。
【符号の説明】
1,31 リード 2,先端部 3,B部 4,14 境界部 5,35 フラットパッケージ 8,18,38,48 配線基板 9,16,19,39,49 パッド 10,20,40,50 半田 11,41 ピン 12 先端部 13 D部 15,45 電子部品 17,47 ロー材

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 配線基板側の先端部が半田のぬれ性の良
    い材料になっており、前記先端部に続く上部が半田のぬ
    れ性の悪い材料によっていることを特徴とする接続端
    子。
JP4151664A 1992-06-11 1992-06-11 接続端子 Pending JPH05343593A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4151664A JPH05343593A (ja) 1992-06-11 1992-06-11 接続端子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4151664A JPH05343593A (ja) 1992-06-11 1992-06-11 接続端子

Publications (1)

Publication Number Publication Date
JPH05343593A true JPH05343593A (ja) 1993-12-24

Family

ID=15523534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4151664A Pending JPH05343593A (ja) 1992-06-11 1992-06-11 接続端子

Country Status (1)

Country Link
JP (1) JPH05343593A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441477B2 (en) * 2000-07-24 2002-08-27 Mitsubishi Denki Kabushiki Kaisha Substrate mounting an integrated circuit package with a deformed lead
JP2007173712A (ja) * 2005-12-26 2007-07-05 Hitachi Metals Ltd Dc−dcコンバータ
JP2011160115A (ja) * 2010-01-29 2011-08-18 Daishinku Corp 圧電振動デバイス
WO2015141114A1 (ja) * 2014-03-19 2015-09-24 パナソニックIpマネジメント株式会社 電子部品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0372662A (ja) * 1989-05-10 1991-03-27 Hitachi Ltd 半導体装置
JPH03185754A (ja) * 1989-12-14 1991-08-13 Nec Corp 半導体装置
JPH04142765A (ja) * 1990-10-04 1992-05-15 Nec Corp Lsiパッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0372662A (ja) * 1989-05-10 1991-03-27 Hitachi Ltd 半導体装置
JPH03185754A (ja) * 1989-12-14 1991-08-13 Nec Corp 半導体装置
JPH04142765A (ja) * 1990-10-04 1992-05-15 Nec Corp Lsiパッケージ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441477B2 (en) * 2000-07-24 2002-08-27 Mitsubishi Denki Kabushiki Kaisha Substrate mounting an integrated circuit package with a deformed lead
JP2007173712A (ja) * 2005-12-26 2007-07-05 Hitachi Metals Ltd Dc−dcコンバータ
JP2011160115A (ja) * 2010-01-29 2011-08-18 Daishinku Corp 圧電振動デバイス
WO2015141114A1 (ja) * 2014-03-19 2015-09-24 パナソニックIpマネジメント株式会社 電子部品

Similar Documents

Publication Publication Date Title
JP3565047B2 (ja) 半田バンプの形成方法および半田バンプの実装方法
US6307160B1 (en) High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method
KR0141580B1 (ko) 표면 설치가능 반도체 장치
EP1009202B1 (en) Soldering member for printed wiring boards
JPH0945805A (ja) 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
JPH04192596A (ja) 電子部品の表面実装構造
JP2717313B2 (ja) 電子部品搭載用基板の製造方法
JPH05343593A (ja) 接続端子
JP2637863B2 (ja) 半導体装置
JP3544439B2 (ja) 接続ピンと基板実装方法
JP2817432B2 (ja) 電子部品搭載用基板の製造方法
JPH0625017Y2 (ja) Lsiパッケ−ジのリ−ド構造
JPS59219946A (ja) フラツトパツク部品の半田流れ防止方法
JP2002026482A (ja) 電子部品の実装構造
JPH02224393A (ja) 混載実装メタルコアプリント配線基板組立体のはんだ付け方法
JP2903711B2 (ja) フラットパッケージの予備半田方法
JPH0298963A (ja) 半導体集積回路装置
JPH05121411A (ja) 電子部品における接続用バンプの形成方法
JPH07142665A (ja) リード付電子部品
JPH0321096B2 (ja)
JP4039674B2 (ja) ワイヤボンディングの製造方法
JPH0322496A (ja) プリント配線板
JPH04147692A (ja) プリント基板
JP2002260760A (ja) リード端子、リードフレーム、電子部品および電子部品の組付方法
JPH04335542A (ja) 半導体装置の実装体

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19971216