JP2903711B2 - フラットパッケージの予備半田方法 - Google Patents
フラットパッケージの予備半田方法Info
- Publication number
- JP2903711B2 JP2903711B2 JP2401509A JP40150990A JP2903711B2 JP 2903711 B2 JP2903711 B2 JP 2903711B2 JP 2401509 A JP2401509 A JP 2401509A JP 40150990 A JP40150990 A JP 40150990A JP 2903711 B2 JP2903711 B2 JP 2903711B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- solder
- soldering
- lead
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明はフラットパッケージの予
備半田方法、特にパッケージリードの基部がパッケージ
端面より内側の上面若しくは下面に固着され且つパッケ
ージリードの表面が金めっき層で覆われてなるセラミッ
クフラットパッケージのパッケージリードに対する予備
半田方法に関する。
備半田方法、特にパッケージリードの基部がパッケージ
端面より内側の上面若しくは下面に固着され且つパッケ
ージリードの表面が金めっき層で覆われてなるセラミッ
クフラットパッケージのパッケージリードに対する予備
半田方法に関する。
【０００２】セラミックタイプのフラットパッケージを
プリント板へ実装する際には通常半田接合が用いられる
が、セラミックタイプフラットパッケージのパッケージ
リードの表面には通常表面保護のための金めっきが施さ
れるため、実装時にこの金が接合用の半田内に溶け込ん
で半田を硬く且つ脆弱化し、接合部の信頼性を低下させ
るという問題を生ずる。
プリント板へ実装する際には通常半田接合が用いられる
が、セラミックタイプフラットパッケージのパッケージ
リードの表面には通常表面保護のための金めっきが施さ
れるため、実装時にこの金が接合用の半田内に溶け込ん
で半田を硬く且つ脆弱化し、接合部の信頼性を低下させ
るという問題を生ずる。
【０００３】そこで通常セラミックタイプのフラットパ
ッケージは、実装する前にパッケージリードに、その表
面の金を除去するための予備半田処理が施される。
ッケージは、実装する前にパッケージリードに、その表
面の金を除去するための予備半田処理が施される。
【０００４】
【従来の技術】図２は、半導体チップ（図示せず）が搭
載されたセラミックタイプのフラットパッケージの一例
の模式断面図である。
載されたセラミックタイプのフラットパッケージの一例
の模式断面図である。
【０００５】図において、１は内部に半導体チップ（図
示せず）が搭載されたセラミック容器、２はパッケージ
リード、３は金(Au)／錫(Sn)ソルダー等により封着され
たメタルキャップ、４はチップステージ、５はチップス
テージの裏面に固着されたヒートシンク、６は鑞材を示
す。
示せず）が搭載されたセラミック容器、２はパッケージ
リード、３は金(Au)／錫(Sn)ソルダー等により封着され
たメタルキャップ、４はチップステージ、５はチップス
テージの裏面に固着されたヒートシンク、６は鑞材を示
す。
【０００６】この図に示されるようにセラミックタイプ
のフラットパッケージにおいて、パッケージリード２
は、通常、その基部がパッケージ容器１の端部より内側
においてパッケージ容器１の外部導出電極（図示せず）
に銀鑞等の鑞材６により溶着されており、図３の模式断
面図に示すように、鉄ニッケル合金の地金７上にその表
面に半田の濡れを良くするためのニッケルめっき層８が
被着され、更にニッケルめっき層８上にその酸化を防ぐ
ための保護層としての金めっき層９が被着さてなってい
る。
のフラットパッケージにおいて、パッケージリード２
は、通常、その基部がパッケージ容器１の端部より内側
においてパッケージ容器１の外部導出電極（図示せず）
に銀鑞等の鑞材６により溶着されており、図３の模式断
面図に示すように、鉄ニッケル合金の地金７上にその表
面に半田の濡れを良くするためのニッケルめっき層８が
被着され、更にニッケルめっき層８上にその酸化を防ぐ
ための保護層としての金めっき層９が被着さてなってい
る。
【０００７】このようなセラミックタイプのフラットパ
ッケージのパッケージリード２に予備半田する際に従来
用いられていた予備半田の方法は、図４の模式工程断面
図に示すように、半田槽51内において 240〜260 ℃程度
の温度に加熱溶融されている鉛(Pb)／錫(Sn)共晶半田の
融液52中に、パッケージ53を立てた状態でパッケージリ
ード２を、パッケージ容器１の端部近くまでディップ
（浸漬）する方法であった。
ッケージのパッケージリード２に予備半田する際に従来
用いられていた予備半田の方法は、図４の模式工程断面
図に示すように、半田槽51内において 240〜260 ℃程度
の温度に加熱溶融されている鉛(Pb)／錫(Sn)共晶半田の
融液52中に、パッケージ53を立てた状態でパッケージリ
ード２を、パッケージ容器１の端部近くまでディップ
（浸漬）する方法であった。
【０００８】
【発明が解決しようとする課題】しかし上記従来の方法
によると、上記セラミックタイプのフラットパッケージ
においては、図５の従来の予備半田後のパッケージの模
式断面図に示すように、パッケージリード２のセラミッ
ク容器１の端部から外側に位置し前記半田融液（図４,5
2)内にディップされるパッケージリード２の先端領域2A
には金めっき層９を溶解除去して金の含有率が所定の値
以下に制限された半田層53が被着されるが、セラミック
容器１の端部より内側にあって前記半田融液（図４, 5
2) に接しない基部2Bには予備半田がなされず表面の金
めっき層９がそのまま残留する。そのため図６の従来方
法の問題点を示す模式断面図のように、上記従来方法で
パッケージリード２の予備半田がなされたセラミックタ
イプのフラットパッケージ53を接合用半田54を用いてプ
リント板55上に搭載した際には、前記予備半田が付着さ
れず金めっき層９が露出しているパッケージリード２の
基部2Aから接合用半田54中に金が溶け込み、接合用半田
54を非常に硬く且つ脆弱なPb-Sn-Au系の３元合金化し、
熱ショックや熱サイクルによってパッケージ53とプリン
ト板55間に生ずる応力により接合用半田54やパッケージ
リード２にクラック56を生じて、パッケージとプリント
板との接合の信頼性を大幅に低下させるという問題があ
った。
によると、上記セラミックタイプのフラットパッケージ
においては、図５の従来の予備半田後のパッケージの模
式断面図に示すように、パッケージリード２のセラミッ
ク容器１の端部から外側に位置し前記半田融液（図４,5
2)内にディップされるパッケージリード２の先端領域2A
には金めっき層９を溶解除去して金の含有率が所定の値
以下に制限された半田層53が被着されるが、セラミック
容器１の端部より内側にあって前記半田融液（図４, 5
2) に接しない基部2Bには予備半田がなされず表面の金
めっき層９がそのまま残留する。そのため図６の従来方
法の問題点を示す模式断面図のように、上記従来方法で
パッケージリード２の予備半田がなされたセラミックタ
イプのフラットパッケージ53を接合用半田54を用いてプ
リント板55上に搭載した際には、前記予備半田が付着さ
れず金めっき層９が露出しているパッケージリード２の
基部2Aから接合用半田54中に金が溶け込み、接合用半田
54を非常に硬く且つ脆弱なPb-Sn-Au系の３元合金化し、
熱ショックや熱サイクルによってパッケージ53とプリン
ト板55間に生ずる応力により接合用半田54やパッケージ
リード２にクラック56を生じて、パッケージとプリント
板との接合の信頼性を大幅に低下させるという問題があ
った。
【０００９】そこで本発明は、パッケージをプリント板
等に半田により接合して搭載する際にパッケージリード
から接合用半田に金が溶け込むのが防止されるパッケー
ジリードの予備半田方法を提供して接合の信頼性を向上
することを目的とする。
等に半田により接合して搭載する際にパッケージリード
から接合用半田に金が溶け込むのが防止されるパッケー
ジリードの予備半田方法を提供して接合の信頼性を向上
することを目的とする。
【００１０】
【課題を解決するための手段】上記課題は、リードの基
部がパッケージの上面若しくは下面の端面より内側に固
着され該リードの先端部が該パッケージの端面より外側
に導出された構造を有し、該リードの表面が金めっきさ
れてなるフラットパッケージのリードに対する予備半田
方法であって、該リードのパッケージ端面から内側に位
置する部分の少なくとも一部領域からパッケージ端面の
外側に位置する部分の少なくとも一部の領域にわたって
はんだペーストを塗布しリフローして予備半田を行う第
１の予備半田工程と、次いで該リードのパッケージ端面
から外側の部分にディップ法により予備半田を行う第２
の予備半田工程とを含む本発明によるフラットパッケー
ジの予備半田方法によって解決される。
部がパッケージの上面若しくは下面の端面より内側に固
着され該リードの先端部が該パッケージの端面より外側
に導出された構造を有し、該リードの表面が金めっきさ
れてなるフラットパッケージのリードに対する予備半田
方法であって、該リードのパッケージ端面から内側に位
置する部分の少なくとも一部領域からパッケージ端面の
外側に位置する部分の少なくとも一部の領域にわたって
はんだペーストを塗布しリフローして予備半田を行う第
１の予備半田工程と、次いで該リードのパッケージ端面
から外側の部分にディップ法により予備半田を行う第２
の予備半田工程とを含む本発明によるフラットパッケー
ジの予備半田方法によって解決される。
【００１１】
【作用】即ち本発明の方法においては、パッケージを接
合用半田によってプリント板等に搭載する際に接合用半
田に接触する領域であってディップ法により予備半田が
できない部分からディップ法により予備半田が可能な領
域の一部にわたって、半田ペーストの塗布・リフローに
よって第１の予備半田をした後、ディップ法によりパッ
ケージリードの先端部側に第２の予備半田を行う。この
ディップ法による第２の予備半田に際して第１の予備半
田は第２の予備半田領域を介して半田槽内の金を含有し
ない半田と置き代わり、接合用半田に触れる領域が総て
金を含まない予備半田で覆われる。従ってパッケージを
プリント板等に接合用半田によって接合する際、接合用
半田中に金が溶け込むことがなくなり、接合用半田の可
塑性が維持されて接合の信頼性が向上する。
合用半田によってプリント板等に搭載する際に接合用半
田に接触する領域であってディップ法により予備半田が
できない部分からディップ法により予備半田が可能な領
域の一部にわたって、半田ペーストの塗布・リフローに
よって第１の予備半田をした後、ディップ法によりパッ
ケージリードの先端部側に第２の予備半田を行う。この
ディップ法による第２の予備半田に際して第１の予備半
田は第２の予備半田領域を介して半田槽内の金を含有し
ない半田と置き代わり、接合用半田に触れる領域が総て
金を含まない予備半田で覆われる。従ってパッケージを
プリント板等に接合用半田によって接合する際、接合用
半田中に金が溶け込むことがなくなり、接合用半田の可
塑性が維持されて接合の信頼性が向上する。
【００１２】
【実施例】以下本発明の方法を一実施例について、図１
(A) 〜(C)に示す工程断面図を参照し具体的に説明す
る。
(A) 〜(C)に示す工程断面図を参照し具体的に説明す
る。
【００１３】 図１(A) 参照 本発明に係る予備半田方法においては、セラミック・フ
ラットパッケージを接合用半田によってプリント板等に
搭載する際に接合用半田に接触する領域であって、ディ
ップ法により予備半田ができないパッケージ端部より内
側の領域2Bから半田ディップによって予備半田が可能な
パッケージ端部より外側の領域2Aにはみ出してパッケー
ジリードの表面に第１の予備半田を行う。それには、例
えば半田の溶着しないセラミック板10上のパッケージを
所定の配置で複数個載せた際に、パッケージリードの下
面が接触する領域に、例えば厚さ 250μｍ程度の印刷マ
スクを用い印刷法により厚さ 250μｍ程度の半田ペース
トパターン11（若しくは半田クリームパターン）を形成
し、その半田ペーストパターン11上にパッケージリード
２の下面を接触させた状態で上記セラミック板10上にパ
ッケージ12を載置する。
ラットパッケージを接合用半田によってプリント板等に
搭載する際に接合用半田に接触する領域であって、ディ
ップ法により予備半田ができないパッケージ端部より内
側の領域2Bから半田ディップによって予備半田が可能な
パッケージ端部より外側の領域2Aにはみ出してパッケー
ジリードの表面に第１の予備半田を行う。それには、例
えば半田の溶着しないセラミック板10上のパッケージを
所定の配置で複数個載せた際に、パッケージリードの下
面が接触する領域に、例えば厚さ 250μｍ程度の印刷マ
スクを用い印刷法により厚さ 250μｍ程度の半田ペース
トパターン11（若しくは半田クリームパターン）を形成
し、その半田ペーストパターン11上にパッケージリード
２の下面を接触させた状態で上記セラミック板10上にパ
ッケージ12を載置する。
【００１４】 図１(B) 参照 次いで、上記パッケージ２の載置されたセラミック板10
を例えば市販のフロリナートを用いた定温蒸気加熱炉
（または熱風加熱炉、ランプ加熱炉等）に挿入し、例え
ば 215℃で90秒程度加熱し、前記半田ペーストをリフロ
ーさせる。これにより半田が溶着しないセラミック板10
上の半田は総てパッケージリード２上に吸い取られ、前
記半田ペーストパターン11に接触していた領域の全面に
第１の予備半田層13が形成される。なおこの第１の予備
半田層13中には、この半田層13が接触する領域の金めっ
き層が溶解されて多量の金が混入されている。
を例えば市販のフロリナートを用いた定温蒸気加熱炉
（または熱風加熱炉、ランプ加熱炉等）に挿入し、例え
ば 215℃で90秒程度加熱し、前記半田ペーストをリフロ
ーさせる。これにより半田が溶着しないセラミック板10
上の半田は総てパッケージリード２上に吸い取られ、前
記半田ペーストパターン11に接触していた領域の全面に
第１の予備半田層13が形成される。なおこの第１の予備
半田層13中には、この半田層13が接触する領域の金めっ
き層が溶解されて多量の金が混入されている。
【００１５】なおまた上記第１の予備半田層13は、ディ
スペンサー等により所定の場所に半田ペーストを塗布し
リフローして形成してもよい。 図１(C) 参照 次いで、図４に示したのと同様なディップ法により、パ
ッケージリード２のパッケージ12の端部より外側の領域
2Aを例えば 240〜260℃で溶融されているPb- Sn共晶半
田中に浸漬し、その領域2Aに金を殆ど含有しない第２の
予備半田層14を形成する。なおこの際、前に形成されて
いる金を多量に含んだ第１の予備半田層13は半田槽内に
溶融されている第１の半田と接触してそれに溶け込むん
で、金を殆ど含有しない第２の予備半田層14に置き代わ
り、パッケージリードにおけるプリント板搭載に際に接
合用半田に接触する領域が総て金を殆ど含まない可塑性
に富んだ第２の予備半田に覆われる。
スペンサー等により所定の場所に半田ペーストを塗布し
リフローして形成してもよい。 図１(C) 参照 次いで、図４に示したのと同様なディップ法により、パ
ッケージリード２のパッケージ12の端部より外側の領域
2Aを例えば 240〜260℃で溶融されているPb- Sn共晶半
田中に浸漬し、その領域2Aに金を殆ど含有しない第２の
予備半田層14を形成する。なおこの際、前に形成されて
いる金を多量に含んだ第１の予備半田層13は半田槽内に
溶融されている第１の半田と接触してそれに溶け込むん
で、金を殆ど含有しない第２の予備半田層14に置き代わ
り、パッケージリードにおけるプリント板搭載に際に接
合用半田に接触する領域が総て金を殆ど含まない可塑性
に富んだ第２の予備半田に覆われる。
【００１６】
【発明の効果】以上実施例を用いて説明したように本発
明によれば、リードの基部がパッケージの上面若しくは
下面の端面より内側に固着され該リードの先端部が該パ
ッケージの端面より外側に導出された構造を有し、該リ
ードの表面が金めっきされてなるセラミックタイプのフ
ラットパッケージのパッケージリードにおける、パッケ
ージをプリント板等に半田接合により搭載する際に接合
用半田に接触する領域の表面が、総て金を殆ど含まない
共晶半田によって被覆される。
明によれば、リードの基部がパッケージの上面若しくは
下面の端面より内側に固着され該リードの先端部が該パ
ッケージの端面より外側に導出された構造を有し、該リ
ードの表面が金めっきされてなるセラミックタイプのフ
ラットパッケージのパッケージリードにおける、パッケ
ージをプリント板等に半田接合により搭載する際に接合
用半田に接触する領域の表面が、総て金を殆ど含まない
共晶半田によって被覆される。
【００１７】従って上記パッケージをプリント板等に実
装するに際して接合用半田に金が混入して硬化あるいは
脆弱化することがなくなり、パッケージ実装に際しての
接合の信頼性が向上する。
装するに際して接合用半田に金が混入して硬化あるいは
脆弱化することがなくなり、パッケージ実装に際しての
接合の信頼性が向上する。
【図１】本発明の方法の一実施例の工程断面図である。
【図２】セラミックタイプ・フラットパッケージの一例
の模式断面図である。
の模式断面図である。
【図３】パッケージリード部の模式断面図である。
【図４】従来の予備半田方法の工程断面図である。
【図５】従来の予備半田後のパッケージリードの模式断
面図である。
面図である。
【図６】従来方法の問題点を示す図である。
１ セラミック容器 ２ パッケージリード ３ メタルキャップ ４ チップステージ ５ ヒートシンク ６ 鑞材 ７ 鉄ニッケル合金地金 ８ ニッケルめっき層 ９ 金めっき層 10 セラミック板 11 半田ペースト 12 パッケージ 13 第１の予備半田層 14 第２の予備半田層
Claims (1)
- 【請求項１】 リードの基部がパッケージの上面若しく
は下面の端面より内側に固着され該リードの先端部が該
パッケージの端面より外側に導出された構造を有し、該
リードの表面が金めっきされてなるフラットパッケージ
のリードに対する予備半田方法であって、該リードのパ
ッケージ端面から内側に位置する部分の少なくとも一部
領域からパッケージ端面の外側に位置する部分の少なく
とも一部の領域にわたってはんだペーストを塗布しリフ
ローして予備半田を行う第１の予備半田工程と、次いで
該リードのパッケージ端面から外側の部分にディップ法
により予備半田を行う第２の予備半田工程とを含むこと
を特徴とするフラットパッケージの予備半田方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2401509A JP2903711B2 (ja) | 1990-12-12 | 1990-12-12 | フラットパッケージの予備半田方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2401509A JP2903711B2 (ja) | 1990-12-12 | 1990-12-12 | フラットパッケージの予備半田方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04214657A JPH04214657A (ja) | 1992-08-05 |
| JP2903711B2 true JP2903711B2 (ja) | 1999-06-14 |
Family
ID=18511336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2401509A Expired - Lifetime JP2903711B2 (ja) | 1990-12-12 | 1990-12-12 | フラットパッケージの予備半田方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2903711B2 (ja) |
-
1990
- 1990-12-12 JP JP2401509A patent/JP2903711B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04214657A (ja) | 1992-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6189771B1 (en) | Method of forming solder bump and method of mounting the same | |
| JPH0410240B2 (ja) | ||
| JPS59155950A (ja) | 半導体装置用セラミックパッケージ | |
| US20060242825A1 (en) | Method of making a circuitized substrate | |
| JP3381593B2 (ja) | バンプ付電子部品の実装方法 | |
| JPH05175275A (ja) | 半導体チップの実装方法および実装構造 | |
| JP2903711B2 (ja) | フラットパッケージの予備半田方法 | |
| AU653945B2 (en) | Attaching integrated circuits to circuit boards | |
| JPH07288255A (ja) | はんだバンプの形成方法 | |
| CN101553091B (zh) | 印刷电路板及其制造工艺 | |
| JP2006237573A (ja) | 回路装置の製造方法 | |
| JP2637863B2 (ja) | 半導体装置 | |
| JPH09213702A (ja) | 半導体装置及び半導体装置の実装方法 | |
| JPH06232134A (ja) | 電子部品におけるバンプ電極の形成方法 | |
| JP2674789B2 (ja) | 端子ピン付き基板 | |
| CN216749608U (zh) | 一种贴片电容 | |
| JPH09219581A (ja) | 電子部品の実装方法 | |
| JPH05343593A (ja) | 接続端子 | |
| JP3024506B2 (ja) | Ｓｉチップとパッケージの接続方法 | |
| JP3468876B2 (ja) | プリント配線板およびその製造方法 | |
| US5537739A (en) | Method for electoconductively connecting contacts | |
| JPH10144850A (ja) | 接続ピンと基板実装方法 | |
| JPH0864717A (ja) | 回路部品の実装方法 | |
| JPH03181153A (ja) | 半導体集積回路装置 | |
| JPH04293297A (ja) | プリント配線板および半田付け方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990223 |