CN216749608U - 一种贴片电容 - Google Patents
一种贴片电容 Download PDFInfo
- Publication number
- CN216749608U CN216749608U CN202121792579.1U CN202121792579U CN216749608U CN 216749608 U CN216749608 U CN 216749608U CN 202121792579 U CN202121792579 U CN 202121792579U CN 216749608 U CN216749608 U CN 216749608U
- Authority
- CN
- China
- Prior art keywords
- electrode
- outer electrode
- tin
- capacitor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本实用新型公开了一种应用于半导体封装工艺的贴片电容，包括：电容陶瓷基体、内电极以及外电极，外电极为熔点大于250℃且能与焊料形成合金层的高熔点金属制成的金属层。本实用新型解决了半导体封装体在二次高温回流焊接过程中，因无铅焊料无法与外电极裸露的纯锡层结合，导致外电极锡层熔融为液态锡，从而导致产品内部因锡迁移造成元件短路，致使产品损坏的问题。
Description
技术领域
本实用新型涉及半导体技术领域，特别涉及使用金属焊料连接贴片电容并进行一体封装，且应用过程需要经过二次高温焊接的半导体封装体。
背景技术
在半导体器件封装技术领域，表贴电子元件组装，通常是在承载PCB板上印刷金属焊料，所述金属焊料通常是以锡为主的高熔点合金焊料。印刷完焊料后，表贴电子元件，再经过高温回流焊接制成。现有的表贴电子元件中贴片电容包括陶瓷基体以及外电极，其中，外电极包括内侧电极以及包裹于内侧电极外的外侧电极，外侧电极通常会使用6～10um厚的纯锡材料制成，纯锡的熔点为231.8℃。
贴片电容贴片完成后，由于贴片电容外电极与焊料形成的焊点润湿高度无法完全覆盖由纯锡制成的外电极，从而导致外电极层裸露。此外，贴片电容被封装于电路内部时，由于贴片电容与封装体属不同材质，无法完全紧密结合，从而导致贴片电容与封装体之间留有空隙。半导体封装体在使用过程中会经过二次高温回流焊接，传统无铅焊料所使用的回流焊接温度一般在250℃左右，时间通常为90s。封装后内部的贴片电容经过二次高温回流焊接，当贴片电容外电极裸露的纯锡层所承受的温度大于纯锡熔点的温度231.8℃时，外电极锡层熔融为液态，由于液态锡会向无法完全紧密结合的空隙处迁移，从而导致产品内部因锡迁移造成元件短路，致使产品损坏。
实用新型内容
本实用新型针对上述现有半导体封装体，在使用过程中因二次高温回流焊接导致贴片电容的外电极表面锡层熔化迁移的问题，提供了一种新的贴片电容外电极方案，以解决产品内部因锡迁移造成元件短路，致使产品损坏的问题。
为解决上述问题，本实用新型提供的技术方案如下：
一种贴片电容：包括电容陶瓷基体以及外电极，其中，所述外电极包括内侧电极以及包裹于所述内侧电极外的外侧电极，所述外侧电极为熔点大于250℃且能与焊料形成合金层的高熔点金属制成的金属层。
优选的，所述内侧电极为由为铜、银或铜合金制成的电极。
优选的，所述内侧电极为通过烧结工艺制成的电极。
优选的，所述外侧电极为镍、金或银制成。
优选的，所述外侧电极通过电镀或化学镀工艺制成的电极。
本实用新型相比现有技术，主要具有以下优点及有益效果：
电容的外侧电极由熔点大于250℃且能与焊料形成合金层的高熔点金属材料制成，在二次高温回流焊接时，贴片电容的外电极不会出现熔融现象，从而避免因外电极锡层发生熔融迁移而导致的产品损坏现象。
附图说明
图1为本实用新型电容切面示意图。
附图标记名称：
1、电容陶瓷基体；2、内侧电极；3、外侧电极。
具体实施方式
为了使本领域的技术人员更好地理解本实用新型的技术方案，以下将结合附图和具体实施方式对本实用新型的技术方案进行详细说明，但本实用新型的实施方式不局限于此。
如图1所示，本实用新型提供了一种应用于半导体封装工艺的贴片电容：包括电容陶瓷基体1以及外电极，其中，外电极包括内侧电极2以及包裹于内侧电极2外的外侧电极3，外侧电极3由熔点大于250℃且能与焊料形成合金层的高熔点金属材料制成的金属层，本实施例中，外侧电极由氨基磺酸镍制成的镀层，替代原有的纯锡层，在其它实施例中，外侧电极3为由镍、金或银制成的镀层。
本实用新型贴片电容的外侧电极3为熔点大于250℃的高熔点金属材料制成，其目的是为使得贴片电容的外侧电极表面不存在低熔点金属锡层，即使贴片电容焊接完成后贴片电容的外侧电极裸露在贴片电容所在的封装体内，经过二次高温回流也不会由于出现内部锡熔融迁移现象而导致产品损坏的问题。
以上公开的仅为本实用新型的优选实施例，但是本实用新型并非局限于此，任何本领域的技术人员在未脱离本实用新型的核心思想的前提下对本实用新型进行的若干修饰均应该落在本实用新型权利要求的保护范围之类。
Claims (5)
1.一种贴片电容，包括：电容陶瓷基体以及外电极，其中，所述外电极包括内侧电极以及包裹于所述内侧电极外的外侧电极，其特征在于：所述外侧电极为熔点大于250℃且能与焊料形成合金层的高熔点金属制成的金属层。
2.根据权利要求1所述的贴片电容，其特征在于：所述内侧电极为由铜、银或铜合金制成的电极。
3.根据权利要求1所述的贴片电容，其特征在于：所述内侧电极为通过烧结工艺制成的电极。
4.根据权利要求1所述的贴片电容，其特征在于：所述外侧电极为镍、金或银制成的镀层。
5.根据权利要求1所述的贴片电容，其特征在于：所述外侧电极通过电镀或化学镀工艺制成的电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202121792579.1U CN216749608U (zh) | 2021-08-03 | 2021-08-03 | 一种贴片电容 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202121792579.1U CN216749608U (zh) | 2021-08-03 | 2021-08-03 | 一种贴片电容 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN216749608U true CN216749608U (zh) | 2022-06-14 |
Family
ID=81907677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202121792579.1U Active CN216749608U (zh) | 2021-08-03 | 2021-08-03 | 一种贴片电容 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN216749608U (zh) |
-
2021
- 2021-08-03 CN CN202121792579.1U patent/CN216749608U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6292083B1 (en) | Surface-mount coil | |
| CN216749608U (zh) | 一种贴片电容 | |
| JP2008085108A (ja) | 接合構造体および電子装置 | |
| JP5537119B2 (ja) | 蓋体並びに蓋体の製造方法および電子装置の製造方法 | |
| CN101553091B (zh) | 印刷电路板及其制造工艺 | |
| JP2637863B2 (ja) | 半導体装置 | |
| JP2000077257A (ja) | アキシャルリード型電子部品及びアキシャルリード型電子部品実装回路基板装置 | |
| JPH0864717A (ja) | 回路部品の実装方法 | |
| JP4368081B2 (ja) | チップ部品を実装した回路装置 | |
| JP4174407B2 (ja) | 電子部品収納用パッケージ | |
| JPS59993A (ja) | 金属板電極接合方法 | |
| JPH04302116A (ja) | 基台付きチップ型電子部品 | |
| JP7349317B2 (ja) | チップ部品およびチップ部品の製造方法 | |
| JP4828980B2 (ja) | 接合部材及びその製造方法ならびに接合構造体及び基体の接続方法 | |
| JP3606215B2 (ja) | 電子部品への端子板部材の取付方法 | |
| JP4747644B2 (ja) | 電子部品およびその実装構造 | |
| JP2903711B2 (ja) | フラットパッケージの予備半田方法 | |
| JP2586379B2 (ja) | チップ型電子部品 | |
| JPH0528752Y2 (zh) | ||
| US20040021219A1 (en) | Method of mounting integrated circuit die in a package using a solder preform having isolatable portions | |
| JP3468876B2 (ja) | プリント配線板およびその製造方法 | |
| TWI236756B (en) | Flip-chip bonding process and package process | |
| JPS61141156A (ja) | 半導体素子 | |
| JP2002368038A (ja) | フリップチップ実装方法 | |
| JPH05259632A (ja) | プリント配線板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |