JP4368081B2 - チップ部品を実装した回路装置 - Google Patents

チップ部品を実装した回路装置 Download PDF

Info

Publication number
JP4368081B2
JP4368081B2 JP2001384193A JP2001384193A JP4368081B2 JP 4368081 B2 JP4368081 B2 JP 4368081B2 JP 2001384193 A JP2001384193 A JP 2001384193A JP 2001384193 A JP2001384193 A JP 2001384193A JP 4368081 B2 JP4368081 B2 JP 4368081B2
Authority
JP
Japan
Prior art keywords
circuit device
chip component
solder
film
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001384193A
Other languages
English (en)
Other versions
JP2003188041A (ja
Inventor
優助 五十嵐
則明 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001384193A priority Critical patent/JP4368081B2/ja
Publication of JP2003188041A publication Critical patent/JP2003188041A/ja
Application granted granted Critical
Publication of JP4368081B2 publication Critical patent/JP4368081B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Details Of Resistors (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はチップ部品およびそれを実装した回路装置に関し、特に、回路装置を実装基板にリフローする工程に於いて回路装置が破損してしまうのを防止できるチップ部品およびそれを実装した回路装置に関するものである。
【0002】
【従来の技術】
チップ抵抗やチップコンデンサ等の受動部品は、外部との電気的接続が考慮されて、その両端には厚膜電極または薄膜電極を有する。そして、半田等の導電ペーストを用いて、これら受動部品は実装基板に実装される。
【0003】
また従来は、プリント基板等のインターポーザにチップ抵抗や半導体素子を実装して、回路装置を形成していた。しかし、このインターポーザは本来不必要な材料である。従って、インターポーザを採用した回路装置は、薄型化・軽量化が難しい問題点を有していた。更に、プリント基板等をインターポーザとして使用した場合、半導体素子等から発せられる熱の放熱性が悪い問題もあった。
【0004】
そこで本出願人は、実装基板を不要にした軽量・薄型の回路装置を開発した。プリント基板等のインターポーザを不要にすることにより、回路装置の放熱性を向上することが可能になった。以下に、実装基板を不要にした回路装置10の構成を説明する。
【0005】
図4を参照して、実装基板を不要にした回路装置10の構成を説明する。図4は回路装置10の断面図であり、図4(B)はチップ部品12Bが実装される部分の拡大図である。
【0006】
回路装置10は、導電パターン11と、導電パターン11の表面に形成されたメッキ膜14と、メッキ膜14の上部に実装された半導体素子12Aと、導電パターン11上に半田15Bを介して実装されたチップ部品12Bと、半導体素子12Aと導電パターン11との電気的接続を行う金属細線15Aと、上記要素を被覆し且つ全体を支持する絶縁性樹脂13と、導電パターン11の裏面に形成される接続電極16とから構成されている。
【0007】
上記した回路装置10を構成する各要素の説明を行う。
【0008】
導電パターン11としては、Cuを主材料とした導電箔、Alを主材料とした導電箔、またはFe−Ni等の合金から成る導電箔等を用いることができる。もちろん他の導電材料でも可能であり、特にエッチングできる導電材、レーザで蒸発する導電材が好ましい。
【0009】
半導体素子12Aとしては、例えば、半導体ベアチップが採用される。そして、半導体素子12Aはフェイスアップで固着され、金属細線15Aを介して導電パターン11Bとの電気的接続が行われている。
【0010】
絶縁性樹脂13としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂は、金型を用いて固める樹脂、ディップ、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。本発明に於いて、絶縁性樹脂13は半導体素子等を封止すると同時に、回路装置全体を支持する働きも有する。
【0011】
図4(B)を参照して、チップ部品12Bの説明を行う。チップ部品12Bとしてはチップ抵抗、チップコンデンサ、コイル等を採用することができる。そして、チップ部品12Bは半田を介して導電パターン11に固着されている。
【0012】
チップ部品12Bの両端には、チップ部品12Bとの接着性が考慮されてAg膜18Aが形成される。更に、半田耐熱向上のために、Ag膜18Aの表面にはNi膜18Bが形成される。更にまた、半田濡れ性を向上させるために、電極の最外殻にはSn膜18Cが形成される。このように、チップ部品12Bの電極は、3層構造となっている。斯かる構造をとることにより、良好に半田付けを行うことが可能となる。
【0013】
図5を参照して、チップ部品12Bの電極の具体的な形状を説明する。図5(A)は電極として厚膜型端子電極を有するチップ部品12Bの斜視図であり、図5(B)は電極として薄膜型端子電極を有するチップ部品12Bの斜視図である。
【0014】
具体的に、チップ部品12Bがチップコンデンサの場合、Ag膜18Aの厚さは20〜140μmであり、Ni膜18Bの厚さは1〜6μmであり、Sn膜18Cの厚さは2〜10μmである。
【0015】
そして、チップ部品12Bがチップ抵抗の場合、Ag膜18Aの厚さは10〜20μmであり、Ni膜18Bの厚さは3〜10μmであり、Sn膜18Cの厚さは3〜10μmである。
【0016】
上記に於いて、Ag膜18Aの材料としてはAgの他に、Agを含む合金等を用いる場合もある。また、Ni膜18Bの材料としてはNiの他にNiを含む合金を用いる場合もある。また、Sn膜18Cの材料としては、Snの他に半田、Ag合金等を用いる場合もある。
【0017】
上記の様な構成を有するチップ部品12Bは、半田15Bを用いて導電パターン11に実装される。ここで用いる半田15Bとしては高温半田が採用される。具体的に、高温半田の組成は例えば95Pb−5Snである。ここで、(95Pb−5Sn)とは、Pbの重量比が95%でありSnの重量比が5%であることを意味する。この様な組成を有する高温半田の固相線温度は、例えば270℃である。
【0018】
外部電極16について説明を行う。外部電極16は導電パターン11の裏面に形成され、回路装置10が実装される実装基板との電気的接続を行う。外部電極16は半田で形成され、その組成は例えば40Pb−60Snである。従って、接続電極16Cを構成する半田の固相線温度は、例えば183℃である。
【0019】
回路装置10は、リフローによって接続電極16を融解することにより、実装基板に実装される。リフロー時の温度は、接続電極16を完全に融解させるために、外部電極16を構成する半田の固相線温度よりも高い温度である。具体的にその温度は、例えば220℃である。
【0020】
以上にて説明したように、チップ部品12Bを導電パターン11に実装するために使用する半田15Bの固相線温度は、例えば300℃と高い。それに対して、外部電極16を構成する半田の固相線温度は183℃であり、半田15Bの固相線温度よりも低い。従って、回路装置10を約220℃の温度でリフローしても、半田15Bは融解しない。
【0021】
図6のグラフを参照して、半田のPbとSnとの割合と、固相線温度・液相線温度との関係を説明する。同グラフに於いて、点線で示されるのは固相線温度の変化であり、実線で示されるのは液相線温度の変化である。
【0022】
ここで、固相線温度とは物体が溶解を始める温度であり、液相線温度とは物体が完全に溶解して液相となる温度である。そして、固相線温度と液相線温度の間の温度に於いては、物体は固相と液相が入り混じった状態となっている。
【0023】
同グラフからも明らかなように、Pbの重量割合が大きい半田の固相線温度および液相線温度は高い。それに対して、60Pb−40Snの半田の固相線温度および液相線温度は、183Cであり非常に低い。また、60Pb−40Snの半田は、固相線温度と液相線温度が共に183Cであるので、この温度を境にして半田は固相から液相に変化することになる。
【0024】
【発明が解決しようとする課題】
しかしながら、Sn膜18Cを最外殻に有するチップ部品を半田15Bを介して導電パターン11に実装すると、チップ部品の最外殻メッキ層であるSnと接続半田との界面付近で共晶型合金が形成されてしまう。すなわち、回路装置10を約220℃の温度でリフローにより基板に実装する際に、このSn/Pb共晶型合金の部分は融解してしまう。この共晶型合金の部分は、融解することにより体積が膨張する。従って、絶縁性樹脂13にクラックが発生したり、他の接合界面を剥離させたりしてしまう問題があった。
【0025】
回路装置10では、Cuを主材料とする導電パターン11上にチップ部品12Bが固着されている。ここで、Cuは熱の伝導性が非常に良い材料である。従って、リフロー時の熱が、導電パターン11を介して共晶型合金の部分に容易に到達してしまうのも、上記のような問題が発生してしまう原因の1つである。
【0026】
また、従来例の説明では、実装基板を不要とした構成を有する回路装置10について説明を行った。しかし、実装基板を使用するタイプの回路装置でも上記のような問題が発生する場合がある。
【0027】
従って、本発明の目的は、チップ部品12Bと半田15Bとの界面に共晶型合金が形成されない回路装置10を提供するのが目的である。
【0028】
【課題を解決するための手段】
本発明のチップ部品は、前述した課題に鑑みて成され、請求項1の発明のチップ部品は、メタル端子と、前記メタル端子を保護するNi膜とから形成される電極を両端に有することを特徴とする。
【0029】
請求項2の発明のチップ部品は、メタル端子と、前記メタル端子を保護するNi膜とから形成される電極を両端に有するチップ部品であり、前記Ni膜を前記チップ部品の電極の最外殻とすることにより、前記チップ部品を半田を用いて実装する際に、前記チップ部品の電極と前記半田とで金属間化合物が形成され、前記金属間化合物の固相線温度は、リフロー時の温度よりも高いことを特徴とする。
【0030】
請求項3の発明のチップ部品は、請求項1または請求項2の発明に於いて、前記チップ部品は、コンデンサ、抵抗またはコイルであることを特徴とする。
【0031】
請求項4の発明のチップ部品は、請求項1〜請求項3のいずれかの発明に於いて、前記メタル端子は、Agを主体とする材料から形成されることを特徴とする。
【0032】
請求項5の発明のチップ部品は、請求項1〜請求項4のいずれかの発明に於いて、前記Ni膜は、Niを主体とする材料から形成されることを特徴とする。
【0033】
請求項6の発明の回路装置は、請求項1〜請求項5のいずれか一項記載のチップ部品と、前記チップ部品が実装される導電パターンと、前記チップ部品と前記導電パターンとの電気的接続を行う半田と、前記チップ部品を被覆し且つ全体を支持する絶縁性樹脂とを有することを特徴とする。
【0034】
請求項7の発明の回路装置は、請求項6の発明に於いて、前記半田には、塩素換算で0.7%以上のフラックスが添加されることを特徴とする。
【0035】
請求項8の発明の回路装置は、請求項7の発明に於いて、前記フラックスは、ロジン系フラックスまたは水溶性フラックスであることを特徴とする。
【0036】
請求項9の発明の回路装置は、請求項1〜請求項5のいずれか一項記載のチップ部品と、前記チップ部品が実装される導電パターンが表面に形成された基板と、前記チップ部品と前記導電パターンとの電気的接続を行う半田と、前記チップ部品を被覆し、全体を支持する絶縁性樹脂とを有することを特徴とする。
【0037】
請求項10の発明の回路装置は、請求項9の発明に於いて、前記基板は、絶縁金属基板、プリント基板、セラミック基板、またはアルミナ基板であることを特徴とする。
【0038】
請求項11の発明の回路装置は、請求項9または請求項10の発明に於いて、前記半田には、塩素換算で0.7%以上のフラックスが添加されることを特徴とする。
【0039】
請求項12の発明の回路装置は、請求項11の発明に於いて、前記フラックスは、ロジン系フラックスまたは水溶性フラックスであることを特徴とする。
【0040】
チップ部品の電極の最外殻にNi膜を採用することにより、固相線温度の低い共晶型合金の形成を防止することができる。共晶型合金が生成されなければ、回路装置を実装基板に実装する際のリフロー時に、半田と母材との接合部が融解しない。従って、リフロー時に共晶型合金が融解して、絶縁性樹脂にクラックが発生してしまうのを防止することができる。
【0041】
更に、チップ部品を導電パターンに実装する際に使用する半田に多量のフラックスを添加することにより、Niの半田付け性を向上させることができる。
【0042】
【発明の実施の形態】
本発明に斯かる回路装置10について、図1を参照しながら説明する。図1(A)は回路装置10の断面図であり、図1(B)はチップ部品12Bが実装される部分の拡大図である。尚、従来例と同じ番号を付した部分は同一物を表している。
【0043】
図1(A)を参照して、本発明に係る回路装置10は、導電パターン11と、導電パターン11の表面に形成されたメッキ膜14と、メッキ膜14の上部に実装された半導体素子12Aと、導電パターン11上に半田15Bを介して実装されたチップ部品12Bと、半導体素子12Aと導電パターン11Bとの電気的接続を行う金属細線15Aと、上記要素を被覆し且つ全体を支持する絶縁性樹脂13と、導電パターン11の裏面に形成される外部電極16とから構成されている。
【0044】
上記したように、本発明に斯かる回路装置10の構造は基本的に従来例と同一である。本発明の特徴とする部分は、チップ部品12Bの電極の構造にある。従って、本実施の形態ではこの点についてのみ説明を行う。
【0045】
図1(B)を参照して、チップ部品12Bの両端の電極には、チップ部品12Bとの接着性が考慮されてAg膜18Aが形成される。更に、半田中へのAgの拡散を防止するために、Ag膜18Aの表面にはNi膜18Bが形成される。
【0046】
本発明のポイントは、チップ部品12Bの電極がAg膜18AとNi膜18Bとから構成されることにある。つまり、従来例のSn膜18Cを除去した構造と成っており、電極の最外殻はNi膜18Bで形成される。この様なチップ部品12Bを半田15Bを用いて実装することにより、Ni膜18Bと半田15Bとの界面には合金化合物が形成される。
【0047】
この合金化合物は、従来のチップ部品の電極と半田とで形成されていたSn/Pb共晶型合金とは性質が異なるものである。従来に於いて形成されたSn/Pb共晶型合金は、固相線温度が低いために、リフロー時の温度(例えば220℃)で融解してしまう。それに対して、Ni膜18Bと半田15Bとの界面に形成される合金化合物は、固相線温度が約400℃と非常に高く、リフロー時の温度(例えば220℃)でも融解しない。従って、リフロー時の加熱による樹脂のクラック発生や界面剥離等の問題は発生しない。
【0048】
図2を参照して、本発明に斯かるチップ部品12Bの電極の具体的な形状を説明する。図2(A)は電極として厚膜型端子電極を有するチップ部品12Bの斜視図であり、図2(B)は電極として薄膜型端子電極を有するチップ部品12Bの斜視図である。
【0049】
具体的に、チップ部品12Bがチップコンデンサの場合、Ag膜18Aの厚さは20〜140μmであり、Ni膜18Bの厚さは1〜6μmである。
【0050】
そして、チップ部品12Bがチップ抵抗の場合、Ag膜18Aの厚さは10〜20μmであり、Ni膜18Bの厚さは3〜10μmである。
【0051】
上記に於いて、Ag膜18Aの材料としてはAgの他に、Agを含む合金等を用いる場合もある。また、Ni膜18Bの材料としてはNiの他にNiを含む合金を用いる場合もある。
【0052】
半田15Bに添加するフラックスについて説明する。本発明では、半田付け性が悪いNi膜18Bと半田15Bとの拡散を促すためにフラックスを用いている。フラックスを使用することにより、Ni膜18Bの表面に形成される酸化膜を除去することができる。更に、半田付け時のNi膜18Bの再酸化をも防止することができる。
【0053】
ここで用いるフラックスの種類は、大きく分けて2つある。1つはロジン系フラックスであり、もう1つは水溶性フラックスである。ロジン系フラックスは、ロジン系樹脂を含み、半田付け後に洗浄を行うタイプのフラックスである。そしてこのロジン系フラックスには、活性剤としてカルボン酸類やアミンハロゲン化塩が加えられる。
【0054】
水溶性フラックスは、溶剤に非イオン系界面活性剤を溶融したもので、半田付け後の残渣は温水で洗浄除去が可能である。活性剤としてはアミン酸塩等が使用される。
【0055】
通常の場合、半田に含まれるフラックスの量は、例えば塩素換算で0.3%程度である。しかし本発明の場合、Ni膜18Bの半田付け性の悪さが考慮されて多量のフラックスが使用される。具体的に、本発明において使用するフラックスの量は、例えば塩素換算で0.7%程度である。このように多量のフラックスを使用することにより、Ni膜18Bの半田付け性を向上させることができる。
【0056】
以上の説明に於いては、PbとSnとから構成される半田を用いて説明を行った。しかし環境への配慮から、Pbを用いない半田が使用されるようになった。このようにPbを使用しない半田を、一般的に鉛フリー半田という。本発明に於いても、鉛フリー半田を使用することが可能である。具体的に、鉛フリー半田の組成としては、Sn−58Bi、Sn−Ag−Bi、Sn−2Ag−7.5Bi−0.5Cu、Sn−Ag−Cu−In、Sn−3.5AgおよびSn−Ag−Cu等が挙げられる。
【0057】
図3を参照して、プリント基板21等のインターポーザを用いた回路装置20について説明を行う。図3(A)は回路装置20の断面図であり、図3(B)は図3(B)はチップ部品12Bが実装される部分の拡大図である。
【0058】
図3(A)を参照して、本発明に係る回路装置20は、プリント基板21と、プリント基板21上に形成された導電パターン11と、導電パターン11の表面に形成されたメッキ膜14と、メッキ膜14の上部に実装された半導体素子12Aと、導電パターン11上に半田15Bを介して実装されたチップ部品12Bと、半導体素子12Aと導電パターン11Bとの電気的接続を行う金属細線15Aと、上記要素を被覆する絶縁性樹脂13と、プリント基板21の裏面に形成される外部電極16とから構成されている。
【0059】
このように、回路装置20の構成はプリント基板21以外の構成は回路装置10と同様である。ここでプリント基板の替わりに絶縁金属基板、セラミック基板またはアルミナ基板を使用することが可能である。
【0060】
回路装置20は、外部電極16と半田15Bとの間にプリント基板21を有する。従って、基板を不要にした回路装置10と比較すると、リフロー時に半田15Bに伝わる熱量は少ない。それにもかかわらず、従来に於いては、半田15BとSn膜18Cとで形成された共晶型合金が、リフロー時に融解してしまう問題が発生していた。
【0061】
このような問題も、回路装置10と同じように、Ni膜18Bを半田15Bで直接半田付けすることによって解決することができる。
【0062】
チップ部品12Bの形状は、回路装置10の場合と同様である。また半田15Bに添加されるフラックスの種類およびその量も、回路装置10の場合と同様である。従ってこれらの説明は省略する。
【0063】
【発明の効果】
本発明のチップ部品およびそれを実装した回路装置によれば、以下に示すような効果を奏することができる。
【0064】
第1に、チップ部品の電極の最外殻をNi膜で形成することにより、半田を用いてチップ部品を導電パターンに実装する際に、半田とNi膜との界面に金属間化合物を生成することができる。この金属間化合物は、固相線温度が非常に高い物質である。従って、チップ部品が実装された回路装置をリフローで基板に実装する際に、共晶型合金が融解して回路装置が破損してしまうのを防止することができる。
【0065】
第2に、半田に多量のフラックスを添加することにより、チップ部品の電極のNi膜表面に形成された酸化膜を除去することができる。従って、Ni膜の半田付け性を向上させ、半田とチップ部品との結合を強固にすることができる。
【0066】
第3に、従来のチップ部品の電極はAg膜、Ni膜およびSn膜とで形成されていたが、本発明に斯かるチップ部品の電極はAg膜およびNi膜のみで形成されている。従って、チップ部品の構造を簡素化することができる。
【図面の簡単な説明】
【図1】本発明に斯かるチップ部品およびそれを実装した回路装置を説明する図である。
【図2】本発明に斯かるチップ部品の電極の形状を説明する図である。
【図3】本発明に斯かるチップ部品およびそれを実装した回路装置を説明する図である。
【図4】従来の回路装置を説明する図である。
【図5】従来の回路装置に実装するチップ部品の電極の形状を説明する図である。
【図6】半田の組成と、固相線温度および液相線温度との関係を示すグラフである。
【符号の説明】
10 回路装置
11 導電パターン
12B チップ部品
15B 半田
18A Ag膜
18B Ni膜

Claims (6)

  1. 複数の導電パターンと、前記複数の導電パターンの内の第1の導電パターンと、前記第1の導電パターンと電気的に接続された半導体素子と、前記複数の導電パターンの内の一対の第2の導電パターンと前記一対の第2の導電パターンに、両端に位置する電極が第1の半田を介して電気的に接続されて実装されたチップコンデンサまたはチップ抵抗から成るチップ部品と、前記導電パターン、前記半導体素子、前記チップ部品および前記第1の半田を被覆した絶縁性樹脂から成る封止部と、前記封止部の裏面に設けられ、第2の半田を設けるための、前記封止部の裏面に位置する電極とを有するチップ部品を実装した回路装置であり、
    前記チップ部品の前記両端に位置する電極には、最表面にNi膜が設けられ、前記第1の半田と前記Ni膜との界面は、前記Niと前記第1の半田との金属間化合物が形成され、
    前記金属間化合物は、前記第2の半田の溶融時の温度よりも高い融点であり前記回路装置がリフローされる際に溶融しない事を特徴としたチップ部品を実装した回路装置。
  2. 前記導電パターンの裏面が、前記封止部の裏面に位置する電極である請求項1に記載のチップ部品を実装した回路装置。
  3. 前記複数の導電パターンは、プリント基板上に設けられ、前記導電パターンの裏面が、前記プリント基板の裏面に設けられた電極である請求項1に記載のチップ部品を実装した回路装置。
  4. 前記プリント基板の代わりに、金属基板、セラミック基板またはアルミナ基板が用いられる請求項3に記載のチップ部品を実装した回路装置。
  5. チップ部品に設けられた前記Ni膜の下層にはAg膜が設けられる請求項1、請求項2、請求項3または請求項4に記載のチップ部品を実装した回路装置。
  6. 前記金属間化合物は、固相線温度が約400度である請求項1または請求項2に記載のチップ部品を実装した回路装置。
JP2001384193A 2001-12-18 2001-12-18 チップ部品を実装した回路装置 Expired - Fee Related JP4368081B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001384193A JP4368081B2 (ja) 2001-12-18 2001-12-18 チップ部品を実装した回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001384193A JP4368081B2 (ja) 2001-12-18 2001-12-18 チップ部品を実装した回路装置

Publications (2)

Publication Number Publication Date
JP2003188041A JP2003188041A (ja) 2003-07-04
JP4368081B2 true JP4368081B2 (ja) 2009-11-18

Family

ID=27593980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001384193A Expired - Fee Related JP4368081B2 (ja) 2001-12-18 2001-12-18 チップ部品を実装した回路装置

Country Status (1)

Country Link
JP (1) JP4368081B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005095977A (ja) * 2003-08-26 2005-04-14 Sanyo Electric Co Ltd 回路装置
JP5126379B2 (ja) 2011-03-25 2013-01-23 株式会社村田製作所 チップ部品構造体
JP5532087B2 (ja) * 2012-08-06 2014-06-25 株式会社村田製作所 実装構造

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6216899A (ja) * 1985-07-15 1987-01-26 Asahi Kagaku Kenkyusho:Kk 水溶性フラツクス
JPH0434702U (ja) * 1990-07-16 1992-03-23
JPH0590953U (ja) * 1992-05-07 1993-12-10 株式会社大真空 表面実装型電子部品
JPH07195190A (ja) * 1994-01-06 1995-08-01 Senju Metal Ind Co Ltd 高温はんだ
JPH0864925A (ja) * 1994-08-23 1996-03-08 Mitsubishi Materials Corp チップ型電子部品及びその実装方法
JP3177197B2 (ja) * 1996-10-18 2001-06-18 昭和電工株式会社 はんだペースト
JPH11214592A (ja) * 1998-01-21 1999-08-06 Hitachi Ltd 半導体装置および電子装置
JPH11221694A (ja) * 1998-02-06 1999-08-17 Hitachi Ltd 鉛フリーはんだを用いた実装構造体およびそれを用いた実装方法
JPH11317423A (ja) * 1998-05-01 1999-11-16 Furukawa Electric Co Ltd:The 半導体装置
JP2000277895A (ja) * 1999-01-21 2000-10-06 Furukawa Electric Co Ltd:The 半田接合方法

Also Published As

Publication number Publication date
JP2003188041A (ja) 2003-07-04

Similar Documents

Publication Publication Date Title
KR0144805B1 (ko) 개선된 고온 특성을 갖는 주석-비스무트 납땜 연결 및 그 형성 공정
US5221038A (en) Method for forming tin-indium or tin-bismuth solder connection having increased melting temperature
KR100758760B1 (ko) 회로 장치 및 그 제조 방법
US6307160B1 (en) High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method
JP2516326B2 (ja) 3元はんだ合金、集積回路チップを回路パタ―ンが形成された基板に電気接続する方法及び集積回路チップモジュ―ル
JP4200325B2 (ja) 半田接合用ペーストおよび半田接合方法
JP3477692B2 (ja) 電子部品
WO2002087296A1 (fr) Carte de circuit imprime, procede de montage de cette carte de circuit imprime et dispositif electronique utilisant cette derniere
JP2003117681A (ja) はんだペースト、および端子間の接続構造
JP2967666B2 (ja) チップ型電子部品
JP4368081B2 (ja) チップ部品を実装した回路装置
JP2001274539A (ja) 電子デバイス搭載プリント配線板の電極接合方法
JP2002120086A (ja) 無鉛はんだ及びその製造方法
JP4812429B2 (ja) 回路装置の製造方法
US6818988B2 (en) Method of making a circuitized substrate and the resultant circuitized substrate
JP2005072173A (ja) 電子部品およびソルダペースト
JPH07118498B2 (ja) 電気的接合部
WO2000075940A1 (fr) Composant electronique, appareil dans lequel est monte ce composant et procede de fabrication de cet appareil
JPH0417994A (ja) はんだ組成物
JP2002164246A (ja) 電子部品
JP2003198116A (ja) はんだ付け方法および接合構造体
JP3468876B2 (ja) プリント配線板およびその製造方法
JPH05259632A (ja) プリント配線板およびその製造方法
JP2960504B2 (ja) ロータリートランス
JP2005296960A (ja) 金属表面処理剤、金属表面処理方法、はんだ接合剤、はんだペースト及び半導体電子部品の実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041215

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090825

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees