JP2003198116A - はんだ付け方法および接合構造体 - Google Patents
はんだ付け方法および接合構造体Info
- Publication number
- JP2003198116A JP2003198116A JP2001400696A JP2001400696A JP2003198116A JP 2003198116 A JP2003198116 A JP 2003198116A JP 2001400696 A JP2001400696 A JP 2001400696A JP 2001400696 A JP2001400696 A JP 2001400696A JP 2003198116 A JP2003198116 A JP 2003198116A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier metal
- metal layer
- base material
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
- B23K35/007—Interlayers, transition pieces for metallurgical bonding of workpieces at least one of the workpieces being of copper or another noble metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
を基板にはんだ付けする場合に起こるはんだ付け部の劣
化を防止し、十分な耐熱疲労強度を得る。 【解決手段】 基板1に形成された電極と、電子部品の
電極との少なくとも一方において、Cuを含む材料から
成る母材3aを被覆するようにバリアメタル層9bを設
け、SnおよびZnを含むはんだ材料をこれら電極間に
供給して、はんだ材料を溶融状態でバリアメタル層9b
と接触させ、凝固させることにより電子部品7の電極と
基板の電極との間をはんだ付けする。
Description
材にはんだ付けする方法に関し、より詳細には電子回路
基板の製造プロセスにおいて、基板に形成されたランド
と電子部品の電極(例えばリード)とをはんだ付けする
方法に関する。更に、本発明はこのようなはんだ付け方
法により得られる接合構造体、より詳細には電子回路基
板に関する。
路基板の製造プロセスにおいて、電子部品を基板に実装
するため、より詳細には、電子部品から引き出されたリ
ードと基板に形成されたランドとを電気的および物理的
に接合するために用いられる方法の1つとしてリフロー
はんだ付け方法が知られている。
ず、基板に形成された配線パターンの一部であるランド
上に、いわゆるクリームはんだ(図示せず)をスクリー
ン印刷法により供給する。クリームはんだは、通常、は
んだ材料から成るはんだ粉末と、ロジン、活性剤および
溶剤から成るフラックスとが混合されて構成される。そ
の後、該電子部品から引き出されたリードが、接合され
るべきランド上に配置されたクリームはんだと付着する
ようにして、電子部品を基板の所定の箇所に配置する。
このようにして電子部品がクリームはんだを介して配置
された基板を、用いるはんだ材料の融点以上の温度で熱
処理することにより、フラックスを活性化させ、クリー
ムはんだ中のはんだ粉末を構成するはんだ材料を一旦溶
融させると共に、クリームはんだ中のフラックスなどの
他の成分を蒸発(または揮発)させる。次いで、これを
冷却(または放冷)することにより、溶融したはんだ材
料を凝固させる。凝固したはんだ材料は、電子部品のリ
ードと基板のランドとの間の接合部を形成し、これらを
電気的および物理的に接合する。接合部には、はんだ材
料以外のフラックスなどの他の成分が存在し得るが、こ
のような他の成分は熱処理時においてはんだ材料と相分
離するので接合部の内部には存在せず、接合部表面にわ
ずかに残留し得る程度である。これにより、実質的には
んだ材料から成る接合部(またははんだ付け部)によっ
て電子部品が基板に実装された電子回路基板が得られ
る。
特に、共晶組成を有するもの(以下、単にSn−Pb共
晶材料とも言う)が一般的に使用されている。Sn−P
b系材料の共晶組成は、Sn−37Pb組成(即ち、3
7重量%のPbおよび残部(63重量%)のSnから成
る組成)であり、この共晶組成においてSn−Pb系材
料は183℃の融点を有することが知られている。
子回路基板を備える電子機器の廃棄処理法が問題視され
始め、はんだ材料に含まれる鉛(Pb)による地球環境
や人体への影響が懸念されている。このため、はんだ材
料として従来使用されて来たSn−Pb系材料に代え
て、鉛を含まないはんだ材料、即ち、鉛フリーはんだ材
料を使用しようとする動きがあり、その実用化が図られ
ている。
組成を有する材料が提案されているが、その1つにSn
−Zn系材料がある。近年の研究の結果、Sn−Zn系
材料の共晶組成は、おおよそSn−9Zn組成(即ち、
9重量%のZnおよび残部(91重量%)のSnから成
る組成)であり、この共晶組成においてSn−Zn系材
料は199℃の融点を有することが判って来た。
び既存のはんだ付け方法の適用を考慮すれば、鉛フリー
はんだ材料の融点は、電子部品を損傷しない程度に十分
に低く、従来のSn−Pb系材料の融点に比較的近いこ
とが望ましい。上記のようなSn−Zn系材料の融点
は、例えばSn−Ag系材料などの他の鉛フリーはんだ
材料の融点よりも低く、Sn−Pb系材料の融点に比較
的近いことから、Sn−Zn系材料はSn−Pb系材料
の代替候補として有力視され得る。
Zn系材料を用いることにより、電子部品の熱損傷を回
避しつつ電子部品を基板にはんだ付けできるという利点
があるが、これにより得られた電子回路基板を高温条件
下における連続使用試験に付した結果、基板のランドと
電子部品のリードとの間の接合部が劣化し、十分な耐熱
疲労強度が得られないことが判った。
(Zn)が、ランドおよびリードの材料として使用され
ている銅(Cu)と接触し、接合部とランドとの間およ
び接合部とリードとの間の接合界面にCu−Znから成
る金属間化合物を形成することによると考えられる。
リフローはんだ付け方法において、Sn−Pb系材料に
代えてSn−Zn系材料から成るはんだ粉末を含むクリ
ームはんだを用いて、電子部品を基板にはんだ付けした
電子回路基板80について説明する。
1に形成されたランド63と、電子部品67から引き出
されたリード69とが接合部65を介して電気的および
機械的に接合される。ランド63は、一般的にはCuか
ら成り、配線パターンと一体的に形成され得る。また、
リード69は、一般的にはCuから成る母材69aが、
Sn−Pb共晶材料から成るめっき69bで被覆されて
成る。接合部65は、クリームはんだが熱処理されて成
るものであり、上述のように、はんだ粉末に由来するは
んだ材料で実質的に構成される。
についても鉛フリー化が進められているが、現状のよう
な過渡期においては未だSn−Pb系材料が用いられて
いる場合がある。
直接接触しているので、ランド63を構成するCuがは
んだ材料中に拡散してZnと結合し、この接触界面にて
Cu−Znから成る金属間化合物73を形成する。
だ材料が溶融すると共に、熱処理温度よりも低い融点を
有するSn−Pb共晶材料から成るめっき69bもまた
溶融し、溶融状態のはんだ材料と接触するめっき69b
の部分は、はんだ材料中に溶融拡散していく。このた
め、リード69のめっき69bが部分的に剥げて、母材
69aが溶融状態のはんだ材料と直接に接触するように
なる。従って、上記と同様にしてリード69の母材69
aを構成するCuがはんだ材料中に拡散してZnと結合
し、この接触界面にてCu−Znから成る金属間化合物
71を形成する。
付けした基板を高温条件下に長時間配置すると、より多
くのCuが接合部(またははんだ材料)中へ拡散してC
u−Znから成る金属間化合物71および73の形成が
進む。やがて、はんだ材料中のZnの全てが、Cu−Z
nから成る金属間化合物の形成に消費されると、次い
で、金属間化合物の形成に寄与せずに残っているCuお
よび/またはCu−Zn金属間化合物を構成しているC
uがはんだ材料中へ拡散し、このCuの拡散により生じ
たボイドへとはんだ材料中のSnが拡散移動するとい
う、相互拡散が起こる。このような現象が生じることに
より、接合部の劣化を招くと考えられる。
成るはんだ粉末を含むクリームはんだを用いる場合であ
っても、ランドおよび/またはリードの材料として使用
されている銅(Cu)が接合部中に拡散して、Sn−P
b系材料に含まれるスズ(Sn)と結合することによ
り、接合部とランドおよび/またはリードとの間の接合
界面にSn−Cuから成る金属間化合物を形成し得る。
しかし、Sn−Cuから成る金属間化合物は安定である
ので、高温条件下での連続使用にも耐え得る。よって、
Sn−Cuから成る金属間化合物が形成されても、Cu
−Znから成る金属間化合物の場合のような接合部の劣
化の問題は生じなかったものと考えられる。
は、Cuの他にもFe−42Ni合金材料(即ち、42
重量%のNiと残部(58重量%)のFeから成る組成
を有する合金材料)が用いられる場合がある。この場合
には、リード69のめっき69bがはんだ材料中に溶融
拡散して母材69aとはんだ材料が直接接触してもリー
ド69と接合部65との界面にはCu−Znから成る金
属間化合物71は形成されない。しかし、Cuから成る
ランド63と接合部65との界面には依然としてCu−
Znから成る金属間化合物73が形成されるので、得ら
れた電子回路基板を高温条件下における連続使用試験に
付した際には接合部の劣化が起こり、十分な耐熱疲労強
度が得られないという問題は避けられない。
述したが、SnおよびZnを少なくとも含む他のはんだ
材料についても同様の問題が起こり得る。
Zn系材料などのSnおよびZnを含むはんだ材料を用
いて電子部品を基板にはんだ付け(または接合)する場
合に特有の問題である、高温条件下での連続使用による
はんだ付け部(または接合部)の劣化を効果的に防止す
ることができ、十分な耐熱疲労強度を得ることのできる
はんだ付け方法およびこれにより得られる電子回路基板
を提供することにある。
れば、Sn−Zn系材料などのSnおよびZnを含むは
んだ材料を用いて第1の部材と第2の部材との間をはん
だ付けする(または接合する、以下も同様)方法であっ
て、第1の部材および第2の部材の少なくとも一方が、
Cuを含む材料から成る母材と母材を被覆するバリアメ
タル層とを備え、第1の部材と第2の部材との間にはん
だ材料を供給(または配置)してはんだ材料を溶融状態
でバリアメタル層と接触させ、凝固させることにより第
1の部材と第2の部材との間をはんだ付けすることを含
む方法が提供される。
uを含む材料から成る母材がバリアメタル層に被覆され
ており、SnおよびZnを含むはんだ材料がバリアメタ
ル層と接触するので、はんだ材料中のZnが、該母材に
含まれるCuと直接接触することが回避される。これに
より、Cu−Znから成る金属間化合物の形成を効果的
に抑制または防止することができ、よって、高温条件下
での連続使用によるはんだ付け部(本明細書において接
合部とも言う)の劣化、ひいては耐熱疲労強度の低下を
招く原因を排除することができる。
の部材と第2の部材との間にSnおよびZnを含むはん
だ材料を供給(または配置)して、第1の部材および第
2の部材にはんだ材料を溶融状態で接触させ、凝固させ
ることにより第1の部材と第2の部材との間をはんだ付
けするときに、第1の部材および第2の部材の少なくと
も一方に設けられたCuを含む材料から成る部分を母材
として、該母材を被覆するバリアメタル層を設け、バリ
アメタル層にはんだ材料を溶融状態で接触させ、これに
よりはんだ付け部の耐熱疲労強度を向上させる方法もま
た提供される。
2の部材の双方がCuを含む材料で出来ており、双方の
部材からはんだ材料(または接合部)中にCuが拡散し
得る場合には、これら双方の部材において、Cuを含む
材料がはんだ材料と直接接触しないようにバリアメタル
層で覆われていることが好ましく、これによりCu−Z
nから成る金属間化合物の形成を防止することができ
る。しかし、本発明は必ずしもこれに限定されず、上記
のような場合であっても、いずれか一方のみがバリアメ
タル層を備えることにより、バリアメタル層が無い場合
に比べて耐熱疲労強度の低下を緩和することが可能であ
る。
よび多層のいずれから成るものであってもよいが、Cu
を含む母材が溶融状態のはんだ材料と実質的に接触しな
いように該母材を被覆することが必要である。よって、
バリアメタル層の材料には、溶融状態のはんだ材料中に
実質的に拡散(または溶解)しないか、拡散してもその
下方に位置するCuを含む母材が露出してはんだ材料と
実質的に接触しない程度である材料を用いることが好ま
しい。尚、本明細書において、はんだ付けされるべき部
材の母材を基準とし、これに対してはんだ材料と接触す
る露出表面側を「上方」と言い、母材側を「下方」と言
うものとする。
2の部材との間の導通を確保し得るように、導電性材料
から成ることが好ましい。例えば、バリアメタル層は、
金属層またはその積層体であり得る。
メタル層はNi層(即ち、Niから成る層、後述する他
の層についても同様)またはNi層を含む多層積層体で
あり得る。Niは、はんだ材料と接触しても該はんだ材
料中に殆ど拡散せず、その下方に位置する母材を露出さ
せることがない(よって、母材に含まれるCuがはんだ
材料中に溶出しない)ので、バリアメタル層の材料とし
て用いるのに適する。Ni層は、Cuを含む母材と直接
接触してこれを被覆することが好ましいが、本発明は必
ずしもこれに限定されず、Ni層と母材との間に他の導
電性材料から成る層が配設されていてもよい。
多層積層体を用いる場合、Au層、Pd層、Sn−Pb
層(即ち、Sn−Pb系材料から成る層、続く他の層に
ついても同様)およびSn−Bi層からなる群から選択
される少なくとも1つの層をNi層の上方に設けられ得
る。Ni層は空気中で酸化されやすく、その酸化物のた
めにはんだ材料に対する濡れ性が比較的劣る。しかし、
Au層などの上記の層は、Ni層に比べて酸化され難い
ので、はんだ材料に対する濡れ性が良好である。例え
ば、バリアメタル層は、Ni層/Au層、Ni層/Pd
層、Ni層/Pd層/Au層、Ni層/Sn−Pb層お
よびNi層/Sn−Bi層などから成り得る。Ni層の
上方にこのような層を設けてバリアメタル層表面を構成
することにより、バリアメタル層としてNi層を単独で
用いる場合よりも、はんだ材料に対する濡れ性を向上さ
せることができ、よって、接合部の接合信頼性(主とし
て接合強度)を向上させることができる。特に、バリア
メタル層の表面(または最上層)をAu層とすることが
好ましい。
ル層が多層積層体である場合には少なくとも1つの層)
は、例えば、当該技術分野において既知の電気めっき
法、溶融めっき法、置換めっき法および蒸着法などの方
法により形成され得る。
よびZnを含むはんだ材料を用いて第1の部材と第2の
部材との間がはんだ付けされた接合構造体であって、第
1の部材および第2の部材の少なくとも一方が、Cuを
含む材料から成る母材と母材を被覆するバリアメタル層
とを備える接合構造体が提供される。
含む材料から成る母材がバリアメタル層に被覆されてい
るので、上記の本発明のはんだ付け方法と同様に、Cu
−Znから成る金属間化合物の形成を効果的に抑制また
は防止することができる。これにより、本発明の接合構
造体を高温条件下での連続使用に付した際にも接合部の
劣化を招かず、高い耐熱疲労強を維持することができ
る。
発明のはんだ付け方法によって得ることができる。ま
た、本発明の接合構造体においても、本発明のはんだ付
け方法において上述したものと同様のバリアメタル層を
用いることができる。尚、バリアメタル層としてNi層
を単独で用いる場合には、本発明のはんだ付け方法によ
って得られる接合構造体のバリアメタル層としてNi層
が残存するが、例えば、バリアメタル層としてNi層お
よびその上方に位置するAu層などを用いた場合には、
Au層が溶融状態のはんだ材料と接触することによりA
uがはんだ材料中へ溶出(または溶融拡散)するので、
接合構造体に備えられるバリアメタル層を構成する1つ
の層としては認識されないことに留意されるべきであ
る。また、Pd層、Sn−Pb層およびSn−Bi層に
ついてもAu層と同様である。
耐熱疲労強度向上方法および接合構造体において、第1
の部材および第2の部材のはんだ付けされるべき部分
は、少なくとも一方がCuを含む部分を母材とし、該母
材がバリアメタル層で被覆されていればよい。例えば、
第1の部材および第2の部材の片方がCuを含む部分を
有し、もう片方がCuを含む部分を有さない場合、該片
方のCuを含む部分が(母材として)バリアメタル層で
被覆される。また、例えば、第1の部材および第2の部
材の双方がCuを含む部分を有する場合、該部分の少な
くとも一方、好ましくは双方が(母材として)バリアメ
タル層で被覆される。
2の部材は、基板および電子部品であり得、より詳細に
は、基板に設けられた電極および電子部品の電極であり
得る。
ール系材料、ガラスエポキシ系材料、ポリイミドフィル
ム系材料、セラミック系材料、および金属系材料などか
ら成るものが含まれる。このような基板に形成される電
極は、例えば配線パターンと一体的に形成されたランド
であり得、これは、例えばCuから成る母材をバリアメ
タル層で被覆して成り得る。
部品(例えば、いわゆるQFP(クアッド・フラット・
パッケージ)部品、CSP(チップ・スケール・パッケ
ージ)部品、およびSOP(シングル・アウトサイド・
パッケージ)部品など)、チップ部品(例えば、抵抗、
コンデンサ、トランジスタ、インダクタなど)、ならび
にコネクタなどが含まれる。このような電子部品の電極
は、例えば、電子部品から引き出されたリード、端子も
しくはターミナルなどであり得、これは、例えばCuか
ら成る母材をバリアメタル層で被覆して成り得る。
の部材および第2の部材は、互いにはんだ付けされるべ
き種々の部材であり得る。従って、本発明の更に別の要
旨によれば、SnおよびZnを含むはんだ材料を用いて
はんだ付けされる電気部品または電子部品であって、C
uを含む材料から成る母材と母材を被覆するバリアメタ
ル層とを備える電極を有する電気部品または電子部品も
また提供される。
比較的低い融点を有する金属材料、例えば約100〜2
50℃の温度にて溶融する金属材料を言うものである。
SnおよびZnを含むはんだ材料とは、このようなはん
だ材料のうち、SnおよびZnを少なくとも含むもので
あり、例えばSn−Zn系材料(Sn−Zn共晶材料お
よびSn−Zn共晶材料にBiを添加したSn−Zn−
Bi材料を含む)であり得る。また、「〜系材料」と
は、その金属成分で構成される系の共晶組成を中心と
し、微量の他の金属成分を更に含み得る材料を言うもの
である。例えば、Sn−Zn系材料とはSn−9Zn共
晶組成を中心とし、微量の他の金属成分(意図的に添加
されるか、不可避的に混入するかを問わない)を含み得
る。Sn−Zn系材料は、例えば約190〜200℃の
融点を有し得る。
例えばリフローはんだ付け方法およびフローはんだ付け
方法のいずれによっても実施され得、基板の片面のみを
はんだ付けしても、基板の両面をはんだ付けしてもよい
こと、また、本発明の接合構造体はこれらのいずれの方
法によっても得られることは、当業者には容易に理解さ
れよう。
をバリアメタル層を設けることにより防止するという概
念は、CuとZnとが共存してCu−Znから成る金属
間化合物を形成することによる弊害を除去することが望
まれる場合に好適に利用され得るであろう。
1の部材と第2の部材とがはんだ付けされた接合構造体
の製造方法としても理解され得ることに留意されたい。
ついて図1を参照しながら説明する。図1は、本実施形
態におけるはんだ付け方法によって得られる電子回路基
板の概略部分断面図である。
7とを準備する。基板1には、Cuから成る母材3aが
Ni単層から成るバリアメタル層3bで被覆されて成る
ランド3が形成されているが、このランド3は、例え
ば、次のような方法により形成することができる。
基板1の上面にCuから成る母材3aを、銅箔の熱圧着
(または貼付け)およびエッチングにより配線パターン
(図示せず)と一体的に形成する。配線パターンは、例
えば約50〜100μmの幅を有し得る。その後、基板
1の表面の所定の領域に配線パターンを覆ってレジスト
を形成する。このとき、母材3aはレジストに覆われず
に露出する。母材3aの高さ(即ち、配線パターンの高
さ)は、例えば約10〜40μmとされ得る。
1をNiが溶解した電解液に浸し、母材3aに適切な電
圧を印加して、母材3aの表面にNiを析出させること
により、電気めっき法を用いて、母材3aの表面にバリ
アメタル層3bとしてNi層を形成する。Ni層の高さ
(本実施形態ではバリアメタル層3bの高さに等しい)
は、例えば約2〜5μmとされ得る。これにより、基板
1の表面に、母材3aおよびこれを被覆するバリアメタ
ル層(本実施形態においてはNi層)3bから成るラン
ド3を形成することができる。ランド3は、例えば基板
1の上面から見て矩形の輪郭を有し得、例えば約0.5
〜2mmの横幅および約0.5〜2mmの縦幅であり得
るが、本実施形態はこれに限定されず、任意の適切な形
状および寸法であり得る。
Ni層を形成する方法を例示したが、これに代えて、例
えば母材3aが形成された基板1を、溶融状態のNi材
料に浸漬する溶融めっき法や、このような基板1をめっ
き用の金属を含む液状物に浸漬して母材3aの表面部分
をめっき金属で置換する置換めっき法や、上記母材3a
にNiを蒸着させる蒸着法により、母材3aを被覆する
Ni層を形成することもできる。このような電気めっき
法、溶融めっき法および蒸着法は、当業者であれば適切
な条件を設定して実施することができる。
ている。リード9は、Cuから成る母材9aがNi単層
から成るバリアメタル層9bで被覆されて成る。このリ
ード9は、上記と同様の方法によりバリアメタル層9b
としてNi層を母材9aの表面に形成することにより予
め得られ、このリード9を用いて電子部品7が作製され
得る。
3の上に、例えばスクリーン印刷法や、ディスペンスな
どによってクリームはんだを供給する。このクリームは
んだは、Sn−Zn系材料、例えばSn−Zn共晶材料
から成る金属粒子(またははんだ粉末)が、フラックス
に分散されて構成される。フラックスには、ロジン、活
性剤および溶剤から成るような市販のものを使用するこ
とができる。金属粒子は、例えば約20〜40μmの平
均粒径を有し得、クリームはんだ全体基準で約85〜9
0重量%の割合で存在し得る。
の上に供給されたクリームはんだと接触するようにし
て、電子部品7を基板1の上に適切に配置する。ここ
で、クリームはんだはリード9のバリアメタル層9bお
よびランド3のバリアメタル層3bと接触し、母材9a
および3aとは接触しない。このようにして得られた基
板1を、例えば約205〜230℃、好ましくは約21
0〜220℃の加熱雰囲気に通して熱処理する。これに
より、クリームはんだに熱が供給されて、クリームはん
だ中の金属粒子を構成するSn−Zn系材料が溶融する
と共に、フラックスなどの金属粒子以外の成分は蒸発
(または揮発)して除去される。
は、バリアメタル層3bおよび9bと接触するが、これ
らを構成するNiは溶融状態のSn−Zn系材料中へ殆
ど溶融拡散しないので、溶融状態のSn−Zn系材料が
母材3aおよび9aと直接接触することはない。従っ
て、Cu−Znから成る金属間化合物の形成が防止され
る。
放冷)して、溶融状態のSn−Zn系材料を凝固させる
ことにより、実質的にSn−Zn系材料から成る接合部
(またははんだ付け部)5が形成される。この接合部5
により、電子部品7のリード9と基板1のランド3とが
電気的および機械的に接合(またははんだ付け)され
る。
実装された電子回路基板20が作製される。得られた電
子回路基板20における電子部品7のリード9と接合部
5との間の接合界面および基板1のランド3と接合部5
との間の接合界面のいずれにおいても、Cu−Znから
成る金属間化合物の形成が防止される。
成るバリアメタル層を形成するものとしたが、本発明は
これに限定されず、Ni層の形成方法と同様の方法によ
り、Ni層の上方に他の金属層、例えばAu層を設けて
多層積層体から成るバリアメタル層を形成してもよい。
Ni層の上方に設けられるAu層などの他の層は、例え
ば、1層につき約0.01〜0.1μmの高さで形成さ
れ得る。
びリードの双方の母材がCuから成し、これら母材の双
方をバリアメタル層で覆うものとしたが、本発明はこれ
に限定されず、これらの少なくとも一方がCuを含み、
Cuを含む母材がバリアメタル層で覆われていればよ
い。例えば、リードの母材がFe−42Ni合金材料か
ら成って、Cuを含まない場合には、該母材をバリアメ
タル層で覆う必要は必ずしもなく、例えばSn−Pb系
材料などから成るめっきで該母材が被覆されていてもよ
い。
んだ付け方法により電子部品を基板にはんだ付け(また
は接合)するものとしたが、本発明はこれに限定され
ず、本実施形態と同様にして準備した基板と電子部品と
を、例えばフローはんだ付け方法によりはんだ付けして
もよい。
はんだ材料を用いて第1の部材と第2の部材との間をは
んだ付けする方法において、第1の部材および第2の部
材の少なくとも一方に、Cuを含む材料から成る部分を
母材として該母材を被覆するバリアメタル層を設けて、
はんだ材料を溶融状態でバリアメタル層と接触させ、凝
固させることにより第1の部材と第2の部材との間がは
んだ付け(または接合)される。
だ材料中のZnが該母材に含まれるCuと直接接触せ
ず、これにより、Cu−Znから成る金属間化合物の形
成を効果的に抑制または防止することができ、よって、
高温条件下での連続使用による接合部の劣化、ひいては
耐熱疲労強度の低下を招く原因を排除することができ
る。
含むはんだ材料を用いて第1の部材と第2の部材との間
がはんだ付けされた接合構造体であって、第1の部材お
よび第2の部材の少なくとも一方が、Cuを含む材料か
ら成る母材と母材を被覆するバリアメタル層とを備える
接合構造体が提供され、上記と同様の効果を奏し得る。
方法によって得られる電子回路基板の概略部分断面図で
ある。
回路基板の概略部分断面図である。
Claims (10)
- 【請求項1】 SnおよびZnを含むはんだ材料を用い
て第1の部材と第2の部材との間をはんだ付けする方法
であって、第1の部材および第2の部材の少なくとも一
方が、Cuを含む材料から成る母材と母材を被覆するバ
リアメタル層とを備え、第1の部材と第2の部材との間
にはんだ材料を供給してはんだ材料を溶融状態でバリア
メタル層と接触させ、凝固させることにより第1の部材
と第2の部材との間をはんだ付けすることを含む方法。 - 【請求項2】 バリアメタル層がNi層を含む、請求項
1に記載の方法。 - 【請求項3】 バリアメタル層が、Au層、Pd層、S
n−Pb層およびSn−Bi層からなる群から選択され
る少なくとも1つの層であって、Ni層の上方に位置す
る層を更に含む、請求項2に記載の方法。 - 【請求項4】 バリアメタル層の少なくとも1つの層
が、電気めっき法、溶融めっき法、置換めっき法および
蒸着法からなる群から選択される方法により形成されて
いる、請求項1〜3のいずれかに記載の方法。 - 【請求項5】 第1の部材が基板に形成された電極であ
り、第2の部材が電子部品の電極である、請求項1〜4
のいずれかに記載の方法。 - 【請求項6】 はんだ付けがフローはんだ付け方法また
はリフローはんだ付け方法により実施される、請求項1
〜5のいずれかに記載の方法。 - 【請求項7】 SnおよびZnを含むはんだ材料を用い
て第1の部材と第2の部材との間がはんだ付けされた接
合構造体であって、第1の部材および第2の部材の少な
くとも一方が、Cuを含む材料から成る母材と母材を被
覆するバリアメタル層とを備える、接合構造体。 - 【請求項8】 第1の部材が基板に形成された電極であ
り、第2の部材が電子部品の電極である、請求項7に記
載の接合構造体。 - 【請求項9】 SnおよびZnを含むはんだ材料を用い
てはんだ付けされる電気または電子部品であって、Cu
を含む材料から成る母材と母材を被覆するバリアメタル
層とを備える電極を有する電気または電子部品。 - 【請求項10】 第1の部材と第2の部材との間にSn
およびZnを含むはんだ材料を供給して、第1の部材お
よび第2の部材にはんだ材料を溶融状態で接触させ、凝
固させることにより第1の部材と第2の部材との間をは
んだ付けするときに、第1の部材および第2の部材の少
なくとも一方に設けられたCuを含む材料から成る部分
を母材として、該母材を被覆するバリアメタル層を設
け、バリアメタル層にはんだ材料を溶融状態で接触さ
せ、これによりはんだ付け部の耐熱疲労強度を向上させ
る方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001400696A JP2003198116A (ja) | 2001-12-28 | 2001-12-28 | はんだ付け方法および接合構造体 |
GB0230061A GB2383551B (en) | 2001-12-28 | 2002-12-23 | Process for soldering and connecting structure |
US10/327,143 US6814276B2 (en) | 2001-12-28 | 2002-12-24 | Process for soldering and connecting structure |
CNB021583560A CN1266989C (zh) | 2001-12-28 | 2002-12-27 | 锡焊方法及焊接结构体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001400696A JP2003198116A (ja) | 2001-12-28 | 2001-12-28 | はんだ付け方法および接合構造体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003198116A true JP2003198116A (ja) | 2003-07-11 |
JP2003198116A5 JP2003198116A5 (ja) | 2005-07-28 |
Family
ID=19189659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001400696A Withdrawn JP2003198116A (ja) | 2001-12-28 | 2001-12-28 | はんだ付け方法および接合構造体 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6814276B2 (ja) |
JP (1) | JP2003198116A (ja) |
CN (1) | CN1266989C (ja) |
GB (1) | GB2383551B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003198117A (ja) * | 2001-12-28 | 2003-07-11 | Matsushita Electric Ind Co Ltd | はんだ付け方法および接合構造体 |
JP4143478B2 (ja) * | 2002-10-02 | 2008-09-03 | アルプス電気株式会社 | はんだ接続構造および電子部品のはんだ接続方法 |
JP2004241542A (ja) * | 2003-02-05 | 2004-08-26 | Matsushita Electric Ind Co Ltd | はんだ付け方法およびこのはんだ付け方法により接合される部品および接合された接合構造体 |
EP2992553A4 (en) * | 2013-05-03 | 2017-03-08 | Honeywell International Inc. | Lead frame construct for lead-free solder connections |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5821627A (en) * | 1993-03-11 | 1998-10-13 | Kabushiki Kaisha Toshiba | Electronic circuit device |
US5390080A (en) * | 1993-05-03 | 1995-02-14 | Motorola | Tin-zinc solder connection to a printed circuit board of the like |
US5981085A (en) * | 1996-03-21 | 1999-11-09 | The Furukawa Electric Co., Inc. | Composite substrate for heat-generating semiconductor device and semiconductor apparatus using the same |
US6082610A (en) * | 1997-06-23 | 2000-07-04 | Ford Motor Company | Method of forming interconnections on electronic modules |
TW516984B (en) * | 1999-12-28 | 2003-01-11 | Toshiba Corp | Solder material, device using the same and manufacturing process thereof |
JP2001237272A (ja) * | 2000-02-23 | 2001-08-31 | Hitachi Ltd | 半導体装置及びこれを用いた電子装置 |
JP3684134B2 (ja) * | 2000-03-29 | 2005-08-17 | 株式会社東芝 | 電気又は電子部品及び電気又は電子組立体 |
KR100398716B1 (ko) * | 2000-06-12 | 2003-09-19 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 모듈 및 반도체 장치를 접속한 회로 기판 |
JP3598994B2 (ja) * | 2000-07-10 | 2004-12-08 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
JP2002203932A (ja) * | 2000-10-31 | 2002-07-19 | Hitachi Ltd | 半導体パワー素子用放熱基板とその導体板及びヒートシンク材並びにロー材 |
JP2002185131A (ja) * | 2000-12-14 | 2002-06-28 | Murata Mfg Co Ltd | はんだ付け方法およびはんだ接合部 |
JP2002359459A (ja) * | 2001-06-01 | 2002-12-13 | Nec Corp | 電子部品の実装方法、プリント配線基板および実装構造体 |
JP2003234433A (ja) * | 2001-10-01 | 2003-08-22 | Matsushita Electric Ind Co Ltd | 半導体装置、半導体装置の実装方法、ならびに実装体およびその製造方法 |
-
2001
- 2001-12-28 JP JP2001400696A patent/JP2003198116A/ja not_active Withdrawn
-
2002
- 2002-12-23 GB GB0230061A patent/GB2383551B/en not_active Expired - Fee Related
- 2002-12-24 US US10/327,143 patent/US6814276B2/en not_active Expired - Fee Related
- 2002-12-27 CN CNB021583560A patent/CN1266989C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1430464A (zh) | 2003-07-16 |
GB0230061D0 (en) | 2003-01-29 |
CN1266989C (zh) | 2006-07-26 |
US6814276B2 (en) | 2004-11-09 |
US20030121954A1 (en) | 2003-07-03 |
GB2383551A (en) | 2003-07-02 |
GB2383551B (en) | 2005-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6010060A (en) | Lead-free solder process | |
US6307160B1 (en) | High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method | |
KR100776114B1 (ko) | 땜납 접합용 페이스트 및 이를 이용한 땜납 접합 방법 | |
US5730932A (en) | Lead-free, tin-based multi-component solder alloys | |
US6871775B2 (en) | Process for soldering and connecting structure | |
US5282565A (en) | Solder bump interconnection formed using spaced solder deposit and consumable path | |
JP4143478B2 (ja) | はんだ接続構造および電子部品のはんだ接続方法 | |
KR101209845B1 (ko) | 전자부품 땜납 방법 및 전자부품 땜납 구조 | |
KR100733556B1 (ko) | 범프 형성 방법 | |
JP2008098212A (ja) | 電子装置およびその製造方法 | |
US7473476B2 (en) | Soldering method, component to be joined by the soldering method, and joining structure | |
JP2003332731A (ja) | Pbフリー半田付け物品 | |
KR100808746B1 (ko) | 회로 장치의 제조 방법 | |
JP2001168519A (ja) | 混載実装構造体及び混載実装方法並びに電子機器 | |
JP2002120086A (ja) | 無鉛はんだ及びその製造方法 | |
JP2003198116A (ja) | はんだ付け方法および接合構造体 | |
JP4339723B2 (ja) | 半導体装置およびその製造方法、電子装置ならびに実装構造体 | |
JP6267427B2 (ja) | はんだ付け方法及び実装基板 | |
JP2001284785A (ja) | 電気又は電子部品及び電気又は電子組立体 | |
JP2005057117A (ja) | はんだ付け方法および接合構造体ならびに電気/電子部品 | |
JP4071049B2 (ja) | 鉛フリー半田ペースト | |
JP4639607B2 (ja) | 鉛フリー半田材料およびPbフリー半田材料の製造方法 | |
JP3596445B2 (ja) | 半田接合方法ならびに実装構造 | |
JP2000176678A (ja) | クリームはんだ及びそれを用いた実装製品 | |
WO1997047425A1 (en) | Lead-free, high tin ternary solder alloy of tin, silver, and bismuth |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20061215 |