KR100733556B1 - 범프 형성 방법 - Google Patents

범프 형성 방법 Download PDF

Info

Publication number
KR100733556B1
KR100733556B1 KR1020010059758A KR20010059758A KR100733556B1 KR 100733556 B1 KR100733556 B1 KR 100733556B1 KR 1020010059758 A KR1020010059758 A KR 1020010059758A KR 20010059758 A KR20010059758 A KR 20010059758A KR 100733556 B1 KR100733556 B1 KR 100733556B1
Authority
KR
South Korea
Prior art keywords
temperature
resin film
metal
bump
heating
Prior art date
Application number
KR1020010059758A
Other languages
English (en)
Other versions
KR20020085752A (ko
Inventor
사쿠야마세이키
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20020085752A publication Critical patent/KR20020085752A/ko
Application granted granted Critical
Publication of KR100733556B1 publication Critical patent/KR100733556B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder

Abstract

본 발명은, 마스크로서 수지막을 이용한 범프 형성 방법에서, 수지막의 제거를 양호하게 함으로써 고정밀도로 범프를 형성한다.
본 발명은, 범프 형성 방법에 있어서, 전극부(11)가 설치된 기판(10) 표면에 대하여 수지막(12)을 형성하는 공정과, 수지막(12)에 대하여 전극부(11)가 노출하도록 개구부(12a)를 형성하는 공정과, 고상선 온도와 액상선 온도 간에 고액 공존의 온도 영역을 갖는 조성의 금속을 함유하는 범프 형성 재료(13)를 개구부(12a)에 충전하는 공정과, 고상선 온도 이상이고 액상선 온도 미만으로 가열하는 공정과, 고상선 온도 미만으로 냉각하는 공정과, 수지막(12)을 제거한 후 액상선 온도 이상으로 가열하는 공정을 포함한다.
땜납 페이스트, 메탈 마스크, 범프, 액상선 온도, 고상선 온도

Description

범프 형성 방법{BUMP FORMING METHOD}
도 1은 본 발명에 따른 범프 형성 방법의 일련의 공정을 나타낸 단면도.
도 2는 종래의 메탈 마스크 인쇄법의 일련의 공정을 나타낸 단면도.
도 3은 종래의 수지막 충전법의 일련의 공정을 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10, 20, 30 : 기판
11, 21, 31 : 전극부
12, 32 : 수지막
22 : 메탈 마스크
12a, 22a, 32a : 개구부
13, 23, 33 : 땜납 페이스트
14', 24, 34 : 범프
본 발명은 범프 형성 방법에 관한 것으로, 보다 구체적으로는 프린트 배선판, 웨이퍼, 세라믹 기판 등에 설치된 전극 상에 마스크로서 수지막을 사용하여 범 프를 형성하는 방법에 관한 것이다.
최근, 프린트 배선판이나 세라믹 기판으로의 전자 부품의 실장에 관해서는, 고밀도화의 요구가 해마다 증가되고 있고, 이러한 요구를 만족시키는 방식으로서 베어 칩 실장 방식이 주목되고 있다. 베어 칩 실장 방식에서는, 칩과 기판 배선의 전기적 접속을 와이어본딩을 통하여 달성하는 종래의 페이스업 실장 대신에, 금속 범프를 통하여 달성하는 페이스다운 실장이 광범위하게 채용되는 경향에 있다.
금속 범프를 통하여 페이스다운 실장하는, 이른 바 금속 범프법에 따르면, 전자 부품 간에 저저항의 접속을 형성하는 것을 기대할 수 있다. 그러나, 금속 범프법에서는 많은 기술적 사항이 요구되고 있다. 예를 들면, 전자 부품의 전극이 미세한 피치로 설치되어 있는 경우에, 그 전극 상에 미세한 피치로 정확히 금속 범프를 형성하는 것이 요구된다. 특히 반도체 소자의 전극에 대하여 금속 범프를 형성할 때에는, 이 요구가 강하다. 또한, 전자 부품 간의 안정한 접속 신뢰성을 얻기 위해서 금속 범프의 높이를 일정하게 정밀도 좋게 확보하는 것, 및 제조 비용을 저감하는 것 등도 요구되고 있다.
페이스다운 실장을 행하기 위한 금속 범프를 형성하는 방법으로는, 종래 도금법이나 증착법 등이 채용되어 왔지만, 이들에 따르면, 다대한 설비 투자가 필요하고, 범프 높이나 금속 조성의 제어가 곤란한 등의 문제도 갖고 있었다. 그래서 최근에는 저 비용으로 금속 범프를 형성할 수 있고, 또한 금속 조성의 자유도가 높은, 메탈 마스크 인쇄법이나 수지 마스크 충전법이 채용되고 있다.
메탈 마스크 인쇄법에 의해 금속 범프를 형성하는 일련의 공정을 도 2의 (a) ∼(e)에 나타낸다. 메탈 마스크 인쇄법에서는, 우선 (a) 기판(20) 상의 전극부(21)에 대응한 위치에 미리 개구부(22a)가 설치된 메탈 마스크(22)를 준비한다. (b) 상기 메탈 마스크(22)의 개구부(22a)와 기판(20) 상의 전극부(21)를 위치 맞춤시켜, 메탈 마스크(22)를 기판(20)에 배치한다. (c) 인쇄법에 의해, 소정의 땜납 분말을 함유한 땜납 페이스트(23)를 메탈 마스크(22)의 개구부(22a)에 공급한다. (d) 메탈 마스크(22)를 기판(20)의 표면으로부터 떼어 낸 후, (e) 가열 처리를 행함으로써 땜납 페이스트(23) 중의 땜납 분말을 용융하고, 이에 따라 기판(20)의 전극부(21) 상에 대략 구형의 금속 범프(24)가 형성된다. 예를 들면, 일본국 특개평7-302972호 공보에는, 이러한 메탈 마스크 인쇄법에 의한 금속 범프 형성 방법이 개시되어 있다.
수지 마스크 충전법에 의해 금속 범프를 형성하는 일련의 공정을 도 3의 (a)∼(e)에 나타낸다. 수지 마스크 충전법에서는, 우선 (a) 전극부(31)가 설치된 기판(30) 상에 수지막(32)을 형성한다. (b) 에칭 처리에 의해, 수지막(32)에 대하여 기판(30)의 전극부(31)를 노출시키는 개구부(32a)를 설치한다. (c) 상기 수지 마스크(32)의 개구부(32a)에 소정의 땜납 분말을 함유하는 땜납 페이스트(33)를 충전한다. (d) 가열 처리를 행함으로써 땜납 페이스트(33) 중의 땜납 분말을 용융하고, 이에 따라 기판(30)의 전극부(31) 상에 대략 구형의 금속 범프(34)가 형성된다. (e) 최후로 수지 마스크(32)를 기판(30) 표면으로부터 제거한다.
이들 중, 메탈 마스크 인쇄법은 보다 미세한 피치로 범프를 형성할 때에 범프의 높이를 제어하는 것이 곤란하게 된다라는 문제를 갖는다. 구체적으로는, 메 탈 마스크(22)의 개구부(22a)를 미세한 피치로 형성하면, 개구부(22a)에 땜납 페이스트를 공급한 후에 메탈 마스크(22)를 떼어 낼 때(도 2의 (d) 공정), 땜납 페이스트(23)가 개구부(22a)에 걸려서, 땜납 페이스트(23)의 일부가 메탈 마스크(22)와 함께 제거되게 된다. 그 결과, 형성되는 금속 범프(24)의 높이 변동이 현저하게 되어, 양호한 전자 부품 실장을 행하는 것이 곤란하게 된다.
이에 반해, 수지 마스크 충전법에서는, 땜납 페이스트(33)를 가열 용융시킨 후에, 도 3의 (e)에 나타낸 바와 같이, 인쇄 마스크로서의 수지막(32)을 떼어 내기때문에, 미세한 피치로 설치된 전극(31)에 대해서도 필요량의 땜납 페이스트에 의해 확실히 금속 범프(35)를 형성할 수 있다. 이와 같이, 수지 마스크 충전법은 메탈 마스크 인쇄법보다도 최근의 전자 부품 실장의 고밀도화에 따른 금속 범프의 미세 피치화의 요구에 적절히 대응할 수 있는 것을 이해할 수 있다.
그러나, 종래의 수지 마스크 충전법은, 수지막의 제거에 문제를 갖고 있었다. 구체적으로, 도 3의 (d)에 나타낸 공정에서, 땜납 페이스트(33) 중의 땜납 분말을 용융할 때, 통상 땜납 분말을 구성하는 금속의 융점보다도 30∼50℃ 고온으로 가열되는 것이지만, 이 가열에 의해서 수지막의 경화 반응이 촉진되고, 도 3의 (e)의 공정에서 수지막을 제거할 때, 기판 표면에 수지막의 일부가 잔존하는 경우가 있다. 기판 표면에 수지막이 잔존하면, 양호한 전자 부품 실장이 저해되게 된다.
그래서 본발명은, 이러한 종래의 문제점을 해결 또는 경감하는 것을 과제로 하여, 수지막을 이용한 금속 범프의 형성에서, 수지막의 제거 내지 박리를 양호하 게 행하여, 그 결과 양호한 전자 부품 실장이 가능하게 되는 범프 형성 방법을 제공하는 것을 목적으로 한다.
본 발명의 제1 측면에 따라 제공되는 범프 형성 방법은, 전극부가 설치된 기판 표면에 대하여 수지막을 형성하는 공정과, 수지막에 대하여 전극부가 노출하도록 개구부를 형성하는 공정과, 고상선(固相線) 온도와 액상선(液相線) 온도 사이에 고상과 액상 공존의 온도 영역을 갖는 조성의 금속을 함유하는 범프 형성 재료를 개구부에 충전하는 공정과, 고상선 온도 이상이고 액상선 온도 미만으로 가열하는 공정과, 고상선 온도 미만으로 냉각하는 공정과, 수지막을 제거한 후, 액상선 온도 이상으로 가열하는 공정을 포함하는 것을 특징으로 한다. 여기서, 합금의 고상선 온도란 어느 압력 하에서 그 온도 미만에서는 고체 내지 고상의 합금만이 존재하는 온도를 말하고, 합금의 액상선 온도란 어느 압력 하에서 그 온도보다 고온에서는 액체 내지 액상의 합금만이 존재하는 온도를 말하는 것으로 한다. 고상 온도 이상이고 액상 온도 이하의 온도에서는 고상과 액상이 공존한다.
이러한 구성에 따르면, 기판 표면으로부터의 수지막의 제거를 종래와 비교하여 양호하게 행할 수 있다. 구체적으로, 고상선 온도와 액상선 온도 사이에 고상과 액상 공존의 온도 영역을 갖는 조성의 합금을 함유하는 범프 형성 재료를 소정의 개구부에 충전한 후, 고상선 온도 이상이고 액상선 온도 미만으로 가열하면(이하, "1차 가열"이라 함), 범프 형성 재료에 함유된 합금의 일부가 고상으로부터 액상으로 변화한다. 이 때, 합금의 액상끼리는 그 표면 장력에 의해 고상을 끌어들여 일체화 내지 응집하는 경향이 있다. 그 후, 고상선 온도 미만으로 일단 냉각하면, 액상으로 변화하고 있던 일부의 합금이 일체화된 상태로 고상으로 변화하여, 상기 범프 형성 재료 전체가 전극부에 대하여 대략 고정(이하 "가고정(假固定)"이라 함)된다. 단, 여기서 말하는 냉각에는 방냉(放冷)도 포함된다. 본 발명에서는, 이러한 상태에서 마스크로서 기판 표면에 형성되어 있던 수지막이 제거 가능하게 된다. 종래에는, 범프 형성 재료에 함유되는 금속을 완전 용융시킴으로써 범프를 전극부에 고정하고, 그 후 상기 가열 공정(이하, "2차 가열"이라 함)에 의해 경화가 부당하게 진행된 수지막을 제거해 왔다. 이에 반해 본 발명에서는, 2차 가열보다도 저온으로 행하는 1차 가열에 의해 범프 형성 재료를 전극부에 가고정하고, 그 후 2차 가열을 거치기 전에 수지막을 제거하므로, 종래와 비교하여 수지막 제거 공정을 용이하게 할 수 있어, 그 결과 기판 표면에 수지막이 잔존하지 않는 상태에서 범프를 통해 양호하게 전자 부품을 실장할 수 있게 되는 것이다.
본 발명의 제2 측면에 따라 제공되는 범프 형성 방법은, 전극부가 설치된 기판 표면에 대하여 수지막을 형성하는 공정과, 수지막에 대하여 전극부가 노출하도록 개구부를 형성하는 공정과, 융점이 다른 복수의 금속을 함유하는 범프 형성 재료를 개구부에 충전하는 공정과, 복수의 금속의 융점 중 가장 낮은 융점 이상이고 복수의 금속의 융점 중 가장 높은 융점 미만으로 가열하는 공정과, 가장 낮은 융점 미만으로 냉각하는 공정과, 수지막을 제거한 후 가장 높은 융점 이상으로 가열하는 공정을 포함하는 것을 특징으로 한다.
이러한 구성에 의해서도, 본 발명의 제1 측면에 따른 범프 형성 방법과 마찬 가지의 효과를 나타낼 수 있다. 본 발명의 제2 측면에서는, 수지막에 형성된 개구부에 충전되는 범프 형성 재료에는 융점이 다른 복수의 금속이 함유되어 있는 바, 여기서 융점이란 단체(單體) 금속에서는 통상의 의미의 융점을 말하고, 함금에서는 어느 압력 하에서의 액상선 온도를 말하는 것으로 한다. 융점에서는, 단체 금속 및 합급은 완전히 융해할 수 있다. 따라서, 본 발명의 제2 측면에서는, 개구부에 충전된 범프 형성 재료를 복수의 금속의 융점 중 가장 낮은 융점 이상이고 복수의 금속의 융점 중 가장 높은 융점 미만으로 가열하면(이하, 이 가열 공정도 "1차 가열"이라 함), 범프 형성 재료에 함유된 금속의 일부가 융해된다. 이것을 일단 냉각하면, 제1 측면에 관하여 설명한 바와 같이, 범프 형성 재료 전체가 전극부에 대하여 가고정되고, 이 상태에서 마스크로서 기판 표면에 형성되어 있던 수지막이 제거될 수 있게 된다. 수지막을 제거한 후, 범프 형성 재료에 함유된 복수의 금속의 전부가 액체로 되는 온도 이상으로 가열하고(이하, 이 가열 공정도 "2차 가열"이라 함), 이어서 냉각함으로써, 범프가 완성되게 된다. 즉, 제2 측면에 따른 범프 형성 방법에서도, 2차 가열보다도 저온에서 행하는 1차 가열에 의해 범프 형성 재료를 전극부에 가고정하고, 그 후 2차 가열을 거치기 전에 수지막을 제거하므로, 종래와 비교하여 수지막 제거 공정을 용이하게 행할 수 있고, 그 결과 기판 표면에 수지막이 잔존하지 않는 상태에서, 형성된 범프를 통하여 양호하게 전자 부품을 실장할 수 있게 되는 것이다.
또한, 제2 측면에 따른 범프 형성 방법은, 1차 가열에 의해 액상화되는 금속과, 2차 가열에 의해 최초로 액상화되는 금속을 독립적으로 선택할 수 있으므로, 수지막 제거를 저해하지 않고서, 최종적으로 형성되는 범프의 조성을 용이하게 제어할 수 있다는 이점도 갖는다.
본 발명의 제3 측면에 따라 제공되는 범프 형성 방법은, 전극부가 설치된 기판 표면에 대하여 수지막을 형성하는 공정과, 수지막에 대하여 전극부가 노출하도록 개구부를 형성하는 공정과, 1종류 이상의 금속을 함유하는 범프 형성 재료를 개구부에 충전하는 공정과, 금속의 일부만이 융해되는 온도 이상이고 금속의 전부가 융해되는 온도 미만으로 가열하는 공정과, 금속의 전부가 응고되는 온도 미만으로 냉각하는 공정과, 수지막을 제거한 후, 금속의 전부가 융해되는 온도 이상으로 가열하는 공정을 포함하는 것을 특징으로 한다.
이러한 구성에 의해서도, 본 발명의 제1 및 제2 측면에 관하여 상술한 바와 마찬가지의 효과를 나타낼 수 있다. 구체적으로는, 1차 가열에 의해 범프 형성 재료에 함유된 금속의 일부만이 융해되고, 이것을 냉각함으로써 범프 형성 재료가 기판의 전극부에 대하여 가고정된다. 그리고, 2차 가열에 의하여 범프 형성 재료에 함유된 금속의 전부가 융해되고, 이것을 냉각함으로써 전극부에 고정된 범프가 완성된다. 범프 형성 재료에 함유된 금속 성분은 융점이 다른 2종 이상의 단체 금속, 융점과 액상선 온도가 다른 2종 이상의 단체 금속과 합금, 및 고상선 온도 및/또는 액상선 온도가 다른 2종 이상의 합금을 이용할 수 있다. 2종 이상의 합금을 이용하는 경우, 땜납 형성 재료에 함유되는 것 중에서 가장 낮은 고상선 온도를 나타내는 금속의 고상선 온도 이상이고, 가장 높은 액상선 온도를 나타내는 금속의 액상선 온도 미만의 온도에서 1차 가열하고, 가장 높은 액상선 온도 이상의 온도에서 2차 가열한다.
본 발명에서의 기판으로는, 예를 들어 실리콘 웨이퍼나 글래스 수지 강화 에폭시 수지제의 회로 기판 등을 이용할 수 있다. 기판 상에는, 예를 들어 동, 니켈, 금 등으로 구성되는 전극부가 소정의 개소에 복수개 설치되어 있다.
기판 상에 형성되는 마스크로서의 수지막에는 예를 들어 아크릴계, 에폭시계, 이미드계 중의 어느 것 또는 이들을 조합한 감광성 수지를 이용하고, 에칭에는 포토리소그래피법(노광·현상법)을 사용하는 것이 바람직하다. 단, 본 발명의 수지막으로는 비감광성 수지를 이용할 수도 있고, 이 경우 에칭에는 레이저 등을 사용한다. 수지막의 형태로는, 필름 형상이거나 액체 형상이어도 된다. 또한, 미세한 피치로 설치된 전극부 상에 높은 범프를 형성하는 관점에서는 수지막의 막 두께가 30∼150㎛인 것이 바람직하다.
수지막의 박리에는, 수산화 나트륨 수용액 등과 같은 강 알칼리의 박리액, 모노에타놀아민 수용액이나 수산화 테트라메틸암모늄 수용액 등의 유기 알칼리 박리액, 및 이들에 소정의 첨가제를 가미한 것을 이용할 수 있다. 첨가제는 박리되는 수지막을 세편(細片)으로 파괴하여, 박리 잔존을 방지하는 작용을 나타내는 것이 바람직하다.
금속 범프 형성용 범프 형성 재료는, 바람직하게는 분말화된 금속을, 플럭스(flux)를 혼합하여 페이스트 형상으로 한 것이다. 플럭스로서는 로진 수지, 가소제, 활성제, 용제 등을 혼합한 것을 이용할 수 있다.
제1, 제2 및 제3 측면에서, 범프 형성 재료에 함유되는 합금으로는, Sn, Pb, Ag, Sb, Bi, Cu, In, Zn 등으로부터 선택된 1 또는 2 이상의 종류를 조합한 조성을 이용할 수 있다. 구체적으로는, 예를 들어 Sb-Sn 합금, Sn-Bi 합금, Sn-In 합금, Sn-Pb 합금, Sn-Ag 합금, Sn-Cu 합금, Sn-Zn 합금, Sn-Pb-Sb 합금을 들 수 있다. 보다 구체적으로는, 5%Sn-95%Pb 합금, 43%Sn-57%Bi 합금, 48%Sn-52%In 합금을 들 수 있다. 또한, 제2 측면에서의 범프 형성 재료에 함유되는 단체 금속으로는, 예를 들어 Sn, Pb, In 등을 들 수 있다.
로진은 주로 땜납 페이스트의 점착성을 증진하기 위한 것으로, 중합금 로진, 수소 첨가 로진, 에스테르화 로진 등을 이용할 수 있다.
가소제는 주로 땜납 페이스트에 대하여 형태 유지성을 부여하는 것으로, 경화 피마자유, 스테아린산 아미드 등을 이용할 수 있다.
활성제는, 가열 처리 등에서 땜납 분말 표면 및 전극부 표면에 형성되는 산화막 등을 제거함으로써, 땜납 분말 표면 및 전극부 표면을 청정화하여 전극부에 대한 땜납의 누설성을 향상시켜, 양호한 금속 범프의 형성에 기여하는 것이다. 활성제로는, 유기산 및/또는 유기 아민을 이용할 수 있다. 예를 들면, 세바신산, 호박산, 아디핀산, 글루탈산, 트리에타놀아민, 모노에타놀아민 등으로부터 선택된 1 또는 2 이상의 유기산 및/또는 유기 아민을 사용할 수 있다.
용제는, 가용 성분을 녹여, 플럭스 비히클(vehicle)을 페이스트 형상으로 하기 위한 것이다. 용제로는, 땜납의 조성에 의해 변화하는 땜납의 융점에 따라서 융점 부근 또는 그러한 온도 이상의 비점을 갖는 1 또는 2 이상의 용제를 조함하여 사용한다. 예를 들면, 디에틸렌글리콜메틸에테르, n-부틸페닐에테르, 2-메틸-2, 4-팬탄디올, 디에틸렌글리콜모노부틸에테르 등의 고급 알코올이나 글리콜에테르계의 용제로부터 1 또는 2 이상을 선택하여 사용할 수 있다.
상술한 땜납 페이스트를 충전하기 위해 수지막에 형성되는 개구부는, 바람직하게는 대응하는 전극부의 면적의 25배 이하의 개구 면적으로 형성된다. 땜납 페이스트의 용융 시에, 전극 상에 땜납 성분이 모이지 않는다는 사태를 회피하여 구형상의 양호한 범프를 형성하기 위함이다.
이하, 본 발명의 발명직한 실시 형태에 대하여 도 1의 (a)∼(g)를 참조하면서 구체적으로 설명한다.
우선, 도 1의 (a)에 나타낸 바와 같이, 범프를 형성할 대상이 되는 기판(10)을 준비한다. 기판(10)의 표면에는 미리 복수의 전극부(11)가 소정의 피치로 설치되어 있다. 기판(10)의 표면에는 전극부(11)에 도통한 배선부(도시하지 않음)가 형성되어 있다.
이러한 기판(10)에 대하여, 도 1의 (b)에 나타낸 바와 같이, 각 전극부(11)를 덮도록 필름 형상의 감광성 수지막(12)을 배치하여 압착한다. 수지막(12)은 액체 상태의 수지를 스핀코트에 의해 기판(10)의 표면에 도포하고, 그것을 열경화함으로써 형성해도 된다.
다음에, 도 1의 (c)에 나타낸 바와 같이, 수지막(12)의 각 전극부(11)에 대응하는 개소에 대하여, 소정의 포토마스크(도시하지 않음)를 통하여 노광 처리, 및 그 후의 현상 처리를 실시함으로써, 각 전극부(1)가 노출하도록 개구부(12a)를 형성한다.
다음에, 도 1의 (d)에 나타낸 바와 같이, 개구부(12a)에 땜납 페이스트(13)를 충전한다. 땜납 페이스트(13)의 충전 시에는, 수지막(12)의 상면에 여분의 땜납 페이스트가 다량으로 잔존하지 않도록 하는 것이 바람직하고, 그를 위해서는 예를 들어 스퀴지를 이용하여 수지막(12)의 상면에 도착되어 있는 여분의 땜납 페이스트를 긁어내는 작업을 행하면 된다. 본 실시 형태에서는, 땜납 페이스트(13)에는 단일 종류의 합금이 함유되어 있다. 이 합금은 분말 형태로서, 고상선 온도와 액상선 온도 사이에 고상과 액상 공존의 온도 영역을 갖는 조성으로 구성되어 있다. 단, 땜납 페이스트(13)에는 복수의 합금이 함유되어도 된다.
다음에, 도 1의 (e)에 나타낸 1차 가열 공정에서, 땜납 페이스트(13)에 함유되어 있는 합금의 고상선 온도와 액상선 온도의 중간 온도까지 가열하여, 그 가열 상태를 소정 시간 유지한다. 땜납 페이스트(13)에 함유되는 합금의 고상선 온도와 액상선 온도의 중간 온도에서는 상기 합금은 일부가 고상으로부터 액상으로 변화하고, 다른 일부가 고상 상태를 취하여, 고상과 액상에 의한 평형 상태에 있다. 또한, 합금 이외의 로진 수지 등의 성분의 태반이 땜납 페이스트(13)로부터 휘발 손실된다. 그러면, 도 1의 (e)에 나타낸 바와 같이, 액상으로 변화한 합금이나 약간 잔존하는 로진 수지 등의 표면 장력에 의해서, 개구부(12a)에 남아 있던 땜납 페이스트 재료는 대략 구형으로 모아진다. 그 후, 고상선 온도 미만으로 일단 냉각하면, 액상으로 변화하고 있던 일부의 합금이 일체화된 상태로 고상으로 변화하여, 상기 땜납 페이스트 재료 전체가 전극부에 대하여 가고정된다. 즉, 1차 가열에 의하여 용해되지 않는 열이력을 갖는 합금 성분을 내포한 미완성의 범프(14)가 전극 부(1) 상에 형성되게 된다.
미완성 범프(14)를 형성한 후, 도 1의 (f)에 나타낸 바와 같이, 수지막(12)을 기판(10)의 표면으로부터 제거 내지 박리한다. 박리액은 이용한 수지막(12)을 제거하기 위한 적절한 용제를 선택한다. 이 때, 수지막(12)은 합금 성분을 완전히 용융하기 위한 2차 가열 공정을 거치지 않기 때문에, 평범한 조건으로 용이하게 제거할 수 있다.
다음에, 도 1의 (g)에 나타낸 2차 가열 공정에서, 합금의 액상선 온도 이상으로 가열하고, 그 가열 상태를 소정 시간 유지한다. 이에 따라, 1차 가열 공정에서 한번 융해된 합금 성분도, 1차 가열 공정에서 융해되지 않은 합금 성분도 전부 융해된다. 이것을 냉각하면, 합금 성분이 전부 융해된 완전한 범프(14')가 기판(10)의 전극부(11) 상에 형성되게 된다.
땜납 페이스트(13)에 함유되는 금속 성분으로서, 융점이 다른 2종류 이상의 금속을 채용하는 경우에도, 도 1의 (a)∼(g)에 나타낸 일련의 공정에 의해, 수지막(12)을 용이하게 제거하면서, 양호한 금속 범프(14')를 형성할 수 있다. 여기서 말하는 금속에는 단체 금속 및 합금이 포함된다. 그리고, 융점이란 단체 금속에서는 통상의 의미의 융점을 말하고, 합금에서는 어느 압력 하에서의 액상선 온도를 말하는 것으로 한다. 구체적으로는, 도 1의 (e)에 나타낸 1차 가열 공정에서는, 땜납 페이스트(13)에 함유되는 복수의 금속 성분의 융점 중 가장 낮은 융점 이상이고 가장 높은 융점 미만으로 가열하여, 그 가열 상태를 소정 시간 유지한다. 도 1의 (g)에 나타낸 2차 가열 공정에서는, 복수의 금속 성분의 융점 중 가장 높은 융점 이상으로 가열하여, 그 가열 상태를 소정 시간 유지한다. 그 결과, 보다 고온에서 행해지는 2차 가열 공정 전에, 모든 금속 성분이 일단 완전히 융해된 범프(14')가 기판(10)의 전극부(11) 상에 형성된다.
또한, 땜납 형성 재료에 2종 이상의 합금을 첨가하여, 땜납 형성 재료에 함유되는 것 중에서 가장 낮은 고상선 온도를 나타내는 금속의 고상선 온도 이상이고 가장 높은 액상선 온도를 나타내는 금속의 액상선 온도 미만으로 1차 가열하고, 가장 높은 액상선 온도 이상의 온도에서 2차 가열하는 것에 의해서도, 도 1의 (a)∼(g)에 나타낸 일련의 공정에 의해, 수지막(12)을 용이하게 제거하면서 양호한 금속 범프(14')를 형성할 수 있다.
[실시예]
다음에 본 발명의 실시예에 대하여 설명한다.
[실시예 1]
<땜납 페이스트의 조제>
합금으로서의 50%Sn-50%Pb 조성의 땜납(고상선 온도 : 183℃, 액상선 온도 : 238℃)을 평균 입경 20㎛로 분말화하고, 이것을 체적비 1:1로 플럭스와 혼합하여 땜납 페이스트를 조제했다. 플럭스는 로진 수지로서의 폴리펠 50%, 용제로서의 디에틸렌글리콜모노부틸에테르 20% 및 2-메틸-2, 4-펜탄디올 20%, 활성제로서의 세바신산 8%, 가소제로서의 경화 피자마유 2% (어느 것도 체적 백분율)를 미리 혼합한 것을 이용했다.
<범프 형성>
전극부가 30만개(전극 직경 : 70㎛, 피치 : 150㎛) 설치된 웨이퍼에, 50㎛ 두께의 필름 형상의 아크릴계 감광성 수지막(상품명 : NIT-250, 니티고·모톤사제)을 열압착(100℃, 압력 3.5㎏/㎟)했다. 다음에, 글래스 마스크를 이용하여 전극부에 대응한 개소를 노광하고, 그 후 1.0% 탄산 나트륨 수용액으로 에칭 현상함으로써, 전극부에 대응하는 개소에 직경 130㎛의 개구부를 형성했다. 다음에, 상술한 땜납 페이스트를 수지막 상에 도포하고, 이것을 우레탄 스퀴지를 이용하여 인쇄법에 의해 개구부에 충전했다. 다음에, 50%Sn-50%Pb 땜납의 고상선 온도보다도 고온인 220℃에서 1분간 1차 가열함으로써, 땜납을 대략 일체화시켰다. 다음에 이것을 냉각하고, 미완성 범프로서 전극부에 가고정했다. 그리고, 10% 모노에타놀아민 수용액 중에 침적하여, 수지막을 떼어내었다. 그 후, 전극부에 가고정되어 있는 땜납에 대하여 플럭스(상품명 : R5003, 알파 메탈즈사제)를 도포하고, 50%Sn-50%Pb 땜납의 액상선 온도보다도 고온인 275℃에서 2분간 2차 가열함으로써, 땜납을 완전히 용융 일체화시켰다. 이것을 냉각하여 완전한 범프를 전극부 상에 형성했다.
<결과>
본 실시예에서는, 1차 가열 후의 수지막의 박리는 양호하게 행할 수 있었다. 또한, 형성한 범프의 높이는 80㎛±3㎛이고, 높이의 변동이 적은 고정밀도의 범프를 형성할 수 있었다. 실시예 1에 대하여, 합금 조성, 고상선 온도, 액상선 온도, 1차 가열 온도, 및 2차 가열 온도를 표 1에 게시한다. 이하, 실시예 2∼5에 대해서도 마찬가지이다.
[실시예 2]
합금으로서의 20%Sn-80%Pb 조성의 땜납(고상선 온도 : 183℃, 액상선 온도 : 277℃)을 이용하여, 실시예 1과 마찬가지로 땜납 페이스트를 조제했다. 그리고, 이 땜납 페이스트를 이용하여 실시예 1과 마찬가지의 방법으로 범프를 형성했다. 단, 1차 가열 온도는 240℃로 하고, 2차 가열 온도는 320℃로 했다. 그 결과, 1차 가열 후의 수지막의 박리는 양호하게 행할 수 있었다. 또한, 형성한 범프의 높이는 80㎛±3㎛이고, 높이의 변동이 적은 고정밀도의 범프를 형성할 수 있었다.
[실시예 3]
합금으로서의 10%Sn-90%Pb 조성의 땜납(고상선 온도 : 275℃, 액상선 온도 : 300℃)을 이용하여, 실시예 1과 마찬가지로 땜납 페이스트를 조제했다. 그리고, 이 땜납 페이스트를 이용하여 실시예 1과 마찬가지의 방법으로 범프를 형성했다. 단, 1차 가열 온도는 285℃로 하고, 2차 가열 온도는 340℃로 했다. 그 결과, 1차 가열 후의 수지막의 박리는 양호하게 행할 수 있었다. 또한, 형성한 범프의 높이는 80㎛±3㎛이고, 높이의 변동이 적은 고정밀도의 범프를 형성할 수 있었다.
[실시예 4]
합금으로서의 92%Sn-8%Sb 조성의 땜납(고상선 온도 : 238℃, 액상선 온도 : 251℃)을 이용하여, 실시예 1과 마찬가지로 땜납 페이스트를 조제했다. 그리고, 이 땜납 페이스트를 이용하여 실시예 1과 마찬가지의 방법으로 범프를 형성했다. 단, 1차 가열 온도는 240℃로 하고, 2차 가열 온도는 280℃로 했다. 그 결과, 1차 가열 후의 수지막의 박리는 양호하게 행할 수 있었다. 또한, 형성한 범프의 높이는 80㎛±3㎛이고, 높이의 변동이 적은 고정밀도의 범프를 형성할 수 있었다.
[실시예 5]
합금으로서의 10%Sn-85%Pb-5%Sb 조성의 땜납(고상선 온도 : 239℃, 액상선 온도 : 277℃)을 이용하여, 실시예 1과 마찬가지로 땜납 페이스트를 조제했다. 그리고, 이 땜납 페이스트를 이용하여 실시예 1과 마찬가지의 방법으로 범프를 형성했다. 단, 1차 가열 온도는 260℃로 하고, 2차 가열 온도는 300℃로 했다. 그 결과, 1차 가열 후의 수지막의 박리는 양호하게 행할 수 있었다. 또한, 형성한 범프의 높이는 80㎛±3㎛이고, 높이의 변동이 적은 고정밀도의 범프를 형성할 수 있었다.
합금조성 고상선 온도 /℃ 액상선 온도 /℃ 1차 가열온도 /℃ 2차 가열온도
실시예 1 50%Sn-50%Pb 183 238 220 275
실시예 2 20%Sn-80%Pb 183 277 240 320
실시예 3 10%Sn-90%Pb 275 300 285 340
실시예 4 92%Sn-8%Sb 238 251 240 280
실시예 5 10%Sn-85%Pb-5%Sb 239 277 260 300
[실시예 6]
<땜납 페이스트의 조제>
상대적으로 낮은 액상선 온도를 나타내는 금속 I로서의 63%Sn-37%Pb의 땜납(액상선 온도 : 183℃) 및 상대적으로 높은 액상선 온도를 나타내는 금속 II로서의 2%Sn-98%Pb의 땜납(액상선 온도 : 320℃)을 평균 입경 20㎛로 분말화하고, 이들을 중량비 1:9로 혼합했다. 이 혼합 땜납을 플럭스와 혼합하여 땜납 페이스트를 조제했다. 플럭스는 로진 수지로서의 폴리펠 50%, 용제로서의 디에틸렌글리콜모노부틸에테르 20% 및 2-메틸-2, 4-펜탄디올 20%, 활성제로서의 세바신산 8%, 가소제로서 의 경화 피자마유 2% (어느 것도 체적 백분율)를 미리 혼합한 것을 이용했다.
<범프 형성>
전극부가 30만개(전극 직경 : 70㎛, 피치 : 150㎛) 설치된 웨이퍼에, 50㎛ 두께의 필름 형상의 아크릴계 감광성 수지막(상품명 : NIT-250, 니티고·모톤사제)을 열압착(100℃, 압력 3.5㎏/㎟)했다. 다음에, 글래스 마스크를 이용하여 전극부에 대응한 개소를 노광하고, 그 후 1.0% 탄산 나트륨 수용액으로 에칭 현상함으로써, 전극부에 대응하는 개소에 직경 130㎛의 개구부를 형성했다. 다음에, 상술한 땜납 페이스트를 수지막 상에 도포하고, 이것을 우레탄 스퀴지를 이용하여 인쇄법에 의해 개구부에 충전했다. 다음에, 63%Sn-37%Pb 땜납의 액상선 온도보다도 고온인 213℃에서 1분간 1차 가열함으로써, 땜납을 대략 일체화시켰다. 다음에 이것을 냉각하고, 미완성 범프로서 전극부에 가고정했다. 그리고, 10% 모노에타놀아민 수용액 중에 침적하여, 수지막을 떼어내었다. 그 후, 전극부에 가고정되어 있는 땜납에 대하여 플럭스(상품명 : R5003, 알파 메탈즈사제)를 도포하고, 2%Sn-98%Pb 땜납의 액상선 온도보다도 고온인 350℃에서 2분간 2차 가열함으로써, 땜납을 완전히 용융 일체화시켰다. 이것을 냉각하여 완전한 범프를 전극부 상에 형성했다.
<결과>
본 실시예에서는, 1차 가열 후의 수지막의 박리는 양호하게 행할 수 있었다. 또한, 형성한 범프의 높이는 80㎛±3㎛이고, 높이의 변동이 적은 고정밀도의 범프를 형성할 수 있었다. 또한, 최종적으로 형성된 범프의 조성은, 목적으로 하는 조성 8%Sn-92%Pb에 대하여 ±0.2%의 범위 내로 제어할 수 있었다. 실시예 6에 대하 여, 금속 조성, 금속의 배합비, 고상선 온도, 1차 가열 온도, 및 2차 가열 온도, 및 범프의 최종 조성을 표 2에 게시한다. 이하, 실시예 7∼9에 대해서도 마찬가지이다.
[실시예 7]
금속 I로서의 35%Sn-65%Pb의 땜납(액상선 온도 : 246℃) 및 금속 II로서의 2%Sn-98%Pb의 땜납(액상선 온도 : 320℃)을 중량비 1:9로 혼합한 것을 이용하여, 실시예 6과 마찬가지로 땜납 페이스트를 조제했다. 그리고, 이 땜납 페이스트를 이용하여 실시예 6과 마찬가지의 방법으로 범프를 형성했다. 단, 1차 가열 온도는 265℃로 했다. 그 결과, 1차 가열 후의 수지막의 박리는 양호하게 행할 수 있었다. 또한, 형성한 범프의 높이는 80㎛±3㎛이고, 높이의 변동이 적은 고정밀도의 범프를 형성할 수 있었다. 또한, 최종적으로 형성된 범프의 조성은, 목적으로 하는 조성 5%Sn-95%Pb에 대하여 ±0.2%의 범위 내로 제어할 수 있었다.
[실시예 8]
금속 I로서의 100%의 Sn(융점 : 232℃) 및 금속 II로서의 100%의 Pb의 땜납(융점 : 327℃)을 중량비 1:9로 혼합한 것을 이용하여, 실시예 6과 마찬가지로 땜납 페이스트를 조제했다. 그리고, 이 땜납 페이스트를 이용하여 실시예 6과 마찬가지의 방법으로 범프를 형성했다. 단, 1차 가열 온도는 262℃로 하고, 2차 가열 온도는 357℃로 했다. 그 결과, 1차 가열 후의 수지막의 박리는 양호하게 행할 수 있었다. 또한, 형성한 범프의 높이는 80㎛±3㎛이고, 높이의 변동이 적은 고정밀도의 범프를 형성할 수 있었다. 또한, 최종적으로 형성된 범프의 조성은, 목적으로 하는 조성 10%Sn-90%Pb에 대하여 ±0.2%의 범위 내로 제어할 수 있었다.
[실시예 9]
금속 I로서의 100%의 Sn(융점 : 232℃) 및 금속 II로서의 100%의 Pb의 땜납(융점 : 327℃)을 중량비 1:19로 혼합한 것을 이용하여, 실시예 6과 마찬가지로 땜납 페이스트를 조제했다. 그리고, 이 땜납 페이스트를 이용하여 실시예 6과 마찬가지의 방법으로 범프를 형성했다. 단, 1차 가열 온도는 262℃로 하고, 2차 가열 온도는 357℃로 했다. 그 결과, 1차 가열 후의 수지막의 박리는 양호하게 행할 수 있었다. 또한, 형성한 범프의 높이는 80㎛±3㎛이고, 높이의 변동이 적은 고정밀도의 범프를 형성할 수 있었다. 또한, 최종적으로 형성된 범프의 조성은, 목적으로 하는 조성 5%Sn-95%Pb에 대하여 ±0.2%의 범위 내로 제어할 수 있었다.
금속 I 금속 II 배합비 1차 가열 온도 /℃ 2차 가열 온도 /℃ 최 종 조 성
조성 조성 I : II
실시예 6 63%Sn-37%Pb (액상선 온도 183℃) 2%Sn-98%Pb (액상선 온도 320℃) 1 : 9 213 350 8%Sn-92%Pb
실시예 7 35%Sn-65%Pb (액상선 온도 246℃) 2%Sn-98%Pb (액상선 온도 320℃) 1 : 9 265 350 5%Sn-95%Pb
실시예 8 100% Sn (융점 232℃) 100% Pb (융점 327℃) 1 : 9 262 357 10%Sn-90%Pb
실시예 9 100% Sn (융점 232℃) 100% Pb (융점 327℃) 1 : 19 262 357 5%Sn-95%Pb
이상의 정리로서, 본 발명의 구성 및 그 변경을 이하에 부기로서 열거한다.
(부기 1)
전극부가 설치된 기판 표면에 대하여 수지막을 형성하는 공정과,
상기 수지막에 대하여, 상기 전극부가 노출하도록 개구부를 형성하는 공정 과,
고상선 온도와 액상선 온도 사이에 고상과 액상 공존의 온도 영역을 갖는 조성의 금속을 함유하는 범프 형성 재료를 상기 개구부에 충전하는 공정과,
상기 고상선 온도 이상이고 상기 액상선 온도 미만으로 가열하는 공정과,
상기 고상선 온도 미만으로 냉각하는 공정과,
상기 수지막을 제거한 후, 상기 액상선 온도 이상으로 가열하는 공정
을 포함하는 것을 특징으로 하는 범프 형성 방법.
(부기 2)
전극부가 설치된 기판 표면에 대하여 수지막을 형성하는 공정과,
상기 수지막에 대하여, 상기 전극부가 노출하도록 개구부를 형성하는 공정과,
융점이 다른 복수의 금속을 함유하는 범프 형성 재료를 상기 개구부에 충전하는 공정과,
상기 복수의 금속의 융점 중 가장 낮은 융점 이상이고 복수의 금속의 융점 중 가장 높은 융점 미만으로 가열하는 공정과,
싱기 가장 낮은 융점 미만으로 냉각하는 공정과,
상기 수지막을 제거한 후, 상기 가장 높은 융점 이상으로 가열하는 공정
을 포함하는 것을 특징으로 하는 범프 형성 방법.
(부기 3)
전극부가 설치된 기판 표면에 대하여 수지막을 형성하는 공정과,
상기 수지막에 대하여, 상기 전극부가 노출하도록 개구부를 형성하는 공정과,
1종류 이상의 금속을 함유하는 범프 형성 재료를 상기 개구부에 충전하는 공정과,
상기 금속의 일부만이 융해되는 온도 이상이고 상기 금속의 전부가 융해되는 온도 미만으로 가열하는 공정과,
상기 금속의 전부가 응고되는 온도 미만으로 냉각하는 공정과,
상기 수지막을 제거한 후, 상기 금속의 전부가 융해되는 온도 이상으로 가열하는 공정
을 포함하는 것을 특징으로 하는 범프 형성 방법.
(부기 4)
부기 1 내지 부기 3 중의 어느 하나에 있어서,
상기 수지막은 감광성 수지인 것을 특징으로 하는 범프 형성 방법.
(부기 5)
부기 1 내지 부기 4 중의 어느 하나에 있어서,
상기 범프 형성 재료에 함유되는 상기 금속은 분말 형상이고, 상기 범프 형성 재료는 상기 분말 형상의 금속과, 수지 및 용제를 함유하는 비히클 성분을 혼합하여 페이스트 형상으로 한 땜납 페이스트인 것을 특징으로 하는 범프 형성 방법.
(부기 6)
부기 1 내지 부기 5 중의 어느 하나에 있어서,
상기 액상선 온도 이상으로 가열함으로써, 또는 상기 땜납 형성 재료에 함유되는 금속의 전부가 액체로 될 때까지 가열함으로써 상기 금속이 일체화된 후에, 소망의 조성의 합금이 형성되도록, 상기 범프 형성 재료에 함유되는 금속의 조성은 제어되어 있는 것을 특징으로 하는 범프 형성 방법.
본 발명에 따르면, 마스크로서 수지막을 이용한 범프 형성 방법에서, 수지막의 경화를 억제하고, 수지막을 기판 표면으로부터 용이하게 제거 내지 박리할 수 있다. 그 결과, 형성된 범프를 통하여 양호한 전자 부품 실장이 가능하게 된다.

Claims (5)

  1. 전극부가 설치된 기판 표면에 대하여 수지막을 형성하는 공정과,
    상기 수지막에 대하여, 상기 전극부가 노출하도록 개구부를 형성하는 공정과,
    고상선(固相線) 온도와 액상선(液相線) 온도 사이에 고상과 액상 공존의 온도 영역을 갖는 조성의 금속을 함유하는 범프(bump) 형성 재료를 상기 개구부에 충전하는 공정과,
    상기 고상선 온도 이상이고 상기 액상선 온도 미만으로 가열하는 공정과,
    상기 고상선 온도 미만으로 냉각하는 공정과,
    상기 수지막을 제거한 후, 상기 기판을 접합 대상물에 탑재하지 않고 상기 액상선 온도 이상으로 가열하는 공정을 포함하는 것을 특징으로 하는 범프 형성 방법.
  2. 전극부가 설치된 기판 표면에 대하여 수지막을 형성하는 공정과,
    상기 수지막에 대하여, 상기 전극부가 노출하도록 개구부를 형성하는 공정과,
    융점이 다른 복수의 금속을 함유하는 범프 형성 재료를 상기 개구부에 충전하는 공정과,
    상기 복수의 금속의 융점 중 가장 낮은 융점 이상이고 상기 복수의 금속의 융점 중 가장 높은 융점 미만으로 가열하는 공정과,
    싱기 가장 낮은 융점 미만으로 냉각하는 공정과,
    상기 수지막을 제거한 후, 상기 기판을 접합 대상물에 탑재하지 않고 상기 가장 높은 융점 이상으로 가열하는 공정을 포함하는 것을 특징으로 하는 범프 형성 방법.
  3. 전극부가 설치된 기판 표면에 대하여 수지막을 형성하는 공정과,
    상기 수지막에 대하여, 상기 전극부가 노출하도록 개구부를 형성하는 공정과,
    1종류 이상의 금속을 함유하는 범프 형성 재료를 상기 개구부에 충전하는 공정과,
    상기 금속의 일부만이 융해되는 온도 이상이고 상기 금속의 전부가 융해되는 온도 미만으로 가열하는 공정과,
    상기 금속의 전부가 응고되는 온도 미만으로 냉각하는 공정과,
    상기 수지막을 제거한 후, 상기 기판을 접합 대상물에 탑재하지 않고 상기 금속의 전부가 융해되는 온도 이상으로 가열하는 공정을 포함하는 것을 특징으로 하는 범프 형성 방법.
  4. 제1항 내지 제3항 중의 어느 한 항에 있어서,
    상기 수지막은 감광성 수지인 것을 특징으로 하는 범프 형성 방법.
  5. 제1항 내지 제3항 중의 어느 한 항에 있어서,
    상기 범프 형성 재료에 함유되는 상기 금속은 분말 형상이고, 상기 범프 형성 재료는 상기 분말 형상의 금속과, 수지 및 용제를 함유하는 비히클(vehicle) 성분을 혼합하여 페이스트 형상으로 한 땜납 페이스트인 것을 특징으로 하는 범프 형성 방법.
KR1020010059758A 2001-05-07 2001-09-26 범프 형성 방법 KR100733556B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00136299 2001-05-07
JP2001136299A JP3556922B2 (ja) 2001-05-07 2001-05-07 バンプ形成方法

Publications (2)

Publication Number Publication Date
KR20020085752A KR20020085752A (ko) 2002-11-16
KR100733556B1 true KR100733556B1 (ko) 2007-06-28

Family

ID=18983607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010059758A KR100733556B1 (ko) 2001-05-07 2001-09-26 범프 형성 방법

Country Status (4)

Country Link
US (1) US6524943B1 (ko)
JP (1) JP3556922B2 (ko)
KR (1) KR100733556B1 (ko)
TW (1) TW494038B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4659262B2 (ja) * 2001-05-01 2011-03-30 富士通セミコンダクター株式会社 電子部品の実装方法及びペースト材料
JP4115306B2 (ja) * 2003-03-13 2008-07-09 富士通株式会社 半導体装置の製造方法
JP4094982B2 (ja) * 2003-04-15 2008-06-04 ハリマ化成株式会社 はんだ析出方法およびはんだバンプ形成方法
JP4855667B2 (ja) * 2004-10-15 2012-01-18 ハリマ化成株式会社 樹脂マスク層の除去方法およびはんだバンプ付き基板の製造方法
JP4654865B2 (ja) * 2005-09-30 2011-03-23 パナソニック株式会社 電子部品実装方法
JP2007109859A (ja) * 2005-10-13 2007-04-26 Nec Electronics Corp 電子部品の製造方法
KR100808106B1 (ko) 2006-05-16 2008-02-29 오태성 반도체 칩 또는 반도체 칩 웨이퍼에 형성한 박막히터를이용한 솔더범프 형성방법과 그 장치
KR100808108B1 (ko) 2006-06-25 2008-02-29 오태성 반도체 칩에 형성한 박막히터를 이용한 반도체 칩의 플립칩실장 방법과 탈착 방법
JP4219951B2 (ja) * 2006-10-25 2009-02-04 新光電気工業株式会社 はんだボール搭載方法及びはんだボール搭載基板の製造方法
US7569164B2 (en) 2007-01-29 2009-08-04 Harima Chemicals, Inc. Solder precoating method
KR100978499B1 (ko) * 2008-11-14 2010-08-30 재단법인대구경북과학기술원 대상 특징 추출 장치 및 방법
TWI435666B (zh) 2010-07-20 2014-04-21 Lg Innotek Co Ltd 輻散熱電路板及其製造方法
WO2012053728A1 (en) 2010-10-20 2012-04-26 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
CN103797149B (zh) * 2011-09-16 2017-05-24 株式会社V技术 蒸镀掩膜、蒸镀掩膜的制造方法及薄膜图案形成方法
TWI552824B (zh) * 2011-10-18 2016-10-11 千住金屬工業股份有限公司 焊料凸塊形成方法及裝置
IN2014DN07833A (ko) * 2012-03-20 2015-04-24 Alpha Metals
JP6028593B2 (ja) * 2013-01-28 2016-11-16 富士通株式会社 半導体装置の製造方法
JP6044441B2 (ja) * 2013-04-26 2016-12-14 株式会社デンソー 電子装置の製造方法およびこれに用いられる多層基板
US9786517B2 (en) * 2013-09-09 2017-10-10 Intel Corporation Ablation method and recipe for wafer level underfill material patterning and removal
KR20150128310A (ko) * 2014-05-09 2015-11-18 삼성전기주식회사 솔더 페이스트용 플럭스, 솔더 페이스트 및 솔더 범프의 제조 방법
EP3809807A1 (en) * 2019-10-18 2021-04-21 Heraeus Materials Singapore Pte. Ltd. Manufacturing and tape transfer method for a patteerned preform
TWI783235B (zh) * 2020-06-10 2022-11-11 南亞電路板股份有限公司 電路板結構及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09108884A (ja) * 1995-09-29 1997-04-28 Delco Electronics Corp はんだペースト組成物
US5672542A (en) * 1994-08-08 1997-09-30 Hewlett Packard Company Method of making solder balls by contained paste deposition

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3015436B2 (ja) * 1990-09-25 2000-03-06 株式会社東芝 半導体装置およびその接続方法
JP3266414B2 (ja) 1994-05-09 2002-03-18 三菱電機株式会社 はんだ供給法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672542A (en) * 1994-08-08 1997-09-30 Hewlett Packard Company Method of making solder balls by contained paste deposition
JPH09108884A (ja) * 1995-09-29 1997-04-28 Delco Electronics Corp はんだペースト組成物

Also Published As

Publication number Publication date
JP2002334895A (ja) 2002-11-22
US6524943B1 (en) 2003-02-25
TW494038B (en) 2002-07-11
US20030036255A1 (en) 2003-02-20
JP3556922B2 (ja) 2004-08-25
KR20020085752A (ko) 2002-11-16

Similar Documents

Publication Publication Date Title
KR100733556B1 (ko) 범프 형성 방법
JP3615206B2 (ja) 半導体装置の製造方法
US5539153A (en) Method of bumping substrates by contained paste deposition
US6281106B1 (en) Method of solder bumping a circuit component
US6013571A (en) Microelectronic assembly including columnar interconnections and method for forming same
US20050133572A1 (en) Methods of forming solder areas on electronic components and electronic components having solder areas
JP3215008B2 (ja) 電子回路の製造方法
JPH04273453A (ja) 直接チップ取り付け方法
KR20010082601A (ko) 범프 형성 방법, 전자 부품, 및 땜납 페이스트
KR20070043691A (ko) 땜납 접합용 페이스트 및 이를 이용한 땜납 접합 방법
KR20080066552A (ko) 전자부품 땜납 방법 및 전자부품 땜납 구조
JP2004349487A (ja) 導電性ボールおよび電子部品の電極の形成方法、電子部品ならびに電子機器
US20040155336A1 (en) Soldering method, component to be joined by the soldering method, and joining structure
JP2006100845A (ja) バンプ電極付き電子部品の製造方法
JP2006100844A (ja) バンプ電極付き電子部品
JP3214995B2 (ja) 電子回路の製造方法
JP4367630B2 (ja) バンプ形成方法
JP4685081B2 (ja) 電子部品製造方法
JP4025322B2 (ja) 半導体装置の製造方法
JP2003198116A (ja) はんだ付け方法および接合構造体
JP3204142B2 (ja) 半導体装置製造方法およびリードフレーム
JP2008109145A5 (ko)
JP2005057117A (ja) はんだ付け方法および接合構造体ならびに電気／電子部品
WO2019117041A1 (ja) ソルダペースト、接合構造体及び接合構造体の製造方法
JP2003174252A (ja) 回路基板と電子部品との接合方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 13