JP3015436B2 - 半導体装置およびその接続方法 - Google Patents
半導体装置およびその接続方法Info
- Publication number
- JP3015436B2 JP3015436B2 JP2254652A JP25465290A JP3015436B2 JP 3015436 B2 JP3015436 B2 JP 3015436B2 JP 2254652 A JP2254652 A JP 2254652A JP 25465290 A JP25465290 A JP 25465290A JP 3015436 B2 JP3015436 B2 JP 3015436B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- semiconductor device
- alloy layer
- bump
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13017—Shape in side view being non uniform along the bump connector
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明はバンプを有する半導体装置およびその半導
体装置のバンプと基板上に形成された配線パターンとの
電気的な接続方法に関する。
体装置のバンプと基板上に形成された配線パターンとの
電気的な接続方法に関する。
（従来の技術） 周知のように半導体装置は、高集積化方向にあるとと
もに、配線基板などに対して高密度に実装することが要
求されている。この高密度実装への対応としては、たと
えばフリップチップ接続やTAB（Tape Auotmated Bondin
g）などの手段が知られている。しかして、前記フリッ
ツプチップ接続およびTABの場合は、配線基板上の配線
パターンなどへの接続を可能にするため、半導体素子の
ボンディングパッド上に突起形状を有するバンプが形成
される。
もに、配線基板などに対して高密度に実装することが要
求されている。この高密度実装への対応としては、たと
えばフリップチップ接続やTAB（Tape Auotmated Bondin
g）などの手段が知られている。しかして、前記フリッ
ツプチップ接続およびTABの場合は、配線基板上の配線
パターンなどへの接続を可能にするため、半導体素子の
ボンディングパッド上に突起形状を有するバンプが形成
される。
第６図は半導体素子１のボンディングパッド２上にバ
リアメタル層３を介して、たとえばめっき法、ディップ
法もしくは蒸着法などによって半田から成るバンプ４を
突起形状（マッシュルームバンプ）に形成した構成を断
面的に示したものである。また、第７図は半導体素子１
のボンディングパッド２上にバリアメタル層３を介し
て、前記パッド２部分が開口した厚膜レジストを用い、
たとえばめっき法などによって半田から成るバンプ４を
垂直に（ストレートウォールバンプ）に形成した構成を
断面的に示したものである。なお、第６図および第７図
において５はパッシベーション膜を示す。
リアメタル層３を介して、たとえばめっき法、ディップ
法もしくは蒸着法などによって半田から成るバンプ４を
突起形状（マッシュルームバンプ）に形成した構成を断
面的に示したものである。また、第７図は半導体素子１
のボンディングパッド２上にバリアメタル層３を介し
て、前記パッド２部分が開口した厚膜レジストを用い、
たとえばめっき法などによって半田から成るバンプ４を
垂直に（ストレートウォールバンプ）に形成した構成を
断面的に示したものである。なお、第６図および第７図
において５はパッシベーション膜を示す。
さらにこの改良手段として、前記バンプ４上に、バン
プ４を構成する金属より低融点の金属もしくは合金を積
層して低温接続を可能にすることも試みられている（IE
EE JAPAN IEMT SYMPOSIUM 1989 p114〜118）。
プ４を構成する金属より低融点の金属もしくは合金を積
層して低温接続を可能にすることも試みられている（IE
EE JAPAN IEMT SYMPOSIUM 1989 p114〜118）。
一方、上記バンプ４が形成された半導体装置（半導体
素子）を配線基板に実装する場合、たとえば半導体装置
を主に形成するシリコンと、半導体装置を実装する基板
との熱膨脹係数が大きく異なると、温度サイクルなどに
起因する熱ストレスによって、前記バンプなどによる接
続部分で破断を生じるという問題がある。これを改善す
る手段として、たとえば基板にシリコンを用いるCOW（c
hip on wafer）が提案されている。しかし、この手段は
基板を製作するために、半導体装置を製作（製造）する
場合と同等あるいはそれ以上の複雑な工程を要しコスト
アップとなる。
素子）を配線基板に実装する場合、たとえば半導体装置
を主に形成するシリコンと、半導体装置を実装する基板
との熱膨脹係数が大きく異なると、温度サイクルなどに
起因する熱ストレスによって、前記バンプなどによる接
続部分で破断を生じるという問題がある。これを改善す
る手段として、たとえば基板にシリコンを用いるCOW（c
hip on wafer）が提案されている。しかし、この手段は
基板を製作するために、半導体装置を製作（製造）する
場合と同等あるいはそれ以上の複雑な工程を要しコスト
アップとなる。
さらに、熱ストレスによるバンプ部分での破断不良を
解決する手段として、バンプ構造を熱ストレスに対して
耐性を呈する構造とすることも知られている。たとえ
ば、ポリイミド樹脂テープを挟む積層構造とし、熱スト
レスを緩和する方式がある（電子通信情報学会技術研究
報告CPM−19−24（1987））。しかし、この方式の場合
は、バンプシートと呼称されるものを別途作成する必要
があり、形成方法も複雑でコストアップとなるばかりで
なく、重ねるバンプ段数の増加に伴い、接続箇所が増加
するため、信頼性の上で問題がある。
解決する手段として、バンプ構造を熱ストレスに対して
耐性を呈する構造とすることも知られている。たとえ
ば、ポリイミド樹脂テープを挟む積層構造とし、熱スト
レスを緩和する方式がある（電子通信情報学会技術研究
報告CPM−19−24（1987））。しかし、この方式の場合
は、バンプシートと呼称されるものを別途作成する必要
があり、形成方法も複雑でコストアップとなるばかりで
なく、重ねるバンプ段数の増加に伴い、接続箇所が増加
するため、信頼性の上で問題がある。
また、熱ストレスによる破断不良は、バンプ４が半導
体装置１に接する界面付近で発生するため、バンプ４が
溶融して接続された状態とした後、半導体装置１と基板
とを引き離すことにより、バンプ４による接合部の形状
を鼓型にすることも試みられている。しかしながら、こ
のバンプ４による接合部の形状を鼓型にする手段の場合
は、半導体装置１と基板とを引き離す距離を十分かつ適
確に選択・設定しないと、接続不良など生じ易く信頼性
に問題があるとともに、外観も損なわれるという問題が
ある。
体装置１に接する界面付近で発生するため、バンプ４が
溶融して接続された状態とした後、半導体装置１と基板
とを引き離すことにより、バンプ４による接合部の形状
を鼓型にすることも試みられている。しかしながら、こ
のバンプ４による接合部の形状を鼓型にする手段の場合
は、半導体装置１と基板とを引き離す距離を十分かつ適
確に選択・設定しないと、接続不良など生じ易く信頼性
に問題があるとともに、外観も損なわれるという問題が
ある。
（発明が解決しようとする課題） 前記したようにボンディングパッド２上に構成ないし
形成されたバンプ４を有する半導体装置を、熱膨脹係数
の異なる所要の基板面上にたとえばフェイスダウンに搭
載・実装した場合、前記熱膨脹率の相違に起因する熱ス
トレスによりバンプ部分で破断が生じるという問題があ
る。しかして、この解決策ないし回避策もいろいろ試み
られているが、工程が繁雑であったり、大幅なコストア
ップを招いたり、あるいは接続不良など起き信頼性に問
題があって、実用上十分満足し得る手段とはいえない。
形成されたバンプ４を有する半導体装置を、熱膨脹係数
の異なる所要の基板面上にたとえばフェイスダウンに搭
載・実装した場合、前記熱膨脹率の相違に起因する熱ス
トレスによりバンプ部分で破断が生じるという問題があ
る。しかして、この解決策ないし回避策もいろいろ試み
られているが、工程が繁雑であったり、大幅なコストア
ップを招いたり、あるいは接続不良など起き信頼性に問
題があって、実用上十分満足し得る手段とはいえない。
本発明は上記事情に対処してなされたもので、半導体
装置の熱膨脹係数と異なる熱膨脹係数を有する基板に、
前記半導体装置を実装する場合において、実装工程や実
装後の熱ストレスにより、半導体装置のバンプ部分での
破断発生を全面的に容易かつ確実に防止ないし回避しバ
ンプ構造を有する半導体装置およびその半導体装置を基
板に接続する方法の提供を目的とする。
装置の熱膨脹係数と異なる熱膨脹係数を有する基板に、
前記半導体装置を実装する場合において、実装工程や実
装後の熱ストレスにより、半導体装置のバンプ部分での
破断発生を全面的に容易かつ確実に防止ないし回避しバ
ンプ構造を有する半導体装置およびその半導体装置を基
板に接続する方法の提供を目的とする。
［発明の構成］ （課題を解決するための手段） 本発明は、被接続パッドを有する基板と、前記被接続
パッドに接続するポンディングパッドを有する半導体素
子とを具備し、前記基板に対する前記半導体素子の接続
が、前記ボンディングパッド上に形成された第１の金属
もしくは合金層、前記第１の金属もしくは合金層上に形
成され前記第１の金属もしくは合金層よりも融点の高い
第２の金属もしくは合金層、および前記第２の金属もし
くは合金層上に形成されかつ前記第２の金属もしくは合
金層よりも融点の低い第３の金属もしくは合金層とから
成り、かつ前記第１、第２および第３の金属もしくは合
金層が、前記第２の金属もしくは合金層を縮径部とする
縦断面鼓形に形成されていることを特徴とする半導体装
置を提供する。
パッドに接続するポンディングパッドを有する半導体素
子とを具備し、前記基板に対する前記半導体素子の接続
が、前記ボンディングパッド上に形成された第１の金属
もしくは合金層、前記第１の金属もしくは合金層上に形
成され前記第１の金属もしくは合金層よりも融点の高い
第２の金属もしくは合金層、および前記第２の金属もし
くは合金層上に形成されかつ前記第２の金属もしくは合
金層よりも融点の低い第３の金属もしくは合金層とから
成り、かつ前記第１、第２および第３の金属もしくは合
金層が、前記第２の金属もしくは合金層を縮径部とする
縦断面鼓形に形成されていることを特徴とする半導体装
置を提供する。
また本発明は、被接続パッドを有する基板に、ボンデ
ィングパッドおよび前記ボンディングパッド上に形成さ
れたバンプを介して半導体装置を接続する半導体装置の
接続方法において、前記半導体装置の前記ボンディング
パッド上に形成された第１の金属もしくは合金層、およ
び前記第１の金属もしくは合金層よりも融点が高い第２
の金属もしくは合金層を有する縦断面台形のバンプと前
記被接続パッドとの間に、前記第２の金属もしくは合金
層よりも融点の低い第３の金属もしくは合金層を介し、
かつ前記第２の金属もしくは合金層の融点よりも低温
で、少なくとも前記第３の金属もしくは合金層を溶融さ
せ、前記基板上に縦断面鼓形バンプ構造化して前記半導
体装置を接続する工程を具備することを特徴とする半導
体装置の接続方法を提供する。
ィングパッドおよび前記ボンディングパッド上に形成さ
れたバンプを介して半導体装置を接続する半導体装置の
接続方法において、前記半導体装置の前記ボンディング
パッド上に形成された第１の金属もしくは合金層、およ
び前記第１の金属もしくは合金層よりも融点が高い第２
の金属もしくは合金層を有する縦断面台形のバンプと前
記被接続パッドとの間に、前記第２の金属もしくは合金
層よりも融点の低い第３の金属もしくは合金層を介し、
かつ前記第２の金属もしくは合金層の融点よりも低温
で、少なくとも前記第３の金属もしくは合金層を溶融さ
せ、前記基板上に縦断面鼓形バンプ構造化して前記半導
体装置を接続する工程を具備することを特徴とする半導
体装置の接続方法を提供する。
（作用） 本発明によれば、ボンディングパッド上に第１の金属
ないし合金層、第１の金属ないし合金よりも融点の高い
第２の金属ないし合金層が順次形成されている。しかし
て、第２の金属ないし合金の融点よりも低温度で、第１
の金属ないし合金を溶融したとき、バンプを形成してい
る第１の金属ないし合金が、下地となるボンディングパ
ッド界面まで広がり、前記第１の金属ないし合金とボン
ディングパッドとの接触角は90度未満になる。
ないし合金層、第１の金属ないし合金よりも融点の高い
第２の金属ないし合金層が順次形成されている。しかし
て、第２の金属ないし合金の融点よりも低温度で、第１
の金属ないし合金を溶融したとき、バンプを形成してい
る第１の金属ないし合金が、下地となるボンディングパ
ッド界面まで広がり、前記第１の金属ないし合金とボン
ディングパッドとの接触角は90度未満になる。
このような構造を採ることにより、ボンディングパッ
ドとバンプ界面でバンプに加わる応力が緩和されるた
め、熱ストレスに対してすぐれた耐性を呈する。
ドとバンプ界面でバンプに加わる応力が緩和されるた
め、熱ストレスに対してすぐれた耐性を呈する。
また、前記半導体装置を基板面に接続（実装）すると
きには、第３の金属ないし合金層を接合面に介在させ、
第２の金属ないし合金の融点よりも低温度で、少なくと
も第３の金属ないし合金を溶融すると、半導体装置側は
勿論のこと基板側のパッドとバンプ界面でも、バンプと
パッドとの接触角が90度未満になる。したがって、ボン
ディングパッドとバンプ界面でバンプに加わる応力が容
易に緩和されるため、熱ストレスに対してすぐれた耐性
を呈することになり、たとえば接続部を鼓型に形成する
などの煩雑な操作など要せずに信頼性の高い接続が実現
される。
きには、第３の金属ないし合金層を接合面に介在させ、
第２の金属ないし合金の融点よりも低温度で、少なくと
も第３の金属ないし合金を溶融すると、半導体装置側は
勿論のこと基板側のパッドとバンプ界面でも、バンプと
パッドとの接触角が90度未満になる。したがって、ボン
ディングパッドとバンプ界面でバンプに加わる応力が容
易に緩和されるため、熱ストレスに対してすぐれた耐性
を呈することになり、たとえば接続部を鼓型に形成する
などの煩雑な操作など要せずに信頼性の高い接続が実現
される。
（実施例） 以下第１図〜第５図を参照して本発明の実施例を説明
する。
する。
第１図および第２図は本発明に係る半導体装置の要部
の構成、すなわち本発明に係る半導体装置の異なるバン
プ構造例をそれぞれ断面的に示し、また第３図は本発明
に係る半導体装置を基板面に実装・接続したときのバン
プ接続部の構成を断面的に示したものである。
の構成、すなわち本発明に係る半導体装置の異なるバン
プ構造例をそれぞれ断面的に示し、また第３図は本発明
に係る半導体装置を基板面に実装・接続したときのバン
プ接続部の構成を断面的に示したものである。
これら第１図〜第３図において、１は半導体素子、２
はボンディングパッド、３はバリアメタルたとえばTi層
3aとCu層3bとの２層構造をなしている。さらに、５はパ
ッシベーション膜、６は第１の金属ないし合金の層でた
とえばPb/Sn＝60/40の融点260℃の合金、７は第２の金
属ないし合金層でたとえばPb/Sn＝95/5の融点320℃の合
金、８は第３の金属ないし合金の層でたとえばPb/Sn＝6
0/40の融点260℃の合金、９は基板10側のパッドをそれ
ぞれ示す。
はボンディングパッド、３はバリアメタルたとえばTi層
3aとCu層3bとの２層構造をなしている。さらに、５はパ
ッシベーション膜、６は第１の金属ないし合金の層でた
とえばPb/Sn＝60/40の融点260℃の合金、７は第２の金
属ないし合金層でたとえばPb/Sn＝95/5の融点320℃の合
金、８は第３の金属ないし合金の層でたとえばPb/Sn＝6
0/40の融点260℃の合金、９は基板10側のパッドをそれ
ぞれ示す。
上記のような構造のバンプを有する半導体装置は、た
とえば第４図（ａ）〜（ｆ）に断面図で実施態様を模式
的に示すような工程で製造し得る。
とえば第４図（ａ）〜（ｆ）に断面図で実施態様を模式
的に示すような工程で製造し得る。
先ず、半導体素子領域１の所定面上にボンディングパ
ッド２が形成され、さらにそのボンディングパッド２を
除いた面上にパッシベーション膜が形成されたウエハを
用意し、たとえば蒸着法によってTi/Cu膜３を全面蒸着
する（第４図（ａ））。
ッド２が形成され、さらにそのボンディングパッド２を
除いた面上にパッシベーション膜が形成されたウエハを
用意し、たとえば蒸着法によってTi/Cu膜３を全面蒸着
する（第４図（ａ））。
次いで、厚膜用レジストAZ 4903（商品名、ヘキスト
ジャパン）をスピンコートして膜厚35μｍのレジスト層
を形成し、露光・現像処理してたとえば一辺が100μｍ
の方形の開口を有するボンディングパッド２よりも、一
辺が20μｍ大きい120μｍの方形に、レジスト11を開口
する（第４図（ｂ））。
ジャパン）をスピンコートして膜厚35μｍのレジスト層
を形成し、露光・現像処理してたとえば一辺が100μｍ
の方形の開口を有するボンディングパッド２よりも、一
辺が20μｍ大きい120μｍの方形に、レジスト11を開口
する（第４図（ｂ））。
このようにして、ボンディングパッド２に対応する部
分のレジスト層11が開口されたウエハを、予め用意して
おいた全スズ40g/l、第一スズ35g/l、鉛44g/l、遊離ホ
ウ酸40g/l、ホウ酸25g/lおよびニカワ3.0g/lからなる溶
液に浸漬して、前記Ti/Cu膜３を陰極とし、また40％ス
ズ合金を陽極とし、電流密度3.2A/dm印加、浴温25C、ゆ
るやかに攪拌しながらPb/Sn＝60/40合金６を25μｍ厚さ
にめっきする。
分のレジスト層11が開口されたウエハを、予め用意して
おいた全スズ40g/l、第一スズ35g/l、鉛44g/l、遊離ホ
ウ酸40g/l、ホウ酸25g/lおよびニカワ3.0g/lからなる溶
液に浸漬して、前記Ti/Cu膜３を陰極とし、また40％ス
ズ合金を陽極とし、電流密度3.2A/dm印加、浴温25C、ゆ
るやかに攪拌しながらPb/Sn＝60/40合金６を25μｍ厚さ
にめっきする。
次いで、前記めっき液を全スズ5g/l、第一スズ4g/l、
鉛90g/l、遊離ホウフッ酸40g/l、ホウ酸25g/lおよびニ
カワ0.5g/lからなる溶液に変え、Ti/Cu膜３を陰極と
し、また５％スズ合金を陽極とし、電流密度3.2A/dm印
加、浴温25℃、ゆるやかに攪拌しながらPb/Sn＝95/5合
金７を10μｍ厚さにめっきする（第４図（ｃ））。
鉛90g/l、遊離ホウフッ酸40g/l、ホウ酸25g/lおよびニ
カワ0.5g/lからなる溶液に変え、Ti/Cu膜３を陰極と
し、また５％スズ合金を陽極とし、電流密度3.2A/dm印
加、浴温25℃、ゆるやかに攪拌しながらPb/Sn＝95/5合
金７を10μｍ厚さにめっきする（第４図（ｃ））。
上記によりPb/Sn＝60/40合金６およびPb/Sn＝95/5合
金７を形成した後、前記めっきレジスト層11を除去し
（第４図（ｄ））、再度ポジレジストOFPR−800（商品
名、東京応化）で、前記Pb/Sn合金６、７を形成した領
域を、その寸法よりも大きい一辺140μｍの島状にマス
キングし、過硫酸アンモニウム、硫酸およびエタノール
から成る混合溶液でCu膜3bをエッチング除去後、EDTA、
アンモニアおよび過酸化水素水から成る溶液でTi膜3aを
エッチング除去し、マスクをアセトンで除去した（第４
図（ｅ））。
金７を形成した後、前記めっきレジスト層11を除去し
（第４図（ｄ））、再度ポジレジストOFPR−800（商品
名、東京応化）で、前記Pb/Sn合金６、７を形成した領
域を、その寸法よりも大きい一辺140μｍの島状にマス
キングし、過硫酸アンモニウム、硫酸およびエタノール
から成る混合溶液でCu膜3bをエッチング除去後、EDTA、
アンモニアおよび過酸化水素水から成る溶液でTi膜3aを
エッチング除去し、マスクをアセトンで除去した（第４
図（ｅ））。
しかる後、前記第２の金属７であるPb/Sn＝95/5の融
点（320℃）よりも低く、第１の金属６であるPb/Sn＝60
/40の融点（260℃）よりも高い280℃でリフローするこ
とによって、所望のバンプ構造を有する半導体装置が得
られる（第４図（ｆ）。さらに、本発明に係る半導体装
置の他の構成例は、たとえば第５図（ａ）〜（ｄ）に断
面図で実施態様を模式的に示すような工程で製造し得
る。
点（320℃）よりも低く、第１の金属６であるPb/Sn＝60
/40の融点（260℃）よりも高い280℃でリフローするこ
とによって、所望のバンプ構造を有する半導体装置が得
られる（第４図（ｆ）。さらに、本発明に係る半導体装
置の他の構成例は、たとえば第５図（ａ）〜（ｄ）に断
面図で実施態様を模式的に示すような工程で製造し得
る。
先ず、半導体素子領域１の所定面上にボンディングパ
ッド２が形成され、さらにそのボンディングパッド２を
除いた面上にパッシベーション膜５が形成されたウエハ
を用意し、厚膜用レジストAZ 4903（商品名、ヘキスト
ジャパン）をスピンコートして膜厚35μｍのレジスト層
を形成し、露光・現像処理してたとえば一辺が100μｍ
の方形の開口を有するボンディングパッド２よりも一辺
が20μｍ小さい80μｍの方形に、ボンディングパッド２
上のレジスト11を開口する（第５図（ａ））。
ッド２が形成され、さらにそのボンディングパッド２を
除いた面上にパッシベーション膜５が形成されたウエハ
を用意し、厚膜用レジストAZ 4903（商品名、ヘキスト
ジャパン）をスピンコートして膜厚35μｍのレジスト層
を形成し、露光・現像処理してたとえば一辺が100μｍ
の方形の開口を有するボンディングパッド２よりも一辺
が20μｍ小さい80μｍの方形に、ボンディングパッド２
上のレジスト11を開口する（第５図（ａ））。
このようにして、ボンディングパッド２に対応する部
分のレジスト層11を開口したウエハに対して、蒸着法に
よって第１の金属としてPb/Sn＝60/40合金層６を15μｍ
厚さに形成した後、蒸発源を変え、Pb/Sn＝95/5合金層
７を20μｍ厚さに連続形成する（第５図（ｂ））。
分のレジスト層11を開口したウエハに対して、蒸着法に
よって第１の金属としてPb/Sn＝60/40合金層６を15μｍ
厚さに形成した後、蒸発源を変え、Pb/Sn＝95/5合金層
７を20μｍ厚さに連続形成する（第５図（ｂ））。
上記によりPb/Sn＝60/40合金層６およびPb/Sn＝95/5
合金層７を形成した後、前記メッキレジスト層11および
レジスト層上の合金層6,7を除去（第５図（ｃ））して
から、前記第２の金属７であるPb/Sn＝95/5の融点（320
℃）よりも低く、第１の金属６であるPb/Sn＝60/40の融
点（260℃）よりも高い290℃でリフローすることによっ
て、所望のバンプ構造を有する半導体装置が得られる
（第５図（ｄ）。
合金層７を形成した後、前記メッキレジスト層11および
レジスト層上の合金層6,7を除去（第５図（ｃ））して
から、前記第２の金属７であるPb/Sn＝95/5の融点（320
℃）よりも低く、第１の金属６であるPb/Sn＝60/40の融
点（260℃）よりも高い290℃でリフローすることによっ
て、所望のバンプ構造を有する半導体装置が得られる
（第５図（ｄ）。
次に、上記のごとく構成した半導体装置を、基板に接
続する例について説明する。
続する例について説明する。
前記第４図（ｃ）もしくは第５図（ｂ）に示すような
バンプ構造の第２の金属層７上に、この第２の金属層７
よりも融点の低い第３の金属層８、たとえばPb/Sn＝60/
40の金属層８を電気めっき法もしくは蒸着法を選択的に
形成する。しかる後、前記第３の金属層８を対応する基
板のパッドに対接させ、前記第２の金属７の融点よりも
低い温度で、第３の金属8/第１の金属６の少なくともい
ずれか一方を加熱溶融させることによって、バンブ部分
で破断など起こさず容易に接続し得る。
バンプ構造の第２の金属層７上に、この第２の金属層７
よりも融点の低い第３の金属層８、たとえばPb/Sn＝60/
40の金属層８を電気めっき法もしくは蒸着法を選択的に
形成する。しかる後、前記第３の金属層８を対応する基
板のパッドに対接させ、前記第２の金属７の融点よりも
低い温度で、第３の金属8/第１の金属６の少なくともい
ずれか一方を加熱溶融させることによって、バンブ部分
で破断など起こさず容易に接続し得る。
たとえば、前記構成のバンプを有する半導体装置（チ
ップ）を、熱膨脹係数6.0〜6.5×10-6／℃（シリコンの
3.5×10-6／℃に比べ約２倍）のアルミナ基板に対し、
前記第３図に図示したように接続した場合、半導体チッ
プのバンプ４と基板10側パッド９との接触角が両側とも
60度であり、温度サイクル試験（−55℃（30min）〜25
℃（5min）〜150℃（30min）〜25℃（5min）を3000サイ
クル行っても、接続箇所には破断は認められず、半導体
装置としての特性にも変化がなく、実装基板としての信
頼性も十分であった。
ップ）を、熱膨脹係数6.0〜6.5×10-6／℃（シリコンの
3.5×10-6／℃に比べ約２倍）のアルミナ基板に対し、
前記第３図に図示したように接続した場合、半導体チッ
プのバンプ４と基板10側パッド９との接触角が両側とも
60度であり、温度サイクル試験（−55℃（30min）〜25
℃（5min）〜150℃（30min）〜25℃（5min）を3000サイ
クル行っても、接続箇所には破断は認められず、半導体
装置としての特性にも変化がなく、実装基板としての信
頼性も十分であった。
なお、本発明は上記実施例に限られるものでなく、そ
の要旨を逸脱しない範囲で変形することができる。たと
えば、融点の異なる金属として上記では、Pb/Sn系を例
示したが、Pb/Sn系にIn,Sbなど添加したもの、あるいは
Au,Ni,Pd,Ag,Cu,Tiなどの金属もしくはこれらを主成分
とする合金を用いてもよく、また金属層の厚さも適宜選
択し得る。さらに、これらの金属層の形成手段や接合す
る基板も前記例示に限定されないことはもちろんであ
る。
の要旨を逸脱しない範囲で変形することができる。たと
えば、融点の異なる金属として上記では、Pb/Sn系を例
示したが、Pb/Sn系にIn,Sbなど添加したもの、あるいは
Au,Ni,Pd,Ag,Cu,Tiなどの金属もしくはこれらを主成分
とする合金を用いてもよく、また金属層の厚さも適宜選
択し得る。さらに、これらの金属層の形成手段や接合す
る基板も前記例示に限定されないことはもちろんであ
る。
［発明の効果］ 本発明によれば、半導体装置のボンディングパッド上
に第１の金属ないし合金、および前記第１の金属ないし
合金よりも融点の高い第２の金属ないし合金の層が順次
形成されている。しかして、融点の低い第１の金属ない
し合金を溶融させたとき、その第１の金属ないし合金は
溶融前のバンプ径よりも大きな面積を有する下地金属の
端部間で流出するが、第２の金属ないし合金が溶融しな
い状態を保持しているため、表面張力により第１の金属
ないし合金のボンディングパッドとの接触角も90度未満
にすることが可能となり、ボンディングパッドとバンプ
界面における熱ストレスに起因する応力が緩和され、強
固な接続構造を形成する。
に第１の金属ないし合金、および前記第１の金属ないし
合金よりも融点の高い第２の金属ないし合金の層が順次
形成されている。しかして、融点の低い第１の金属ない
し合金を溶融させたとき、その第１の金属ないし合金は
溶融前のバンプ径よりも大きな面積を有する下地金属の
端部間で流出するが、第２の金属ないし合金が溶融しな
い状態を保持しているため、表面張力により第１の金属
ないし合金のボンディングパッドとの接触角も90度未満
にすることが可能となり、ボンディングパッドとバンプ
界面における熱ストレスに起因する応力が緩和され、強
固な接続構造を形成する。
また、前記接続において、第２の金属ないし合金上あ
るいは基板のパッド上に、基板のパッド面積よりも小さ
い径で第３の金属ないし合金層を形成しておき、第２の
金属ないし合金の融点よりも低い温度で少なくとも第３
の金属ないし合金を溶融して接続した場合は、半導体装
置側は勿論のこと基板側のパッドとバンプ界面でも、バ
ンプとパッドとの接触角を90度未満となし得る。つま
り、半導体装置と基板との間に存在するバンプと、半導
体装置のボンディングパッドもしくは基板の接続パッド
との界面に加わる応力を最小限にすることができ、信頼
性ある半導体装置の接続を実現できる。しかも、前記バ
ンプ構造および接続方式によれば、半導体装置と基板と
を接続する場合、従来のようにバンプを溶融させた後、
半導体装置と基板とを若干引き離すという工程も要しな
い。つまり、前記バンプをリフローするときの温度を調
節するだけの安易な手段（熟練など不要）で、熱ストレ
スに対し、十分信頼性の高い半導体装置の接続を達成し
得る。
るいは基板のパッド上に、基板のパッド面積よりも小さ
い径で第３の金属ないし合金層を形成しておき、第２の
金属ないし合金の融点よりも低い温度で少なくとも第３
の金属ないし合金を溶融して接続した場合は、半導体装
置側は勿論のこと基板側のパッドとバンプ界面でも、バ
ンプとパッドとの接触角を90度未満となし得る。つま
り、半導体装置と基板との間に存在するバンプと、半導
体装置のボンディングパッドもしくは基板の接続パッド
との界面に加わる応力を最小限にすることができ、信頼
性ある半導体装置の接続を実現できる。しかも、前記バ
ンプ構造および接続方式によれば、半導体装置と基板と
を接続する場合、従来のようにバンプを溶融させた後、
半導体装置と基板とを若干引き離すという工程も要しな
い。つまり、前記バンプをリフローするときの温度を調
節するだけの安易な手段（熟練など不要）で、熱ストレ
スに対し、十分信頼性の高い半導体装置の接続を達成し
得る。
第１図および第２図は本発明に係る半導体装置の要部構
成のそれぞれ異なる例を示す断面図、第３図は本発明に
係る半導体装置を基板に接続（実装）したときの要部構
成例を示す断面図、第４図（ａ）〜（ｆ）および第５図
（ａ）〜（ｄ）は本発明に係る半導体装置のそれぞれ異
なる製造例を模式的に示す断面図、第６図および第７図
は従来の半導体装置の要部構成のそれぞれ異なる例を示
す断面図である。 １……半導体素子 ２……ボンディングパッド ３……バリアメタル ４……バンプ ５……パッシベーション膜 ６……第１の金属層 ７……第２の金属層 ８……第３の金属層 ９……基板側パッド 10……基板 11……レジスト層
成のそれぞれ異なる例を示す断面図、第３図は本発明に
係る半導体装置を基板に接続（実装）したときの要部構
成例を示す断面図、第４図（ａ）〜（ｆ）および第５図
（ａ）〜（ｄ）は本発明に係る半導体装置のそれぞれ異
なる製造例を模式的に示す断面図、第６図および第７図
は従来の半導体装置の要部構成のそれぞれ異なる例を示
す断面図である。 １……半導体素子 ２……ボンディングパッド ３……バリアメタル ４……バンプ ５……パッシベーション膜 ６……第１の金属層 ７……第２の金属層 ８……第３の金属層 ９……基板側パッド 10……基板 11……レジスト層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−163839（ＪＰ，Ａ) 特開 昭58−197751（ＪＰ，Ａ) 特開 昭53−23564（ＪＰ，Ａ) 特開 昭62−117346（ＪＰ，Ａ) 特開 昭58−130545（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60
Claims (2)
- 【請求項１】被接続パッドを有する基板と、前記被接続
パッドに接続するボンディングパッドを有する半導体素
子とを具備し、 前記基板に対する前記半導体素子の接続が、前記ボンデ
ィングパッド上に形成された第１の金属もしくは合金
層、前記第１の金属もしくは合金層上に形成され前記第
１の金属もしくは合金層よりも融点の高い第２の金属も
しくは合金層、および前記第２の金属もしくは合金層上
に形成されかつ前記第２の金属もしくは合金層よりも融
点の低い第３の金属もしくは合金層とから成り、かつ前
記第１、第２および第３の金属もしくは合金層が、前記
第２の金属もしくは合金層を縮径部とする縦断面鼓形に
形成されていることを特徴とする半導体装置。 - 【請求項２】被接続パッドを有する基板に、ボンディン
グパッドおよび前記ボンディングパッド上に形成された
バンプを介して半導体装置を接続する半導体装置の接続
方法において、 前記半導体装置の前記ボンディングパッド上に形成され
た第１の金属もしくは合金層、および前記第１の金属も
しくは合金層よりも融点が高い第２の金属もしくは合金
層を有する縦断面台形のバンプと前記被接続パッドとの
間に、前記第２の金属もしくは合金層よりも融点の低い
第３の金属もしくは合金層を介し、かつ前記第２の金属
もしくは合金層の融点よりも低温で、少なくとも前記第
３の金属もしくは合金層を溶融させ、前記基板上に縦断
面鼓形バンプ構造化して前記半導体装置を接続する工程
を具備することを特徴とする半導体装置の接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2254652A JP3015436B2 (ja) | 1990-09-25 | 1990-09-25 | 半導体装置およびその接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2254652A JP3015436B2 (ja) | 1990-09-25 | 1990-09-25 | 半導体装置およびその接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04133330A JPH04133330A (ja) | 1992-05-07 |
| JP3015436B2 true JP3015436B2 (ja) | 2000-03-06 |
Family
ID=17267989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2254652A Expired - Fee Related JP3015436B2 (ja) | 1990-09-25 | 1990-09-25 | 半導体装置およびその接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3015436B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024054716A1 (en) * | 2022-09-07 | 2024-03-14 | Qualcomm Incorporated | Package comprising a substrate with post interconnects having a profile cross section of a trapezoid shape |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2516606Y2 (ja) * | 1992-05-07 | 1996-11-06 | 株式会社大真空 | 表面実装型電子部品 |
| JP5323341B2 (ja) * | 1995-11-17 | 2013-10-23 | 大日本印刷株式会社 | 電子部品 |
| US5773359A (en) * | 1995-12-26 | 1998-06-30 | Motorola, Inc. | Interconnect system and method of fabrication |
| US6492197B1 (en) * | 2000-05-23 | 2002-12-10 | Unitive Electronics Inc. | Trilayer/bilayer solder bumps and fabrication methods therefor |
| JP4883843B2 (ja) * | 2000-12-15 | 2012-02-22 | イビデン株式会社 | プリント配線板 |
| JP3556922B2 (ja) * | 2001-05-07 | 2004-08-25 | 富士通株式会社 | バンプ形成方法 |
| JP3615206B2 (ja) | 2001-11-15 | 2005-02-02 | 富士通株式会社 | 半導体装置の製造方法 |
| US7675174B2 (en) | 2003-05-13 | 2010-03-09 | Stmicroelectronics, Inc. | Method and structure of a thick metal layer using multiple deposition chambers |
| JP5162851B2 (ja) * | 2006-07-14 | 2013-03-13 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP6024079B2 (ja) * | 2011-08-18 | 2016-11-09 | 富士通株式会社 | 半導体装置およびその製造方法並びに電子装置 |
| JP5865630B2 (ja) * | 2011-08-23 | 2016-02-17 | 京セラ株式会社 | 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ |
| JP6154995B2 (ja) * | 2012-06-20 | 2017-06-28 | 新光電気工業株式会社 | 半導体装置及び配線基板、並びにそれらの製造方法 |
-
1990
- 1990-09-25 JP JP2254652A patent/JP3015436B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024054716A1 (en) * | 2022-09-07 | 2024-03-14 | Qualcomm Incorporated | Package comprising a substrate with post interconnects having a profile cross section of a trapezoid shape |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04133330A (ja) | 1992-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5461261A (en) | Semiconductor device with bumps | |
| US8461679B2 (en) | Method for fabricating circuit component | |
| JP3300839B2 (ja) | 半導体素子ならびにその製造および使用方法 | |
| US5480835A (en) | Electrical interconnect and method for forming the same | |
| KR101583609B1 (ko) | 저-용융점 소재 층을 덮는 비-저-용융점 소재 층을 각각 포함하는 두 개의 본딩 구성요소들을 본딩시킴으로써 형성되는 고-용융점 합금을 포함하는 마이크로전자 조립체 | |
| US5597470A (en) | Method for making a flexible lead for a microelectronic device | |
| JP3015436B2 (ja) | 半導体装置およびその接続方法 | |
| JP2001093928A (ja) | 半導体装置及びその製造方法 | |
| JP2013534060A (ja) | ２重エッチングフリップチップコネクタ又は多重エッチングフリップチップコネクタを有する超小型電子パッケージ及び対応する製造方法 | |
| WO2006019461A1 (en) | Semiconductor package including rivet for bonding of lead posts | |
| JPS62173740A (ja) | 半導体装置及びその製造方法 | |
| US7612456B2 (en) | Electronic device, semiconductor device using same, and method for manufacturing semiconductor device | |
| US7956472B2 (en) | Packaging substrate having electrical connection structure and method for fabricating the same | |
| JP3119927B2 (ja) | 半導体装置 | |
| US6897141B2 (en) | Solder terminal and fabricating method thereof | |
| US20210375808A1 (en) | Packaged semiconductor device with electroplated pillars | |
| JP3412969B2 (ja) | 半導体装置及びその製造方法 | |
| KR100455678B1 (ko) | 반도체 플립칩 패키지를 위한 솔더 범프 구조 및 그 제조방법 | |
| JP2730492B2 (ja) | 半導体装置 | |
| US8735277B2 (en) | Methods for producing an ultrathin semiconductor circuit | |
| JP3162464B2 (ja) | 半導体装置の製造方法 | |
| JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2549278Y2 (ja) | 混成集積回路基板 | |
| TW419712B (en) | Method of wafer level package and structure thereof | |
| JPH0878419A (ja) | バンプ及びそれを用いた半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |