JPS62173740A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPS62173740A
JPS62173740A JP61016162A JP1616286A JPS62173740A JP S62173740 A JPS62173740 A JP S62173740A JP 61016162 A JP61016162 A JP 61016162A JP 1616286 A JP1616286 A JP 1616286A JP S62173740 A JPS62173740 A JP S62173740A
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
wafer
electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61016162A
Other languages
English (en)
Other versions
JPH0815152B2 (ja
Inventor
Hajime Arai
新井　肇
Isao Furuta
古田　勲
Hidefumi Kuroki
黒木　秀文
Junichi Arima
純一 有馬
Katsuhiro Hirata
勝弘 平田
Shigeru Harada
繁 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61016162A priority Critical patent/JPH0815152B2/ja
Priority to KR1019860008590A priority patent/KR920005699B1/ko
Priority to US07/006,922 priority patent/US4922321A/en
Priority to DE19873702354 priority patent/DE3702354A1/de
Publication of JPS62173740A publication Critical patent/JPS62173740A/ja
Priority to US07/719,109 priority patent/US5270253A/en
Publication of JPH0815152B2 publication Critical patent/JPH0815152B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置に関し、特にフリップチップの
基板との接続端子部分を改良した装置及びその製造方法
に関するものである。
〔従来の技術〕
第３図は、従来のはんだ式フリップチップを示し、第４
図、第５図は従来のはんだ式フリップチップを形成する
場合の工程の一つを示す。図において、６はウェハ、１
はウェハ６上に形成された例えばアルミニウム（Ａ６）
からなる電極部、２は電極部１を除くウェハ６上に形成
されたパッシベーション膜、７ははんだ膜、７ａははん
だ塊、８は電極部ＩＬに形成された球状のはんだバンブ
、３は電極部１とはんだバンブ８との間に形成されたバ
リアメタル層で、ここではクロム、銅、金が順次蒸着さ
れてなる３層構造をしている。
次に製造方法について説明する。まずウェハ６上にアル
ミニウム膜を蒸着法又はスパッタ法などの方法で形成し
た後、これをバターニングして配線を完了し、基板との
電気的接触を得るためのＡ！電極部ｌを形成する。次に
、上記ウェハ６上全１Ｆｆ４：ｌ：ＣＶＤ法、スパッタ
法などによりパッシベーション膜２を形成した後、写真
製版により上記へβ電極部１上の上記バッジベージ３ン
膜２をエツチング除去する。こうして通常のチップ構造
を形ｔ２Ｌ、次にバンプを形成する。バンプを形成する
には、まず上記Ａｌ電極部１上でのはんだの濡れを良く
し接着力を強化するために、上記チップ全面にクロム、
銅、金を順次蒸着した後、これを上記Ａｌ電極部１上の
部分だけが残るようエツチングＬ７でバリアメタル層３
を形成する。その後該バリアメタル層３を覆ってはんだ
を蒸着し、直径数百μｍの円形形状で厚さ数＋μｍのは
んだ膜７を形成することによって第４図に示した構造の
ものが得られろ。その後、これを加熱して上記はんだ膜
７を溶かすと、はんだの表面張力により直径１゛００μ
ｍ程度の球状のはんだバンブ８が第３図に示すように形
成される。
また、第５図に示す構造のものを加熱することによって
も第３図に示した構造のものを得ることができる。この
第５図の構造を得るには、上述の方法と同様にバリアメ
タル層３を形成した後、ウェハ６上全面にレジストを５
〜１０μｍの厚さに塗布形成し、写真製版によりＡｌ電
極部１上の上記レジストを取り除き、上記バリアメタル
Ｎ３上にはんだメッキにより４０〜８０μｍ程度の厚さ
のはんだ塊７ａを形成した後上記レジストを除去すれば
よい。
このようにして第３図に示すうなバンプを形成すること
により、半導体チップの表面と基板表面とを向かい合わ
せて、基板上の接続端子とチップ上の接続端子とを直接
ボンディング（フェイスダウンボンディング）すること
ができる。そして、このフェイスダウンボンディングに
より、接続端子数に関係なくほぼ一定のコストでワイヤ
ボンディングの場合にくらべ高い信頼性をもつボンディ
ングを行うことができ、低コストで高密度の実装を行う
ことができる。
〔発明が解決しようとする問題点〕
従来のはんだ式フリップチップは以上のように構成され
ているので、個々のはんだバンブの高さを正確に制御す
ることが難しく、基板への接続端子数が多くなった場合
、各端子を基板に均一にボンディングすることが困難で
ある。また、基板とチップとの間の距離が近くなりすぎ
るとはんだの流れすぎによってリークが発生するので、
基板・チップ間距離を一定に保つことが必要であるなど
の問題点があった。更に、はんだバンプをチップ表面に
形成する際に、第４図に示した構造では、数百μｍの広
さにはんだを蒸着しなければならないので、隣接する端
子の間隔をそれ以上近づけることができず、端子数を増
す際の障害要因となるという問題点があった。
本発明は上記のような問題点を解消するためになされた
もので、各接続端子の高さが正確であり、またボンディ
ング時の基板とチップとの距離を一定に保つことができ
、隣接する端子との間隔に制約を受けない半導体装置を
得ることを目的とする。
また、本発明の別の発明は、上記のような半導体装置を
簡単な工程で容易に形成することのできる製造方法を得
ることを目的とする。
〔問題点を解決するための手段〕
本発明に係る半導体装置は、電極部を除くウェハ上に形
成されたパッシベーション膜上に所定の厚さの絶縁膜を
形成し、上記絶縁膜により上記電極部上に形成された凹
部に少なくとも上記絶縁膜の表面高さまで導電性物質を
埋め込み形成したものである。
本発明の別の発明に係る半導体装置の製造方法は、電極
部及びパッシベーション膜の形成されたウェハ上の全面
に所定の厚さの絶縁膜を形成し、該絶縁膜の上記電極部
上の部分を写真製版により除去して凹部を形成し、上記
絶縁膜上に咳凹部を埋めて均一な高さまで導電性物質を
塗布形成し、該導電性物質の全面を均一にエツチングし
て上記−絶縁膜上の上記導電性物質を除去するものであ
る。
〔作用〕
本発明においては、電極部を除くウェハ上に形成された
パッシベーション膜上に所定の厚さの絶！！膜を形成し
、上記絶縁膜により上記電極部上に形成された凹部に導
電性物質を埋め込み形成するので、各接続端子間の距離
は制約されず、また上記導電性物質の高さは上記絶縁膜
の厚さにより制御され接続端子の高さを正確にでき、ま
た所定の厚さの絶縁膜がボンディング時にスペーサーの
役目を果たすので、基板・チップ間の距離が一定に保た
れる。
本発明の別の発明においては、電極部及びパッシベーシ
ョン膜の形成されたウェハ上の全面に所定の厚さの絶縁
膜を形成し、該絶縁膜の上記電極部上の部分を写真製版
により除去して凹部を形成し、該凹部に導電性物質を埋
め込んで接続端子を形成するようにしているので、上記
絶縁膜の形成や上記導電性物質の埋め込みがいずれも簡
単な工程で、容易に装置を形成できる。
〔実施例〕
以下、この発明の一実施例について説明する。
第１図は本発明の一実施例による半導体装置の断面構造
を示し、第２図は本発明の別の発明の一実施例による半
導体装置の製造方法の一工程を示す０図において１，１
，２．６は第３図と同一符号は同じものを示す、５は導
電性物質で、例えば銀の微粉末からなる３會性樹脂材料
である。３は電極部１と導電性物１ｆ５との間に形成さ
れたバリアメタル層で、ここではクロム、銅、銀が順次
蒸着されてなる３層構造をしている。４は例えばドライ
フィルムである１色縁膜である。１０は愁色ａＦ１４に
より電極部１上に形成された凹部である。
次に製造方法について説明する。まず、ウニ／’ｔ６上
にアルミニウム（／ｌ）！極部１を形成し、次に上記へ
Ｎ電極部１を除く上記ウエノ＼６上にバンシベーション
Ｉ！！２を形成して、通常のチ・ノブ構造を形成する。
次に、このチップ上にクロム、銅。
銀を順次蒸着した後、該蒸着膜を上記Ａ２電極部１上の
部分だけを残すようエツチングしてバリアメタル層３を
形成する。その後、チップ全面に５０〜５００１１ｍの
厚さのドライフィルム４を貼付し、該ドライフィルム４
の上記Ａ１電極部１上の部分を写真製版技術を用いて除
去して、凹部１０を形成する。次に、銀の微粉末を有機
溶剤に混合した液をスピンコード法により上記ドライフ
ィルム４上に上記凹部１０を埋めてその表面が平坦にな
るよう塗布した後、この混合液を、４５０℃以下の温度
で加熱して溶剤を蒸発させ、上記凹部１０内を樹脂で固
められた銀の微粉末から成る導電性樹脂材料５で埋め込
む。この状態では第２図に示したように上記ドライフィ
ルム４上にも上記導電性樹脂材料による膜が形成されて
いるので、この部分をエッチバックにより取り去り、上
記凹部１０の部分だけに上記導電性樹脂材料５が残るよ
うにすると第１図に示す構造のものを得ることができる
。
このとき、上記ドライフィルム４と上記導電性樹脂材料
５とでは、−Ｃにエッチバ、り時のエツチングレートが
異なるので、第１図のように上記導電性樹脂材料５の部
分を突出させて形成することもできる。
また、エッチバックを行なう際にドライフィルム４のエ
ツチングレートが導電性樹脂材料５に比べ極端に速い場
合には、上記ドライフィルム４を完全に取り去ってしま
うこともでき、このような場合に、上記導電性樹脂材料
５の代わりにはんだを凹部１０内にメッキするなどの方
法で成長させておけば、ドライフィルム４を完全に取り
除き、はんだを加熱して溶かすことで第３図と同じ構造
のものを得ることができる。勿論、凹部１０内にはんだ
をメッキなどの方法で成長させた場合にも、ドライフィ
ルム４を残しておけば、ボンディング時に該ドライフィ
ルム４をスペーサーとして用いることができる。
このような本実施例の製造方法では、接続端子となる導
電性樹脂材料５の高さは、ドライフィルム４の膜厚、ス
ピンコードした時の上記ドライフィルム４上でのＲ電性
樹脂材料５の膜厚、エッチバック時のエツチングのされ
方等によって決定すれ、これらは何れも安定しているの
で、はんだの表面張力によりバンプを形成するのに比較
すると接続端子の高さを正確に制御することができる。
また、接続端子はその形成中も含めて、Ａβ電極部１よ
りも大きな面積をチップ上に占めることがないので、各
接Ｖｔ端子の間隔は制限されない、さらに本実施例方法
は、ドライフィルム４の貼付、スピンコード法による導
電性物質５の埋め込みなどの簡単な工程を含むΦで、容
易に行うことができる。
また、本実施例の半導体装置では、ドライフィルム４が
チップを基板にボンディングする際にスペーサーとして
働くので、チップと基板とを常に一定の間隔に保つこと
ができ、各接続端子の高さが正確であるので、各端子を
基板に均一にボンディングすることができる。また、各
接続端子はドライフィルム４により隣接する端子と隔て
られるので、各接Ｖｔ端子の間隔は制約を受けない。
なお、上記実施例においては、Ａ２電極部１表面を保護
し、導電性樹脂材料５との接着性を高める目的でバリア
メタル層３を形成したが、電極部１と導電性物質５の材
質によってはそのような必要がなくなる場合もあり、こ
のような場合にはバリアメタル１１３を形成する必要は
ない。また上記実施例では、電極部にアルミニウムを用
いたが、これは高融点金属又は高融点金属のシワサイド
であってもよく、また導電性物質に銀の微粉末からなる
導電性樹脂材料を用いたが、これは他の金属、金属化合
物又は導電性高分子であってもよい。
〔発明の効果〕
以上のように本発明の半導体装置によれば、電極部を除
くウェハ上に形成されたパッシベーション膜上に所定の
厚さの絶ａ膜を形成し、上記絶縁膜により上記電極部上
に形成された凹部に導電性物質を埋め込み形成するよう
にしたので、各接続端子の高さを正確に制御でき、また
絶縁膜により基板・チップ間を一定の距離に保つことが
でき、さらにはウェハ上の各端子の間隔が制約されない
という効果がある。
また本発明の別の発明の半導体装置の製造方法によれば
、電極部及びバ７シベーシゴン膜の形成されたウェハ上
の全面に所定の厚さの絶縁膜を形成し、該絶縁膜の上記
電極部上の部分を写真製版により除去して凹部を形成し
、該凹部に導電性物質を埋め込んで接続端子を形成する
ようにしたので、絶縁膜の形成・導電性物質の埋め込み
などが簡単な工程であり、容易に半導体装置を得ること
ができる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例による半導体装置の構造を示
す断面図、第２図は本発明の別の発明の一実施例による
半導体装置の製造方法の一工程を示す断面図、第３図は
従来のはんだ式フリップチップの構造を示す断面図、第
４図、第５図は従来のはんだ式フリップチップを形成す
る場合の一工程を示す断面図である。 図において、ｌはＡｆ電極部、２はパッシベーション膜
、３はバリアメタル層、４はドライフィルム、５は導電
性樹脂材料、６はウェハ、１０は凹部である。 なお図中同一符号は同−又は相当部分を示す。

Claims (10)

    【特許請求の範囲】
  1. （１）ウェハ上に形成され、基板との電気的接触を得る
    ための電極部と、 上記電極部を除く上記ウェハ上に形成されたパッシベー
    ション膜と、 上記パッシベーション膜上のみに所定の厚さに形成され
    た絶縁膜と、 上記絶縁膜により上記電極部上に形成された凹部に少な
    くとも上記絶縁膜の表面高さまで埋め込み形成された導
    電性物質とを有することを特徴とする半導体装置。
  2. （２）上記電極部と上記導電性物質との間に、クロム、
    銅、ニッケル、チタン、銀、金又はこれらの合金からな
    る膜が一層又は多層に形成されてなるバリアメタル層が
    形成されていることを特徴とする特許請求の範囲第１項
    記載の半導体装置。
  3. （３）上記電極部はアルミニウム、高融点金属又は高融
    点金属のシリサイドであることを特徴とする特許請求の
    範囲第１項又は第２項記載の半導体装置。
  4. （４）上記絶縁膜はドライフィルムであることを特徴と
    する特許請求の範囲第１項ないし第３項のいずれかに記
    載の半導体装置。
  5. （５）上記導電性物質は金属、金属化合物又は導電性高
    分子であることを特徴とする特許請求の範囲第１項ない
    し第４項のいずれかに記載の半導体装置。
  6. （６）ウェハ上に基板との電気的接触を得るための電極
    部を形成する第１の工程と、 上記電極部上を除いて上記ウェハ上にパッシベーション
    膜を形成する第２の工程と、 その後ウェハ上全面に所定の厚さの絶縁膜を形成する第
    ３の工程と、 上記絶縁膜の上記電極部上の部分を写真製版により除去
    する第４の工程と、 上記絶縁膜上に上記電極部上の凹部を埋めて均一な高さ
    まで導電性物質を塗布形成する第５の工程と、 上記導電性物質の全面を均一にエッチングして上記絶縁
    膜上の上記導電性物質を除去する第６の工程とを含むこ
    とを特徴とする半導体装置の製造方法。
  7. （７）上記第２と第３の工程の間に、上記電極部上にク
    ロム、銅、ニッケル、チタン、銀、金又はこれらの合金
    からなる膜が一層又は多層に形成されてなるバリアメタ
    ル層を形成する工程を含むことを特徴とする特許請求の
    範囲第６項記載の半導体装置の製造方法。
  8. （８）上記電極部はアルミニウム、高融点金属又は高融
    点金属のシリサイドであることを特徴とする特許請求の
    範囲第６項または第７項記載の半導体装置の製造方法。
  9. （９）上記絶縁膜はドライフィルムであることを特徴と
    する特許請求の範囲第６項ないし第８項のいずれかに記
    載の半導体装置の製造方法。
  10. （１０）上記導電性物質は金属、金属化合物又は導電性
    高分子であることを特徴とする特許請求の範囲第６項な
    いし第９項のいずれかに記載の半導体装置の製造方法。
JP61016162A 1986-01-27 1986-01-27 半導体装置及びその製造方法 Expired - Lifetime JPH0815152B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP61016162A JPH0815152B2 (ja) 1986-01-27 1986-01-27 半導体装置及びその製造方法
KR1019860008590A KR920005699B1 (ko) 1986-01-27 1986-10-14 반도체 장치
US07/006,922 US4922321A (en) 1986-01-27 1987-01-27 Semiconductor device and a method of producing same
DE19873702354 DE3702354A1 (de) 1986-01-27 1987-01-27 Halbleiterbauelement und verfahren zu dessen herstellung
US07/719,109 US5270253A (en) 1986-01-27 1991-06-24 Method of producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61016162A JPH0815152B2 (ja) 1986-01-27 1986-01-27 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPS62173740A true JPS62173740A (ja) 1987-07-30
JPH0815152B2 JPH0815152B2 (ja) 1996-02-14

Family

ID=11908811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61016162A Expired - Lifetime JPH0815152B2 (ja) 1986-01-27 1986-01-27 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US4922321A (ja)
JP (1) JPH0815152B2 (ja)
KR (1) KR920005699B1 (ja)
DE (1) DE3702354A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100265616B1 (ko) * 1989-12-18 2000-09-15 플랭크 컬렛자 도전성 폴리머 및 유전체를 이용한 플립칩
JP2009060144A (ja) * 2008-12-04 2009-03-19 Taiyo Yuden Co Ltd 電子部品内蔵型多層基板

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4840302A (en) * 1988-04-15 1989-06-20 International Business Machines Corporation Chromium-titanium alloy
US4961259A (en) * 1989-06-16 1990-10-09 Hughes Aircraft Company Method of forming an interconnection by an excimer laser
US5093710A (en) * 1989-07-07 1992-03-03 Seiko Epson Corporation Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
KR940000504B1 (ko) * 1991-03-20 1994-01-21 삼성전자 주식회사 반도체장치의 층간콘택구조 및 그 제조방법
DE4242408C2 (de) * 1991-12-11 1998-02-26 Mitsubishi Electric Corp Verfahren zum Verbinden eines Schaltkreissubstrates mit einem Halbleiterteil
JP3383329B2 (ja) * 1992-08-27 2003-03-04 株式会社東芝 半導体装置の製造方法
KR0171921B1 (ko) * 1993-09-13 1999-03-30 모리시타 요이찌 전자부품과 그 제조방법
US5480834A (en) * 1993-12-13 1996-01-02 Micron Communications, Inc. Process of manufacturing an electrical bonding interconnect having a metal bond pad portion and having a conductive epoxy portion comprising an oxide reducing agent
JP2809088B2 (ja) * 1994-01-31 1998-10-08 カシオ計算機株式会社 半導体装置の突起電極構造およびその突起電極形成方法
US5731629A (en) * 1995-03-10 1998-03-24 Data-Disk Technology, Inc. Personal memory devices carried by an individual which can be read and written to
DE19616373A1 (de) * 1996-04-24 1997-08-14 Fraunhofer Ges Forschung Herstellung galvanisch abgeformter Kontakthöcker
US5989993A (en) * 1996-02-09 1999-11-23 Elke Zakel Method for galvanic forming of bonding pads
FR2745120A1 (fr) * 1996-02-15 1997-08-22 Solaic Sa Circuit integre comportant des plots conducteurs recouverts d'une couche barriere
JPH09260552A (ja) * 1996-03-22 1997-10-03 Nec Corp 半導体チップの実装構造
FR2748602B1 (fr) * 1996-05-07 1998-08-21 Solaic Sa Circuit integre comportant des plots de connexion debouchant sur une face
US6245594B1 (en) * 1997-08-05 2001-06-12 Micron Technology, Inc. Methods for forming conductive micro-bumps and recessed contacts for flip-chip technology and method of flip-chip assembly
JP3545177B2 (ja) * 1997-09-18 2004-07-21 株式会社荏原製作所 多層埋め込みＣｕ配線形成方法
US6137063A (en) 1998-02-27 2000-10-24 Micron Technology, Inc. Electrical interconnections
DE19832706C2 (de) * 1998-07-14 2000-08-03 Siemens Ag Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
US6303500B1 (en) * 1999-02-24 2001-10-16 Micron Technology, Inc. Method and apparatus for electroless plating a contact pad
US6861345B2 (en) * 1999-08-27 2005-03-01 Micron Technology, Inc. Method of disposing conductive bumps onto a semiconductor device
TW455961B (en) * 2000-04-25 2001-09-21 Cts Comp Technology System Cor Method for enabling semiconductor wafer to use liquid conductive material
US20080213991A1 (en) * 2007-03-02 2008-09-04 Airdio Wireless Inc. Method of forming plugs
US9297068B2 (en) * 2012-03-07 2016-03-29 The Boeing Company Wear parts having coating run-out and methods of producing same
US11869840B2 (en) 2018-07-03 2024-01-09 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device
US11367683B2 (en) 2018-07-03 2022-06-21 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5360170A (en) * 1976-11-10 1978-05-30 Seiko Epson Corp Input/output pads of ic chip
JPS5529181A (en) * 1978-08-24 1980-03-01 Toshiba Corp Production of semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2032872B2 (de) * 1970-07-02 1975-03-20 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse
US3818279A (en) * 1973-02-08 1974-06-18 Chromerics Inc Electrical interconnection and contacting system
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5360170A (en) * 1976-11-10 1978-05-30 Seiko Epson Corp Input/output pads of ic chip
JPS5529181A (en) * 1978-08-24 1980-03-01 Toshiba Corp Production of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100265616B1 (ko) * 1989-12-18 2000-09-15 플랭크 컬렛자 도전성 폴리머 및 유전체를 이용한 플립칩
JP2009060144A (ja) * 2008-12-04 2009-03-19 Taiyo Yuden Co Ltd 電子部品内蔵型多層基板

Also Published As

Publication number Publication date
KR920005699B1 (ko) 1992-07-13
US4922321A (en) 1990-05-01
DE3702354A1 (de) 1987-07-30
JPH0815152B2 (ja) 1996-02-14
KR870007565A (ko) 1987-08-20

Similar Documents

Publication Publication Date Title
JPS62173740A (ja) 半導体装置及びその製造方法
US9013037B2 (en) Semiconductor package with improved pillar bump process and structure
KR100265616B1 (ko) 도전성 폴리머 및 유전체를 이용한 플립칩
EP1107307B1 (en) Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package
US7851928B2 (en) Semiconductor device having substrate with differentially plated copper and selective solder
KR100264479B1 (ko) 범프전극의 구조와 그 형성방법
US5480835A (en) Electrical interconnect and method for forming the same
US6372619B1 (en) Method for fabricating wafer level chip scale package with discrete package encapsulation
US5270253A (en) Method of producing semiconductor device
US7956472B2 (en) Packaging substrate having electrical connection structure and method for fabricating the same
JP3015436B2 (ja) 半導体装置およびその接続方法
US7202421B2 (en) Electronic elements, method for manufacturing electronic elements, circuit substrates, method for manufacturing circuit substrates, electronic devices and method for manufacturing electronic devices
US7510962B2 (en) Method for producing an anisotropic conductive film on a substrate
US8735277B2 (en) Methods for producing an ultrathin semiconductor circuit
JPH0697663B2 (ja) 半導体素子の製造方法
JPH1079403A (ja) 半導体装置及びその製造方法
EP4135027A1 (en) Surface-mount components, methods of manufacture thereof, and mounting methods employing the components
JPH01238044A (ja) 半導体装置
JPS63220549A (ja) 集積回路装置
US9735032B2 (en) System and method for manufacturing a fabricated carrier
JPS61225839A (ja) バンプ電極の形成方法
JPH05166814A (ja) 半田バンプ及びその製造方法
JPH06310567A (ja) 半導体装置の実装方法およびその実装構造
JPH0878419A (ja) バンプ及びそれを用いた半導体装置の製造方法
JPH04184953A (ja) 半導体装置の接続方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term