JP3545177B2 - 多層埋め込みＣｕ配線形成方法 - Google Patents

多層埋め込みＣｕ配線形成方法 Download PDF

Info

Publication number
JP3545177B2
JP3545177B2 JP27200197A JP27200197A JP3545177B2 JP 3545177 B2 JP3545177 B2 JP 3545177B2 JP 27200197 A JP27200197 A JP 27200197A JP 27200197 A JP27200197 A JP 27200197A JP 3545177 B2 JP3545177 B2 JP 3545177B2
Authority
JP
Japan
Prior art keywords
wiring
insulating layer
sio
forming
exposed surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27200197A
Other languages
English (en)
Other versions
JPH1197441A (ja
Inventor
直明 小榑
裕章 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Original Assignee
Ebara Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp filed Critical Ebara Corp
Priority to JP27200197A priority Critical patent/JP3545177B2/ja
Priority to KR1019980038367A priority patent/KR100555931B1/ko
Priority to EP98117790A priority patent/EP0903781B1/en
Priority to DE69829716T priority patent/DE69829716T2/de
Priority to EP20040018231 priority patent/EP1471572A1/en
Priority to US09/156,903 priority patent/US6147408A/en
Publication of JPH1197441A publication Critical patent/JPH1197441A/ja
Priority to US09/660,411 priority patent/US6391775B1/en
Priority to US10/118,228 priority patent/US6787467B2/en
Application granted granted Critical
Publication of JP3545177B2 publication Critical patent/JP3545177B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体ウエハなどの基材表面に設けられる多層埋め込みＣｕ配線の形成方法に関するものである。
【０００２】
【従来の技術】
従来半導体素子用の配線として一般にアルミニウム合金が用いられてきたが、半導体素子の高集積化に伴い、配線の低抵抗化，耐マイグレーション性向上の観点から、配線としてＣｕ（銅）を用いる埋め込みＣｕ配線（ダマシン法）、更にこれを多層化した多層埋め込みＣｕ配線が採用されている。
【０００３】
【発明が解決しようとする課題】
しかしながら多層埋め込みＣｕ配線を形成しようとした場合、以下のような問題点があった。
【０００４】
▲１▼図５（ａ）に示すように、Ｃｕ配線１１１を埋め込んだＳｉＯ２絶縁層１１０の表面に、多層化のため次のＣｕ配線用のＳｉＯ２絶縁層１２０を形成しようとした際に、Ｃｕ配線１１１の露出面１１１ａが酸化されてしまう。
【０００５】
▲２▼図５（ｂ）に示すように、Ｃｕ配線１１１を埋め込んだＳｉＯ２絶縁層１１０の表面に、多層化のために積層したＳｉＯ２絶縁層１２０内に該Ｃｕ配線１１１と接続するプラグ形成用の穴１２１を設けるために、ＳｉＯ２絶縁層１２０の表面に設けたレジスト層１３０の穴１３１からエッチャント（エッチングガス）にてＳｉＯ２絶縁層１２０をエッチングする際に、該エッチャントによってＣｕ配線１１１の露出面１１１ａが変質してしまう。
【０００６】
▲３▼図５（ｃ）に示すように、前記図５（ｂ）に示すレジスト層１３０を酸素を用いて取り除く際に、Ｃｕ配線１１１の露出面１１１ａが酸化されてしまう。
【０００７】
本発明は上述の点に鑑みてなされたものでありその目的は、埋め込みＣｕ配線を多層化する工程の途中に露出するＣｕ配線の露出面の酸化や変質を効果的に防止することができる多層埋め込みＣｕ配線形成方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記問題点を解決するため本発明は、絶縁層を形成するとともに該絶縁層に埋め込みＣｕ（銅）配線を形成しさらに該絶縁層の表面を平坦化せしめる工程を複数回繰り返すことによって基材表面に多層埋め込みＣｕ配線を形成する多層埋め込みＣｕ配線形成方法において、前記平坦化工程の後に、露出したＣｕ配線露出面を水溶液に浸漬することによりＡｇ（銀）保護膜を形成することとした。これによってＣｕ配線の酸化や変質が防止できる。
また本発明は、前記Ｃｕ配線露出面へのＡｇ保護膜の形成を、Ｃｕ配線露出面をＡｇで置換メッキすることによって行なうこととした。これによってＡｇ保護膜がＣｕ配線の露出面のみに選択的に形成でき、またＡｇ保護膜が厚膜化せずＣｕ中のＡｇの量を少なくでき、Ｃｕ−Ａｇ系は非固溶系なので相互拡散しても抵抗値が大きくなりにくい。
【０００９】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
即ち本発明においては図１に示すように、半導体ウエハ表面に設けたＳｉＯ２絶縁層１０内に埋め込むようにＣｕ配線１５を形成し、このＣｕ配線１５の表面を含むＳｉＯ２絶縁層１０表面全体を、化学機械研摩法（ＣＭＰ法）によって平面化した後、この半導体ウエハをシアン化銀水溶液中に浸漬することによって、Ｃｕ配線１５の露出面のみを置換メッキし、該Ｃｕ配線１５の露出面のみに薄いＡｇ（銀）保護膜１７を形成する。なお図１では説明の都合上、Ａｇ保護膜１７の厚みを厚く記載しているが、実際はＣｕ配線１５の露出面の表層のみに形成され、極めて薄い。
【００１０】
Ａｇ保護膜１７を形成する置換メッキの反応式は図２に示す通りである。置換メッキは金属のみと反応するので、ＳｉＯ２絶縁層１０とは反応せず、従ってＣｕ配線１５の露出面のみに選択的にＡｇ保護膜１７を形成することができ、好適である。
【００１１】
また置換メッキなのでＡｇ保護膜１７は極めて薄くでき厚膜化する恐れはなく、Ａｇ保護膜１７を構成するＡｇ量が少なくて済む。
【００１２】
ここで図３は非固溶系であるＣｕ−Ａｇ共晶合金の組成割合と温度Ｔ０における抵抗率の関係を示す図である。同図に示すようにＣｕが１００〔％〕に近い場合（点ρＢ）は、抵抗値はＣｕ単体の場合とほとんど同一で小さいことが分かる。従って前述のようにＡｇ保護膜１７が薄くてＡｇ量が少ないと、ＡｇとＣｕ間で相互拡散したとしても全体としての抵抗値はほとんど上がらない。
【００１３】
そして図４（ａ）に示すように、Ａｇ保護膜１７を設けたＳｉＯ２絶縁層１０の上に、多層化のために次の埋め込みＣｕ配線形成用のＳｉＯ２絶縁層２０が形成されるが、その際にＡｇ保護膜１７がＣｕ配線１５の酸化を防止する。
【００１４】
また図４（ｂ）に示すようにＳｉＯ２絶縁層２０にプラグ形成用の穴２１を設けようとした場合は、ＳｉＯ２絶縁層２０上にレジスト層３０を設け、該レジスト層３０に設けた開口３１からＳｉＯ２絶縁層２０をフッ素や塩素からなるエッチャントによってエッチングするが、その際エッチャントはＡｇ保護膜１７に触れるだけでＣｕ配線１５には触れず、従ってＣｕ配線１５が変質することもない。
【００１５】
またさらに図４（ｂ）に示すレジスト層３０は、図４（ｃ）に示すようにアッシングで酸化されて除去されるが、その際にもＡｇ保護膜１７がＣｕ配線１５の酸化を防止する。
【００１６】
なお上側のＳｉＯ２絶縁層２０にプラグや図示しないＣｕ配線を埋め込んでＳｉＯ２絶縁層２０表面を化学機械研摩した後、更にその上にＣｕ埋め込み配線用のＳｉＯ２絶縁層を形成する場合は、再びＳｉＯ２絶縁層２０表面の図示しないＣｕ配線露出面に置換メッキによってＡｇ保護膜を形成すれば良い。
【００１７】
なお上記実施形態では化学機械研摩法によって埋め込みＣｕ配線の表面を平坦化したが、この平坦化工程は化学機械研摩法以外の各種方法によって行なっても良い。
【００１８】
また上記実施形態ではＣｕを置換メッキするためにシアン化銀水溶液を用いたが、その代りに硝酸銀水溶液など、他の液体を用いても良い。
【００１９】
【発明の効果】
以上詳細に説明したように本発明によれば以下のような優れた効果を有する。
▲１▼Ｃｕ配線露出面にＡｇ保護膜を形成することとしたので、Ｃｕの酸化と変質が防止でき、スループットが向上する。
【００２０】
▲２▼Ｃｕ配線露出面へのＡｇ保護膜の形成を置換メッキで行なったので、別途マスクなどを設けなくても、Ａｇ保護膜がＣｕ配線露出面のみに選択的に形成できてその工程が簡単に行なえるばかりか、Ａｇ保護膜を極めて薄く形成できるので、Ｃｕ中に拡散するＡｇの量を極めて少なくでき、抵抗値が上昇しにくくなる。
【図面の簡単な説明】
【図１】ＳｉＯ２絶縁層１０内に形成したＣｕ配線１５にＡｇ保護膜１７を形成する方法を示す斜視図である。
【図２】Ａｇ保護膜１７を形成する置換メッキの反応式を示す図である。
【図３】Ｃｕ−Ａｇ共晶合金の組成割合と温度Ｔ０における抵抗率の関係を示す図である。
【図４】本発明にかかるＡｇ保護膜１７の作用を説明するための図である。
【図５】従来の多層埋め込みＣｕ配線の問題点を説明するための図である。
【符号の説明】
１０ ＳｉＯ２絶縁層
１５ Ｃｕ配線
１７ Ａｇ保護膜
２０ ＳｉＯ２絶縁層

Claims (3)

  1. 絶縁層を形成するとともに該絶縁層に埋め込みＣｕ（銅）配線を形成しさらに該絶縁層の表面を平坦化せしめる工程を複数回繰り返すことによって基材表面に多層埋め込みＣｕ配線を形成する多層埋め込みＣｕ配線形成方法において、
    前記平坦化工程の後に、露出したＣｕ配線露出面を水溶液に浸漬することによりＡｇ（銀）保護膜を形成することを特徴とする多層埋め込みＣｕ配線形成方法。
  2. 前記Ｃｕ配線露出面へのＡｇ保護膜の形成は、Ｃｕ配線露出面をＡｇで置換メッキすることによって行なうことを特徴とする請求項１記載の多層埋め込みＣｕ配線形成方法。
  3. 前記絶縁層の表面の平坦化は化学機械研摩によって行なうことを特徴とする請求項１又は２記載の多層埋め込みＣｕ配線形成方法。
JP27200197A 1997-09-18 1997-09-18 多層埋め込みＣｕ配線形成方法 Expired - Fee Related JP3545177B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP27200197A JP3545177B2 (ja) 1997-09-18 1997-09-18 多層埋め込みＣｕ配線形成方法
KR1019980038367A KR100555931B1 (ko) 1997-09-18 1998-09-17 매립구리배선을형성하는방법과매립구리배선구조
DE69829716T DE69829716T2 (de) 1997-09-18 1998-09-18 Verfahren zum Ausbilden eingebetteter Kupferzwischenverbindungen und eingebettete Kupferzwischenverbindungsstruktur
EP20040018231 EP1471572A1 (en) 1997-09-18 1998-09-18 Embedded copper interconnection structure
EP98117790A EP0903781B1 (en) 1997-09-18 1998-09-18 Method of forming embedded copper interconnections
US09/156,903 US6147408A (en) 1997-09-18 1998-09-18 Method of forming embedded copper interconnections and embedded copper interconnection structure
US09/660,411 US6391775B1 (en) 1997-09-18 2000-09-12 Method of forming embedded copper interconnections and embedded copper interconnection structure
US10/118,228 US6787467B2 (en) 1997-09-18 2002-04-09 Method of forming embedded copper interconnections and embedded copper interconnection structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27200197A JP3545177B2 (ja) 1997-09-18 1997-09-18 多層埋め込みＣｕ配線形成方法

Publications (2)

Publication Number Publication Date
JPH1197441A JPH1197441A (ja) 1999-04-09
JP3545177B2 true JP3545177B2 (ja) 2004-07-21

Family

ID=17507772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27200197A Expired - Fee Related JP3545177B2 (ja) 1997-09-18 1997-09-18 多層埋め込みＣｕ配線形成方法

Country Status (5)

Country Link
US (3) US6147408A (ja)
EP (2) EP1471572A1 (ja)
JP (1) JP3545177B2 (ja)
KR (1) KR100555931B1 (ja)
DE (1) DE69829716T2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214728B1 (en) * 1998-11-20 2001-04-10 Chartered Semiconductor Manufacturing, Ltd. Method to encapsulate copper plug for interconnect metallization
US6444567B1 (en) * 2000-01-05 2002-09-03 Advanced Micro Devices, Inc. Process for alloying damascene-type Cu interconnect lines
US6455424B1 (en) * 2000-08-07 2002-09-24 Micron Technology, Inc. Selective cap layers over recessed polysilicon plugs
WO2003017359A1 (en) * 2001-08-13 2003-02-27 Ebara Corporation Semiconductor device and production method therefor, and plating solution
US6709971B2 (en) * 2002-01-30 2004-03-23 Intel Corporation Interconnect structures in a semiconductor device and processes of formation
US7045861B2 (en) 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
US20030227091A1 (en) * 2002-06-06 2003-12-11 Nishant Sinha Plating metal caps on conductive interconnect for wirebonding
JP2004039916A (ja) * 2002-07-04 2004-02-05 Nec Electronics Corp 半導体装置およびその製造方法
US7229922B2 (en) * 2003-10-27 2007-06-12 Intel Corporation Method for making a semiconductor device having increased conductive material reliability
US7268074B2 (en) * 2004-06-14 2007-09-11 Enthone, Inc. Capping of metal interconnects in integrated circuit electronic devices
JP4275644B2 (ja) 2004-06-23 2009-06-10 シャープ株式会社 アクティブマトリクス基板およびその製造方法、並びに電子装置
JP2008536295A (ja) * 2005-03-11 2008-09-04 エルジー・ケム・リミテッド 銀被覆電極を有するｌｃｄ装置
DE102007035837A1 (de) * 2007-07-31 2009-02-05 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einer Kornorientierungsschicht
US8586472B2 (en) 2010-07-14 2013-11-19 Infineon Technologies Ag Conductive lines and pads and method of manufacturing thereof
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4996584A (en) * 1985-01-31 1991-02-26 Gould, Inc. Thin-film electrical connections for integrated circuits
US4619887A (en) * 1985-09-13 1986-10-28 Texas Instruments Incorporated Method of plating an interconnect metal onto a metal in VLSI devices
JPH0815152B2 (ja) * 1986-01-27 1996-02-14 三菱電機株式会社 半導体装置及びその製造方法
JPS63100749A (ja) * 1986-10-17 1988-05-02 Hitachi Ltd 半導体集積回路装置
JP2624703B2 (ja) * 1987-09-24 1997-06-25 株式会社東芝 バンプの形成方法及びその装置
US5071518A (en) * 1989-10-24 1991-12-10 Microelectronics And Computer Technology Corporation Method of making an electrical multilayer interconnect
US5098860A (en) 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
JP2609940B2 (ja) * 1990-06-22 1997-05-14 鐘淵化学工業株式会社 多層配線体
JPH04209576A (ja) * 1990-12-07 1992-07-30 Kanegafuchi Chem Ind Co Ltd 光電変換素子
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
JPH066012A (ja) * 1992-06-16 1994-01-14 Ebara Corp 電気回路の被覆構造
US5406120A (en) * 1992-10-20 1995-04-11 Jones; Robert M. Hermetically sealed semiconductor ceramic package
JP3049161B2 (ja) * 1992-11-18 2000-06-05 イビデン株式会社 マルチチップ薄膜多層配線板の製造方法
DE4400200C2 (de) * 1993-01-05 1997-09-04 Toshiba Kawasaki Kk Halbleitervorrichtung mit verbesserter Verdrahtungsstruktur und Verfahren zu ihrer Herstellung
JPH08148563A (ja) * 1994-11-22 1996-06-07 Nec Corp 半導体装置の多層配線構造体の形成方法
US5545927A (en) 1995-05-12 1996-08-13 International Business Machines Corporation Capped copper electrical interconnects
US5549808A (en) 1995-05-12 1996-08-27 International Business Machines Corporation Method for forming capped copper electrical interconnects
US5674787A (en) * 1996-01-16 1997-10-07 Sematech, Inc. Selective electroless copper deposited interconnect plugs for ULSI applications
US5913147A (en) 1997-01-21 1999-06-15 Advanced Micro Devices, Inc. Method for fabricating copper-aluminum metallization
US5939334A (en) * 1997-05-22 1999-08-17 Sharp Laboratories Of America, Inc. System and method of selectively cleaning copper substrate surfaces, in-situ, to remove copper oxides
US6069068A (en) 1997-05-30 2000-05-30 International Business Machines Corporation Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity
US5891802A (en) * 1997-07-23 1999-04-06 Advanced Micro Devices, Inc. Method for fabricating a metallization stack structure to improve electromigration resistance and keep low resistivity of ULSI interconnects
US6214728B1 (en) * 1998-11-20 2001-04-10 Chartered Semiconductor Manufacturing, Ltd. Method to encapsulate copper plug for interconnect metallization
US6309964B1 (en) 1999-07-08 2001-10-30 Taiwan Semiconductor Manufacturing Company Method for forming a copper damascene structure over tungsten plugs with improved adhesion, oxidation resistance, and diffusion barrier properties using nitridation of the tungsten plug
US6114243A (en) * 1999-11-15 2000-09-05 Chartered Semiconductor Manufacturing Ltd Method to avoid copper contamination on the sidewall of a via or a dual damascene structure
US6274499B1 (en) * 1999-11-19 2001-08-14 Chartered Semiconductor Manufacturing Ltd. Method to avoid copper contamination during copper etching and CMP
US6291082B1 (en) * 2000-06-13 2001-09-18 Advanced Micro Devices, Inc. Method of electroless ag layer formation for cu interconnects

Also Published As

Publication number Publication date
EP0903781A2 (en) 1999-03-24
EP1471572A1 (en) 2004-10-27
US20020111022A1 (en) 2002-08-15
US6147408A (en) 2000-11-14
DE69829716D1 (de) 2005-05-19
DE69829716T2 (de) 2006-03-09
US6391775B1 (en) 2002-05-21
JPH1197441A (ja) 1999-04-09
EP0903781A3 (en) 1999-07-21
KR100555931B1 (ko) 2006-05-03
US6787467B2 (en) 2004-09-07
EP0903781B1 (en) 2005-04-13
KR19990029869A (ko) 1999-04-26

Similar Documents

Publication Publication Date Title
JP3545177B2 (ja) 多層埋め込みＣｕ配線形成方法
US8035230B2 (en) Semiconductor device and method for manufacturing same
JP4741965B2 (ja) 半導体装置およびその製造方法
EP0798778A2 (en) Method of manufacturing a semiconductor device of multilayer wire structure
JP2007180407A (ja) 半導体装置およびその製造方法
JPH11186273A (ja) 半導体装置及びその製造方法
JP2000077411A (ja) 半導体装置及びその製造方法
JP3040745B2 (ja) 半導体装置及びその製造方法
US6492260B1 (en) Method of fabricating damascene metal wiring
JPH07321112A (ja) 半導体素子の金属配線形成方法
JPH11317446A (ja) 半導体装置およびその製造方法
JP2010232676A (ja) 信頼性向上のためのケイ化銅パッシベーション
JPH09148431A (ja) 半導体装置の製造方法
JPH08264538A (ja) 配線の形成方法
JP2007141927A (ja) 半導体装置および半導体装置の製造方法
JPH02125447A (ja) 半導体装置およびその製造方法
JP2000068269A (ja) 半導体装置および半導体装置の製造方法
US6831007B2 (en) Method for forming metal line of Al/Cu structure
JPS618971A (ja) 半導体装置
KR100691964B1 (ko) 반도체 소자의 듀얼 다마신 식각 방법
JP3283965B2 (ja) 半導体装置およびその製造方法
JPH10209276A (ja) 配線形成方法
JP2001345324A (ja) 半導体装置の製造方法
JP2007027177A (ja) 半導体装置の製造方法
JP3436672B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040316

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040407

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees